[go: up one dir, main page]

KR100876404B1 - Transverse electric field mode liquid crystal display device - Google Patents

Transverse electric field mode liquid crystal display device Download PDF

Info

Publication number
KR100876404B1
KR100876404B1 KR1020020071741A KR20020071741A KR100876404B1 KR 100876404 B1 KR100876404 B1 KR 100876404B1 KR 1020020071741 A KR1020020071741 A KR 1020020071741A KR 20020071741 A KR20020071741 A KR 20020071741A KR 100876404 B1 KR100876404 B1 KR 100876404B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
electrode
display device
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020071741A
Other languages
Korean (ko)
Other versions
KR20040043484A (en
Inventor
조소행
이현규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020071741A priority Critical patent/KR100876404B1/en
Publication of KR20040043484A publication Critical patent/KR20040043484A/en
Application granted granted Critical
Publication of KR100876404B1 publication Critical patent/KR100876404B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소내에 배치된 박막트랜지스터와, 상기 화소내에 형성된 패턴과, 상기 패턴 위에 형성되며, 실질적으로 평행하게 배치되어 횡전계를 생성하는 적어도 한쌍의 전극으로 구성된다. 전극은 공통전극과 화소전극으로서 서로 대향하는 측면을 보유하며, 게이트절연층 또는 보호층의 에칭에 의해 형성되는 패턴에 의해 전극의 높이가 커지게 되므로, 낮은 전압으로도 액정층 전체에 균일한 횡전계를 생성할 수 있게 된다. The transverse electric field mode liquid crystal display device of the present invention comprises a plurality of gate lines and data lines defining a plurality of pixels, a thin film transistor disposed in each pixel, a pattern formed in the pixel, and formed on the pattern and being substantially parallel to each other. It is composed of at least a pair of electrodes arranged so as to generate a transverse electric field. The electrode has side surfaces facing each other as the common electrode and the pixel electrode, and the height of the electrode is increased by a pattern formed by etching of the gate insulating layer or the protective layer. You will be able to create an electric field.

Description

횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}Transverse electric field mode liquid crystal display device {IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래 횡전계모드 액정표시소자의 구조를 나타내는 도면으로, 도 1(a)는 평면되고 도 1(b)는 도 1(a)의 I-I'선 단면도.1 is a view showing the structure of a conventional transverse electric field mode liquid crystal display device, in which FIG. 1 (a) is planar and FIG. 1 (b) is a sectional view taken along the line II 'of FIG.

도 2는 본 발명의 제1실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.2 is a cross-sectional view showing the structure of a transverse electric field mode liquid crystal display device according to a first embodiment of the present invention.

도 3은 본 발명의 제2실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.3 is a cross-sectional view showing the structure of a transverse electric field mode liquid crystal display device according to a second embodiment of the present invention.

도 4는 본 발명의 제3실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.4 is a cross-sectional view showing the structure of a transverse electric field mode liquid crystal display device according to a third embodiment of the present invention.

도 5는 본 발명의 제4실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.5 is a cross-sectional view showing the structure of a transverse electric field mode liquid crystal display device according to a fourth embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

120,220,320,420 : 기판 105,205,305,405 : 공통전극120,220,320,420: substrate 105,205,305,405: common electrode

107,207,307,407 : 화소전극 111,211,311,411 : 게이트전극107,207,307,407: Pixel electrode 111,211,311,411: Gate electrode

113,213,313,413 : 소스전극 114,214,314,414 : 드레인전극113,213,313,413 Source electrodes 114,214,314,414 Drain electrodes

122,222,322,422 : 게이트절연층 123,223,225,323,423,425 : 절연패턴 122,222,322,422: Gate insulating layer 123,223,225,323,423,425: Insulation pattern                 

326,426 : 금속층326,426: metal layer

본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 게이트절연층이나 보호층의 일부를 제거하여 하부패턴을 형성한 후 그 위에 공통전극과 화소전극을 형성하여 경사진 전극 구조를 형성함으로써 공통전극과 화소전극 사이에 생성되는 횡전계의 세기를 증가시킴으로써 소비전력을 절감할 수 있는 횡전계모드 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field mode liquid crystal display device. In particular, a lower pattern is formed by removing a portion of a gate insulating layer or a protective layer, and then a common electrode and a pixel electrode are formed thereon to form a sloped electrode structure. The present invention relates to a transverse electric field mode liquid crystal display device which can reduce power consumption by increasing the intensity of the transverse electric field generated between the and the pixel electrodes.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), and VFD (Vacuum Fluorescent Display). Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배 향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.Such liquid crystal display devices have various display modes according to the arrangement of liquid crystal molecules. However, TN mode liquid crystal display devices are mainly used because of the advantages of easy monochrome display, fast response speed, and low driving voltage. In such a TN-mode liquid crystal display device, liquid crystal molecules oriented horizontally with respect to the substrate are almost perpendicular to the substrate when a voltage is applied. Therefore, there is a problem that the viewing angle is narrowed upon application of voltage due to the refractive anisotropy of the liquid crystal molecules.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.In order to solve this viewing angle problem, liquid crystal display devices of various modes having wide viewing angle characteristics have recently been proposed, but among them, the liquid crystal display device of the lateral field mode (In Plane Switching Mode) is applied to actual production. It is produced. The IPS mode liquid crystal display device aligns liquid crystal molecules in a plane by forming at least one pair of electrodes arranged in parallel in a pixel to form a transverse electric field substantially parallel to the substrate.

도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1(a)는 평면도이고 도 1(b)는 도 1(a)의 I-I'선 단면도이다. 도 1(a)에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 N(>n)개 및 M(>m)개 배치되어 액정패널(1) 전체에 걸쳐서 N×M개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다. FIG. 1 is a view showing the structure of a conventional IPS mode liquid crystal display device, in which FIG. 1 (a) is a plan view and FIG. 1 (b) is a sectional view taken along line II ′ of FIG. 1 (a). As shown in FIG. 1A, the pixels of the liquid crystal panel 1 are defined by gate lines 3 and data lines 4 arranged vertically and horizontally. Although only the (n, m) th pixels are shown in the drawing, the actual liquid crystal panel 1 has N (> n) and M (> m) gate lines 3 and data lines 4, respectively. Are arranged so as to form N × M pixels over the entire liquid crystal panel 1. The thin film transistor 10 is formed at the intersection of the gate line 3 and the data line 4 in the pixel. The thin film transistor 10 includes a gate electrode 11 to which a scan signal is applied from the gate line 3, and a semiconductor layer formed on the gate electrode 11 and activated as a scan signal is applied to form a channel layer. 12 and a source electrode 13 and a drain electrode 14 formed on the semiconductor layer 12 and to which an image signal is applied through the data line 4. The image signal input from the outside is applied to the liquid crystal layer. do.                         

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.In the pixel, a plurality of common electrodes 5 and a pixel electrode 7 are arranged substantially parallel to the data line 4. In addition, a common line 16 connected to the common electrode 5 is disposed in the middle of the pixel, and a pixel electrode line 18 connected to the pixel electrode 7 is disposed on the common line 16. It overlaps with the common line 16. Storage capacitance is formed in the transverse electric field mode liquid crystal display by overlapping the common line 16 and the pixel electrode line 18.

상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.In the IPS mode liquid crystal display device configured as described above, the liquid crystal molecules are aligned substantially in parallel with the common electrode 5 and the pixel electrode 7. When the thin film transistor 10 is operated to apply a signal to the pixel electrode 7, a transverse electric field substantially parallel to the liquid crystal panel 1 is generated between the common electrode 5 and the pixel electrode 7. Since the liquid crystal molecules rotate on the same plane along the transverse electric field, gray level inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented.

상기한 구조의 종래 IPS모드 액정표시소자를 도 1(b)의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.The conventional IPS mode liquid crystal display device having the above structure will be described in more detail with reference to the cross-sectional view of FIG.

도 1(b)에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.As shown in FIG. 1B, a gate electrode 11 is formed on the first substrate 20, and a gate insulating layer 22 is stacked over the entire first substrate 20. The semiconductor layer 12 is formed on the gate insulating layer 22, and the source electrode 13 and the drain electrode 14 are formed thereon. In addition, a passivation layer 24 is formed on the entire first substrate 20.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트 절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계가 발생한다.In addition, a plurality of common electrodes 5 are formed on the first substrate 20, and a pixel electrode 7 and a data line 4 are formed on the gate insulating layer 22 to form the common electrode 5. A transverse electric field is generated between the pixel electrodes 7.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.The black matrix 32 and the color filter layer 34 are formed on the second substrate 30. The black matrix 32 is to prevent light leakage into an area where the liquid crystal molecules do not operate. As shown in the drawing, the black matrix 32 is formed between the region of the thin film transistor 10 and between the pixel and the pixel (ie, the gate line and the data line). Area). The color filter layer 34 is composed of R (Red), B (Blue), and G (Green) to realize actual colors.

상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.The liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30 to complete the liquid crystal panel 1.

상기한 바와 같이, 종래 IPS모드 액정표시소자에는 공통전극(5)과 화소전극(7)이 각각 제1기판(20) 및 게이트절연층(22) 위에 형성되어 횡전계를 생성하게 된다. 통상적으로 상기 공통전극(5)과 화소전극(7)은 약 1∼2㎛의 두께로 형성되기 때문에, 액정층(40) 전체에 걸쳐 균일한 횡전계를 인가하기 위해서는 높은 전압을 화소전극(7)에 인가해야만 한다. 그러나, 이 경우 IPS모드 액정표시소자의 소비전력이 증가하는데, 핸드폰이나 노트북과 같은 이동기기에 주로 사용되는 액정표시소자에서 상기와 같은 소비전력의 증가는 기기의 편의에 치명적인 약점으로 작용하게 된다.As described above, in the conventional IPS mode liquid crystal display device, the common electrode 5 and the pixel electrode 7 are formed on the first substrate 20 and the gate insulating layer 22 to generate a transverse electric field. Typically, since the common electrode 5 and the pixel electrode 7 are formed to have a thickness of about 1 to 2 μm, a high voltage is applied to the pixel electrode 7 in order to apply a uniform transverse electric field across the entire liquid crystal layer 40. Must be applied). However, in this case, the power consumption of the IPS mode liquid crystal display device is increased, the increase of the power consumption in the liquid crystal display device mainly used in mobile devices such as mobile phones or laptops is a fatal weakness for the convenience of the device.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 게이트절연층 또는 보호층의 일부가 제거되어 테이퍼진 패턴 위에 공통전극 및 화소전극을 형성하여 상기 공통전극 및 화소전극의 높이를 크게 하고 서로 대향하게 함으로써 전력소비를 최소화할 수 있는 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and a part of the gate insulating layer or the protective layer is removed to form a common electrode and a pixel electrode on a tapered pattern to increase the height of the common electrode and the pixel electrode and face each other. An object of the present invention is to provide a transverse electric field mode liquid crystal display device capable of minimizing power consumption.

상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소내에 배치된 박막트랜지스터와, 상기 화소내에 형성된 패턴과, 상기 패턴 위에 형성되며, 실질적으로 평행하게 배치되어 횡전계를 생성하는 적어도 한쌍의 전극으로 구성된다.In order to achieve the above object, the transverse electric field mode liquid crystal display device according to the present invention comprises a plurality of gate lines and data lines defining a plurality of pixels, a thin film transistor disposed in each pixel, a pattern formed in the pixel, It is formed on the pattern and consists of at least a pair of electrodes arranged substantially parallel to generate a transverse electric field.

상기 패턴은 게이트절연층 또는 보호층을 에칭하여 형성되는 것으로, 테이퍼진 경사면을 갖고 있다. 따라서, 상기 패턴의 표면으로부터 일정 두께로 형성되는 전극, 즉 공통전극 및 화소전극은 서로 대향하게 된다. 또한, 상기 패턴은 금속층과 절연층으로 이루어질 수도 있다.The pattern is formed by etching a gate insulating layer or a protective layer, and has a tapered inclined surface. Accordingly, the electrodes formed to have a predetermined thickness from the surface of the pattern, that is, the common electrode and the pixel electrode face each other. In addition, the pattern may be formed of a metal layer and an insulating layer.

본 발명에서는 소비전력을 절감할 수 있는 IPS모드 액정표시소자를 제공한다. IPS모드 액정표시소자에서 소비전력은 액정층에 생성되는 횡전계와 관련된다. 즉, 액정층 전체에 걸쳐 균일한 횡전계를 생성하기 위해 인가되는 전압의 크기에 따라 IPS모드 액정표시소자의 소비전력이 결정된다. 따라서, 높은 전압이 인가되는 경우에만 액정층 전체에 균일한 횡전계가 생성되는 IPS모드 액정표시소자의 경우 소비전력이 커지게 되며, 낮은 전압에 의해서도 액정층 전체에 걸쳐 균일한 횡전계가 생성되는 IPS모드 액정표시소자의 경우에는 소비전력이 작게 되는 것이다.The present invention provides an IPS mode liquid crystal display device that can reduce power consumption. In the IPS mode liquid crystal display device, power consumption is related to the transverse electric field generated in the liquid crystal layer. That is, the power consumption of the IPS mode liquid crystal display device is determined according to the magnitude of the voltage applied to generate a uniform transverse electric field throughout the liquid crystal layer. Therefore, in the case of an IPS mode liquid crystal display device in which a uniform lateral electric field is generated in the entire liquid crystal layer only when a high voltage is applied, power consumption increases, and even a low lateral voltage is generated in the entire liquid crystal layer. In the case of the IPS mode liquid crystal display device, power consumption is reduced.

상기한 관점을 기초로 본 발명에서는 낮은 전압이 인가되는 경우에도 액정층에 횡전계의 생성영역, 즉 액정분자의 구동영역을 증가시킴으로써 소비전력을 절감 한다. 특히, 본 발명에서는 공통전극과 화소전극의 높이를 종래 IPS모드 보다는 높게 하여 액정층 상부에도 일정 크기의 횡전계가 인가되도록 하며, 공통전극과 화소전극에 대향하는 경사면을 형성하여 액정층 하부에도 일정한 크기의 횡전계가 인가되도록 한다.Based on the above point of view, in the present invention, even when a low voltage is applied, power consumption is reduced by increasing the generation region of the transverse electric field, that is, the driving region of the liquid crystal molecules, in the liquid crystal layer. Particularly, in the present invention, the height of the common electrode and the pixel electrode is higher than that of the conventional IPS mode, so that a transverse electric field of a predetermined size is applied to the upper part of the liquid crystal layer, and the inclined surface facing the common electrode and the pixel electrode is formed to be uniform to the lower part of the liquid crystal layer. Allow a magnitude electric field to be applied.

한편, 본 발명은 특정 구조의 IPS모드 액정표시소자에만 한정되는 것은 아니다. 일반적으로 IPS모드의 액정표시소자에서는 공통전극과 화소전극 사이의 영역으로 광이 투과한다. 이러한 투과영역은 공통전극과 화소전극의 형성 갯수에 따라 달라지는데, 통상적으로 이 투과영역은 블럭으로 표현된다. 예를 들어, 도 1(a)에 도시된 IPS모드 액정표시소자에는 각각 3개의 공통전극과 2개의 화소전극이 형성되어 있으며, 광이 투과되는 광투과영역은 4개로 이루어져 있다. 이와 같이, 투과영역이 4개 형성된 IPS모드 액정표시소자를 통상적으로 4블럭 액정표시소자라 칭한다. 이러한 명칭은 단지 설명의 편의를 위해 사용하는 것으로, 액정표시소자의 특정 구조를 한정하기 위한 것은 아니다.Meanwhile, the present invention is not limited to the IPS mode liquid crystal display device having a specific structure. In general, in the liquid crystal display of the IPS mode, light is transmitted to a region between the common electrode and the pixel electrode. The transmission region depends on the number of formations of the common electrode and the pixel electrode, which is typically represented by a block. For example, in the IPS mode LCD shown in FIG. 1A, three common electrodes and two pixel electrodes are formed, respectively, and four light transmitting regions through which light is transmitted are formed. As such, the IPS mode liquid crystal display device having four transmission regions is generally referred to as a four-block liquid crystal display device. These names are used for convenience of description only and are not intended to limit the specific structure of the liquid crystal display device.

본 발명의 IPS모드 액정표시소자는 4블럭이나 6블럭 혹은 8블럭 IPS모드 액정표시소자 뿐만 아니라 모든 블럭의 액정표시소자에 적용될 수 있을 것이다. 이하의 설명에서는 특정 블럭의 IPS모드 액정표시소자에 대해 설명하고 있지만, 이것은 설명의 편의를 위한 것으로 본 발명의 IPS모드 액정표시소자의 구조를 한정하는 것은 아니다.The IPS mode liquid crystal display device of the present invention may be applied to not only 4-block, 6-block or 8-block IPS mode liquid crystal display devices, but also all liquid crystal display devices. In the following description, the IPS mode liquid crystal display device of a specific block is described, but this is for convenience of description and does not limit the structure of the IPS mode liquid crystal display device of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자에 대하여 상세히 설명한다. Hereinafter, an IPS mode liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.                     

도 2는 본 발명의 제1실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어진 제1기판(120)에는 박막트랜지스터와 복수의 공통전극(105) 및 화소전극(107)이 배치되어 있다. 박막트랜지스터는 제1기판(120) 위에 형성된 게이트전극(111)과, 상기 게이트전극 위에 형성된 게이트절연층(122)과, 상기 게이트절연층(122) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113) 및 드레인전극(114)으로 구성되어 있으며, 박막트랜지스터 위에는 보호층(124)이 형성되어 있다.2 is a view showing the structure of an IPS mode liquid crystal display device according to a first embodiment of the present invention. As shown in the drawing, a thin film transistor, a plurality of common electrodes 105 and a pixel electrode 107 are disposed on the first substrate 120 made of a transparent material such as glass. The thin film transistor includes a gate electrode 111 formed on the first substrate 120, a gate insulating layer 122 formed on the gate electrode, a semiconductor layer 112 formed on the gate insulating layer 122, and the semiconductor layer. The source electrode 113 and the drain electrode 114 formed on the 112 are formed, and the passivation layer 124 is formed on the thin film transistor.

박막트랜지스터 영역 이외의 게이트절연층(122)은 그 일부가 에칭되어 제1기판(120) 위에 일정 폭의 절연패턴(123)으로 형성된다. 도면에 도시된 바와 같이, 상기 절연패턴(123)은 테이퍼(taper)져 있기 때문에, 그 측면이 경사지어 진다.A portion of the gate insulating layer 122 other than the thin film transistor region is etched to form an insulating pattern 123 having a predetermined width on the first substrate 120. As shown in the figure, since the insulating pattern 123 is tapered, the side surface thereof is inclined.

상기와 같이, 테이퍼진 절연패턴(123) 위에 공통전극(105) 및 화소전극(107)이 형성된다. 상기 공통전극(105)과 화소전극(107)은 절연패턴(123)의 상면 위에만 형성되는 것이 아니라, 테이퍼진 경사 측면에도 일정 두께로 형성되어 있기 때문에, 결국 공통전극(105)과 화소전극(107)이 상기 절연패턴(123)을 완전히 감싸게 된다. 공통전극(105)과 화소전극(107)은 서로 다른 공정에 의해 형성될 수도 있지만, 공정의 단순화를 위해서는 동일한 공정에 의해 형성되는 것이 바람직할 것이다. 이때, 상기 공통전극(105)과 화소전극(107)은 박막트랜지스터의 소스전극(113) 및 드레인전극(114)과 동일한 공정에 의해 형성되는 것으로, Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속을 증착(evaporation) 또는 스퍼터링(sputtering)방법에 의해 적층한 후 에천트(etchant)를 이용하여 에칭한 단일층 또는 복수의 층으로 이루어진다.As described above, the common electrode 105 and the pixel electrode 107 are formed on the tapered insulating pattern 123. Since the common electrode 105 and the pixel electrode 107 are not formed only on the upper surface of the insulating pattern 123, but are formed to have a predetermined thickness on the tapered inclined side, the common electrode 105 and the pixel electrode ( 107 completely surrounds the insulating pattern 123. The common electrode 105 and the pixel electrode 107 may be formed by different processes, but it may be formed by the same process to simplify the process. In this case, the common electrode 105 and the pixel electrode 107 are formed by the same process as the source electrode 113 and the drain electrode 114 of the thin film transistor, Cr, Mo, Ta, Cu, Ti, Al or A metal, such as an Al alloy, is deposited by evaporation or sputtering, and then consists of a single layer or a plurality of layers etched using an etchant.

이때, 박막트랜지스터의 절연층이 약 0.3㎛ 두께로 형성되므로, 공통전극(105)과 화소전극(107) 하부의 절연패턴(123) 역시 약 0.3㎛의 두께를 가진다. 이것은 종래의 IPS모드 액정표시소자에 비해, 본 발명에 따른 IPS모드 액정표시소자의 공통전극(105) 및 화소전극(107)의 높이가 약 0.3㎛ 만큼 높아진 것을 의미한다. 따라서, 종래 IPS모드 액정표시소자와 동일한 전압을 인가하는 경우, 액정층의 상부, 즉 컬러필터층이 형성되는 제2기판 근처까지 더욱 강한 횡전계가 인가된다는 것을 의미한다. 또한, 이것은 종래 IPS모드 액정표시소자 보다 낮은 전압을 인가하여도 제2기판 근처까지 횡전계가 생성된다는 것을 의미한다.In this case, since the insulating layer of the thin film transistor is formed to have a thickness of about 0.3 μm, the insulating pattern 123 below the common electrode 105 and the pixel electrode 107 also has a thickness of about 0.3 μm. This means that the height of the common electrode 105 and the pixel electrode 107 of the IPS mode liquid crystal display device according to the present invention is increased by about 0.3 μm, compared to the conventional IPS mode liquid crystal display device. Therefore, when the same voltage as the conventional IPS mode liquid crystal display device is applied, it means that a stronger transverse electric field is applied to the upper part of the liquid crystal layer, that is, near the second substrate on which the color filter layer is formed. In addition, this means that even when a voltage lower than that of the conventional IPS mode liquid crystal display is applied, a transverse electric field is generated near the second substrate.

한편, 절연패턴(123)은 경사진 측면을 갖고 있으므로, 상기 절연패턴(123) 위에 형성되는 공통전극(105) 및 화소전극(107) 역시 경사진 측면을 가지게 된다. 상기 공통전극(105)과 화소전극(107)의 경사진 측면은 서로 대향하며, 그 결과 액정층의 하부, 즉 제1기판(120) 근처까지 횡전계를 원활하게 인가할 수 있게 된다.On the other hand, since the insulating pattern 123 has an inclined side surface, the common electrode 105 and the pixel electrode 107 formed on the insulating pattern 123 also have an inclined side surface. The inclined side surfaces of the common electrode 105 and the pixel electrode 107 face each other, and as a result, a transverse electric field can be smoothly applied to the lower portion of the liquid crystal layer, that is, near the first substrate 120.

상기와 같이, 본 발명에 따른 IPS모드 액정표시소자에서는 게이트절연층(122)을 에칭하여 형성된 절연패턴(123) 상에 공통전극(105) 및 화소전극(107)을 형성하여 횡전계를 생성하는 전극의 높이를 크게 함과 동시에 전극의 경사진 면을 대향시키기 때문에, 낮은 인가 전압하에서도 액정층 전체에 걸쳐서 균일한 횡전계를 생성할 수 있게 된다. 따라서, IPS모드 액정표시소자의 소비전력을 절감할 수 있게 된다. As described above, in the IPS mode liquid crystal display device according to the present invention, the common electrode 105 and the pixel electrode 107 are formed on the insulating pattern 123 formed by etching the gate insulating layer 122 to generate a transverse electric field. Since the height of the electrode is increased while the inclined surface of the electrode is opposed, a uniform transverse electric field can be generated over the entire liquid crystal layer even at a low applied voltage. Accordingly, power consumption of the IPS mode liquid crystal display device can be reduced.                     

한편, 도 2에서는 제1기판(120)의 구조만 도시되어 있지만, 상기 제1기판(120)이 컬러필터층과 블랙매트릭스가 형성된 제2기판과 합착되어 있으며, 그 사이에는 액정층이 형성되어 있다.Meanwhile, although only the structure of the first substrate 120 is illustrated in FIG. 2, the first substrate 120 is bonded to the second substrate on which the color filter layer and the black matrix are formed, and a liquid crystal layer is formed therebetween. .

도 3은 본 발명의 제2실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 도면에 도시된 IPS모드 액정표시소자는 공통전극(205) 및 화소전극(207)의 구조를 제외하고는 도 2에 도시된 IPS모드 액정표시소자와는 동일한 구조로 이루어져 있다. 따라서, 동일한 구조에 대해서는 설명을 생략하고 공통전극(205) 및 화소전극(207)에 대해서만 설명한다.3 is a view showing the structure of an IPS mode liquid crystal display device according to a second embodiment of the present invention. The IPS mode liquid crystal display device shown in the drawing has the same structure as the IPS mode liquid crystal display device shown in FIG. 2 except for the structures of the common electrode 205 and the pixel electrode 207. Therefore, the description of the same structure will be omitted, and only the common electrode 205 and the pixel electrode 207 will be described.

도면에 도시된 바와 같이, 박막트랜지스터 영역을 제외한 영역(즉, 횡전계가 형성되어 화면이 표시되는 영역)의 게이트절연층(222) 및 보호층(224)은 그 일부가 제거되어 2층으로 이루어진 절연패턴(223,225)을 형성하고 있다. 상기 절연패턴(223,225)은 적층된 게이트절연층(222) 및 보호층(224)을 동시에 에칭함으로써 형성된다.As shown in the figure, the gate insulating layer 222 and the protective layer 224 of the region except for the thin film transistor region (that is, the region in which the transverse electric field is formed and the screen is displayed) are partially removed and formed as two layers. Insulation patterns 223 and 225 are formed. The insulating patterns 223 and 225 are formed by simultaneously etching the stacked gate insulating layer 222 and the protective layer 224.

상기 절연패턴(223,225) 역시 테이퍼져 있기 때문에 경사진 측면을 보유하고 있으며, 그 위에는 공통전극(205) 및 화소전극(207)이 형성되어 있다. 상기 공통전극(205) 및 화소전극(207)은 다른 공정에 의해 형성되는 것도 가능하지만, 공정의 단순화를 위해서는 동일한 공정에 의해 형성되는 것이 바람직할 것이다.Since the insulating patterns 223 and 225 are also tapered, the insulating patterns 223 and 225 have inclined side surfaces, and a common electrode 205 and a pixel electrode 207 are formed thereon. The common electrode 205 and the pixel electrode 207 may be formed by other processes. However, the common electrode 205 and the pixel electrode 207 may be formed by the same process to simplify the process.

박막트랜지스터의 게이트절연층(222)은 약 0.3㎛의 두께로 형성되고 보호층(224)은 약 0.2㎛의 두께로 형성되므로 2층으로 이루어진 절연패턴(223,225)은 약 0.5㎛의 두께를 가진다. 따라서, 본 발명에 따른 IPS모드 액정표시소자의 공 통전극(205) 및 화소전극(207)은 종래 IPS모드 액정표시소자의 공통전극 및 화소전극에 비해 그 두께가 약 0.5㎛ 높게 된다. 또한, 공통전극(205)과 화소전극(207)의 경사진 측면은 대향하고 있게 된다. 따라서, 본 발명의 IPS모드 액정표시소자에서는 작은 전압으로도 액정층 전체에 걸쳐 균일한 횡전계를 생성할 수 있게 된다.Since the gate insulating layer 222 of the thin film transistor is formed to have a thickness of about 0.3 μm and the protective layer 224 is formed to have a thickness of about 0.2 μm, the two-layered insulating patterns 223 and 225 have a thickness of about 0.5 μm. Therefore, the common electrode 205 and the pixel electrode 207 of the IPS mode liquid crystal display device according to the present invention have a thickness about 0.5 μm higher than that of the common electrode and the pixel electrode of the conventional IPS mode liquid crystal display device. Incidentally, the inclined side surfaces of the common electrode 205 and the pixel electrode 207 face each other. Therefore, in the IPS mode liquid crystal display device of the present invention, even a small voltage can generate a uniform transverse electric field across the entire liquid crystal layer.

도 4는 본 발명의 제3실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 이 실시예의 IPS모드 액정표시소자에서는 공통전극(305) 및 화소전극(307)이 제1기판(320)에 형성된 패턴(323,326) 위에 형성되어 있다. 이때, 제1패턴(323)은 박막트랜지스터의 게이트절연층(322)이 에칭되어 형성된 것이며, 제2패턴(326)은 금속층이다. 즉, 이 실시예의 IPS모드 액정표시소자는 금속층(326)을 제외하고는 도 2에 도시된 액정표시소자와 동일한 구조로 이루어져 있다. 상기 금속층(236)에 의해 공통전극(305)과 화소전극(307)의 높이는 도 2에 도시된 공통전극 및 화소전극 높이 보다 더욱 커지게 되어 더 작은 전압으로도 액정층 전체에 균일한 횡전계를 형성할 수 있게 된다. 또한, 금속층(326)이 공통전극(305) 및 화소전극(307)과 전기적으로 접촉하고 있으므로, 공통전극(305) 및 화소전극(307)이 단선되는 경우에도 신호가 차단되지 않으므로 화소에 불량이 생기는 것을 방지할 수 있게 된다.4 is a view showing the structure of an IPS mode liquid crystal display device according to a third embodiment of the present invention. As shown in the figure, in the IPS mode liquid crystal display device of this embodiment, the common electrode 305 and the pixel electrode 307 are formed on the patterns 323 and 326 formed on the first substrate 320. In this case, the first pattern 323 is formed by etching the gate insulating layer 322 of the thin film transistor, and the second pattern 326 is a metal layer. That is, the IPS mode liquid crystal display device of this embodiment has the same structure as the liquid crystal display device shown in FIG. 2 except for the metal layer 326. The height of the common electrode 305 and the pixel electrode 307 is increased by the metal layer 236 than the height of the common electrode and the pixel electrode shown in FIG. 2, so that a uniform transverse electric field is applied to the entire liquid crystal layer even with a smaller voltage. It can be formed. In addition, since the metal layer 326 is in electrical contact with the common electrode 305 and the pixel electrode 307, the signal is not blocked even when the common electrode 305 and the pixel electrode 307 are disconnected. It can be prevented from occurring.

이 실시예의 구조의 IPS모드 액정표시소자는 도 2에 도시된 IPS모드 액정표시소자 보다는 복잡한 구조로 이루어진 것 처럼 보이지만, 실제 제조공정은 간단하다. 즉, 상기 금속층(326)은 박막트랜지스터의 소스전극(313) 및 드레인전극(314)과 동일한 금속으로 이루어져 있기 때문에, 박막트랜지스터 공정시 상기 금속층(326)을 형성할 수 있게 된다.Although the IPS mode liquid crystal display device of the structure of this embodiment appears to have a more complicated structure than the IPS mode liquid crystal display device shown in Fig. 2, the actual manufacturing process is simple. That is, since the metal layer 326 is made of the same metal as the source electrode 313 and the drain electrode 314 of the thin film transistor, the metal layer 326 can be formed during the thin film transistor process.

한편, 도 5는 본 발명의 제4실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 4에 도시된 IPS모드 액정표시소자에서 절연패턴(423,425) 위에 금속층(426)이 형성되어 더욱 높은 공통전극(405) 및 화소전극(407)을 형성하는 것을 특징으로 한다. 이때에도, 도 4와 동일한 효과를 얻을 수 있게 된다.5 is a diagram illustrating a structure of an IPS mode liquid crystal display device according to a fourth exemplary embodiment of the present invention. In the IPS mode liquid crystal display device shown in FIG. 4, the metal layers 426 are formed on the insulating patterns 423 and 425. The higher common electrode 405 and the pixel electrode 407 are formed. At this time, the same effect as in FIG. 4 can be obtained.

한편, 도 4 및 도 5의 패턴에서는 금속층이 절연층 하부에 형성되어 있지만, 금속층이 하부에 형성되고 절연층이 그 위에 형성될 수도 있다. 즉, 금속층이 제1기판 위에 형성되고 그위에 절연층이 형성될 수도 있다. 이때, 상기 금속층은 박막트랜지스터의 게이트전극과 동일한 공정에 의해 형성되는 것이 공정의 단순화를 위해 바람직할 것이다.Meanwhile, although the metal layer is formed under the insulating layer in the patterns of FIGS. 4 and 5, the metal layer may be formed under the insulating layer and the insulating layer may be formed thereon. That is, a metal layer may be formed on the first substrate, and an insulating layer may be formed thereon. At this time, the metal layer is preferably formed by the same process as the gate electrode of the thin film transistor for simplicity of the process.

상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 화상표시영역의 절연층 일부를 제거하여 테이퍼진 절연패턴을 형성하고 상기 절연패턴 위에 금속을 적층함으로써 공통전극 및 화소전극을 형성한다. 따라서, 공통전극 및 화소전극의 높이가 증가하며 경사진 측면은 서로 대향하게 된다. 그 결과, 종래 IPS모드 액정표시소자에서 인가되는 전압 보다 작은 전압이 인가되는 경우에도 액정층 전체에 걸쳐서 균일한 횡전계가 생성하게 되어, IPS모드 액정표시소자의 소비전력을 절감할 수 있게 된다.As described above, in the IPS mode liquid crystal display device of the present invention, a portion of the insulating layer of the image display area is removed to form a tapered insulating pattern, and a common electrode and a pixel electrode are formed by laminating metal on the insulating pattern. Therefore, the heights of the common electrode and the pixel electrode increase and the inclined side surfaces face each other. As a result, even when a voltage smaller than the voltage applied by the conventional IPS mode liquid crystal display device is applied, a uniform transverse electric field is generated over the entire liquid crystal layer, thereby reducing power consumption of the IPS mode liquid crystal display device.

Claims (17)

기판 위에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;A plurality of gate lines and data lines formed on the substrate to define a plurality of pixels; 각 화소내에 배치되며, 기판위에 형성된 게이트전극과, 상기 게이트전극 위 및 설정 폭으로 화소내에 데이터라인을 따라 서로 평행하게 형성된 복수의 게이트절연층과, 상기 게이트전극 위의 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극과, 상기 소스전극 및 드레인전극 위에 형성된 보호층으로 이루어진 박막트랜지스터;A gate electrode formed in each pixel, a plurality of gate insulating layers formed on a substrate, parallel to each other along the data lines in the pixels at a predetermined width, and a semiconductor layer formed on the gate insulating layer over the gate electrodes; A thin film transistor comprising a source electrode and a drain electrode formed on the semiconductor layer, and a protective layer formed on the source electrode and the drain electrode; 상기 화소내에 데이터라인과 평행하게 형성된 복수의 게이트절연층 위에 형성된 금속층; 및A metal layer formed on the plurality of gate insulating layers formed in the pixel in parallel with the data lines; And 상기 금속층 위 및 게이트절연층과 금속층의 측면에 형성되어 기판과 실질적으로 평행한 전계를 형성하는 적어도 한쌍의 공통전극 및 화소전극으로 구성되며,At least one pair of common and pixel electrodes formed on the metal layer and on the side of the gate insulating layer and the metal layer to form an electric field substantially parallel to the substrate, 상기 금속층은 공통전극 및 화소전극은 전기적으로 접속되어, 공통전극 또는 화소전극에 단선이 발생하는 경우 신호를 전달하는 것을 특징으로 하는 횡전계모드 액정표시소자.And the common electrode and the pixel electrode are electrically connected to each other to transmit a signal when a break occurs in the common electrode or the pixel electrode. 제1항에 있어서, 상기 게이트절연층 및 그 상부의 금속층은 테이퍼진 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display of claim 1, wherein the gate insulating layer and the metal layer thereon are tapered. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 금속층은 박막트랜지스터의 소스전극 및 드레인전극과 동일한 금속으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 1, wherein the metal layer is formed of the same metal as the source electrode and the drain electrode of the thin film transistor. 제1항에 있어서, 상기 보호층은 게이트절연층 및 금속층 사이에 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 1, wherein the protective layer is formed between the gate insulating layer and the metal layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020020071741A 2002-11-18 2002-11-18 Transverse electric field mode liquid crystal display device Expired - Fee Related KR100876404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020071741A KR100876404B1 (en) 2002-11-18 2002-11-18 Transverse electric field mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020071741A KR100876404B1 (en) 2002-11-18 2002-11-18 Transverse electric field mode liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20040043484A KR20040043484A (en) 2004-05-24
KR100876404B1 true KR100876404B1 (en) 2008-12-31

Family

ID=37339941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020071741A Expired - Fee Related KR100876404B1 (en) 2002-11-18 2002-11-18 Transverse electric field mode liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100876404B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289041B1 (en) 2010-03-25 2013-07-23 엘지디스플레이 주식회사 High Light Transmittance In-Plan Switchin Liquid Crystal Display Device and Method For Manufacturing The Same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101268953B1 (en) * 2006-06-28 2013-05-30 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display and fabricating method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269508A (en) * 1996-03-29 1997-10-14 Hosiden Corp Liquid crystal display element
KR19990017316A (en) * 1997-08-22 1999-03-15 구자홍 Transverse electric field liquid crystal display device
KR20000077448A (en) * 1999-05-26 2000-12-26 모리시타 요이찌 Liquid crystal display element and producing method thereof
KR20010106862A (en) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same
KR20020091448A (en) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Apparatus for In-Plane Switching Liquid Crystal Display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269508A (en) * 1996-03-29 1997-10-14 Hosiden Corp Liquid crystal display element
KR19990017316A (en) * 1997-08-22 1999-03-15 구자홍 Transverse electric field liquid crystal display device
KR20000077448A (en) * 1999-05-26 2000-12-26 모리시타 요이찌 Liquid crystal display element and producing method thereof
KR20010106862A (en) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same
KR20020091448A (en) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Apparatus for In-Plane Switching Liquid Crystal Display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289041B1 (en) 2010-03-25 2013-07-23 엘지디스플레이 주식회사 High Light Transmittance In-Plan Switchin Liquid Crystal Display Device and Method For Manufacturing The Same

Also Published As

Publication number Publication date
KR20040043484A (en) 2004-05-24

Similar Documents

Publication Publication Date Title
KR100675635B1 (en) Transverse field mode liquid crystal display with improved contrast ratio
KR100919196B1 (en) In plane switching mode liquid crystal display device
KR100895017B1 (en) Transverse electric field mode liquid crystal display device with improved aperture ratio
JP2009025332A (en) Liquid crystal device and electronic apparatus
US20040085278A1 (en) In-plane switching mode liquid crystal display device having improved aperture ratio
KR20040025472A (en) In plane switching mode liquid crystal display device
KR100876404B1 (en) Transverse electric field mode liquid crystal display device
KR100978251B1 (en) Transverse field mode liquid crystal display device with multiple black matrices
KR100870667B1 (en) Transflective Transverse Mode Liquid Crystal Display Device
KR20080003085A (en) Transverse electric field mode liquid crystal display device and manufacturing method thereof
KR100914194B1 (en) Transverse electric field mode liquid crystal display device
KR100934825B1 (en) A transverse electric field mode liquid crystal display element with improved brightness
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR100928923B1 (en) Transverse electric field mode liquid crystal display element
KR100919185B1 (en) In plane switching mode liquid crystal display device
KR101163396B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100923673B1 (en) Transverse electric field mode liquid crystal display device
KR100885844B1 (en) LCD and its manufacturing method
KR100928920B1 (en) Transverse electric field mode liquid crystal display element
KR20070044918A (en) Liquid crystal panel and its manufacturing method
KR100919198B1 (en) In plane switching mode liquid crystal display device
KR20040062114A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100919194B1 (en) In plane switching mode liquid crystal display device having high quality image
KR100789456B1 (en) Transverse electric field mode liquid crystal display device
KR100899626B1 (en) Transverse electric field mode liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021118

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20071026

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20021118

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080828

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20141124

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181002