[go: up one dir, main page]

KR100864981B1 - 라인 온 글래스형 액정표시장치 - Google Patents

라인 온 글래스형 액정표시장치 Download PDF

Info

Publication number
KR100864981B1
KR100864981B1 KR1020020036025A KR20020036025A KR100864981B1 KR 100864981 B1 KR100864981 B1 KR 100864981B1 KR 1020020036025 A KR1020020036025 A KR 1020020036025A KR 20020036025 A KR20020036025 A KR 20020036025A KR 100864981 B1 KR100864981 B1 KR 100864981B1
Authority
KR
South Korea
Prior art keywords
gate
low voltage
liquid crystal
shorting bar
gate low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020036025A
Other languages
English (en)
Other versions
KR20040000978A (ko
Inventor
송홍성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020036025A priority Critical patent/KR100864981B1/ko
Publication of KR20040000978A publication Critical patent/KR20040000978A/ko
Application granted granted Critical
Publication of KR100864981B1 publication Critical patent/KR100864981B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 수평라인 블록간의 휘도차를 방지할 수 있는 LOG형 액정표시장치에 관한 것이다.
본 발명에 따른 LOG형 액정표시장치는 본 발명에 따른 LOG형 액정표시장치는 데이터 표시를 위한 표시용 신호배선들이 형성되고 화소셀들이 매트릭스 형태로 배치되는 표시부와, 상기 표시용 신호배선들에 접속되어 게이트로우전압을 이용하여 상기 표시용 신호배선들에 필요한 구동신호를 공급하기 위한 다수의 게이트 드라이브 집적회로들과, 상기 표시부의 외곽측에 위치하는 비표시영역 상에 형성되며 상기 게이트로우전압이 공급되는 쇼팅바와, 상기 쇼팅바와 상기 집적회로들의 입력단 사이에 각각 접속되어 상기 쇼팅바로부터의 상기 게이트로우전압을 상기 집적회로들 쪽으로 공급하기 위한 다수의 LOG형 게이트 로우전압 전송라인들을 구비하고, 상기 쇼팅바는 상기 비표시영역의 게이트링크부에 형성된다.

Description

라인 온 글래스형 액정표시장치{LIQUID CRYSTAL DISPALY APPARATUS OF LINE ON GLASS TYPE}
도 1은 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 2는 도 1에 도시된 라인 온 글래스형 신호라인군의 라인저항에 의한 수평라인 블록간의 분리현상을 설명하기 위한 도면.
도 3은 본 발명에 따른 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 4는 도 3에 도시된 게이트 드라이브 IC의 입력단의 핀구성을 나타내는 도면.
도 5는 도 3에 도시된 H영역을 상세히 나타내는 단면도.
도 6은 도 3에 도시된 라인 온 글래스형 액정표시장치의 게이트로우전압라인을 상세히 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1, 51 : 액정패널 2, 52 : 하부기판
4, 54 : 상부기판 8, 58 : 데이터 TCP
10, 40 : 데이터 드라이브 IC 12, 62 : 데이터 PCB
14, 14A 내지 14D, 64A 내지 64D : 게이트 TCP
16, 16A 내지 16D, 66A 내지 66D, 66 : 게이트 드라이브 IC
18, 68 : 데이터라인 20, 70 : 게이트라인
21, 71 : 화상표시부 22, 72 : 게이트 구동신호 전송군
24,74 : 데이터 TCP 입력패드 25, 75 : 데이터 TCP 출력패드
26, 76 : LOG형 신호라인군 30, 80 : 게이트 TCP 출력패드
본 발명은 액정표시장치에 관한 것으로, 특히 수평라인 블록간의 휘도차를 방지할 수 있는 라인 온 글래스형 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마 련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트 하이전압(VGH), 게이트 로우전압(VGL) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들은 게이트 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.
최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로서 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글래스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.
실제로, LOG형 신호라인들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.
액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 구성으로 한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(21)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 데이터라인(18)으로부터 신장되어진 데이터 패드들과, 게이트라인(20)로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.
데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 이방성도전필름(Anisotopic Conductive Film ; 이하 "ACF"라 함)을 경유하여 데이터 PCB(12)의 출력패드들(25)과 전기적으로 접속되고, 출력패드들(25)은 ACF를 경유하여 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급하게 된다.
데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.
게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트 구동신호 전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트 구동신호 전송라인군(28)은 ACF를 경유하여 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 ACF를 경유하여 하부기판(2) 상의 게이트패드들과 전기적으로 접속된다.
게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인군(26)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE)와 같이 타이밍 콘트롤러로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.
종래 액정표시장치의 LOG형 신호라인군(26)은 화상표시부(21)의 외곽영역에 위치하는 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인군(26)은 게이트라인들(20)과 동일하게 게이트 금속층으로 구성된다. 게이트 금속으로는 통상 AlNd 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속이 이용된다. 이렇게 LOG형 신호라인군(26)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 라인저항성분(X)을 포함하게 된다. 또한, 하부기판(2) 상의 LOG형 신호라인군(26)과 게이트구동신호 전송라인군(28)을 연결하기 위한 ACF(도시하지 않음)는 소정의 접속저항성분(Y)을 포함하게 된다. 뿐만 아니라, 게이트 TCP(14) 또는 COF(chip on film) 상에 형성되는 게이트 구동신호 전송라인군(28)은 소정의 라인저항성분(Z)을 포함하게 된다. 이러한 저항성분들은 서로 인접한 IC들간의 X+2Y+2Z만큼 차이가 난다. 여기서, TCP 또는 COF 상의 게이트 구동신호 전송라인군(28)은 동박으로 형성함으로써, 라인저항(Z)값은 무시할 수 있으므로 서로 인접한 IC들 간의 저항차(Rt)는 X+2Y이다.
또한, 이 저항성분들은 라인길이에 비례함에 따라 데이터 PCB(12)로부터 멀어질수록 저항값이 증가하여 게이트 구동신호가 감쇄하게 된다. 이 결과, 게이트 구동신호들이 그의 저항값에 의해 왜곡됨으로써 화상표시부(21)에 표시되는 화상의 품질이 저하되게 된다.
특히 게이트 구동신호들 중 게이트 로우전압(VGL)의 왜곡이 화상표시부(21)의 화질에 큰 영향을 미치게 된다. 이는 게이트 로우전압(VGL)이 게이트 하이전압(VGH) 구간에서 액정셀에 충전된 화소전압을 다음 화소전압이 충전되기 전까지 유지되게 하는 것으로 그 게이트 로우전압(VGL)이 왜곡되는 경우 충전된 화소전압이 가변되기 때문이다.
상세히 하면, 게이트 로우전압(VGL)을 공급하는 LOG형 게이트 로우전압 전송라인(VGLL)은 도 2에 도시된 바와 같이 제1 데이터 TCP(8)와 제1 내지 제4 게이트 TCP들(14A 내지 14D) 사이 각각에 접속되는 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)로 구성된다. 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제1 내지 제4 게이트 TCP(14A 내지 14D)를 경유하여 직렬로 연결된다.
이러한 LOG형 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 라인저항값(a, b, c, d)에 의해 게이트 드라이브 IC(16)마다 공급되는 게이트 로우전압(VGL)이 달라지게 된다.
구체적으로 제1 게이트 TCP(14A)에 실장된 게이트 드라이브 IC(16)에는 제1 LOG 게이트 로우전압 전송라인(VGLL1)의 제1 라인저항값(a)에 비례하여 전압강하된 제1 게이트 로우전압(VGL1)이 공급된다. 제1 게이트 로우전압(VGL1)은 제1 게이트 드라이브 IC(16)를 통해 제1 수평라인 블록(A)의 게이트라인들에 공급된다.
제2 게이트 TCP(14B)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인(VGLL1) 및 제2 LOG 게이트 로우전압 전송라인(VGLL2)의 제2 라인저항값(a+b)에 비례하여 전압강하된 제2 게이트 로우전압(VGL2)이 공급된다. 제2 게이트 로우전압(VGL2)은 제2 게이트 드라이브 IC(16)를 통해 제2 수평라인 블록(B)의 게이트라인들에 공급된다.
제3 게이트 TCP(14C)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인 내지 제3 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL3)의 제3 라인저항값(a+b+c)에 비례하여 전압강하된 제3 게이트 로우전압(VGL3)이 공급된다. 제3 게이트 로우전압(VGL3)은 제3 게이트 드라이브 IC(16)를 통해 제3 수평라인 블록(C)의 게이트라인들에 공급된다.
제4 게이트 TCP(14D)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인 내지 제4 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 제4 라인저항값(a+b+c+d)에 비례하여 전압강하된 제4 게이트 로우전압(VGL4)이 공급된다. 제4 게이트 로우전압(VGL4)은 제4 게이트 드라이브 IC(16)를 통해 제4 수평라인 블록(D)의 게이트라인들에 공급된다.
이렇게 게이트 드라이브 IC(16) 별로 게이트라인들에 공급하는 게이트 로우전압(VGL1 내지 VGL4)에 차이가 발생한다. 즉, 제1 게이트 드라이브 IC(16)에서 제4 게이트 드라이브 IC(16) 쪽으로 진행할 수록 LOG형 게이트 로우전압 전송라인(VGLL)의 라인저항 값(a, b, c, d)이 가산됨에 따라 수평라인 블록(A 내지 D)에 공급되는 제1 내지 제4 게이트 로우전압(VGL1 내지 VGL4)은 VGL1>VGL2>VGL3>VGL4와 같은 관계를 갖게 된다. 이에 따라 서로 다른 게이트 드라이브 IC(16)에 접속되는 수평라인 블록(A 내지 D) 간에 휘도차 발생하게 된다. 이 수평라인 블록(A 내지 D)의 휘도차는 가로선(32) 현상으로 나타나게 되어 화면이 분할되어 보이게 함으로써 화질저하를 초래한다.
따라서, 본 발명의 목적은 수평라인 블록간의 휘도차를 방지할 수 있는 LOG형 액정표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 LOG형 액정표시장치는 데이터 표시를 위한 표시용 신호배선들이 형성되고 화소셀들이 매트릭스 형태로 배치되는 표시부와, 상기 표시용 신호배선들에 접속되어 게이트로우전압을 이용하여 상기 표시용 신호배선들에 필요한 구동신호를 공급하기 위한 다수의 게이트 드라이브 집적회로들과, 상기 표시부의 외곽측에 위치하는 비표시영역 상에 형성되며 상기 게이트로우전압이 공급되는 쇼팅바와, 상기 쇼팅바와 상기 집적회로들의 입력단 사이에 각각 접속되어 상기 쇼팅바로부터의 상기 게이트로우전압을 상기 집적회로들 쪽으로 공급하기 위한 다수의 LOG형 게이트 로우전압 전송라인들을 구비하고, 상기 쇼팅바는 상기 비표시영역의 게이트링크부에 형성된다.
상기 LOG형 게이트 로우전압 전송라인은 게이트금속패턴으로 형성되고, 상기 쇼팅바는 상기 LOG형 게이트 로우전압 전송라인 상에 형성된 게이트절연막을 사이에 두고 소스 및 드레인금속패턴으로 형성된다.
상기 LOG형 게이트 로우전압 전송라인과 쇼팅바는 상기 게이트절연막을 관통하는 접촉홀을 통해 접촉된다.
상기 쇼팅바는 상기 집적회로들의 게이트 로우전압 입력단들과 병렬로 연결된다.
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 6을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 LOG형 액정표시장치의 구성을 개략적으로 도시한 도면이다. 도 3에 도시된 액정표시장치는 액정패널(51)과, 액정패널(51)과 데이터 PCB(62) 사이에 접속되어진 다수개의 데이터 TCP들(58)과, 액정패널(51)의 다른 일측에 접속되어진 다수개의 게이트 TCP들(64)과, 데이터 TCP들(58) 각각에 실장되어진 데이터 드라이브 IC들(60)과, 게이트 TCP들(64) 각각에 실장된 게이트 드라이브 IC들(66) 각각을 구비한다. 또한, 액정패널(51)의 게이트패드 링크부에는 게이트 드라이브 IC들(66) 간의 라인저항차를 줄이기 위한 쇼팅바(90)를 추가로 구비한다.
액정패널(51)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하 부기판(52)과, 칼라필터 어레이가 형성된 상부기판(54)과, 하부기판(52)과 상부기판(54) 사이에 주입된 액정을 포함한다. 이러한 액정패널(51)은 게이트라인(70)들과 데이터라인(68)들의 교차영역마다 형성된 액정셀들에 의해 화상표시영역(71)에 화상을 표시한다. 화상표시영역(71)의 외곽부에 위치하는 하부기판(52) 외곽영역에는 데이터라인(68)으로부터 신장되어진 데이터 패드들과, 게이트라인(70)으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(52)의 외곽영역에는 게이트 드라이브 IC(66A 내지 66D)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(76)이 위치하게 된다.
데이터 TCP(58)에는 데이터 드라이브 IC(60)가 실장되고, 그 데이터 TCP(58)는 데이터 드라이브 IC(60)와 접속되는 입출력 패드들을 통해 데이터 PCB(62)의 출력패드들(74) 및 하부기판(52)의 데이터패드들과 접속된다. 특히 첫번째 데이터 TCP(58)는 하부기판(52) 상의 LOG형 신호라인군(76)에 접속되는 게이트 구동신호 전송라인군(72)을 더 구비한다. 이 게이트 구동신호 전송라인군(72)은 데이터 PCB(62)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(76)에 공급하게 된다.
데이터 드라이브 IC들(60)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(51) 상의 데이터라인(68)들에 공급한다.
게이트 TCP(64)에는 게이트 드라이브 IC(66)가 실장되고, 그 게이트 TCP(64)는 게이트 드라이브 IC(66)와 접속되는 출력 패드들을 통해 하부기판(52)의 게이트패드들과 접속된다. 또한 게이트 TCP(64)는 하부기판(52)의 LOG형 신호라인군(76) 과 게이트 드라이브 IC(66) 사이에 접속되는 게이트 구동신호 전송라인군(78)을 더 구비한다.
게이트 드라이브 IC들(66)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(66)은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인(70)들에 공급한다.
LOG형 신호라인군(76)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGH), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE)와 같이 타이밍 컨트롤러로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 이러한 LOG형 신호라인군(76)은 게이트라인(70)들과 동일하게 게이트 금속으로 형성된다. LOG형 신호라인군(76)은 소정의 라인저항성분(X)을 포함하게 된다. 또한, 하부기판(52) 상의 신호라인들과 입출력패드를 연결하기 위한 ACF(도시하지 않음)는 소정의 접속저항성분(Y)을 포함하게 된다. 뿐만 아니라, TCP 또는 COF(chip on film)상에 형성되는 라인들은 소정의 라인저항성분(Z)을 포함하게 된다. 이 저항성분들은 라인길이에 비례함에 따라 데이터 PCB(62)로부터 멀어질수록 저항값이 증가하여 게이트 구동신호가 감소하게 된다.
이러한 저항에 의해 게이트 드라이브 IC(66) 단위로 공급되는 게이트 구동신호의 전압차를 보상하기 위하여 게이트 패드의 링크부에 쇼팅바(90)를 설치하게 된 다. 특히 게이트 드라이브 IC(66A 내지 66D)는 화상표시부(71)의 화질에 큰 영향을 미치는 게이트 로우전압전송라인과 연결되도록 쇼팅바(90)를 설치하게 된다. 이를 위하여, 게이트로우전압전송라인의 핀은 도 4에 도시된 바와 같이 게이트 드라이브 IC(66)의 입력단의 외곽에 형성되며, 쇼팅바(90)에는 게이트로우전압(Vgl)이 인가된다.
이러한 쇼팅바(90)는 도 5에 도시된 바와 같이 소스 및 드레인금속으로 형성되어 게이트절연막(92)을 관통하는 접촉홀(96)을 통해 게이트금속들로 형성되는 게이트로우전압전송라인(VGLL)들과 전기적으로 접촉하게 된다. 이와 같이 쇼팅바(90)를 형성함으로써 쇼팅바(90)를 기준으로 제 N-1번째 게이트 드라이브 IC의 마지막 게이트로우전압전송라인과 제 N번째 게이트드라이브 IC의 첫번째 게이트로우전압전송라인과의 저항차를 X/2+Y로 종래보다 상대적으로 줄어들게 된다. 또한, 이 쇼팅바(90)를 통해 인접한 게이트 드라이브 IC(66)간의 동일한 저항차를 갖게 되어 저항편차를 줄일 수 있어 게이트 드라이브 IC (66)간의 수평블럭간의 휘도차를 줄일 수 있다.
상세히 설명하면, 게이트 로우전압(VGL)을 공급하는 LOG형 게이트 로우전압 전송라인(VGLL)은 도 6에 도시된 바와 같이 제1 데이터 TCP(58)와 제1 내지 제4 게이트 TCP들(64A 내지 64D) 사이 각각에 접속되는 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)로 구성된다. 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)은 그 라인길이에 비례하는 저항값(a, b, c, d)을 갖고 제1 내지 제4 게이트 TCP(64A 내지 64D)를 경유하여 직렬로 연결된다. 이 러한 LOG형 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 저항값(a, b, c, d)에 의해 게이트 드라이브 IC(66A 내지 66D)마다 공급되는 게이트 로우전압(VGL)이 달라지는 것을 방지하기 위하여 각 게이트 드라이브 IC(66A 내지 66D)의 게이트 로우전압 입력단과 병렬로 연결되도록 쇼팅바(90)를 설치하게 된다.
구체적으로, 제1 게이트 TCP(64A)에 실장된 제1 게이트 드라이브 IC(66A)의 제1 LOG 게이트 로우전압 전송라인(VGLL1)은 쇼팅바(90)와 연결되어 있어, 쇼팅바(90)를 통해 제1 게이트로우전압(VGL1)이 공급된다. 제1 게이트 로우전압(VGL1)은 제1 게이트 드라이브 IC(66A)의 출력패드(70)를 통해 제1 수평라인 블록(A)의 게이트라인들에 공급된다.
제2 게이트 TCP(64B)에 실장된 게이트 드라이브 IC(66B)의 제2 LOG형 게이트로우전압 전송라인(VGLL2)은 쇼팅바(90)와 연결되어 있어 쇼팅바(90)를 통해 제1 게이트로우전압(VGL1)과 동일한 제2 게이트로우전압(VGL2)이 공급된다. 이 제2 게이트로우전압(VGL2)은 제2 게이트드라이브 IC(66B)의 출력패드를 통해 제2 수평라인블록(B)의 게이트라인들에 공급된다.
제3 및 제4 LOG형 게이트 로우전압 전송라인(VGL3,VGL4)도 쇼팅바(90)와 연결되어 있어 제1 게이트로우전압(VGL1)과 동일한 제3 및 제4게이트로우전압(VGL3,VGL4)이 제3 및 제4 게이트드라이브 IC(66C,66D)를 통해 게이트라인들에 공급된다.
이렇게 각 게이트 드라이브 IC(66A 내지 66D)의 입력단에 인가되는 게이트로우전압이 동일하여 LOG형 게이트 로우전압 전송라인(VGLL)의 길이에 따른 저항 차 를 보상함으로써 각 게이트 드라이브 IC(66A 내지 66D)의 입력단에 걸리는 저항이 동일해지게 된다. 이에 따라 각 게이트 드라이브 IC(66A 내지 66D)를 경유하여 동일한 게이트 로우전압(VGL)이 게이트라인에 공급됨에 따라 수평라인 블록(A 내지 D) 간의 휘도차는 발생하지 않게 된다.
이와 같이 본 발명에 따른 LOG형 액정표시장치의 쇼팅바(90)는 게이트 드라이브 IC 뿐만 아니라 데이터 드라이브 IC에도 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 LOG형 액정표시장치에서는 게이트 드라이브 IC의 게이트로우전압라인 입력단과 연결되게 쇼팅바를 구비한다. 이에 따라, 각 게이트로우전압이 쇼팅바를 통해 게이트 드라이브 IC에 인가되므로 게이트 드라이브 IC들 간의 저항차를 줄일 수 있으며, 동일한 저항차를 갖게 되어 수평라인 블럭간의 휘도차를 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

  1. 데이터 표시를 위한 표시용 신호배선들이 형성되고 화소셀들이 매트릭스 형태로 배치되는 표시부와,
    상기 표시용 신호배선들에 접속되어 게이트로우전압을 이용하여 상기 표시용 신호배선들에 필요한 구동신호를 공급하기 위한 다수의 게이트 드라이브 집적회로들과,
    상기 표시부의 외곽측에 위치하는 비표시영역 상에 형성되며 상기 게이트로우전압이 공급되는 쇼팅바와,
    상기 쇼팅바와 상기 집적회로들의 입력단 사이에 각각 접속되어 상기 쇼팅바로부터의 상기 게이트로우전압을 상기 집적회로들 쪽으로 공급하기 위한 다수의 LOG형 게이트 로우전압 전송라인들을 구비하고,
    상기 쇼팅바는 상기 비표시영역의 게이트링크부에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 LOG형 게이트 로우전압 전송라인은 게이트금속패턴으로 형성되고,
    상기 쇼팅바는 상기 LOG형 게이트 로우전압 전송라인 상에 형성된 게이트절연막을 사이에 두고 소스 및 드레인금속패턴으로 형성되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  6. 제 5 항에 있어서,
    상기 LOG형 게이트 로우전압 전송라인과 쇼팅바는 상기 게이트절연막을 관통하는 접촉홀을 통해 접촉되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  7. 제 1항에 있어서,
    상기 쇼팅바는 상기 집적회로들의 게이트 로우전압 입력단들과 병렬로 연결된 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
KR1020020036025A 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치 Expired - Fee Related KR100864981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036025A KR100864981B1 (ko) 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036025A KR100864981B1 (ko) 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040000978A KR20040000978A (ko) 2004-01-07
KR100864981B1 true KR100864981B1 (ko) 2008-10-23

Family

ID=37312768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036025A Expired - Fee Related KR100864981B1 (ko) 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치

Country Status (1)

Country Link
KR (1) KR100864981B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983753B1 (ko) 2004-05-18 2010-09-24 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021747B1 (ko) * 2004-03-11 2011-03-15 엘지디스플레이 주식회사 액정표시장치
KR101372192B1 (ko) * 2007-05-02 2014-03-10 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR101487225B1 (ko) * 2008-04-16 2015-01-28 엘지디스플레이 주식회사 액정표시장치
KR102245997B1 (ko) * 2014-12-11 2021-04-29 엘지디스플레이 주식회사 화질이 향상된 액정표시소자
CN117981083A (zh) 2022-08-30 2024-05-03 京东方科技集团股份有限公司 显示面板、电路板以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040087A (ko) * 1996-11-29 1998-08-17 구자홍 액정표시장치
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
KR20000014516A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치
KR20000038143A (ko) * 1998-12-04 2000-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040087A (ko) * 1996-11-29 1998-08-17 구자홍 액정표시장치
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
KR20000014516A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치
KR20000038143A (ko) * 1998-12-04 2000-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983753B1 (ko) 2004-05-18 2010-09-24 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20040000978A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
KR100874637B1 (ko) 라인 온 글래스형 액정표시장치
KR100995639B1 (ko) 액정표시장치 및 그 구동방법
KR100831301B1 (ko) 라인 온 글래스형 액정표시장치
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR101016290B1 (ko) 라인 온 글래스형 액정표시장치 및 구동방법
KR100847812B1 (ko) 라인 온 글래스형 액정표시패널
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR100831300B1 (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR101073248B1 (ko) 액정표시장치
KR101021747B1 (ko) 액정표시장치
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치
KR100904264B1 (ko) 액정표시장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR100559223B1 (ko) 엘씨디모듈
KR20050001063A (ko) 액정표시장치
KR20060055833A (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020626

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070430

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020626

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081016

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081017

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180727