[go: up one dir, main page]

KR100852178B1 - 선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터 - Google Patents

선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터 Download PDF

Info

Publication number
KR100852178B1
KR100852178B1 KR1020070030647A KR20070030647A KR100852178B1 KR 100852178 B1 KR100852178 B1 KR 100852178B1 KR 1020070030647 A KR1020070030647 A KR 1020070030647A KR 20070030647 A KR20070030647 A KR 20070030647A KR 100852178 B1 KR100852178 B1 KR 100852178B1
Authority
KR
South Korea
Prior art keywords
resistance
selection signal
capacitor
block
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070030647A
Other languages
English (en)
Inventor
하소명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070030647A priority Critical patent/KR100852178B1/ko
Application granted granted Critical
Publication of KR100852178B1 publication Critical patent/KR100852178B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/145—Carbon only, e.g. carbon black, graphite

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

선형 변화 저항 회로는 선택 신호 생성부와 레지스터 블록을 포함한다. 선택 신호 생성부는 제어 신호에 기초하여 선택 신호를 생성한다. 레지스터 블록은 선택 신호 생성부에서 제공되는 선택 신호에 의하여 선형적으로 튜닝되는 제1 저항 값과 선택 신호에 상관없이 일정한 제2 저항 값을 제공한다. 선형 변화 저항 회로는 오차와 기생 저항 없이 저항 값을 세밀하게 조절할 수 있다.

Description

선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한 루프 필터{Linearly variable resistor circuit and programmable loop filter including the same}
도 1은 종래의 PLL을 나타내는 개략적인 블록도이다.
도 2는 종래의 PLL의 차지 펌프와 루프 필터의 구성을 구체적으로 나타낸다.
도 3은 병렬 연결된 저항들을 조절하여 도 2의 루프 필터의 저항 값을 변화시키는 경우를 나타내는 다이어그램이다.
도 4a와 도 4b는 저항들을 병렬 연결하는 경우와 병렬 연결하는 경우를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 선형 변화 저항 회로의 구성을 나타내는 개략적인 회로도이다.
도 6은 도 5의 선형 변화 저항 제공 회로의 선형성을 나타내는 시뮬레이션 다이어그램이다.
도 7은 본 발명의 일 실시예에 따른 프로그램 가능한 루프 필터를 나타내는 회로도이다.
도 8은 도 7의 레지스터 블록의 구성을 구체적으로 나타내는 회로도이다.
도 9는 본 발명의 다른 실시예에 따른 프로그램 가능한 루프 필터를 나타내는 회로도이다.
도 10은 도 9의 커패시터 블록(340)의 구성을 구체적으로 나타내는 회로도이다.
도 11은 본 발명의 일 실시예에 따른 클럭 신호 생성기를 나타내는 블록 다이어그램이다.
도 12는 도 11의 프로그램 가능한 루프 필터의 구성을 나타내는 블록도이다.
본 발명은 위상 고정 루프에 관한 것으로, 보다 상세하게는 프로그램 가능한 루프 필터 및 이를 포함하는 위상 고정 루프에 관한 것이다.
Wide-frequency-range 위상고정루프(Phase-locked loop; PLL)에서 주파수의 변화에 따라 PLL의 여러 파라미터(parameter)들을 조정하여 PLL의 루프 특성을 일정하게 유지시키는 것이 필요하다.
도 1은 종래의 PLL을 나타내는 개략적인 블록도이다.
도 1을 참조하면, 종래의 PLL(100)은 위상/주파수 검출기(10), 차지 펌프(20), 루프 필터(30), 및 전압 제어 발진기(40)를 포함한다. PLL(100)은 기준 주파수(Fref)와 전압 제어 발진기(30)에서 제공되는 클럭 신호(CK)의 주파수(Ffdk)를 비교하여 클럭 신호(CK)의 주파수(Ffdk)를 기준 주파수(Fref)에 동기시키는 역할을 한다.
PLL(100)에서 기준 주파수(Fref)가 변하거나 클럭 신호(CK)의 주파수(Ffdk) 를 변화시키고자 할 경우에 변화시킬수 있는 파라미터들로는 차지 펌프(20)의 전류, 루프 필터(30)의 커패시턴스와 저항 및 전압 제어 발진기(40)의 이득(Kvco) 등이 있다. 이 파라미터들 중 세밀하게 조절하기 어려운 파라미터가 루프 필터(30)의 저항 값이다.
도 2는 종래의 PLL(100)의 차지 펌프(20)와 루프 필터(30)의 구성을 구체적으로 나타낸다.
도 2를 참조하면, 종래의 PLL(100)의 차지 펌프는 전류원들(22, 23)을 이용하여 전하를 차징하거나 펌핑하여 루프 필터(30)에 제공한다. 루프 필터(30)는 저항(50)과 커패시터들(C1, C2)을 포함하고, 저항(50) 값의 변화에 의하여 PLL(100)의 루프 특성을 원하는 방향으로 변화시키게 된다.
도 3은 병렬 연결된 저항들을 조절하여 도 2의 루프 필터(30)의 저항 값을 변화시키는 경우를 나타내는 다이어그램이다.
도 3을 참조하면, 제어기(60)에서 제공되는 제어 신호들(C0, C1,.., Cn-1)에 의하여 스위치들(S0, S1, ..., Sn-1)의 개폐여부가 결정되고, 닫혀진 스위치들에 연결되는 저항들(R, 2R,..., 2n-1R)의 병렬 합성 저항 값이 노드들(N1, N2) 사이에 나타나는 저항 값에 해당한다.
하지만 도 3과 같이 병렬 연결된 저항들을 사용하면, 세밀하게 저항을 조절할 수 없고, 저항들이 차지하는 면적이 상당히 증가한다는 문제점이 발생한다.
도 4a와 도 4b는 저항들을 병렬 연결하는 경우와 병렬 연결하는 경우를 나타 낸다.
도 4a와 같이 저항들(71, 72, 73, 74, 75, 76) 각각 기본저항(R)의 1, 2, 4, 8, 16, 16 배의 저항 값들을 가지는 경우에, 스위치들(81, 82, 83, 84, 85, 86)을 선택적으로 연결하여 여러 가지 저항 값들을 제공할 수 있다. 하지만 세밀한 저항 값들을 제공할 수 없고, 저항들이 많이 필요하므로 면적을 상당히 차지하게 된다. 또한 스위치들(81, 82, 83, 84, 85, 86)도 자체의 저항을 가지고 있으므로, 노드들(N1, N2) 사이에 나타나는 저항 값은 연결되는 스위치들의 개수에 따라서 영향을 받게 된다.
이에 비하여, 도 4b와 같이 저항들(91, 92, 93, 94)을 스위치들(95, 96, 97, 98)을 이용하여 직렬 연결하면, 적은 수의 저항들로도 원하는 세밀한 저항 값들을 제공할 수 있다. 예를 들어, 저항들(91, 92, 93, 94)이 각각 기본저항(R)의 1, 2, 4, 8 배의 저항 값을 가지고 있는 경우에 R에서 15R 까지의 저항 값을 기본 저항(R) 단위로 세밀하게 제공할 수 있다.
하지만, 이 경우에도 스위치들(95, 96, 97, 98)이 자체의 저항을 가지고 있으므로, 연결되는 스위치들의 개수에 따라 노드들(N1, N2) 사이에 나타나는 스위치들에 의한 저항 값이 달라지게 된다. 따라서 세밀한 조절이 필요한 경우에는 문제가 될 수 있다. 스위치들의 자체 저항을 무시할 정도로 스위치들의 크기가 크면 되나, 이도 또한 면적을 상당히 증가시키게 된다.
상기 문제점을 해결하기 위한 본 발명의 일 목적은 선형적으로 조절할 수 있 는 저항 값을 제공하는 선형 변화 저항 회로를 제공하는데 있다.
본 발명의 일 목적은 상기 선형 변화 저항 회로를 포함하는 프로그램 가능한 루프 필터를 제공하는 데 있다.
본 발명의 일 목적은 반 선형적으로 튜닝되는 커패시턴스를 제공하는 프로그램 가능한 루프 필터를 제공하는데 있다.
본 발명의 일 목적을 상기 루프 필터를 포함하는 클럭 신호 생성기를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 선형 변화 저항 회로는 선택 신호 생성부와 레지스터 블록을 포함한다. 상기 선택 신호 생성부는 제어 신호에 기초하여 선택 신호를 생성한다. 상기 레지스터 블록은 제1 단자와 제2 단자 사이에 연결되고, 상기 선택 신호 생성부에서 제공되는 상기 선택 신호에 의하여 선형적으로 튜닝되는 제1 저항 값과 상기 선택 신호에 상관없이 일정한 제2 저항 값을 제공한다.
실시예에 있어서, 상기 레지스터 블록은 서로 다른 저항 값을 갖는 저항들을 각각 포함하는 서로 직렬 연결되는 복수개의 서브 레지스터 블록들을 포함할 수 있다. 상기 복수개의 서브 레지스터 블록 각각은 상기 각각의 저항과 직렬 연결되는 저항 스위치 및 상기 각각의 저항과 병렬 연결되는 서브 블록 스위치를 포함할 수 있다.
실시예에 있어서, 상기 복수개의 서브 레지스터 블록 각각에 포함되는 상기 저항 스위치와 상기 서브 블록 스위치 중 하나만이 상기 선택신호에 의하여 연결되고, 상기 복수개의 서브 레지스터 블록들에 포함되는 저항들의 저항 값들은 각각 바이너리 코드에 해당하는 저항 값들일 수 있다. 상기 저항 스위치들 각각과 상기 서브 블록 연결 스위치들 각각은 모두 같은 온 저항을 가질 수 있다. 상기 제1 저항 값은 상기 선택 신호에 의하여 선택적으로 연결되는 저항들의 저항 값들의 합에 해당하고, 상기 제2 저항 값은 상기 온 저항의 저항 값에 상기 복수개의 서브 레지스터 블록의 개수를 곱한 값에 해당할 수 있다.
상기 목적을 달성하기 위한 본 발명이 일 실시예에 따른 프로그램 가능한 루프 필터는 레지스터 블록, 제1 커패시터, 제 2 커패시터를 포함한다. 상기 레지스터 블록은 입력 단자와 출력 단자 사이에 연결되고 저항 선택 신호에 의하여 선형적으로 튜닝되는 제1 저항 값과 상기 저항 선택 신호와 상관없이 일정한 제2 저항 값을 제공한다. 상기 제1 커패시터는 상기 레지스터 블록과 제1 단자가 연결되고, 제2 단자는 접지에 연결된다. 상기 제2 커패시터는 제1 단자가 상기 입력 단자와 출력 단자 사이에 연결되고, 제2 단자는 접지에 연결되는, 상기 직렬 연결된 레지스터 블록과 제1 커패시터에 병렬로 연결된다. 상기 프로그램 가능한 루프 필터는 상기 입력 단자에 제공되는 전압 신호를 상기 저항 선택 신호에 따라 선택적으로 필터링 하여 상기 출력 단자로 제공한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 프로그램 가능한 루프 필터는 저항, 커패시터 블록, 및 커패시터를 포함한다. 상기 저항은 제1 단자가 입력 단자와 출력 단자 사이에 연결된다. 상기 커패시터 블록은 상기 저항의 제 2 단자와 접지 사이에 연결되고 커패시터 선택 신호에 따라 튜닝되는 커패시턴스와 상기 커패시터 선택 신호와 상관없이 일정한 저항 값을 제공한다. 상기 커패시터는 제1 단자가 상기 입력 단자와 출력 단자 사이에 연결되고, 제2 단자는 접지에 연결되는, 상기 직렬 연결된 저항과 상기 커패시터 블록에 병렬로 연결된다. 상기 튜닝 가능한 루프 필터는 상기 입력 단자에 제공되는 전압 신호를 상기 커패시터 선택 신호에 따라 선택적으로 필터링 하여 상기 출력 단자로 제공한다.
실시예에 있어서, 상기 커패시터 블록은 서로 다른 커패시턴스 값을 갖는 커패시터들을 각각 포함하는 서로 직렬 연결되는 복수개의 서브 커패시턴스 블록들을 포함할 수 있다. 상기 복수개의 서브 커패시턴스 블록 각각은 상기 각각의 커패시터와 직렬 연결되는 커패시터 연결 스위치 및 상기 각각의 커패시터와 병렬 연결되는 서브 커패시터 블록 연결 스위치를 포함할 수 있다.
실시예에 있어서, 상기 복수개의 서브 커패시터 블록들 각각에 포함되는 상기 커패시터 연결 스위치와 상기 서브 커패시터 블록 연결 스위치 중 하나만이 상기 제2 선택 신호에 의하여 연결되고, 상기 복수개의 서브 커패시터 블록들 각각에 포함되는 커패시터들의 커패시턴스 값은 각각 바이너리 코드에 해당하는 커패시턴스 값일 수 있다. 상기 커패시터 연결 스위치들 각각과 상기 서브 커패시터 블록 연결 스위치들 각각은 모두 같은 온 저항을 가질 수 있다. 상기 커패시턴스는 상기 커패시턴스 선택 신호에 의하여 선택적으로 연결되는 커패시터들의 병렬 합성 커패시턴스에 해당하고, 상기 저항 값은 상기 온 저항의 저항 값에 상기 복수개의 서브 커패시터 블록의 개수를 곱한 값에 해당할 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 클럭 신호 생성기는 위상/주파수 검출기, 차지 펌프, 프로그램 가능한 루프 필터, 및 전압 제어 발진기를 포함한다. 상기 위상 주파수/검출기는 기준 주파수 신호와 전압 제어 발진 주파수 신호간의 위상 및 주파수 차이를 검출한다. 상기 차지 펌프는 상기 위상/주파수 검출기의 출력 신호에 따른 전하량을 차징 또는 펌핑한다. 상기 프로그램 가능한 루프 필터는 저항 선택 신호 및 커패시턴스 선택 신호를 포함하는 선택 신호에 기초하여 상기 차지 펌프의 출력 신호의 저역 주파수 성분을 선택적으로 필터링한다. 상기 프로그램 가능한 루프 필터는 상기 차지 펌프와 상기 전압 제어 발진기 사이에 연결되고, 상기 저항 선택 신호에 따라 선형적으로 튜닝되는 제1 저항 값과 상기 저항 선택 신호와 상관 없이 일정한 제2 저항 값을 제공하는 레지스터 블록 및 상기 레지스터 블록과 접지 사이에 연결되고, 상기 커패시턴스 선택 신호에 따라 반 선형적으로 튜닝되는 커패시턴스와 상기 커패시턴스 선택 신호와 상관 없이 일정한 제3 저항 값을 제공하는 커패시터 블록을 포함한다. 상기 전압 제어 발진기는 상기 루프 필터의 출력 신호에 응답하여 발진하는 상기 피드백 주파수를 가지는 클럭 신호를 생성한다.
실시예에 있어서, 상기 프로그램 가능한 루프 필터는 상기 차지 펌프와 상기 전압 제어 발진기 사이에 제1 단자가 연결되고, 접지에 제2 단자가 연결되는 커패시터를 더 포함할 수 있다.
실시예에 있어서, 상기 클럭 신호 생성기는 제어 신호에 기초하여 상기 선택 신호를 생성하는 선택 신호 생성 회로를 더 포함할 수 있다.
따라서 본 발명의 실시예들에 따른 선형 변화 저항 제공 회로, 이를 포함하는 프로그램 가능한 루프 필터 및 클럭 신호 생성기는 선택 신호에 따라 선형적으로 튜닝되는 제1 저항 값과 선택 신호에 상관없이 일정한 제2 저항값을 제공하여 오차와 기생 저항 없이 저항 값을 세밀하게 조절할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 구성요소를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 선형 변화 저항 회로의 구성을 나타내는 개략적인 회로도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 선형 변화 저항 회로(150)는 선택 신호 생성부(160)와 레지스터 블록(170)을 포함한다.
선택 신호 생성부(160)는 제어 신호(CS)에 기초하여 선택 신호(SS)를 생성하여 레지스터 블록(170)에 제공한다. 레지스터 블록(170)은 단자들(172, 174) 사이에 연결되어 있다.
레지스터 블록(170)은 서로 캐스케이드 연결된 복수개의 서브 레지스터 블록들(SB0, SB1, ..., SBn-1)을 포함한다. 복수개의 서브 레지스터 블록들(SB0, SRB1, ..., SBn-1)은 각각 하나의 저항(R0, R1,..., Rn-1)과 저항 스위치(RSW0, RSW1,..., RSWn-1)와 서브 블록 연결 스위치(SBSW0, SBSW1, ..., SBSWn-1)를 포함한다. 본 발명의 실시예에서, 저항들(R0, R1,..., Rn-1)의 저항값은 저항(R0)의 저항값(R)의 바이너리 코드에 해당할 수 있다. 즉 저항들(R0, R1,..., Rn-1)의 저항 값은 각각 R, 2R,... 2n-1R 일 수 있다.
레지스터 블록(170)에 제공되는 선택 신호(SS)의 비트수는 서브 레지스터 블록들(SB0, SB1, ..., SBn-1)의 수와 동일하다. 즉 서브 레지스터 블록들(SB0, SB1, ..., SBn-1)의 수가 n이면, 선택 신호(SS)는 n비트 신호로 구성된다. 각각의 서브 레지스터 블록들(SB0, SB1, ..., SBn-1)에 제공되는 각각의 선택 신호들(RSS0, RSS1, ..., RSSn-1)에 의하여 각 서브 레지스터 블록들(SB0, SB1, ..., SBn-1)에서는 저항 스위치(RSW0, RSW1,..., RSWn-1)와 서브 블록 연결 스위치(SBSW0, SBSW1, ..., SBSWn-1)중 하나만이 연결된다.
본 발명의 실시예에서는 저항 스위치(RSW0, RSW1,..., RSWn-1)들과 서브 블록 연결 스위치(SBSW0, SBSW1, ..., SBSWn-1)들의 온 저항을 모두 동일하다. 이 온 저항을 r이라 하자. 예를 들어, 저항 스위치(RSW0, RSW1,..., RSWn-1)는 해당하는 각각의 선택 신호들(SS0, SS1, ..., SSn-1)이 1인 경우에 연결되고, 서브 블록 tm위치(SBSW0, SBSW1, ..., SBSWn-1)들은 각각의 선택 신호들(SS0, SS1, ..., SSn-1) 이 0인 경우에 연결된다고 하자. 예를 들어, 선택 신호들(SS0, SS1, ..., SSn-1)이 [1, 1, 1, 0,..., 0] 인 경우에 단자를(172, 1744)사이에 나타나는 저항은 R + 2R + 4R + nr이 된다. 즉, 노드를(212, 214)사이에 나타나는 저항은 7R + nr이 된다. 7R에 해당하는 부분이 제1 저항 값이고, nr에 해당하는 부분이 제2 저항 값이라 하면, 제1 저항 값은 선택 신호(RSS)에 따라 달라지지만, 제2 저항 값은 항상 nr이 되어 선택 신호에 관계 없이 일정하다. 또한 제1 저항 값은 저항 선택 신호(SS)에 따라 기본 저항 값(R) 단위로 조절할 수 있다. 즉 노드들(172, 174) 사이에 나타나는 제1 저항 값은 R, 2R, 3R, ...,(2n -1)R 중의 하나로서 선형적으로 조절가능하다. 선택 신호(SS)에 따라 노드들 (172, 174) 사이에 나타나는 전체 저항값은 R, 2R, 3R, ...,(2n -1)R 중 하나와 제2 저항 값인 nr의 합이 되어 선택 신호에 따라 선형적으로 변화하는 저항 값이 나타나게 되는 것이다. 즉 도 5의 선형 변화 저항 회로는 저항의 조절 범위는 넓으면서도 세밀하게 조절 가능한 저항 값을 제공할 수 있다.
도 5의 선형 변화 저항 회로는 평판 표시 장치의 디지털-아날로그 컨버터에 포함되는 디코더에 사용되어 세밀한 계조 전압을 제공할 수 있다. 또한 도 5의 선형 변화 저항 회로는 가변 전압 분배기(variable voltage divider)가 필요한 경우에, 오차와 기생 저항 없이 저항 값을 조절하여 정확한 전압 값을 얻을 수 있다. 또한 도 5의 선형 변화 저항 회로는 위상 고정 루프의 루프 필터에 사용되어 선택 신호에 따라 선형적으로 변화하는 저항 값을 정확히 제공할 수 있다.
도 6은 도 5의 선형 변화 저항 제공 회로의 선형성을 나타내는 시뮬레이션 다이어그램이다. 도 5에서 1은 얻고자 하는 저항 값과 도 5의 실시예에 따른 저항 값들을 나타내고, 2 내지 4는 각각 도 4a에서 스위치들의 온 저항을 변화시키는 경우에 나타나는 저항 값들을 나타낸다.
도 6을 참조하면, 도 4a와 같은 구조의 직렬로 연결되는 경우, 스위치의 온 저항이 작아질수록 선형성을 증가하지만, 이는 상대적으로 스위치의 크기가 온 저항이 작아지는 만큼 커져야 한다는 것을 의미한다. 하지만 본 발명의 일 실시예인 도 5와 같은 직렬로 연결되는 경우, 스위치의 크기에 상관없이 얻고자 하는 저항 값을 선형적으로 얻을 수 있는 것을 알 수 있다. 또한 스위치의 크기에 상관이 없으므로 스위치의 크기를 줄일 수 있어 스위치가 차지하는 면적을 줄일 수 있다.
도 7은 본 발명의 일 실시예에 따른 프로그램 가능한 루프 필터를 나타내는 회로도이다. 도 7에서는 도 5의 선형 변화 저항 제공 회로가 루프 필터에 적용되는 경우를 나타낸다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 프로그램 가능한 루프필터(200)는 레지스터 블록(230), 제1 커패시터(240), 제2 커패시터(250)를 포함한다. 레지스터 블록(230)은 입력 단자(210)와 출력 단자(220) 사이의 노드(212)에 연결된다. 제1 커패시터(240)는 일 단자가 노드(214)에서 레지스터 블록(230)과 연결되고, 타 단자는 접지에 연결된다. 제2 커패시터(250)는 입력 단자(210)와 출력 단자(220) 사이의 노드(216)에 일 단자가 연결되고, 타 단자는 접지에 연결된다. 제2 커패시터(250)는 서로 직렬 연결된 레지스터 블록(230)과 제1 커패시터(240)에 병렬로 연결된다.
도 8은 도 7의 레지스터 블록(230)의 구성을 구체적으로 나타내는 회로도이다.
도 8을 참조하면, 레지스터 블록(230)은 서로 캐스케이드 연결된 복수개의 서브 레지스터 블록들(SRB0, SRB1, ..., SRBn-1)을 포함한다. 복수개의 서브 레지스터 블록들(SRB0, SRB1, ..., SRBn-1)은 각각 하나의 저항(R, 2R,... 2n-1R)과 저항 연결 스위치(RSW0, RSW1,..., RSWn-1)와 서브 레지스터 블록 연결 스위치(SRBSW0, SRBSW1, ..., SRBSWn-1)를 포함한다.
레지스터 블록(230)에 제공되는 저항 선택 신호(RSS)의 비트수는 서브 레지스터 블록들(SRB0, SRB1, ..., SRBn-1)의 수와 동일하다. 즉 서브 레지스터 블록들(SRB0, SRB1, ..., SRBn-1)의 수가 n이면, 저항 선택 신호(RSS)는 n비트 신호로 구성된다. 각각의 서브 레지스터 블록들(SRB0, SRB1, ..., SRBn-1)에 제공되는 각각의 저항 선택 신호들(RSS0, RSS1, ..., RSSn-1)에 의하여 각 서브 레지스터 블록들(SRB0, SRB1, ..., SRBn-1)에서는 저항 연결 스위치(RSW0, RSW1,..., RSWn-1)와 서브 레지스터 블록 연결 스위치(SRBSW0, SRBSW1, ..., SRBSWn-1)중 하나만이 연결된다.
본 발명의 실시예에서는 저항 연결 스위치(RSW0, RSW1,..., RSWn-1)들과 서브 레지스터 블록 연결 스위치(SRBSW0, SRBSW1, ..., SRBSWn-1)들의 온 저항을 모두 동일하다. 이 온 저항을 r이라 하자. 예를 들어, 저항 연결 스위치(RSW0, RSW1,..., RSWn-1)는 해당하는 각각의 저항 선택 신호들(RSS0, RSS1, ..., RSSn-1)이 1인 경우에 연결되고, 서브 레지스터 블록 연결 스위치(SRBSW0, SRBSW1, ..., SRBSWn-1)들은 각각의 저항 선택 신호들(SRBSW0, SRBSW1, ..., SRBSWn-1)이 0인 경우에 연결된다고 하자. 예를 들어, 저항 선택 신호들(RSS0, RSS1, ..., RSSn-1)이 [1, 1, 1, 0,..., 0] 인 경우에 노드를(212, 214)사이에 나타나는 저항은 R + 2R + 4R + nr이 된다. 즉, 노드를(212, 214)사이에 나타나는 저항은 7R + nr이 된다. 7R에 해당하는 부분이 제1 저항 값이고, nr에 해당하는 부분이 제2 저항 값이라 하면, 제1 저항 값은 저항 선택 신호(RSS)에 따라 달라지지만, 제2 저항 값은 항상 nr이 되어 저항 선택 신호에 관계 없이 일정하다. 또한 제1 저항 값은 저항 선택 신호(RSS)에 따라 기본 저항 값(R) 단위로 조절할 수 있다. 즉 노드들(212, 214) 사이에 나타나는 제1 저항 값은 R, 2R, 3R, ...,(2n -1)R 중의 하나로서 선형적으로 조절가능하다. 즉, 도 7 및 도 8의 루프 필터는 저항 값을 선형적으로 세밀하게 조절할 수 있다. 도 7 및 도 8과 같이 저항 값을 선형적으로 세밀하게 조절하는 스킴은 루프 필터에 사용되는 커패시터에도 적용할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 프로그램 가능한 루프 필터를 나타내는 회로도이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 프로그램 가능한 루프 필터(300)는 저항(R,330), 커패시터 블록(340), 제2 커패시터(350)를 포함한다. 저항(330)은 입력 단자(310)와 출력 단자(320) 사이의 노드(312)에 연결된다. 커패시 터 블록(340)은 일 단자가 노드(314)에서 저항(330)과 연결되고, 타 단자는 접지에 연결된다. 제2 커패시터(350)는 입력 단자(310)와 출력 단자(320) 사이의 노드(316)에 일 단자가 연결되고, 타 단자는 접지에 연결된다. 제2 커패시터(350)는 서로 직렬 연결된 저항(330)과 커패시터 블록(340)에 병렬로 연결된다.
도 10은 도 9의 커패시터 블록(340)의 구성을 구체적으로 나타내는 회로도이다.
도 10을 참조하면, 커패시터 블록(340)은 서로 캐스케이드 연결된 복수개의 서브 커패시터 블록들(SCB0, SCB1, ..., SCBn-1)을 포함한다. 복수개의 서브 커패시터 블록들(SCB0, SCB1, ..., SCBn-1)은 각각 하나의 커패시터(C, 2C, 2n-1C)와 커패시터 연결 스위치(CSW0, CSW1,..., CSWn-1)와 서브 커패시터 블록 연결 스위치(SCBSW0, SCBSW1, ..., SCBSWn-1)를 포함한다.
커패시터 블록(340)에 제공되는 커패시터 선택 신호(CSS)의 비트수는 서브 커패시터 블록들(SCB0, SCB1, ..., SCBn-1)의 수와 동일하다. 즉 서브 커패시터 블록들(SCB0, SCB1, ..., SCBn-1)의 수가 n이면, 커패시터 선택 신호(CSS)는 n비트 신호로 구성된다. 각각의 서브 커패시터 블록들(SCB0, SCB1, ..., SCBn-1)에 제공되는 각각의 커패시터 선택 신호들(CSS0, CSS1, ..., CSSn-1)에 의하여 각 서브 커패시터 블록들(SCB0, SCB1, ..., SCBn-1)에서는 커패시터 연결 스위치(CSW0, CSW1,..., CSWn-1)와 서브 레지스터 블록 연결 스위치(SCBSW0, SCBSW1, ..., SCBSWn-1)중 하나만이 연결된다.
본 발명의 실시예에서는 커패시터 연결 스위치(CSW0, CSW1,..., CSWn-1)들과 서브 커패시터 블록 연결 스위치(SCBSW0, SCBSW1, ..., SCBSWn-1)들의 온 저항은 모두 동일하다. 이 온 저항을 r이라 하자. 예를 들어, 커패시터 연결 스위치(CSW0, CSW1,..., CSWn-1)는 해당하는 각각의 커패시턴스 선택 신호들(CSS0, CSS1, ..., CSSn-1)이 1인 경우에 연결되고, 서브 커패시터 블록 연결 스위치(SCBSW0, SCBSW1, ..., SCBSWn-1)들은 각각의 커패시터 선택 신호들(CSS0, CSS1, ..., CSSn-1)이 0인 경우에 연결된다고 하자. 예를 들어, 커패시턴스 선택 신호들(CSS0, CSS1, ..., CSSn-1)이 [1, 1, 1, 0,..., 0] 인 경우에 노드를(312, 314)사이에 나타나는 커패시턴스는 4C/7 이고 저항값은 nr이 된다. 4C/7에 해당하는 부분이 커패시턴스이고 nr에 해당하는 부분이 저항값이라면, 커패시턴스는 커패시턴스 선택 신호(CSS)에 따라 달라지지만, 저항 값은 항상 nr이 되어 커패시턴스 선택 신호에 관계 없이 일정하다. 또한 커패시턴스 값은 커패시턴스 선택 신호(CSS)에 따라 반 선형적으로 조절할 수 있다.
도 11은 본 발명의 일 실시예에 따른 클럭 신호 생성기를 나타내는 블록 다이어그램이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 클럭 신호 생성기(400)는 위상/주파수 검출기(410), 차지 펌프(420), 프로그램 가능한 루프 필터(430), 전압 제어 발진기(440)를 포함한다. 본 발명의 일 실시예에 따른 클럭 신호 생성기(400)는 선택 신호 생성 회로(450)를 더 포함할 수 있다.
위상/주파수 검출기(410)는 기준 주파수 신호(Fref)와 전압 제어 발진 주파 수 신호(Ffeed)간의 위상 및 주파수 차이를 검출하여 그 차이에 따른 출력 신호를 차지 펌프(420)에 제공한다. 차지 펌프(420)는 위상/주파수 검출기(410)의 출력 신호에 따른 전하량을 차징 또는 펌핑한다. 프로그램 가능한 루프 필터(430)는 선택 신호 생성 회로(450)에서 제공되는 선택 신호(SS)에 따라서 차지 펌프(430)의 출력 신호의 저역 주파수 성분을 선택적으로 필터링한다. 선택 신호(SS)는 저항 선택 신호(RSS)와 커패시턴스 선택 신호(CSS)를 포함할 수 있다. 전압 제어 발진기(440)는 루프 필터(430)의 출력 신호에 응답하여 발진하는 피드백 주파수(Ffeed)를 가지는 클럭 신호(CK)를 생성한다.
도 12는 도 11의 프로그램 가능한 루프 필터(430)의 구성을 나타내는 블록도이다.
도 12를 참조하면, 프로그램 가능한 루프 필터(430)는 단자들(422, 432) 사이의 노드(424)에 연결되는 레지스터 블록(460), 레지스터 블록(460)과 접지 사이에 연결되는 커패시터 블록(470), 및 단자들(422, 432) 사이의 노드(426)에 연결되는 커패시터(C2, 434)를 포함한다. 커패시터(434)는 직렬 연결되는 레지스터 블록(460)과 커패시터 블록(470)에 병렬로 연결된다.
레지스터 블록(460)은 저항 선택 신호(RSS)에 따라 선형적으로 튜닝되는 제1 저항 값과 저항 선택 신호(RSS)에 상관없이 일정한 제2 저항값을 제공한다. 도 12의 프로그램 가능한 루프 필터(430)의 레지스터 블록(460)은 도 6 및 도 7의 레지스터 블록(230)과 그 구성과 작용이 거의 동일하므로 이에 대한 상세한 설명은 생략한다.
커패시터 블록(470)은 커패시턴스 선택 신호(CSS)에 따라 반 선형적으로 튜닝되는 커패시턴스와 커패시턴스 선택 신호(CSS)에 상관없이 일정한 제3 저항값을 제공한다. 도 12의 프로그램 가능한 루프 필터(430)의 커패시터 블록(470)은 도 9 및 도 10의 커패시터 블록(340)과 그 구성과 작용이 거의 동일하므로 이에 대한 상세한 설명은 생략한다.
선택 신호 생성회로(450)에 제공되는 제어 신호는 전압 제어 발진기(440)에서 제공되는 클럭 신호(CK)의 전압 제어 발진 주파수에 따라서 변하는 신호일 수 있다. 즉 클럭 신호(CK)의 원하는 주파수가 달라지는 경우에 제어 신호(CS)를 조절하면 선택 신호들(RSS, CSS)이 달라지게 되어 레지스터 블록(460)에서 제공되는 제1 저항값과 커패시터 블록(470)에서 제공되는 커패시턴스 값이 변하게 된다. 제1 저항값과 커패시턴스 값이 변하게 되면, 전압 제어 발진기(440)에 입력되는 전압 신호의 저역 필터링된 성분이 변하게 되므로 이에 따라서 클럭 신호(CK)의 주파수가 변하게 된다.
도 11의 클럭 신호 생성기(400)의 루프 대역폭은 아래의 [수학식 1]과 같이 주어진다.
[수학식 1]
ω N =
Figure 112007024506008-pat00001
여기서, Ich는 차지 펌프(420)에서 제공되는 전하들에 의한 전류이고, Kv는 전압 제어 발진기(440)의 이득이고, Ct는 커패시터 블록(470)에서 제공되는 커패시턴스 와 커패시터(434)의 커패시턴스의 병렬 합성 커패시턴스에 해당한다.
또한 도 11의 클럭 신호 생성기(400)의 댐핑 팩터(ζ)는 아래의 [수학식 2]와 같이 주어진다.
[수학식 2]
ζ =
Figure 112007024506008-pat00002
ω N
Figure 112007024506008-pat00003
Rt
Figure 112007024506008-pat00004
Ct
여기서, Rt는 레지스터 블록(460)과 커패시터 블록(470)에서 제공되는 저항 값들의 합에 해당한다.
[수학식 1]에서 Ct 값은 커패시터 블록(470)에서 제공되는 커패시턴스 선택 신호(CSS)에 따라 반선형적으로 튜닝되는 커패시턴스 값에 따라 크게 좌우되므로 커패시턴스 선택 신호를 조절하여 원하는 루프 대역폭을 얻을 수 있다.
[수학식 2]에서 댐핑 팩터(ζ)는 Rt, Ct 및 ωN에 의하여 조절된다. 따라서 레지스터 블록(460)에 제공되는 저항 선택 신호(RSS)를 조절하여 저항값을 세밀하게 튜닝할 수 있다. 저항값이 세밀하게 튜닝되면, 클럭 신호 생성기(400)의 루프 특성을 원하는 방향으로 조절할 수 있게 된다.
도 11의 클럭 신호 생성기(400)에는 도 12의 프로그램 가능한 루프 필터(430) 뿐만 아니라 도 7의 프로그램 가능한 루프 필터(200)나 도 9의 프로그램 가능한 루프 필터(300)가 적용될 수 있다.
도 11의 클럭 신호 생성기(400)에 도 7의 프로그램 가능한 루프 필터(200)가 적용되는 경우에는 [수학식 1]과 [수학식 2]에서 Ct는 고정이고 Rt 만이 변화가능 하므로, Rt 값을 조절하여 클럭 신호 생성기(400)의 루프 특성을 조절할 수 있다. 또한 도 11의 클럭 신호 생성기(400)에 도 9의 프로그램 가능한 루프 필터(200)가 적용되는 경우에는 [수학식 1]과 [수학식 2]에서 Rt는 고정이고 Ct 만이 변화가능하므로, Ct 값을 조절하여 클럭 신호 생성기(400)의 루프 특성을 조절할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 선형 변화 저항 제공 회로, 이를 포함하는 프로그램 가능한 루프 필터 및 클럭 신호 생성기는 선택 신호에 따라 선형적으로 튜닝되는 제1 저항 값과 선택 신호에 상관없이 일정한 제2 저항 값을 제공한다. 따라서 본 발명의 실시예들에 따르면, 오차와 기생 저항 없이 저항 값을 세밀하게 조절할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (26)

  1. 제어 신호에 기초하여 선택 신호를 생성하는 선택 신호 생성부;
    제1 단자와 제2 단자 사이에 연결되고, 상기 선택 신호 생성부에서 제공되는 상기 선택 신호에 의하여 선형적으로 튜닝되는 제1 저항 값과 상기 선택 신호에 상관없이 일정한 제2 저항 값을 제공하는 레지스터 블록을 포함하고, 상기 레지스터 블록은 서로 다른 저항 값을 갖는 저항들을 각각 포함하는 서로 직렬 연결되는 복수개의 서브 레지스터 블록들을 포함하고, 상기 복수개의 서브 레지스터 블록 각각은,
    상기 각각의 저항과 직렬 연결되는 저항 스위치; 및
    상기 각각의 저항과 병렬 연결되는 서브 블록 스위치를 포함하고, 상기 복수개의 서브 레지스터 블록 각각에 포함되는 상기 저항 스위치와 상기 서브 블록 스위치 중 하나만이 상기 선택신호에 의하여 연결되고, 상기 복수개의 서브 레지스터 블록들에 포함되는 저항들의 저항 값들은 각각 바이너리 코드에 해당하는 저항 값들인 것을 특징으로 하는 선형 변화 저항 회로.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 저항 스위치들 각각과 상기 서브 블록 연결 스위치들 각각은 모두 같은 온 저항(스위치가 연결될 때의 스위치 자체의 저항)을 가지는 것을 특징으로 하는 선형 변화 저항 회로.
  5. 제4항에 있어서, 상기 제1 저항 값은 상기 선택 신호에 의하여 선택적으로 연결되는 저항들의 저항 값들의 합에 해당하고, 상기 제2 저항 값은 상기 온 저항의 저항 값에 상기 복수개의 서브 레지스터 블록의 개수를 곱한 값에 해당하는 것을 특징으로 하는 선형 변화 저항 회로.
  6. 입력 단자와 출력 단자 사이에 연결되고 저항 선택 신호에 의하여 선형적으로 튜닝되는 제1 저항 값과 상기 저항 선택 신호와 상관없이 일정한 제2 저항 값을 제공하는 레지스터 블록;
    상기 레지스터 블록과 제1 단자가 연결되고, 제2 단자는 접지에 연결되는 제1 커패시터; 및
    제1 단자가 상기 입력 단자와 출력 단자 사이에 연결되고, 제2 단자는 접지에 연결되는, 상기 직렬 연결된 레지스터 블록과 제1 커패시터에 병렬로 연결되는 제2 커패시터를 포함하며, 상기 입력 단자에 제공되는 전압 신호를 상기 저항 선택 신호에 따라 선택적으로 필터링 하여 상기 출력 단자로 제공하고, 상기 레지스터 블록은 서로 다른 저항 값을 갖는 저항들을 각각 포함하는 서로 직렬 연결되는 복수개의 서브 레지스터 블록들을 포함하고, 상기 복수개의 서브 레지스터 블록 각각은,
    상기 각각의 저항과 직렬 연결되는 저항 연결 스위치; 및
    상기 각각의 저항과 병렬 연결되는 서브 레지스터 블록 연결 스위치를 포함하는 것을 특징으로 하는 프로그램 가능한 루프 필터.
  7. 삭제
  8. 제6항에 있어서, 상기 복수개의 서브 레지스터 블록 각각에 포함되는 상기 저항 연결 스위치와 상기 서브 레지스터 블록 연결 스위치 중 하나만이 상기 제1 선택신호에 의하여 연결되고, 상기 복수개의 서브 레지스터 블록들에 포함되는 저항들의 저항 값들은 각각 바이너리 코드에 해당하는 저항 값들인 것을 특징으로 하는 것을 특징으로 하는 프로그램 가능한 루프 필터.
  9. 제8항에 있어서, 상기 저항 연결 스위치들 각각과 상기 서브 레지스터 블록 연결 스위치들 각각은 모두 같은 온 저항(스위치가 연결될 때의 스위치 자체의 저항)을 가지는 것을 특징으로 하는 프로그램 가능한 루프 필터.
  10. 제9항에 있어서, 상기 제1 저항 값은 상기 저항 선택 신호에 의하여 선택적으로 연결되는 저항들의 저항 값들의 합에 해당하고, 상기 제2 저항 값은 상기 온 저항의 저항 값에 상기 복수개의 서브 레지스터 블록의 개수를 곱한 값에 해당하는 것을 특징으로 하는 프로그램 가능한 루프 필터.
  11. 제1 단자가 입력 단자와 출력 단자 사이에 연결되는 저항;
    상기 저항의 제2 단자와 접지 사이에 연결되고 커패시터 선택 신호에 따라 튜닝되는 커패시턴스와 상기 커패시터 선택 신호와 상관없이 일정한 저항값을 제공하는 커패시터 블록; 및
    제1 단자가 상기 입력 단자와 출력 단자 사이에 연결되고, 제2 단자는 접지에 연결되는, 상기 직렬 연결된 저항과 상기 커패시터 블록에 병렬로 연결되는 커패시터를 포함하며, 상기 입력 단자에 제공되는 전압 신호를 상기 커패시터 선택 신호에 따라 선택적으로 필터링 하여 상기 출력 단자로 제공하고,
    상기 커패시터 블록은 서로 다른 커패시턴스 값을 갖는 커패시터들을 각각 포함하는 서로 직렬 연결되는 복수개의 서브 커패시턴스 블록들을 포함하고, 상기 복수개의 서브 커패시턴스 블록 각각은,
    상기 각각의 커패시터와 직렬 연결되는 커패시터 연결 스위치; 및
    상기 각각의 커패시터와 병렬 연결되는 서브 커패시터 블록 연결 스위치를 포함하는 것을 특징으로 하는 프로그램 가능한 루프 필터.
  12. 삭제
  13. 제11항에 있어서, 상기 복수개의 서브 커패시터 블록들 각각에 포함되는 상기 커패시터 연결 스위치와 상기 서브 커패시터 블록 연결 스위치 중 하나만이 상기 제2 선택 신호에 의하여 연결되고, 상기 복수개의 서브 커패시터 블록들 각각에 포함되는 커패시터들의 커패시턴스 값은 각각 바이너리 코드에 해당하는 커패시턴스 값인 것을 특징으로 하는 프로그램 가능한 루프 필터.
  14. 제13항에 있어서, 상기 커패시터 연결 스위치들 각각과 상기 서브 커패시터 블록 연결 스위치들 각각은 모두 같은 온 저항(스위치가 연결될 때의 스위치 자체의 저항)을 가지는 것을 특징으로 하는 프로그램 가능한 루프 필터.
  15. 제14항에 있어서, 상기 커패시턴스는 상기 커패시턴스 선택 신호에 의하여 선택적으로 연결되는 커패시터들의 병렬 합성 커패시턴스에 해당하고, 상기 저항값은 상기 온 저항의 저항 값에 상기 복수개의 서브 커패시터 블록의 개수를 곱한 값에 해당하는 것을 특징으로 하는 프로그램 가능한 루프 필터.
  16. 기준 주파수 신호와 전압 제어 발진 주파수 신호간의 위상 및 주파수 차이를 검출하는 위상/주파수 검출기;
    상기 위상/주파수 검출기의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 차지 펌프;
    저항 선택 신호 및 커패시턴스 선택 신호를 포함하는 선택 신호에 기초하여 상기 차지 펌프의 출력 신호의 저역 주파수 성분을 선택적으로 필터링하는 프로그 램 가능한 루프 필터; 및
    상기 루프 필터의 출력 신호에 응답하여 발진하는 상기 피드백 주파수를 가지는 클럭 신호를 생성하는 전압 제어 발진기를 포함하며,
    상기 프로그램 가능한 루프 필터는,
    상기 차지 펌프와 상기 전압 제어 발진기 사이에 연결되고, 상기 저항 선택 신호에 따라 선형적으로 튜닝되는 제1 저항 값과 상기 저항 선택 신호와 상관 없이 일정한 제2 저항 값을 제공하는 레지스터 블록; 및
    상기 레지스터 블록과 접지 사이에 연결되고, 상기 커패시턴스 선택 신호에 따라 반 선형적으로 튜닝되는 커패시턴스와 상기 커패시턴스 선택 신호와 상관 없이 일정한 제3 저항 값을 제공하는 커패시터 블록을 포함하는 것을 특징으로 하는 클럭 신호 생성기.
  17. 제16항에 있어서, 상기 프로그램 가능한 루프 필터는 상기 차지 펌프와 상기 전압 제어 발진기 사이에 제1 단자가 연결되고, 접지에 제2 단자가 연결되는 커패시터를 더 포함하는 것을 특징으로 하는 클럭 신호 생성기.
  18. 제16항에 있어서, 상기 레지스터 블록은 서로 다른 저항 값을 갖는 저항들을 각각 포함하는 서로 직렬 연결되는 복수개의 서브 레지스터 블록들을 포함하고, 상기 복수개의 서브 레지스터 블록 각각은,
    상기 각각의 저항과 직렬 연결되는 저항 연결 스위치; 및
    상기 각각의 저항과 병렬 연결되는 서브 레지스터 블록 연결 스위치를 포함하는 것을 특징으로 하는 클럭 신호 생성기.
  19. 제18항에 있어서, 상기 복수개의 서브 레지스터 블록 각각에 포함되는 상기 저항 연결 스위치와 상기 서브 레지스터 블록 연결 스위치 중 하나만이 상기 저항 선택신호에 의하여 연결되고, 상기 복수개의 서브 레지스터 블록들에 포함되는 저항들의 저항 값들은 각각 바이너리 코드에 해당하는 저항 값들인 것을 특징으로 하는 클럭 신호 생성기.
  20. 제19항에 있어서, 상기 저항 연결 스위치들 각각과 상기 서브 레지스터 블록 연결 스위치들 각각은 모두 같은 온 저항(스위치가 연결될 때 스위치 자체의 저항)을 가지는 것을 특징으로 하는 클럭 신호 생성기.
  21. 제20항에 있어서, 상기 제1 저항 값은 상기 저항 선택 신호에 의하여 선택적으로 연결되는 저항들의 저항 값들의 합에 해당하고, 상기 제2 저항 값은 상기 온 저항의 저항 값에 상기 복수개의 서브 레지스터 블록의 개수를 곱한 값에 해당하는 것을 특징으로 하는 클럭 신호 생성기.
  22. 제16항에 있어서, 상기 커패시터 블록은 서로 다른 커패시턴스 값을 갖는 커패시터들을 각각 포함하는 서로 직렬 연결되는 복수개의 서브 커패시턴스 블록들을 포함하고, 상기 복수개의 서브 커패시턴스 블록 각각은,
    상기 각각의 커패시터와 직렬 연결되는 커패시터 연결 스위치; 및
    상기 각각의 커패시터와 병렬 연결되는 서브 커패시터 블록 연결 스위치를 포함하는 것을 특징으로 하는 클럭 신호 생성기.
  23. 제22항에 있어서, 상기 복수개의 서브 커패시터 블록들 각각에 포함되는 상기 커패시터 연결 스위치와 상기 서브 커패시터 블록 연결 스위치 중 하나만이 상기 제2 선택 신호에 의하여 연결되고, 상기 복수개의 서브 커패시터 블록들 각각에 포함되는 커패시터들의 커패시턴스 값은 각각 바이너리 코드에 해당하는 커패시턴스 값인 것을 특징으로 하는 클럭 신호 생성기.
  24. 제23항에 있어서, 상기 커패시터 연결 스위치들 각각과 상기 서브 커패시터 블록 연결 스위치들 각각은 모두 같은 온 저항(스위치가 연결될 때의 스위치 자체의 저항)을 가지는 것을 특징으로 하는 클럭 신호 생성기.
  25. 제24항에 있어서, 상기 커패시턴스는 상기 커패시턴스 선택 신호에 의하여 선택적으로 연결되는 커패시터들의 병렬 합성 커패시턴스에 해당하고, 제3 저항 값은 상기 온 저항의 저항 값에 상기 복수개의 서브 레지스터 블록의 개수를 곱한 값에 해당하는 것을 특징으로 하는 클럭 신호 생성기.
  26. 제16항에 있어서, 제어 신호에 기초하여 상기 선택 신호를 생성하는 선택 신호 생성 회로를 더 포함하는 것을 특징으로 하는 클럭 신호 생성기.
KR1020070030647A 2007-03-29 2007-03-29 선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터 Expired - Fee Related KR100852178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030647A KR100852178B1 (ko) 2007-03-29 2007-03-29 선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030647A KR100852178B1 (ko) 2007-03-29 2007-03-29 선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터

Publications (1)

Publication Number Publication Date
KR100852178B1 true KR100852178B1 (ko) 2008-08-13

Family

ID=39881750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030647A Expired - Fee Related KR100852178B1 (ko) 2007-03-29 2007-03-29 선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터

Country Status (1)

Country Link
KR (1) KR100852178B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018896A (ko) * 2003-06-17 2006-03-02 프리스케일 세미컨덕터, 인크. 위상 고정 루프 필터
KR20060044710A (ko) * 2004-03-24 2006-05-16 에이저 시스템즈 인크 Ｐｌｌ들 등의 루프 필터 커패시터들의 누설 전류들에 대한보상
KR20060077940A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 디지털 제어 가변 이득 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018896A (ko) * 2003-06-17 2006-03-02 프리스케일 세미컨덕터, 인크. 위상 고정 루프 필터
KR20060044710A (ko) * 2004-03-24 2006-05-16 에이저 시스템즈 인크 Ｐｌｌ들 등의 루프 필터 커패시터들의 누설 전류들에 대한보상
KR20060077940A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 디지털 제어 가변 이득 증폭기

Similar Documents

Publication Publication Date Title
US7633347B2 (en) Apparatus and method for operating a phase-locked loop circuit
US7405627B2 (en) PLL frequency synthesizer
KR101541733B1 (ko) 디지털 제어 발진기
US7298219B2 (en) Phase-locked loop circuit
KR20120100248A (ko) 디지털 제어 발진기
KR20080066983A (ko) 전압 제어 발진기를 위한 고해상도 자동-동조
JP6242553B1 (ja) ポリフェーズフィルタおよびフィルタ回路
US20100237956A1 (en) Bias generation circuit and voltage controlled oscillator
KR20170083816A (ko) 디지털 위상 고정 루프 및 그의 구동방법
EP2267898A1 (en) Phase controller, phase controlling printed circuit board and controlling method
US8264258B1 (en) Phase lock loop circuit
US7292119B2 (en) Phase locked loop frequency synthesizer
CN110999087A (zh) 锁相环路电路
US7782151B2 (en) VCO digital range selection
GB2504564A (en) A switchable capacitance circuit for a digitally controlled oscillator
US7474167B1 (en) Capacitance switch circuitry for digitally controlled oscillators
US20090134943A1 (en) Voltage Control Oscillator
KR100852178B1 (ko) 선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터
Osa et al. MOSFET-C filter with on-chip tuning and wide programming range
JP2016019269A (ja) 発振器
US10615746B2 (en) Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection
JP2016063374A (ja) 信号処理装置およびその制御方法
JP4735870B2 (ja) 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法
WO2017195614A1 (ja) 発振回路、発振方法、およびｐｌｌ回路
JP2012199761A (ja) 位相同期回路およびその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070329

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080503

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080807

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080808

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee