[go: up one dir, main page]

KR100851528B1 - 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터 - Google Patents

무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터 Download PDF

Info

Publication number
KR100851528B1
KR100851528B1 KR1020070074497A KR20070074497A KR100851528B1 KR 100851528 B1 KR100851528 B1 KR 100851528B1 KR 1020070074497 A KR1020070074497 A KR 1020070074497A KR 20070074497 A KR20070074497 A KR 20070074497A KR 100851528 B1 KR100851528 B1 KR 100851528B1
Authority
KR
South Korea
Prior art keywords
degeneration
nmos transistor
driving
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070074497A
Other languages
English (en)
Inventor
문연국
서해문
박용국
황태호
원광호
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020070074497A priority Critical patent/KR100851528B1/ko
Application granted granted Critical
Publication of KR100851528B1 publication Critical patent/KR100851528B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 출력전류의 레벨 결정에 이용되는 디제너레이션 양을 아날로그신호와 디지털신호를 이용하여 조절할 수 있는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용한 채널선택필터를 제공하는 것으로, 본 발명에 따른 채널선택필터의 차동 트랜스컨덕턴스 회로는 입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 출력하기 위한 트랜스컨덕턴스 구동부; 튜닝 회로로부터의 아날로그 제어전압과 디지털 제어신호에 응답하여 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 디제너레이션 튜닝부; 및 트랜스컨덕턴스 구동부의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부를 포함한다.
무선통신, 채널선택필터, 차동트랜스컨덕턴스, 디제너레이션, 차동바이쿼드, 아날로그제어전압, 디지털제어신호

Description

무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용한 채널선택필터{Differential Transconductance circuit and channel selection filter using the same in wireless communication system}
본 발명은 무선통신 시스템의 채널선택필터에 관한 것으로, 특히 출력 전류의 레벨 결정에 이용되는 디제너레이션 양을 아날로그신호와 디지털신호를 이용하여 조절할 수 있는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용한 채널선택필터에 관한 것이다.
무선통신은 전자파를 이용하여 정보를 신속하고도 정확하게 목적지로 전달함으로써 전달된 정보의 가치를 극대화할 수 있는 통신수단을 의미하다. 이러한 무선통신을 이용한 무선통신 시스템으로는, 주로 10m 이하의 단거리의 무선 연결(connectivity)을 제공하는 것을 목표로 하는 근거리 무선 통신(Wireless Personal Area networks: WPANs), 보다 높은 전송 속도와 보다 넓은 서비스 영역을 제공하는 것을 목표로 하는 무선 랜 네트워크(Wireless Local Area Networks: WLANs), 그리고 CDMA, GSM, 또는 WCDMA 방식 등을 이용하여 광대역 이동통신 서비스를 제공하는 이동통신 시스템 등이 있다.
이와 같은 무선통신 시스템은, 정보를 무선주파수신호로 변환시켜 전송하는 송신기와 무선으로 수신된 무선주파수신호를 기저대역신호로 변환시키는 수신기 등의 기본적인 구성요소를 구비한다.
여기서, 수신기는 중간주파수 대역에서 채널에 인접한 간섭을 감쇄시키기 위한 채널선택필터를 구비한다. 이러한 수신기에 구비되는 채널선택필터는 4개의 차동 트랜스컨덕턴스 회로(Differential transconductance Cicuit)들로 구성되어 공통모드 잡음을 제거하는 차동 바이쿼드 회로(Differential biquad circuit)와 상기 차동 트랜스컨덕턴스 회로들의 트랜스컨덕턴스 값(Gm)을 튜닝시키기 위한 튜닝 회로를 구비한다.
도 1은 종래의 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로를 나타낸 회로도이다.
도 1을 참조하면, 종래의 차동 트랜스컨덕턴스 회로(100)는, 입력 양전압(Vin+)에 의해 구동되는 구동 N모스트랜지스터(D_NTR1)와, 입력 음전압(Vin-)에 의해 구동되는 구동 N모스트랜지스터(D_NTR2)와, 상기 튜닝 회로로부터 공급되는 아날로그 제어전압(Vcon)에 의해 구동되는 디제너레이션 저항(degeneration resistor)용 N모스 트랜지스터(DR_NTR1)를 구비한다. 여기서, 입력 전압(Vin+, Vin-)은 채널선택필터 내부에서 자체적으로 발생되는 전압이다.
그리고, 종래의 트랜스컨덕턴스 회로(100)는, 디제너레이션 저항용 N모스 트랜지스터(DR_NTR1)의 좌측에 배치된 N모스 트랜지스터들(NTR1 내지 NTR3), P모스 트랜지스터(PTR1), 및 전류소스들(CS1, CS2)을 구비하며, 또한 디제너레이션 저항용 N모스 트랜지스터(DR_NTR1)의 우측에 배치된 N모스 트랜지스터들(NTR4 내지 NTR6), P모스 트랜지스터(PTR2), 및 전류소스들(CS3, CS4)을 구비한다.
구동 N모스트랜지스터(D_NTR1)는 입력 양전압(Vin+)을 인가받는 게이트, N모스 트랜지스터(NTR1)의 게이트와 전류소스(CS1)에 공통 접속된 드레인, 그리고 디제너레이션 저항용 N모스 트랜지스터(DR_NTR1)의 소스와 N모스 트랜지스터(NTR1)의 드레인에 공통 접속된 소스를 갖는다.
구동 N모스트랜지스터(D_NTR2)는 입력 음전압(Vin-)을 인가받는 게이트, N모스 트랜지스터(NTR4)의 게이트와 전류소스(CS3)에 공통 접속된 드레인, 그리고 디제너레이션 저항용 N모스 트랜지스터(DR_NTR1)의 드레인과 N모스 트랜지스터(NTR5)의 드레인에 공통 접속된 소스를 갖는다.
이러한 구동 N모스트랜지스터들(D_NTR1, D_NTR2)은 입력 전압(Vin+, Vin-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 발생시켜 출력노드들(ON1, ON2)을 통해 출력시킨다. 여기서, 출력 전류(Iout+, Iout-)는 채널선택필터 내부에서 사용되는 전류이다.
디제너레이션 저항용 N모스 트랜지스터(DR_NTR1)는 구동 N모스트랜지스터 들(D_NTR1, D_NTR2) 사이에 병렬로 접속되며, 상기 튜닝 회로로부터의 아날로그 제어전압(Vcon)을 인가받는 게이트, 구동 N모스트랜지스터(D_NTR1)의 소스와 N모스 트랜지스터(NTR2)의 드레인에 공통 접속된 소스, 그리고 구동 N모스트랜지스터(D_NTR2)의 소스와 N모스 트랜지스터(NTR5)의 드레인에 공통 접속된 드레인을 갖는다. 이러한 디제너레이션 저항용 N모스 트랜지스터(DR_NTR1)는 상기 튜닝 회로로부터의 아날로그 제어전압(Vcon)의 레벨에 따라 구동 N모스트랜지스터들(D_NTR1, D_NTR2)의 소스의 디제너레이션 양을 변화시킴으로써, 트랜스컨덕턴스 회로(100)의 트랜스컨덕턴스 값(Gm)이 튜닝되도록 함과 동시에 출력 전류(Iout+, Iout-)의 레벨이 변화되도록 한다.
이와 같은 회로 구조를 갖는 종래의 차동 트랜스컨덕턴스 회로들을 구비하는 종래의 차동 바이쿼드 회로는 개별적으로 분리된 4개의 차동 트랜스컨덕턴스 회로들로 이루어진다. 여기서, 종래의 차동 트랜스컨덕턴스 회로는 상기한 바와 같이 매우 제한된 전압 범위를 갖는 아날로그 제어전압(Vcon)에 의해 구동 N모스트랜지스터들(D_NTR1, D_NTR2)의 소스의 디제너레이션 양이 조절되기 때문에, 출력전류 레벨이 입력전압 레벨에 선형적으로 비례하지 않는 문제점, 높은 입/출력 임피던스를 얻을 수 없는 문제점, 주파수에 대한 의존성이 높아지는 문제점, 그리고 차동 트랜스컨덕턴스 회로의 부하로 사용되는 소자의 잡음 특성과 차동 트랜스컨덕턴스 회로의 드라이버로 사용되는 소자의 선형성이 전체 회로에 영향을 주는 문제점 등을 갖는다.
그리고, 종래의 차동 바이쿼드 회로는 매우 제한된 전압 범위를 갖는 아날로그 제어전압(Vcon)에 의해 디제너레이션 양이 조절되는 차동 트랜스컨덕턴스 회로들로 구성되기 때문에, 개별적으로 분리된 4개의 차동 트랜스컨덕턴스 회로들로 이루어지고, 이로 인해 상기의 문제점들을 갖음과 아울러 비교적 큰 부피를 갖는 문제점이 있다. 마찬가지로, 종래의 차동 바이쿼드 회로를 구비하는 종래의 채널선택필터도 복잡한 회로 구조와 큰 부피를 갖는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 출력전류의 레벨 결정에 이용되는 디제너레이션 양을 아날로그신호와 디지털신호를 이용하여 조절할 수 있는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용한 채널선택필터를 제공하는 데 있다.
본 발명의 다른 목적은 디제너레이션 양을 아날로그신호와 디지털신호를 이용하여 조절함으로써, 출력전류 레벨과 입력전압 레벨의 비례 관계를 선형적으로 유지시킬 수 있는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용한 채널선택필터를 제공하는 데 있다.
본 발명의 또 다른 목적은 디제너레이션 양을 아날로그신호와 디지털신호를 이용하여 조절함으로써, 높은 입/출력 임피던스를 얻을 수 있는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용한 채널선택필터를 제공하는 데 있다.
본 발명의 또 다른 목적은 디제너레이션 양을 아날로그신호와 디지털신호를 이용하여 조절함으로써, 주파수에 대한 의존성을 감소시킬 수 있는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용한 채널선택필터를 제공하는 데 있다.
본 발명의 또다른 목적은 디제너레이션 양의 조절용 아날로그신호와 디지털신호에 의해 제어되는 2개의 차동 트랜스컨덕턴스 회로들을 일체화시켜 구현함으로써, 회로 구조를 간소화시키고 부피를 감소시킬 수 있는 무선통신 시스템에서의 차 동 바이쿼드 회로와 그를 이용한 채널선택필터를 제공하는 데 있다.
본 발명의 또 다른 목적은 디제너레이션 양의 조절용 아날로그신호와 디지털신호에 의해 제어되는 2개의 차동 트랜스컨덕턴스 회로들을 일체화시켜 구현함으로써, 차동 트랜스컨덕턴스 회로의 부하로 사용되는 소자의 잡음 특성과 차동 트랜스컨덕턴스 회로의 드라이버로 사용되는 소자의 선형성이 주변 회로에 영향을 주지않도록 할 수 있는 무선통신 시스템에서의 차동 바이쿼드 회로와 그를 이용한 채널선택필터를 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로는, 입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 출력하기 위한 트랜스컨덕턴스 구동부; 상기 튜닝 회로로부터의 아날로그 제어전압과 디지털 제어신호에 응답하여 상기 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 디제너레이션 튜닝부; 및 상기 트랜스컨덕턴스 구동부의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부를 포함한다.
본 발명은, 튜닝 회로에 의해 제어되며, 양입력단과 음입력단을 갖고, 양출력단과 음출력단을 갖는 무선통신 시스템에서의 차동 바이쿼드 회로에 있어서, 제 1 양출력단과 제 1 음출력단을 공유하는 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로; 및 상기 양출력단에 접속된 제 2 양출력단과 상기 음출력단에 접속된 제 2 음출력단을 공유하는 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로;를 구비하되, 상기 제 4 차동 트랜스컨덕턴스 회로는 상기 제 1 양출력단에 접속된 제 4 양입력단과 상기 제 1 음출력단에 접속된 상기 제 4 음입력단을 갖으며, 상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로의 디제너레이션 양과 상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 디제너레이션 양은 상기 튜닝 회로로부터의 아날로그 제어전압과 디지털 제어신호에 의해 튜닝되는 것을 특징으로 한다.
본 발명에 따른 차동 바이쿼드 회로는, 상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로의 제 1 양출력단에 접속되며, 상기 제 1 양출력단에 걸리는 전압을 차징하기 위한 제 1 커패시터;를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 차동 바이쿼드 회로는, 상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로의 제 1 음출력단에 접속되며, 상기 제 1 음출력단에 걸리는 전압을 차징하기 위한 제 2 커패시터;를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 차동 바이쿼드 회로는, 상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 제 2 양출력단에 접속되며, 상기 제 2 양출력단에 걸리는 전압을 차징하기 위한 제 3 커패시터;를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 차동 바이쿼드 회로는, 상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 제 2 음출력단에 접속되며, 상기 제 2 음출력단에 걸리는 전압을 차징하기 위한 제 4 커패시터;를 더 포함하는 것을 특징으로 한다.
본 발명은 무선통신 시스템에서의 채널선택필터에 있어서, 디제너레이션 양의 튜닝 조절에 이용되는 아날로그 제어전압과 디지털 제어신호를 발생하기 위한 튜닝 회로; 및 입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 발생하되, 상기 아날로그 제어전압과 상기 디지털 제어신호에 의해 튜닝되는 디제너레이션 양에 비례하여 상기 출력 전류의 레벨을 변화시키는 차동 바이쿼드 회로;를 포함하는 것을 특징으로 한다.
본 발명에 따른 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를 이용하여 채널선택필터는 출력 전류의 레벨 결정에 이용되는 디제너레이션 양을 아날로그신호와 디지털신호를 이용하여 조절함으로써, 출력전류 레벨과 입력전압 레벨의 비례 관계를 선형적으로 유지시키고, 높은 입/출력 임피던스를 얻으며, 그리고 주파수에 대한 의존성을 감소시킬 수 있다.
본 발명에 따른 무선통신 시스템에서의 차동 바이쿼드 회로와 그를 이용한 채널선택필터는 디제너레이션 양의 조절용 아날로그신호와 디지털신호에 의해 제어되는 2개의 차동 트랜스컨덕턴스 회로들을 일체화시켜 구현함으로써, 회로 구조를 간소화시키고 부피를 감소시키며, 그리고 차동 트랜스컨덕턴스 회로의 부하로 사용되는 소자의 잡음 특성과 차동 트랜스컨덕턴스 회로의 드라이버로 사용되는 소자의 선형성이 주변 회로에 영향을 주지 않도록 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 한다.
도 2는 본 발명의 실시예에 따른 무선통신 시스템에서의 채널선택필터의 구성도이다.
도 2를 참조하면, 본 발명에 따른 채널선택필터(200)는, 트랜스컨덕턴스 값(Gm)의 튜닝 조절에 이용되는 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)(n은 자연수)를 발생하기 위한 튜닝 회로(210)와, 입력 전압(Vin+, Vin-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 발생하되, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 의해 튜닝되는 디제너레이션 양에 비례하여 출력 전류(Iout+, Iout-)의 레벨을 변화시키는 차동 바이쿼드 회로(220)를 구비한다. 여기서, 입력 전압(Vin+, Vin-)은 채널선택필터 내부에서 자체적으로 발생되는 전압이며, 마찬가지로 출력 전류(Iout+, Iout-)도 채널선택필터 내부에서 사용되는 전류이다.
튜닝 회로(210)는 내부에 설정된 회로 구조에 따라 자동으로 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)(n은 자연수)를 발생하여 차동 바이쿼드 회로(200)로 출력하며, 이 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)는 차동 바이쿼드 회로(220)에 구비된 구동 N모스 트랜지스터들의 소스의 디제너레이션 양의 튜닝을 조절한다.
차동 바이쿼드 회로(220)는 입력 전압(Vin+, Vin-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 발생하고, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 응답하여 내부에 구비된 구동 N모스 트랜지스터들의 소스의 디제너레이션 양을 튜닝시킨다. 이러한 차동 바이쿼드 회로(220)는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 의해 튜닝되는 디제너레이션 양에 비례하여 출력 전류(Iout+, Iout-)의 레벨을 변화시킨다.
이와 같이 본 발명에 따른 무선통신 시스템에서의 채널선택필터는 차동 바이쿼드 회로의 구동 N모드 트랜지스터들의 디제너레이션 양을 아날로그 제어전압과 디지털 제어신호를 이용하여 조절함으로써, 출력전류 레벨과 입력전압 레벨의 비례 관계를 선형적으로 유지시키고, 높은 입/출력 임피던스를 얻으며, 그리고 주파수에 대한 의존성을 감소시킬 수 있다.
도 3은 본 발명의 실시예에 따른 차동 바이쿼드 회로를 나타낸 것으로, 도 2에 도시된 차동 바이쿼드 회로와 동일한 것이다.
도 3을 참조하면, 본 발명에 따른 차동 바이쿼드 회로(220)는, 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로(221, 222)와, 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)를 구비한다. 여기서, 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로(221, 222)는 실질적으로 일체화된 하나의 회로로 이루어지며, 마찬가 지로 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)도 일체화된 하나의 회로로 이루어진다.
그리고, 본 발명에 따른 차동 바이쿼드 회로(220)는, 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로(221, 222)의 출력 전압을 차징하기 위한 커패시터들(C1, C2)과, 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)의 출력 전압을 차징하기 위한 커패시터들(C3 내지 C6)을 더 구비한다.
제 1 내지 제 4 차동 트랜스컨덕턴스 회로(221 내지 224)는 입력 전압(Vin+, Vin-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 출력하고, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 응답하여 내부에 구비된 구동 N모스 트랜지스터들의 소스의 디제너레이션 양을 튜닝시킨다. 이러한 제 1 내지 제 4 차동 트랜스컨덕턴스 회로(221 내지 224)는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 의해 튜닝되는 디제너레이션 양에 비례하여 출력 전류(Iout+, Iout-)의 레벨을 변화시킨다. 여기서, 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로(221, 222)는 입력 전압(Vin+, Vin-)에 의해 구동되어 전압과 전류를 출력한다. 그리고, 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224) 중 제 3 차동 트랜스컨덕턴스 회로(223)는 입력 전압(Vin+, Vin-)에 의해 구동되는 반면에, 제 3 차동 트랜스컨덕턴스 회로(224)는 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로(221, 222)로부터 출력되는 전압에 의해 구동된다.
커패시터(C1)는 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로(221, 222)의 음극 출력단들(-)과 접지 사이에 공통 접속되어, 이 음극 출력단들(-)을 통해 출력되는 전압을 차징한다.
커패시터(C2)는 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로(221, 222)의 양극 출력단들(+)과 접지 사이에 공통 접속되어, 이 양극 출력단들(+)을 통해 출력되는 전압을 차징한다.
커패시터(C3)는 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)의 음극 출력단들(-)과 접지 사이에 공통 접속되어, 이 음극 출력단들(-)을 통해 출력되는 전압을 차징한다.
커패시터(C4)는 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)의 양극 출력단들(+)과 접지 사이에 공통 접속되어, 이 양극 출력단들(+)을 통해 출력되는 전압을 차징한다.
커패시터(C5)는 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)의 음극 출력단들(-)에 공통 접속되어, 이 음극 출력단들(-)을 통해 출력되는 전압을 차징한다.
커패시터(C6)는 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)의 양극 출력단들(+)에 공통 접속되어, 이 양극 출력단들(+)을 통해 출력되는 전압을 차징한다.
도 4는 본 발명의 실시예에 따른 차동 트랜스컨덕턴스 회로를 나타낸 것으 로, 도 3에 도시된 제 1 내지 제 4 차동 트랜스컨덕턴스 회로의 등가 회로를 나타낸 것이다.
도 4를 참조하면, 본 발명에 따른 차동 트랜스컨덕턴스 회로(221 내지 224)는 각각, 입력 전압(Vin+, Vin-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 출력하기 위한 트랜스컨덕턴스 구동부(220-1)와, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 응답하여 트랜스컨덕턴스 구동부(220-1)의 소스의 디제너레이션 양을 튜닝시키기 위한 디제너레이션 튜닝부(220-2)와, 트랜스컨덕턴스 구동부(220-1)의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부(220-3)를 구비한다.
트랜스컨덕턴스 구동부(220-1)는, 입력 양전압(Vin+)에 의해 구동되어 출력 음전류(Iout-)를 출력시키는 구동 N모스 트랜지스터(D_NTR3)와, 입력 음전압(Vin-)에 의해 구동되어 출력 양전류(Iout+)을 출력시키는 구동 N모스 트랜지스터(D_NTR4)를 구비한다.
구동 N모스 트랜지스터(D_NTR3)는 입력 양전압(Vin+)을 인가받는 게이트, 출력 음전류(Iout-)가 출력되는 출력노드(ON3)와 공통모드 피드백부(220-3)에 공통 접속된 드레인, 그리고 디제너레이션 튜닝부(220-2)에 접속된 소스를 갖는다.
구동 N모스 트랜지스터(D_NTR4)는 입력 음전압(Vin-)을 인가받는 게이트, 출 력 양전류(Iout+)가 출력되는 출력노드(ON4)와 공통모드 피드백부(220-3)에 공통 접속된 드레인, 그리고 디제너레이션 튜닝부(220-2)에 접속된 소스를 갖는다.
구동 N모스 트랜지스터들(D_NTR3, D_NTR4)은 병렬로 접속되어 입력 전압(Vin+, Vin-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 출력 노드들(ON3, ON4)을 통해 출력시킨다. 여기서, 출력 전류(Iout+, Iout-)의 레벨은 구동 N모스 트랜지스터들(D_NTR3, D_NTR4)의 소스들의 디제너레이션 양에 비례하여 변화되는데, 이 디제너레이션 양은 디제너레이션 튜닝부(220-2)에 의해 튜닝된다.
디제너레이션 튜닝부(220-2)는, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR3)의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 N모스 트랜지스터(DR_NTR2)와, 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR2)와 함께 구동 N모스 트랜지스터(D_NTR3)의 소스의 디제너레이션 양을 튜닝시키는 가변 저항(VR1)과, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR4)의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 N모스 트랜지스터(DR_NTR3)와, 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR3)와 함께 구동 N모스 트랜지스터(D_NTR4)의 소스의 디제너레이션 양을 튜닝시키는 가변 저항(VR2)을 구비한다. 여기서, 가변 저항(VR1)과 N모스 트랜지스터(DR_NTR2)는 구동 N모스 트랜지스터(D_NTR3)의 소스와 접지 사이에 직렬 접속되고, 가변 저항(VR2)과 N모스 트랜지스터(DR_NTR3)는 구동 N모스 트랜지스터(D_NTR4)의 소스와 접지 사이에 직렬 접속된다. 그리고, 직렬 접속된 가변 저항(VR1)과 N모스 트랜지스터(DR_NTR2)는 직렬 접속된 가변 저항(VR2) 및 N모스 트랜지스터(DR_NTR3)와 병렬로 접속된다.
디제너레이션 저항용 N모스 트랜지스터(DR_NTR2)는 아날로그 제어전압(Vcon)를 인가받는 게이트, 가변 저항(VR1)의 일측에 접속된 드레인, 그리고 접지에 접속된 소스를 갖는다. 이러한 N모스 트랜지스터(DR_NTR2)는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR3)의 소스의 디제너레이션 양을 튜닝시킨다.
가변 저항(VR1)은 N모스 트랜지스터(DR_NTR2)의 드레인과 구동 N모스 트랜지스터(D_NTR3)의 소스 사이에 직렬 접속된다. 이러한 가변 저항(VR1)은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR2)와 함께 구동 N모스 트랜지스터(D_NTR3)의 소스의 디제너레이션 양을 튜닝시킨다.
디제너레이션 저항용 N모스 트랜지스터(DR_NTR3)는 아날로그 제어전압(Vcon)를 인가받는 게이트, 가변 저항(VR2)의 일측에 접속된 드레인, 그리고 접지에 접속된 소스를 갖는다. 이러한 N모스 트랜지스터(DR_NTR3)는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR4)의 소스의 디제너레이션 양을 튜닝시킨다.
가변 저항(VR2)은 N모스 트랜지스터(DR_NTR3)의 드레인과 구동 N모스 트랜지스터(D_NTR4)의 소스 사이에 직렬 접속된다. 이러한 가변 저항(VR2)은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR3)와 함께 구동 N모스 트랜지스터(D_NTR4)의 소스의 디제너레이션 양을 튜닝시킨다.
공통모드 피드백부(220-3)는, P모스 트랜지스터들(PTR 내지 PTR7)과, N모스 트랜지스터들(NTR7 내지 NTR12)과, 가변 저항들(VR3, VR4)을 구비한다. 이러한 공통모드 피드백부(220-3)는 트랜스컨덕턴스 구동부(220-1)의 출력단에 걸리는 전압을 센싱하여 안정화시킨다. 여기서, N모스 트랜지스터(NTR11)는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 N모스 트랜지스터들(NTR7, NTR9)의 소스들의 디제너레이션 양을 튜닝시키고, 이와 동시에 가변 저항(VR3)은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(NTR11)와 함께 N모스 트랜지스터들(NTR7, NTR9)의 소스들의 디제너레이션 양을 튜닝시킨다. 그리고, N모스 트랜지스터(NTR12)는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 N모스 트랜지스터들(NTR8, NTR10)의 소스들의 디제너레이션 양을 튜닝시키고, 이와 동시에 가변 저항(VR4)은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(NTR12)와 함께 N모스 트랜지스터들(NTR8, NTR10)의 소스들의 디제너레이션 양을 튜닝시킨다.
이와 같이 본 발명에 따른 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로는 구동 N모드 트랜지스터들의 디제너레이션 양을 아날로그 제어전압과 디지털 제 어신호를 이용하여 조절함으로써, 출력전류 레벨과 입력전압 레벨의 비례 관계를 선형적으로 유지시키고, 높은 입/출력 임피던스를 얻으며, 그리고 주파수에 대한 의존성을 감소시킬 수 있다. 그리고, 채널선택필터에서 차동 트랜스컨덕턴스 회로의 부하로 사용되는 소자의 잡음 특성과 차동 트랜스컨덕턴스 회로의 드라이버로 사용되는 소자의 선형성이 주변 회로에 영향을 주지 않도록 할 수 있다.
도 5는 본 발명의 실시예에 따른 일체형 차동 트랜스컨덕턴스 회로들의 등가 회로도로서, 도 3에 도시된 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로와 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 각 등가 회로를 나타낸 것이다. 단, 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로와 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로는 동일한 등가 회로를 가지므로, 설명의 편의를 위해 도 5에 도시된 등가 회로도는 도 3의 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로를 나타낸 것으로 가정한다.
도 5를 참조하면, 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로(223, 224)는, 입력 전압들(Vin1+, Vin1-, Vin2+, Vin2-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 출력하기 위한 제 1 및 제 2 트랜스컨덕턴스 구동부(223-1, 224-1)와, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 응답하여 제 1 트랜스컨덕턴스 구동부(223-1)의 소스의 디제너레이션 양을 튜닝시키기 위한 제 1 디제너레이션 튜닝부(223-2)와, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)과 n비트 디지털 제어신호(DCS)에 응답하 여 제 2 트랜스컨덕턴스 구동부(224-1)의 소스의 디제너레이션 양을 튜닝시키기 위한 제 2 디제너레이션 튜닝부(224-2)와, 제 1 및 제 2 트랜스컨덕턴스 구동부(223-1, 224-1)의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부(220-3)를 구비한다.
제 1 트랜스컨덕턴스 구동부(223-1)는, 입력 양전압(Vin1+)에 의해 구동되는 구동 N모스 트랜지스터(D_NTR(3-1))와, 입력 음전압(Vin1-)에 의해 구동되는 구동 N모스 트랜지스터(D_NTR(4-1))를 구비한다.
구동 N모스 트랜지스터(D_NTR(3-1))는 입력 양전압(Vin1+)을 인가받는 게이트, 출력 음전류(Iout-)가 출력되는 출력노드(ON3)와 공통모드 피드백부(220-3)에 공통 접속된 드레인, 그리고 제 1 디제너레이션 튜닝부(223-2)에 접속된 소스를 갖는다.
구동 N모스 트랜지스터(D_NTR(4-1))는 입력 음전압(Vin1-)을 인가받는 게이트, 출력 양전류(Iout+)가 출력되는 출력노드(ON4)와 공통모드 피드백부(220-3)에 공통 접속된 드레인, 그리고 제 1 디제너레이션 튜닝부(223-2)에 접속된 소스를 갖는다.
제 2 트랜스컨덕턴스 구동부(224-1)는, 입력 양전압(Vin2+)에 의해 구동되는 구동 N모스 트랜지스터(D_NTR(3-2))와, 입력 음전압(Vin2-)에 의해 구동되는 구동 N 모스 트랜지스터(D_NTR(4-2))를 구비한다.
구동 N모스 트랜지스터(D_NTR(3-2))는 입력 양전압(Vin2+)을 인가받는 게이트, 출력 음전류(Iout-)가 출력되는 출력노드(ON3)와 공통모드 피드백부(220-3)에 공통 접속된 드레인, 그리고 제 2 디제너레이션 튜닝부(224-2)에 접속된 소스를 갖는다.
구동 N모스 트랜지스터(D_NTR(4-2))는 입력 음전압(Vin2-)을 인가받는 게이트, 출력 양전류(Iout+)가 출력되는 출력노드(ON4)와 공통모드 피드백부(220-3)에 공통 접속된 드레인, 그리고 제 2 디제너레이션 튜닝부(224-2)에 접속된 소스를 갖는다.
구동 N모스 트랜지스터들(D_NTR(3-1), D_NTR(4-1), D_NTR(3-2), D_NTR(4-2))은 입력 전압들(Vin1+, Vin1-, Vin2+, Vin2-)의 레벨에 비례하거나 반비례하는 레벨의 출력 전류(Iout+, Iout-)를 출력 노드들(ON3, ON4)을 통해 출력시킨다. 여기서, 출력 전류(Iout+, Iout-)의 레벨은 제 1 디제너레이션 튜닝부(223-2)에 의해 튜닝되는 구동 N모스 트랜지스터들(D_NTR(3-1), D_NTR(4-1))의 소스들의 디제너레이션 양과 제 2 디제너레이션 튜닝부(224-2)에 의해 튜닝되는 구동 N모스 트랜지스터들(D_NTR(3-2), D_NTR(4-2))의 소스들의 디제너레이션 양에 비례하여 변화된다.
제 1 디제너레이션 튜닝부(223-2)는, 튜닝 회로(210)로부터의 아날로그 제어 전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR(3-1))의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 N모스 트랜지스터(DR_NTR(2-1))와, 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR(2-1))와 함께 구동 N모스 트랜지스터(D_NTR(3-1))의 소스의 디제너레이션 양을 튜닝시키는 가변 저항(VR(1-1))과, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR(4-1))의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 N모스 트랜지스터(DR_NTR(3-1))와, 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR(3-1))와 함께 구동 N모스 트랜지스터(D_NTR(4-1))의 소스의 디제너레이션 양을 튜닝시키는 가변 저항(VR(2-1))을 구비한다. 여기서, 가변 저항(VR(1-1))과 N모스 트랜지스터(DR_NTR(2-1))는 구동 N모스 트랜지스터(D_NTR(3-1))의 소스와 접지 사이에 직렬 접속되고, 가변 저항(VR(2-1))과 N모스 트랜지스터(DR_NTR(3-1))는 구동 N모스 트랜지스터(D_NTR(4-1))의 소스와 접지 사이에 직렬 접속된다. 그리고, 직렬 접속된 가변 저항(VR(1-1))과 N모스 트랜지스터(DR_NTR(2-1))는 직렬 접속된 가변 저항(VR(2-1)) 및 N모스 트랜지스터(DR_NTR(3-1))와 병렬로 접속된다.
디제너레이션 저항용 N모스 트랜지스터(DR_NTR(2-1))는 아날로그 제어전압(Vcon)를 인가받는 게이트, 가변 저항(VR(1-1))의 일측에 접속된 드레인, 그리고 접지에 접속된 소스를 갖는다. 이러한 N모스 트랜지스터(DR_NTR(2-1))는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스 터(D_NTR(3-1))의 소스의 디제너레이션 양을 튜닝시킨다.
가변 저항(VR(1-1))은 N모스 트랜지스터(DR_NTR(2-1))의 드레인과 구동 N모스 트랜지스터(D_NTR(3-1))의 소스 사이에 직렬 접속된다. 이러한 가변 저항(VR(1-1))은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR(2-1))와 함께 구동 N모스 트랜지스터(D_NTR(3-1))의 소스의 디제너레이션 양을 튜닝시킨다.
디제너레이션 저항용 N모스 트랜지스터(DR_NTR(3-1))는 아날로그 제어전압(Vcon)를 인가받는 게이트, 가변 저항(VR(2-1))의 일측에 접속된 드레인, 그리고 접지에 접속된 소스를 갖는다. 이러한 N모스 트랜지스터(DR_NTR(3-1))는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR(4-1))의 소스의 디제너레이션 양을 튜닝시킨다.
가변 저항(VR(2-1))은 N모스 트랜지스터(DR_NTR(3-1))의 드레인과 구동 N모스 트랜지스터(D_NTR(4-1))의 소스 사이에 직렬 접속된다. 이러한 가변 저항(VR(2-1))은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR(3-1))와 함께 구동 N모스 트랜지스터(D_NTR(4-1))의 소스의 디제너레이션 양을 튜닝시킨다.
제 2 디제너레이션 튜닝부(224-2)는, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR(3-2))의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 N모스 트랜지스터(DR_NTR(2-2))와, 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜 지스터(DR_NTR(2-2))와 함께 구동 N모스 트랜지스터(D_NTR(3-2))의 소스의 디제너레이션 양을 튜닝시키는 가변 저항(VR(1-2))과, 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR(4-2))의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 N모스 트랜지스터(DR_NTR(3-2))와, 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR(3-2))와 함께 구동 N모스 트랜지스터(D_NTR(4-2))의 소스의 디제너레이션 양을 튜닝시키는 가변 저항(VR(2-2))을 구비한다. 여기서, 가변 저항(VR(1-2))과 N모스 트랜지스터(DR_NTR(2-2))는 구동 N모스 트랜지스터(D_NTR(3-2))의 소스와 접지 사이에 직렬 접속되고, 가변 저항(VR(2-2))과 N모스 트랜지스터(DR_NTR(3-2))는 구동 N모스 트랜지스터(D_NTR(4-2))의 소스와 접지 사이에 직렬 접속된다. 그리고, 직렬 접속된 가변 저항(VR(1-2))과 N모스 트랜지스터(DR_NTR(2-2))는 직렬 접속된 가변 저항(VR(2-2)) 및 N모스 트랜지스터(DR_NTR(3-2))와 병렬로 접속된다.
디제너레이션 저항용 N모스 트랜지스터(DR_NTR(2-2))는 아날로그 제어전압(Vcon)를 인가받는 게이트, 가변 저항(VR(1-2))의 일측에 접속된 드레인, 그리고 접지에 접속된 소스를 갖는다. 이러한 N모스 트랜지스터(DR_NTR(2-2))는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR(3-2))의 소스의 디제너레이션 양을 튜닝시킨다.
가변 저항(VR(1-2))은 N모스 트랜지스터(DR_NTR(2-2))의 드레인과 구동 N모스 트랜지스터(D_NTR(3-2))의 소스 사이에 직렬 접속된다. 이러한 가변 저항(VR(1- 2))은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR(2-2))와 함께 구동 N모스 트랜지스터(D_NTR(3-2))의 소스의 디제너레이션 양을 튜닝시킨다.
디제너레이션 저항용 N모스 트랜지스터(DR_NTR(3-2))는 아날로그 제어전압(Vcon)를 인가받는 게이트, 가변 저항(VR(2-2))의 일측에 접속된 드레인, 그리고 접지에 접속된 소스를 갖는다. 이러한 N모스 트랜지스터(DR_NTR(3-2))는 튜닝 회로(210)로부터의 아날로그 제어전압(Vcon)에 의해 제어되어 구동 N모스 트랜지스터(D_NTR(4-2))의 소스의 디제너레이션 양을 튜닝시킨다.
가변 저항(VR(2-2))은 N모스 트랜지스터(DR_NTR(3-2))의 드레인과 구동 N모스 트랜지스터(D_NTR(4-2))의 소스 사이에 직렬 접속된다. 이러한 가변 저항(VR(2-2))은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어되어 N모스 트랜지스터(DR_NTR(3-2))와 함께 구동 N모스 트랜지스터(D_NTR(4-2))의 소스의 디제너레이션 양을 튜닝시킨다.
도 4에 도시된 바와 같은 회로 구조를 갖는 2개의 차동 트랜스컨덕턴스 회로들(223, 224)을 도 5에 도시된 바와 같이 일체형으로 구현하더라도, 공통모드 피드백부(220-3)는 동일하게 구현된다. 즉, 도 4에 도시된 하나의 차동 트랜스컨덕턴스 회로와 도 5에 도시된 일체형 차동 트랜스컨덕턴스 회로들은 동일하게 하나의 공통모드 피드백부(220-3)를 구비한다.
이와 같이, 본 발명에 따른 일체형 차동 트랜스컨덕턴스 회로들이 하나의 공통모드 피드백부만을 공유하고서도 정상적으로 기능할 수 있는 것은 디지털 제어신 호와 아날로그 제어전압을 이용하여 디제너레이션 양을 튜닝시키기 때문이다. 따라서, 분리형으로 구현된 4개의 차동 트랜스컨덕턴스 회로들을 구비하는 종래의 차동 바이쿼드 회로가 비교적 복잡한 회로 구조와 큰 부피를 갖는 반면에, 일체형 차동 트랜스컨덕턴스 회로들을 구비하는 본 발명의 차동 바이쿼드 회로는 상대적으로 간단한 회로 구조와 작은 부피를 갖는다. 이러한 장점으로 인해 본 발명에 따른 차동 바이쿼드 회로와 이를 구비한 채널선택회로는 제조 비용이 절감됨과 아울러 제품의 컴팩트(compact)화가 달성된다. 또한 본 발명은 차동 트랜스컨덕턴스 회로의 부하로 사용되는 소자의 잡음 특성과 차동 트랜스컨덕턴스 회로의 드라이버로 사용되는 소자의 선형성이 주변 회로에 영향을 주지 않도록 할 수 있다.
도 6은 도 4 및 도 5에 도시된 가변 저항들의 등가 회로도이다.
도 6을 참조하면, 도 4 및 도 5에 도시된 가변 저항들(VR1 내지 VR4, VR(1-1), VR(1-2), VR(2-1), VR(2-2))은 각각, 병렬 접속된 4개의 스위칭 N모스 트랜지스터들(S_NTR1 내지 S_NTR4)과, 직렬 접속된 4개의 저항들(R1 내지 R4)을 구비한다. 여기서, 4개의 스위칭 N모스 트랜지스터들(S_NTR1 내지 S_NTR4)의 스위칭은 튜닝 회로(210)로부터의 n비트 디지털 제어신호(DCS)에 의해 제어된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로를 나타낸 회로도.
도 2는 본 발명의 실시예에 따른 무선통신 시스템에서의 채널선택필터의 구성도.
도 3은 본 발명의 실시예에 따른 차동 바이쿼드 회로를 나타낸 회로도.
도 4는 본 발명의 실시예에 따른 차동 트랜스컨덕턴스 회로를 나타낸 등가 회로도.
도 5는 본 발명의 실시예에 따른 일체형 차동 트랜스컨덕턴스 회로를 나타낸 등가 회로도.
도 6은 도 4 및 도 5에 도시된 가변 저항들의 등가 회로도.

Claims (29)

  1. 튜닝 회로의 제어를 받는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로에 있어서,
    입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 출력하기 위한 트랜스컨덕턴스 구동부;
    상기 튜닝 회로로부터의 아날로그 제어전압과 디지털 제어신호에 응답하여 상기 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 디제너레이션 튜닝부; 및
    상기 트랜스컨덕턴스 구동부의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부;를 포함하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  2. 제 1 항에 있어서, 상기 트랜스컨덕턴스 구동부는,
    상기 입력 전압의 양전압에 의해 구동되어 출력 전류의 음전류를 출력시키는 제 1 구동 N모스 트랜지스터; 및
    상기 입력 전압의 음전압에 의해 구동되어 상기 출력 전류의 양전류를 출력시키는 제 2 구동 N모스 트랜지스터;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  3. 제 2 항에 있어서, 상기 제 1 구동 N모스 트랜지스터는,
    상기 입력 전압의 양전압을 인가받는 게이트, 상기 출력 전류의 음전류가 출력되는 제 1 출력노드와 상기 공통모드 피드백부에 공통 접속된 드레인, 상기 디제너레이션 튜닝부에 접속된 소스를 갖는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  4. 제 3 항에 있어서, 상기 제 2 구동 N모스 트랜지스터는,
    상기 입력 전압의 음전압을 인가받는 게이트, 상기 출력 전류의 양전류가 출력되는 제 2 출력노드와 상기 공통모드 피드백부에 공통 접속된 드레인, 상기 디제너레이션 튜닝부에 접속된 소스를 갖는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  5. 제 4 항에 있어서, 상기 제 1 및 제 2 구동 N모스 트랜지스터는,
    병렬로 접속되는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  6. 제 5 항에 있어서, 상기 제 1 및 제 2 구동 N모스 트랜지스터는,
    상기 입력 전압의 레벨에 비례하거나 반비례하는 레벨의 상기 출력 전류를 상기 제 1 및 제 2 출력 노드를 통해 출력시키는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  7. 제 6 항에 있어서, 상기 디제너레이션 튜닝부는,
    상기 아날로그 제어전압에 의해 제어되어 상기 제 1 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 1 N모스 트랜지스터;
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 1 N모스 트랜지스터와 함께 상기 제 1 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 1 가변 저항;
    상기 아날로그 제어전압에 의해 제어되어 상기 제 2 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 2 N모스 트랜지스터; 및
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 2 N모스 트랜지스터와 함께 상기 제 2 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 2 가변 저항;을 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  8. 제 7 항에 있어서,
    상기 제 1 가변 저항과 상기 디제너레이션 저항용 제 1 N모스 트랜지스터는 상기 제 1 구동 N모스 트랜지스터의 소스와 접지 사이에 직렬 접속되는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  9. 제 8 항에 있어서,
    상기 제 2 가변 저항과 상기 디제너레이션 저항용 제 2 N모스 트랜지스터는 상기 제 2 구동 N모스 트랜지스터의 소스와 접지 사이에 직렬 접속되는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  10. 제 9 항에 있어서,
    상기 제 1 가변 저항과 상기 디제어레이션 저항용 제 1 N모스 트랜지스터는 상기 제 2 가변 저항 및 상기 디제너레이션 저항용 제 2 N모스 트랜지스터와 병렬로 접속되는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 공통모드 피드백부는 다수의 N모스 트랜지스터들을 구비하며,
    상기 N모스 트랜지스터들의 소스들의 디제너레이션 양은 상기 아날로그 제어전압과 상기 디지털 제어신호에 의해 튜닝되는 것을 특징으로 하는 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로.
  12. 튜닝 회로에 의해 제어되며, 양입력단과 음입력단을 갖고, 양출력단과 음출력단을 갖는 무선통신 시스템에서의 차동 바이쿼드 회로에 있어서,
    제 1 양출력단과 제 1 음출력단을 공유하는 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로; 및
    상기 양출력단에 접속된 제 2 양출력단과 상기 음출력단에 접속된 제 2 음출력단을 공유하는 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로;를 구비하되,
    상기 제 4 차동 트랜스컨덕턴스 회로의 양입력단과 음입력단은 각각 상기 제 1 양출력단과 상기 제 1 음출력단에 접속되며,
    상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로의 디제너레이션 양과 상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 디제너레이션 양은 상기 튜닝 회로로부터의 아날로그 제어전압과 디지털 제어신호에 의해 튜닝되는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  13. 제 12 항에 있어서,
    상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로의 제 1 양출력단에 접속되며, 상기 제 1 양출력단에 걸리는 전압을 차징하기 위한 제 1 커패시터;를 더 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  14. 제 12 항에 있어서,
    상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로의 제 1 음출력단에 접속되며, 상기 제 1 음출력단에 걸리는 전압을 차징하기 위한 제 2 커패시터;를 더 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  15. 제 12 항에 있어서,
    상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 제 2 양출력단에 접속되며, 상기 제 2 양출력단에 걸리는 전압을 차징하기 위한 제 3 커패시터;를 더 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  16. 제 12 항에 있어서,
    상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 제 2 음출력단에 접속되며, 상기 제 2 음출력단에 걸리는 전압을 차징하기 위한 제 4 커패시터;를 더 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  17. 제 12 항에 있어서, 상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로는,
    입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 출력하기 위한 제 1 및 제 2 트랜스컨덕턴스 구동부;
    상기 아날로그 제어전압과 상기 디지털 제어신호에 응답하여 상기 제 1 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 제 1 디제너레이션 튜닝부;
    상기 아날로그 제어전압과 상기 디지털 제어신호에 응답하여 상기 제 2 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 제 2 디제너레이션 튜닝부; 및
    상기 제 1 및 제 2 트랜스컨덕턴스 구동부의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  18. 제 17 항에 있어서, 상기 제 1 트랜스컨덕턴스 구동부는,
    입력 양전압에 의해 구동되는 제 1 구동 N모스 트랜지스터; 및
    입력 음전압에 의해 구동되는 제 2 구동 N모스 트랜지스터;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  19. 제 18 항에 있어서, 상기 제 2 트랜스컨덕턴스 구동부는,
    입력 양전압에 의해 구동되는 제 3 구동 N모스 트랜지스터; 및
    입력 음전압에 의해 구동되는 제 4 구동 N모스 트랜지스터;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  20. 제 19 항에 있어서, 상기 제 1 디제너레이션 튜닝부는,
    상기 아날로그 제어전압에 의해 제어되어 상기 제 1 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 1 N모스 트랜지스터;
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 1 N모스 트랜지스터와 함께 상기 제 1 구동 N모스 트랜지스터의 소스의 디제너레이션 양 을 튜닝시키는 제 1 가변 저항;
    상기 아날로그 제어전압에 의해 제어되어 상기 제 2 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 2 N모스 트랜지스터; 및
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 2 N모스 트랜지스터와 함께 상기 제 2 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 2 가변 저항;을 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  21. 제 20 항에 있어서, 상기 제 2 디제너레이션 튜닝부는,
    상기 아날로그 제어전압에 의해 제어되어 상기 제 3 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 3 N모스 트랜지스터;
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 3 N모스 트랜지스터와 함께 상기 제 3 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 3 가변 저항;
    상기 아날로그 제어전압에 의해 제어되어 상기 제 4 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 4 N모스 트랜지스터; 및
    상기 디지털 제어신호에 의해 제어되어 상기 디제어레이션 저항용 제 4 N모 스 트랜지스터와 함께 상기 제 4 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 4 가변 저항;을 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  22. 제 12 항에 있어서, 상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로는,
    입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 출력하기 위한 제 3 및 제 4 트랜스컨덕턴스 구동부;
    상기 아날로그 제어전압과 상기 디지털 제어신호에 응답하여 상기 제 3 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 제 3 디제너레이션 튜닝부;
    상기 아날로그 제어전압과 상기 디지털 제어신호에 응답하여 상기 제 4 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 제 4 디제너레이션 튜닝부; 및
    상기 제 3 및 제 4 트랜스컨덕턴스 구동부의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  23. 제 22 항에 있어서, 상기 제 3 트랜스컨덕턴스 구동부는,
    입력 양전압에 의해 구동되는 제 5 구동 N모스 트랜지스터; 및
    입력 음전압에 의해 구동되는 제 6 구동 N모스 트랜지스터;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  24. 제 23 항에 있어서, 상기 제 4 트랜스컨덕턴스 구동부는,
    입력 양전압에 의해 구동되는 제 7 구동 N모스 트랜지스터; 및
    입력 음전압에 의해 구동되는 제 8 구동 N모스 트랜지스터;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  25. 제 24 항에 있어서, 상기 제 3 디제너레이션 튜닝부는,
    상기 아날로그 제어전압에 의해 제어되어 상기 제 5 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 5 N모스 트랜지스터;
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 5 N모스 트랜지스터와 함께 상기 제 5 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 5 가변 저항;
    상기 아날로그 제어전압에 의해 제어되어 상기 제 6 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 6 N모스 트랜지스터; 및
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 6 N모스 트랜지스터와 함께 상기 제 6 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 6 가변 저항;을 포함하는 것을 특징으로 하는 무선통신 시스템에 서의 차동 바이쿼드 회로.
  26. 제 25 항에 있어서, 상기 제 4 디제너레이션 튜닝부는,
    상기 아날로그 제어전압에 의해 제어되어 상기 제 7 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 7 N모스 트랜지스터;
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 7 N모스 트랜지스터와 함께 상기 제 7 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 7 가변 저항;
    상기 아날로그 제어전압에 의해 제어되어 상기 제 8 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 디제너레이션 저항용 제 8 N모스 트랜지스터; 및
    상기 디지털 제어신호에 의해 제어되어 상기 디제너레이션 저항용 제 8 N모스 트랜지스터와 함께 상기 제 8 구동 N모스 트랜지스터의 소스의 디제너레이션 양을 튜닝시키는 제 8 가변 저항;을 포함하는 것을 특징으로 하는 무선통신 시스템에서의 차동 바이쿼드 회로.
  27. 무선통신 시스템에서의 채널선택필터에 있어서,
    디제너레이션 양의 튜닝 조절에 이용되는 아날로그 제어전압과 디지털 제어신호를 발생하기 위한 튜닝 회로; 및
    입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 발생하되, 상기 아날로그 제어전압과 상기 디지털 제어신호에 의해 튜닝되는 디제너레이션 양에 비례하여 상기 출력 전류의 레벨을 변화시키는 차동 바이쿼드 회로;를 포함하는 것을 특징으로 하는 무선통신 시스템에서의 채널선택필터.
  28. 제 27 항에 있어서, 상기 차동 바이쿼드 회로는,
    제 1 양출력단과 제 1 음출력단을 공유하는 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로; 및
    상기 양출력단에 접속된 제 2 양출력단과 상기 음출력단에 접속된 제 2 음출력단을 공유하는 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로;를 구비하되,
    상기 제 4 차동 트랜스컨덕턴스 회로의 양입력단과 음입력단은 각각 상기 제 1 양출력단과 상기 제 1 음출력단에 접속되며,
    상기 일체형 제 1 및 제 2 차동 트랜스컨덕턴스 회로의 디제너레이션 양과 상기 일체형 제 3 및 제 4 차동 트랜스컨덕턴스 회로의 디제너레이션 양은 상기 튜닝 회로로부터의 아날로그 제어전압과 디지털 제어신호에 의해 튜닝되는 것을 특징으로 하는 무선통신 시스템에서의 채널선택필터.
  29. 제 27 항에 있어서, 상기 제 1 내지 제 4 차동 차동 트랜스컨덕턴스 회로는 각각,
    입력 전압의 레벨에 비례하거나 반비례하는 레벨의 출력 전류를 출력하기 위 한 트랜스컨덕턴스 구동부;
    상기 아날로그 제어전압과 상기 디지털 제어신호에 응답하여 상기 트랜스컨덕턴스 구동부의 소스의 디제너레이션 양을 튜닝시키기 위한 디제너레이션 튜닝부; 및
    상기 트랜스컨덕턴스 구동부의 출력단에 걸리는 전압을 센싱하여 안정화시키기 위한 공통모드 피드백부;를 포함하는 무선통신 시스템에서의 채널선택필터.
KR1020070074497A 2007-07-25 2007-07-25 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터 Active KR100851528B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070074497A KR100851528B1 (ko) 2007-07-25 2007-07-25 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074497A KR100851528B1 (ko) 2007-07-25 2007-07-25 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터

Publications (1)

Publication Number Publication Date
KR100851528B1 true KR100851528B1 (ko) 2008-08-11

Family

ID=39881535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074497A Active KR100851528B1 (ko) 2007-07-25 2007-07-25 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터

Country Status (1)

Country Link
KR (1) KR100851528B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017987A (ko) * 2000-08-31 2002-03-07 포만 제프리 엘 Ｇｍ-Ｃ 필터용 고 선형성 고속 트랜스컨덕턴스 증폭기
JP2002280877A (ja) 2001-03-14 2002-09-27 Sony Corp トランスコンダクタ及びそれを用いたフィルタ回路
KR20060043939A (ko) * 2004-11-11 2006-05-16 삼성전자주식회사 공통모드 피드백 회로를 구비한 상보형 트랜스컨덕턴스증폭기 및 트랜스컨덕턴스 증폭방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017987A (ko) * 2000-08-31 2002-03-07 포만 제프리 엘 Ｇｍ-Ｃ 필터용 고 선형성 고속 트랜스컨덕턴스 증폭기
JP2002280877A (ja) 2001-03-14 2002-09-27 Sony Corp トランスコンダクタ及びそれを用いたフィルタ回路
KR20060043939A (ko) * 2004-11-11 2006-05-16 삼성전자주식회사 공통모드 피드백 회로를 구비한 상보형 트랜스컨덕턴스증폭기 및 트랜스컨덕턴스 증폭방법

Similar Documents

Publication Publication Date Title
KR100469313B1 (ko) 무선통신장치 및 부호분할 다원접속 시스템
JP3628334B2 (ja) 同調増幅器
US7405632B2 (en) Voltage-controlled oscillator, transmitter, and receiver
US7352241B2 (en) Variable gain amplifier
US20080030279A1 (en) Circuit with Q-enhancement cell having feedback loop
US20080032661A1 (en) Circuit with Q-enhancement cell having programmable bias current slope
WO2009119042A1 (ja) 電圧制御発振器、並びにそれを用いたｐｌｌ回路及び無線通信機器
US7733167B2 (en) System and method for common mode bias for high frequency buffers
JP2019041155A (ja) Ｏｔａ回路及びフィルタ
US7061279B1 (en) System and method for high frequency, high output swing buffers
US8107574B2 (en) Filter tuning circuit for wireless communication system
KR20060045501A (ko) 자동이득제어 회로
KR100851528B1 (ko) 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터
US8588721B2 (en) Dual mode receiver channel select filter
KR102069956B1 (ko) 짝수 고조파 신호를 포획하는 무메모리 능동 디바이스
US20060202752A1 (en) Controllable amplifier and its use
KR100986985B1 (ko) 무선통신 시스템용 필터 튜닝 회로
EP0663723A1 (en) Filter circuit
US7852967B2 (en) Automatic power output control circuit
WO2013094416A1 (ja) 高周波モジュール及びそれを用いた携帯端末
US8594593B2 (en) Frequency converter and transmitter
JP3628402B2 (ja) 同調増幅器
KR100694065B1 (ko) 가변 이득 증폭기
JP3766472B2 (ja) 同調回路
JP3628407B2 (ja) 同調増幅器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070725

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080805

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080805

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110720

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120711

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130621

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140708

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150626

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160801

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190805

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200720

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20220705

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20240624

Start annual number: 17

End annual number: 17