KR100849599B1 - 에프에프에스 모드 액정표시장치 - Google Patents

Abstract

본 발명은 FFS 모드 액정표시장치에 관한 것으로, 액정층에 전압을 인가하여 광 투과량을 조절하기 위하여 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 투명 화소전극과 소정 영역 중첩되게 이격 배치되는 투명 공통전극을 구비하고, 상기 투명 공통전극은 데이터 라인과 실질적으로 평행한 방향으로 소정 폭을 갖는 복수개의 빗살들을 구비하며, 상기 투명 공통전극은 상기 절연층을 사이에 두고 데이터 라인을 덮는 구조로 형성되는 제1 빗살과 상기 제1 빗살과 이웃하며 상기 화소 영역 중앙부 쪽에 형성되는 제2 빗살을 구비하되, 상기 데이터 라인 상부에 형성되는 차광막이 제거되며, 상기 제1 빗살과 상기 제2 빗살 사이의 거리는 화소 내부에 형성된 빗살들 사이의 거리 보다 큰 FFS 모드 액정표시장치를 제공한다.

FFS 모드, 액정표시장치, 투명 화소전극, 투명 공통전극

Description

에프에프에스 모드 액정표시장치{FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래 기술에 따른 FFS 모드 액정표시장치를 설명하기 위한 단면도이다.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소 영역 일부가 제조과정에 따라서 각 레이어의 형성되는 상황을 도시하고 있는 평면도들이다.

도 3은 도 2a의 Ⅰ-Ⅰ' 선에 따른 단면도이다.

도 4는 도 2a의 Ⅱ-Ⅱ' 선에 따른 단면도이다.

도 5는 도 2a에서 일부층만 도시한 평면도이다.

도 6은 본 발명의 일 실시예에서 투명 화소전극의 일 단부가 위치하는 지점에 따라서 변화하는 광 투과율을 비교하기 위한 시뮬레이션 결과 도면이다.

도 7은 본 발명의 일 실시예에서 데이터 라인을 기준으로 양쪽의 광 투과량의 최저점을 도시한 그래프이다.

*** 도면의 주요 부분에 대한 부호 설명 ***

100 : 하부기판, 200 : 게이트 전극,

300 : 게이트 절연막, 400 : 투명 화소전극,

500 : 액티브 패턴, 600 : 데이터 라인,

600a,600b : 소오스/드레인 전극, 700 : 절연층,

800 : 투명 공통전극

본 발명은 FFS 모드 액정표시장치에 관한 것으로, 보다 상세하게는 특별한 공정 개발 없이 최소 비용으로 투과 및 개구율이 증가된 디자인이 가능한 FFS 모드 액정표시장치에 관한 것이다.

일반적으로, FFS 모드(Fringe Field Switching Mode; FFS Mode) 액정표시장치는 아이피에스 모드(In-Plane Switching Mode; IPS Mode) 액정표시장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안되었고, 이에 대하여 대한민국 특허출원 제1998-0009243호로 출원되었다.

이와 같은 FFS 모드 액정표시장치는 상대전극과 화소전극을 투명한 전도체로 형성하여, IPS 모드 액정표시장치에 비해 개구율 및 투과율을 높이면서, 상대전극과 화소 전극 사이의 간격을 상/하부 유리 기판들 간의 간격보다 좁게 형성하는 것에 의하여 공통전극과 화소전극 사이에서 프린지 필드가 형성되도록 함으로써, 전극들 상부에 존재하는 액정 분자들까지도 모두 동작되도록 하여 보다 향상 된 투과율을 얻는다.

도 1은 종래 기술에 따른 FFS 모드 액정표시장치를 설명하기 위한 단면도이다.

도 1을 참조하면, 먼저, 하부기판(1)의 상부에 투명도전막을 형성한 다음, 제1 포토리쏘그라피 공정에 의해 제1 투명도전막을 식각하여 투명 공통전극(2)을 형성한다. 그 다음, 투명 공통전극(2)이 형성된 하부기판(1)의 상부에 금속막을 형성한 후, 제2 포토리쏘그라피 공정에 의해 게이트 전극(미도시)을 형성한다.

이어서, 투명 공통전극(2) 및 게이트 전극을 포함한 하부기판(1)의 전면에 게이트 절연막(3)을 증착한다. 그 다음, 게이트 절연막(3)의 상부에 채널용 비정질 실리콘막 및 도핑된 비정질 실리콘막을 적층한 후, 제3 포토리쏘그라피 공정에 의해 상기 도핑된 비정질 실리콘막과 채널용 비정질 실리콘막을 식각하여 액티브 패턴(미도시)을 형성한다. 이어서, 상기의 결과물 상부에 금속막을 증착한 다음, 제4 포토리쏘그라피 공정에 의해 금속막을 식각하여 소오스/드레인 전극(미도시) 및 데이터 라인(4)을 형성한다.

그 다음, 상기 소오스/드레인 전극 및 데이터 라인(4)이 형성된 기판 상에 보호막(5)을 형성한 후, 제5 포토리쏘그라피 공정에 의해 보호막(5)을 식각하여 소오스 전극이 소정 부분 노출된 콘택홀(미도시)을 형성한다.

이후에, 보호막(5)의 상부에 투명도전막을 형성한 다음, 제6 포토리쏘그라피 공정에 의해 투명도전막을 식각하여 상기 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극(6)을 형성한다. 미설명된 도면부호 7은 상부기판을, 도면부호 8은 차광막을 각각 나타낸 것이다.

그러나, 상기와 같은 구조의 FFS 모드 액정표시장치의 경우, 도 1에 도시한 바와 같이 통상적으로 데이터 라인(4)의 상부에 빛을 차단하는 차광막(8)을 형성하게 되는데, 이는 개구율을 감소시키게 되는 문제점이 있었다.

그러나, 차광막(8)을 제거하게 되면 빛샘 현상에 의해 CR(Contrast Ratio)이 떨어지는 문제점이 있어 차광막(8)을 제거할 수도 없는 실정이다.

상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 데이터 라인 근처에서의 액정구동과 화소 영역 중심에서의 액정구동이 각기 다른 액정구동 모드로 구동되도록 함으로써 데이터 라인 상부에 형성된 차광막을 제거하는 한편, 빛샘 현상을 방지할 수도 있도록 한 FFS 모드 액정표시장치를 제공하는데 있다.

본 발명의 다른 목적은 데이터 라인, 투명 공통전극, 및 투명 화소전극의 폭, 배치 관계 등을 조절함으로써 특별한 공정 개발 없이 최소 비용으로 개구율이 증가된 FFS 모드 액정표시장치를 제공하는데 있다.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서, 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 투명 화소전극과 소정 영역 중첩되게 이격 배치되는 투명 공통전극을 구비하고, 상기 투명 공통전극은 데이터 라인과 실질적으로 평행한 방향으로 소정 폭을 갖는 복수개의 빗살들을 구비하며, 상기 투명 공통전극은 상기 절연층을 사이에 두고 데이터 라인을 덮는 구조로 형성되는 제1 빗살과 상기 제1 빗살과 이웃하며 상기 화소 영역에 형성되는 제2 빗살을 구비하되, 상기 제1 및 제2 빗살 사이의 거리는 화소 내부에 형성된 빗살들 사이의 거리 보다 큰 것을 특징으로 하는 FFS 모드 액정표시장치를 제공한다.

바람직하게는, 상기 데이터 라인을 덮는 상기 투명 공통전극의 제1 빗살의 폭은 이웃하는 상기 투명 공통전극의 제2 빗살의 폭 보다 넓고, 바람직하게는 상기 데이터 라인과 동일한 층에 형성되거나 상기 절연층을 사이에 두고 배치되는 투명 화소전극이 구비된다.

또한, 상기 투명 화소전극의 일 단부가 상기 데이터 라인을 덮는 상기 투명 공통전극의 제1 빗살과 이웃하는 제2 빗살 사이에 배치되는 것이 바람직하고, 상기 투명 화소전극의 일 단부는 상기 제1 및 제2 빗살 중에서 상기 제1 빗살에 더 인접한 것이 더욱 바람직하고, 상기 투명 화소전극의 일 단부가 상기 제1 및 제2 빗살 사이의 중앙부에 위치하는 것이 더더욱 바람직하다.

또한, 상기 데이터 라인을 기준으로 양쪽 화소영역의 광 투과량의 최저점이 모두 상기 데이터 라인의 폭 내부에 포함되면, 상기 데이터 라인 상부의 차광막이 존재하지 않더라도 데이터 라인 상부를 효과적으로 차광할 수 있게 된다.

한편, 상기 투명 화소전극은 플레이트 형상 또는 빗살 형상일 수 있다.

바람직하게는, 상기 투명 공통전극은 각 화소 영역들이 서로 연결되어 동일한 전압이 인가되는 구조로 하면 전체 저항을 감소할 수 있게 된다.

삭제

본 발명의 제2 측면은 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서, 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 투명 화소전극과 소정 영역 중첩되게 이격 배치되는 투명 공통전극을 구비하고, 상기 투명 공통전극은 데이터 라인과 평행한 방향으로 소정 폭을 가지며, 복수개의 빗살들을 구비하며, 상기 복수개의 빗살들 중 적어도 하나는 데이터 라인의 일부 또는 전부를 절연되게 덮는 구조로 형성되며, 상기 데이터 라인을 포함한 영역에서는 제1 모드의 액정구동모드로 구동하고, 상기 화소 영역에서는 제2 모드의 액정구동모드로 구동하되, 상기 제2 모드는 상기 제1 모드에 비해 수직 전계 성분이 더 큰 것을 특징으로 하는 FFS 모드 액정표시장치를 제공한다.

각 모드들에 대한 설명은 동 출원인에 의해 기 출원되고 등록된 미국특허 제5,914,762호, 제5,886,762호, 및 제6,233,034호에 개시된 사항을 참고할 수 있다. 예를 들어, FFS 모드의 경우는 공통전극과 화소전극 사이의 거리가 상부기판과 하부기판 사이의 거리 보다 작거나 같게 형성되는 반면, IPS 모드의 경우는 공통전극과 화소전극 사이의 거리가 상부기판과 하부기판 사이의 거리 보다 크게 형성되는 것이 일반적이다.

다만, 위에서는 FFS 모드와 IPS 모드에 대해 예를 들어 설명하였을 뿐, 횡전계를 이용하여 실질적으로 액정을 구동하는 개념이 포함된다면 어떠한 개념 정의도 추가로 가능하다.

한편, 상기 투명 화소전극과 투명 공통전극에 인가되는 전압의 조절과 각 전극들의 배치 관계를 조절하면, 데이터 라인과 그 인접한 영역에서 투과율이 현 저히 줄어들어 그 상부의 차광막을 제거할 수 있고 디스클리네이션도 발생하지 않도록 유도할 수 있는 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.

FFS 모드 액정표시장치는 하부기판, 상부기판, 및 기판들에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 화소 영역이 규정되고, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있으며, 상기 액정층에 전압을 인가하여 광 투과량을 조절하기 위하여 화소 영역 내에는 투명 화소전극과 상기 투명 화소전극과 절연층을 사이에 두고 소정 영역 중첩되게 이격 배치되는 투명 공통전극을 구비한다.

도 2a는 본 발명의 일 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소 영역 일부가 제조과정에 따라서 형성된 평면도이고, 도 2b 내지 도 2e는 각 층들이 단계적으로 형성되어 중첩되어 가는 상황을 차례로 도시하고 있는 평면 도들이며, 도 3은 도 2의 Ⅰ-Ⅰ' 선에 따른 단면도이며, 도 4는 도 2의 Ⅱ-Ⅱ' 선에 따른 단면도이다.

도 2a 내지 도 2e, 도 3, 및 도 4를 참조하면, 하부기판(100)에는 불투명 금속으로 된 게이트 라인(G)과 데이터 라인(600)이 수직 교차하도록 배열되어 단위 화소를 형성하고, 이러한 단위 화소 영역 내에는 투명 공통전극(800)과 투명 화소전극(400)이 절연층(700)의 개재 하에 배치되는데, 투명 화소전극(400)은 예컨대, 플레이트 형태로 데이터 라인(600)과 동일 층에 배치되고, 투명 공통전극(800)은 절연층(700) 상에 증착된 투명 도전층의 패터닝에 의하여 다수의 빗살들을 갖는 형태로 마련되어 투명 화소전극(400)과 소정 영역 중첩된다.

게이트 라인(G) 중 게이트 전극(200) 상에는 게이트 절연막(300)의 개재 하에 a-Si막과 n+ a-Si막이 차례로 증착된 액티브 패턴(500)과, 소오스/드레인 전극(600a,600b)이 마련되어 박막 트랜지스터(TFT)(T)를 형성한다. 드레인 전극(600b)은 투명 화소전극(400)과 전기적으로 접속되어 단위 화소에 데이터 신호가 인가된다.

한편, 상기 상부기판에는 하부기판(100)에 형성된 화소 영역 각각에 대응하여 화면의 색상을 나타내는 컬러 필터(미도시)가 마련되고, 데이터 라인(600)의 상부에는 종래 기술과는 달리 차광막이 형성되지 않는다. 또한, 종래 기술에 의하면 투명 공통전극(800)은 데이터 라인(600) 상부에는 형성되지 않지만, 본 발명의 일 실시예에서는 데이터 라인(600)의 상부에도 투명 공통전극(800)이 형성되어 있다.

다음으로, 도 2a 내지 도 2e, 도 3, 및 도 4를 참조하여 본 발명의 FFS 모드 액정표시장치의 제조방법에 대해서 상세하게 설명한다.

도 2a 내지 도 2e, 도 3, 및 도 4를 참조하면, 하부기판(100) 상에 게이트 전극(200)을 포함한 게이트 라인(G)을 형성한다. 즉, 하부기판(100) 상에 불투명 금속막의 증착 및 이에 대한 패터닝을 통해 박막 트랜지스터(TFT)(T) 형성부의 하부기판(100) 부분 상에 게이트 전극(200)을 포함한 게이트 라인(G)을 형성한다.

그런 다음, 게이트 전극(200)을 포함한 게이트 라인(G)을 덮도록 하부기판(100)의 전체 상부에 게이트 절연막(300)을 증착한 후, 게이트 절연막(300) 상에 투명 도전층의 증착 및 패터닝을 통해 각 화소영역 내에 배치되게 플레이트형 투명 화소전극(400)을 형성한다.

다음으로, 기판 결과물 상에 a-Si막과 n+ a-Si막을 차례로 증착한 상태에서 이들을 패터닝하여 게이트 전극(200) 상부의 게이트 절연막(200) 부분 상에 액티브 패턴(500)을 형성한다.

그런 다음, 소오스/드레인(Source/Drain)용 금속막을 증착한 후, 이를 패터닝해서 소오스/드레인 전극(600a,600b)을 포함한 데이터 라인(600)을 형성하고, 이를 통해, 박막 트랜지스터(TFT)(T)를 구성한다. 이때, 드레인 전극(600b)은 화소전극(400)과 전기적으로 접속되도록 형성한다.

이어서, 박막 트랜지스터(T)가 형성된 결과 구조물 상에 예컨대 SiNx 재질의 절연층(700)을 도포한 후, 투명 화소전극(400)과 적어도 일부가 중첩하도록 빗 살 형태를 가진 투명 공통전극(800)을 형성한다. 이후, 도시하지는 않았으나, 공통전극(800)이 형성된 기판 결과물의 최상부에 배향막을 도포하여 어레이 기판의 제조를 완성한다.

한편, 상기 상부기판에는 컬러 필터를 선택적으로 형성하고, 그 상부에 배향막을 형성한다. 상기 상부기판과 하부기판(100)은 액정층의 개재하에 합착시켜 본 발명의 일 실시예에 따른 FFS 모드 액정표시장치의 제조를 완성한다. 물론, 기판 합착 후에는 각 기판의 외측면에 편광판을 부착시킴이 바람직하다.

이하, 도 4 및 도 5를 참조하여, 본 발명의 일 실시예를 좀 더 상세히 설명한다.

투명 공통전극(800)은 데이터 라인(600)과 실질적으로 평행한 방향으로 소정 폭을 갖는 복수개의 빗살들을 구비하고, 투명 공통전극(800)의 제1 빗살(C₁)은 데이터 라인(600) 전체를 덮는 구조로 형성되어 데이터 라인(600)의 상부에는 종래 기술에서 적용된 차광막이 제거될 수 있게 된다.

즉, 데이터 라인(600) 상부에 제1 빗살(C₁)을 배치함으로써 디스클리네이션을 줄이고 광 투과율을 증가시킬 수 있게 된다. 이 경우, 제1 빗살(C₁)의 폭(L₁)은 데이터 라인(600)의 폭(L₃) 보다 더 크거나 같게 형성하여 데이터 라인(600)의 전체를 덮는 구조로 형성하는 것이 효과적이다.

투명 공통전극(800)의 제1 빗살(C₁)과 이웃하는 제2 빗살(C₂) 사이의 거리(D₁)는 화소 내부에 형성된 빗살들 사이의 거리(D₂) 보다 크거나 같게 형성한다.

또한, 제2 빗살(C₂)의 폭(L₂)은 제1 빗살(C₁)과 제2 빗살(C₂) 사이의 거리(D₁)보다 작거나 같게 형성됨이 바람직하다.

이러한 구조에 의하여 데이터 라인(600)을 포함한 영역(B)에서 발생하는 전계는 화소 영역의 중심부 영역(A)에서 발생하는 전계 보다 수직 전계 성분이 작게 된다. 따라서, 데이터 라인(600)의 상부에 불투과 영역이 형성되어 데이터 라인(600)의 상부에서 종래 기술에서 적용된 차광막을 제거하더라도 차광 효과를 얻을 수 있다.

한편, 도 2에서는 투명 화소전극(300)을 플레이트 형상으로 도시하고 있으나, 빗살 형상 등도 가능함은 물론이다.

또한, 도 5를 참조하면, 다수의 빗살들로 형성된 투명 공통전극(800)은 박막 트랜지스터(TFT)(T, 도 2a 및 도 3 참조)가 형성되는 영역을 제외한 전체 부분을 덮고 별도의 배선 없이 각 화소 영역이 서로 전기적으로 연결된 구조를 가진다.

투명 화소전극(400)의 일 단부(E)가 데이터 라인(600)을 덮는 투명 공통전극(800)의 제1 빗살(C₁)과 이와 이웃하는 제2 빗살(C₂) 사이에 배치되고, 제1 빗살(C₁)과 제2 빗살(C₂) 중에서 제1 빗살(C₁)에 더 인접한 것이 바람직하고, 더욱 바람직하게는, 투명 화소전극(400)의 일 단부(E)는 제1 빗살(C₁)과 제2 빗살(C₂) 사이의 중앙부에 위치한다.

도 6은 본 발명의 일 실시예에서 투명 화소전극(400)의 일 단부(E)가 제1 빗살(C₁)과 제2 빗살(C₂) 사이에 위치하는 지점에 따라서 변화하는 광 투과율을 비교하기 위한 시뮬레이션 결과 도면이다.

도 2 내지 도 6을 참조하면, 투명 화소전극(400)의 일 단부(E)가 데이터 라인(600) 상부에 있는 제1 빗살(C₁)과 이에 인접한 제2 빗살(C₂) 사이의 중앙부에 배치되는 경우 33％의 광 투과율을 보이는 반면, 투명 화소전극(400)의 일 단부(E)가 제1 빗살(C₁) 보다 제2 빗살(C₂)에 인접하게 배치되는 경우 24％의 광 투과율을 보이고, 투명 화소전극(400)의 일 단부(E)가 제1 빗살(C₁)에 인접하게 배치되는 경우 30.81％의 광 투과율을 보이며, 투명 화소전극(400)의 일 단부(E)가 제1 빗살(C₁) 까지 연장된 경우는 31.23％의 광 투과율을 보이고 있다.

하지만 상기 예시 중 투명 화소전극(400)의 일 단부(E)가 제1 빗살(C₁)까지 연장된 경우에 있어서 광 투과율은 높지만 데이터 라인 상부에 불투과 영역이 적 절히 형성되지 않아서 상부의 차광막을 제거할 수 없다.

도 6에서 투명 화소전극(400), 제1 빗살(C₁) 및 제2 빗살(C₂)의 배치 구조 상부에 그려진 그래프는 광 투과율을 도시한 그래프이다.

따라서, 투명 화소전극(400)의 일 단부(E)는 제1 빗살(C₁)과 제2 빗살(C₂) 사이에 존재하되, 제1 빗살(C₁)에 더 인접한 것 바람직하고, 투명 화소전극(400)의 일 단부(E)가 제1 빗살(C₁)과 제2 빗살(C₂)의 중심부에 위치하는 것이 더욱 바람직하다.

한편, 각 그림 상에 흰색 막대부분은 투명 공통전극(800)의 제1 및 제2 빗살(C₁,C₂)의 끝부분을 나타내며, 빨간색 막대부분은 투명 화소전극(400)의 일 단부(E)를 나타낸 것이다.

도 7은 데이터 라인(600)을 기준으로 양쪽의 광 투과량의 최저점을 도시한 그래프이다. 도 7을 참조하면, 데이터 라인(600)을 기준으로 좌측 광 투과율의 최저점은 X로 표시되어 있고, 데이터 라인을 기준으로 우측 광 투과율은 Y로 표시되어 있다.

데이터 라인(600) 상부의 차광막을 제거하고 데이터 라인(600) 상부에 효율적으로 불투과 영역을 형성하기 위해서는 데이터 라인(600)을 기준으로 좌, 우측 광 투과율의 각각의 최저점(X,Y)이 모두 데이터 라인(600)의 폭(도 4의 L₃) 내부에 포함되도록 구성한다.

전술한 본 발명에 따른 FFS 모드 액정표시장치에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.

이상에서 설명한 바와 같은 본 발명의 FFS 모드 액정표시장치에 따르면, 기존에 빛을 차단하는 역할을 하는 차광막 중 데이터 라인 상부에 형성되는 차광막을 제거하고도 빛샘 현상이나 디스클리네이션 현상을 방지할 수 있는 효과가 있다.

또한, 본 발명은 데이터 라인, 투명 공통전극, 및 투명 화소전극의 폭, 배치 관계 등을 조절함으로써 특별한 공정 개발 없이 최소 비용으로 개구율이 증가시킬 수 있는 효과가 있다.

Claims (21)

1. 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,

   상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소 영역 내에는 플레이트 형상의 투명 화소전극과, 절연층을 사이에 두고 상기 투명 화소전극과 소정 영역 중첩되게 이격 배치되는 투명 공통전극을 구비하고,

   상기 투명 공통전극은 상기 데이터 라인과 실질적으로 평행한 방향으로 소정 폭을 갖는 복수 개의 빗살들을 구비하고,

   상기 투명 공통전극은 상기 데이터 라인을 덮는 구조로 형성되는 제1 빗살과 상기 제1 빗살과 이웃하며 상기 화소 영역에 형성되는 제2 빗살을 구비하고,

   상기 투명 화소전극의 일 단부는 상기 제1 빗살과 상기 제2 빗살 사이의 중앙부에 위치하거나 상기 제1 빗살과 제2 빗살 사이 중에서 상기 제1 빗살에 더 인접하게 위치하며,

   상기 제1 및 제2 빗살 사이의 거리는 화소 영역 내부에 형성된 빗살들 사이의 거리 보다 큰 것을 특징으로 하는 FFS 모드 액정표시장치.
2. 제 1 항에 있어서,

   상기 데이터 라인을 덮는 상기 투명 공통전극의 제1 빗살의 폭은 이웃하는 상기 투명 공통전극의 제2 빗살의 폭 보다 넓은 것을 특징으로 하는 FFS 모드 액정표시장치.
3. 제 1 항에 있어서,

   상기 투명 화소전극은 상기 데이터 라인과 동일 층 상에 배치되는 것을 특징으로 하는 FFS 모드 액정표시장치.
4. 제 1 항에 있어서,

   상기 투명 공통전극은 상기 데이터 라인과 상기 절연층을 사이에 두고 배치되는 것을 특징으로 하는 FFS 모드 액정표시장치.
5. 삭제
6. 삭제
7. 삭제
8. 제 1 항에 있어서,

   상기 데이터 라인을 기준으로 양쪽 화소영역 외각 부분의 광 투과량의 최저점이 모두 상기 데이터 라인의 폭 내부에 포함되는 것을 특징으로 하는 FFS 모드 액정표시장치.
9. 삭제
10. 제 1 항에 있어서,

    상기 투명 공통전극은 각 화소 영역들이 서로 연결되어 동일한 전압이 인가되는 구조인 것을 특징으로 하는 FFS 모드 액정표시장치.
11. 삭제
12. 제 1 항에 있어서,

    상기 투명 공통전극의 제1 빗살의 폭은 상기 데이터 라인의 폭보다 크거나 같게 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.
13. 제 1 항에 있어서,

    상기 제2 빗살의 폭은 상기 제1 및 제2 빗살 사이의 거리 보다 작거나 같게 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.
14. 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,

    상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소 영역 내에는 플레이트 형상의 투명 화소전극과, 절연층을 사이에 두고 상기 투명 화소전극과 소정 영역 중첩되게 이격 배치되는 투명 공통전극을 구비하고,

    상기 투명 공통전극은 상기 데이터 라인과 평행한 방향으로 소정 폭을 가지며, 복수개의 빗살들을 구비하고,

    상기 데이터 라인을 포함한 영역에서는 제1 모드로 액정구동하고, 상기 화소 영역에서는 제2 모드로 액정구동하되,

    상기 데이터 라인을 덮도록 상기 투명 공통전극의 제1 빗살이 구비되고, 상기 제1 빗살과 인접한 상기 투명 공통전극의 제2 빗살이 구비되고,

    상기 투명 화소전극의 일 단부는 상기 투명 공통전극의 제1 및 제2 빗살의 사이에 위치하고,

    상기 제1 모드와 상기 제2 모드는 모두 FFS 모드로 구동되고,

    상기 제2 모드는 상기 제1 모드에 비해 수직 전계 성분이 더 큰 것을 특징으로 하는 FFS 모드 액정표시장치.
15. 삭제
16. 삭제
17. 제 14 항에 있어서,

    상기 투명 화소전극의 일 단부는 상기 제2 빗살 보다 상기 제1 빗살에 더 인접한 것을 특징으로 하는 FFS 모드 액정표시장치.
18. 제 14 항에 있어서,

    상기 투명 화소전극의 일 단부는 상기 제1 및 제2 빗살 사이의 중심부에 위치하는 것을 특징으로 하는 FFS 모드 액정표시장치.
19. 삭제
20. 제 14 항에 있어서,

    상기 투명 공통전극은 각 화소 영역들이 서로 연결되어 동일한 전압이 인가되는 구조인 것을 특징으로 하는 FFS 모드 액정표시장치.
21. 제 14 항에 있어서,

    상기 데이터 라인을 기준으로 양쪽 화소영역 외각 부분의 광 투과량의 최저점이 모두 상기 데이터 라인의 폭 내부에 포함되는 것을 특징으로 하는 FFS 모드 액정표시장치.

Images