[go: up one dir, main page]

KR100847237B1 - Rf 피드 포워드 증폭기 및 소신호 비선형성 보상 방법 - Google Patents

Rf 피드 포워드 증폭기 및 소신호 비선형성 보상 방법 Download PDF

Info

Publication number
KR100847237B1
KR100847237B1 KR1020057003146A KR20057003146A KR100847237B1 KR 100847237 B1 KR100847237 B1 KR 100847237B1 KR 1020057003146 A KR1020057003146 A KR 1020057003146A KR 20057003146 A KR20057003146 A KR 20057003146A KR 100847237 B1 KR100847237 B1 KR 100847237B1
Authority
KR
South Korea
Prior art keywords
amplifier
signal
gain
small signal
input
Prior art date
Application number
KR1020057003146A
Other languages
English (en)
Other versions
KR20050037588A (ko
Inventor
마크 구르비쉬
니콜라이 마스레니코브
Original Assignee
파워웨이브 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워웨이브 테크놀로지스, 인크. filed Critical 파워웨이브 테크놀로지스, 인크.
Publication of KR20050037588A publication Critical patent/KR20050037588A/ko
Application granted granted Critical
Publication of KR100847237B1 publication Critical patent/KR100847237B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

더 낮은 바이어스 등급으로 바이어스된 증폭기 디바이스들을 가진 높은 효율 주 증폭기(16) 및 오차 증폭기(34)를 사용하는 피드포워드 증폭기(10). 증폭기 디바이스들의 이득에 응답에서 소신호 비선형성들은 소신호 이득 조정 신호(22, 24)에 의해 보상된다. 그 결과 이득 응답은 RF 입력 전력(RF IN)의 전체 사용가능 범위상에 걸쳐 실질적으로 선형이다.
Figure R1020057003146
피드 포워드 증폭기, RF 전력 증폭기, 이득 확장, 대기 전류, 오차 루프 소거

Description

RF 피드 포워드 증폭기 및 소신호 비선형성 보상 방법{RF feed forward amplifier and method for compensating for small signal nonlinearities}
본 발명은 일반적으로 RF 전력 증폭기들 및 RF 신호를 증폭하는 방법들에 관한 것이다. 특히, 본 발명은 피드 포워드 전력 증폭기들 및 관련된 방법에 관한 것이다.
본 출원은 2002년 8월 26일에 제출된 가출원 번호 제 60/405,942 호의 35 USC 119 (e)하의 우선권을 주장하며, 그 명세서는 여기에 완전히 참조함에 의해 통합된다.
RF 전력 설계의 두 개의 주 목표들은 전력 동작 범위상에서 선형성과 효율성이다. 선형성은 단순하게 왜곡없이 증폭하는 능력이고 반면에 효율성은 DC를 최소의 낭비 전력 및 열 발생을 가진 RF 에너지로 변환하는 능력이다. 이들 모두의 요구들은 현대의 무선 통신 시스템들에 대해 중요하지만 둘 모두를 제공하는 것은 상당히 어렵다. 이것은 주로 증폭기 선형성의 요구들이 증가하는 상황에 있는 현대의 무선 통신 시스템들의 대역폭 요구들 때문이다. 실질적인 문제로서, 원하는 선형성을 제공하기 위한 유일한 방법은 그 동작 범위에서 선형성이 보다 높지만 낮은 효율성을 갖는 지점에서 동작하는 매우 큰 증폭기들을 사용하는 것이었다.
RF 전력 증폭기들에서 보다 높은 선형성과 보다 좋은 효율성을 달성하기 위한 하나의 접근법이 피드 포워드 증폭기들에 의해 제공된다. 피드 포워드 RF 전력 증폭기들에서, 오차 증폭기(error amplifier)가 IMD 신호들(IMD products)만을 증폭하기 위해 사용되며, 이러한 IMD 신호들은 주 증폭기 IMD들을 소거하도록 주 증폭기 출력과 결합된다. 도 1은 주 증폭기(1) 및 오차 증폭기(2)를 갖는 종래의 피드 포워드 증폭기 설계를 도시한다. 기본 요소들은 또한 주 경로 및 오차 경로에서의 각각의 지연 소자들(3, 4)과, 주 경로 대 오차 경로 결합기들(5, 6, 7, 8)을 포함한다. 도시되지 않은 추가적인 요소들은 또한 일반적으로 당업자들에게 공지된 것과 같이 종래의 피드 포워드 아키텍쳐에 존재한다. 지연 소자들, 결합기들 및 오차 증폭기는 주 증폭기 경로에서 IMD들을 실질적으로 제거하기 위해 오차 경로로부터 결합기(8)에서 주 증폭기 출력으로 역위상의 IMD들을 주입하도록 설계된다.
일반적으로, 피드 포워드 전력 증폭기 설계는, 주 증폭기 및 오차 증폭기 모두에서, 등급 A 또는 등급 AB 바이어스 트랜지스터들을 사용한다. 증폭기에서 출력 스테이지 LDMOS(Laterally Diffused Metal Oxide Semiconductor) 디바이스들로부터 더 높은 효율을 얻기 위해서는, 하위 등급 AB(lower class AB) 또는 등급 B로 바이어스되어야 한다. 그러나, 이러한 모드로 바이어스될 때, 특히 낮은 전력 출력에서 상당한 이득 확장이 발생하게 된다. 이러한 것이 도 2에 도시되며, 여기에서 종래의 상위 등급 AB 바이어스 및 하위 등급 AB 또는 등급 B 바이어스 양쪽 모두를 도시한다. 도시된 바와 같이, 비선형 이득 확장은 소신호 영역(입력 전력 Psst 이하 - 소신호 문턱값)에서 발생한다. 이 이득 확장은 또한 상당량의 소신호 상호 변조 왜곡 신호들(SSIMDs)을 생성한다. 오차 증폭기(2)는 본질적으로 펄스 모드에서 동작하고, 실질적으로 대기 전류(quiescent current)만을 끌어들인다(draw). 하위 등급 AB 또는 등급 B에서 오차 증폭기의 출력 디바이스들을 바이어스하는 것은 대기 전류를 더 감소시킨다. 그러나, 하위 등급 AB 또는 등급 B 바이어스는 결합기(8)에서의 오차 루프 소거(error loop cancellation)를 입력 전력에 의존하게 한다. 이러한 것은 피드 포워드 증폭기 동작의 기본적인 개념에 대해 모순되고 본질적으로 처리하기 어렵다.
그러므로, 주 증폭기가 하위 등급 AB 또는 등급 B로 바이어스될 때, 그것은 실질적인 소신호 IMD들을 생성한다. 이들 IMD 신호들은 오차 증폭기로 하여금 보상을 위해 실질적으로 보다 높은 전류를 끌어들이게(draw) 하여, 그러한 시스템 레벨에 있어서의 어떠한 효율 개선도 실패하게 된다. 결과적으로, 이러한 방식으로는, 하위 등급 AB 또는 등급 B에서 증폭기 디바이스들을 바이어스함으로써 효율을 증가시키려는 시도는 소용없게 된다.
그러므로, 높은 효율과 감소된 신호 왜곡 모두를 제공하는 RF 전력 증폭기 설계를 위한 필요성이 필연적으로 존재한다.
제 1 양태에서 본 발명은 증폭될 신호를 수신하기 위한 입력 및 소신호 영역에서 비선형 이득 특성을 갖도록 바이어스된 증폭기 디바이스를 갖는 증폭기를 제공한다. 소신호 선형화 회로는 입력과 증폭기 디바이스 사이에 결합되어, 증폭기 디바이스의 소신호 비선형성에 대하여 보상한다. 증폭기는 증폭기 디바이스에 결합되어 증폭된 신호를 출력하기 위한 출력을 더 포함한다.
증폭기 디바이스는 바람직하게는 높은 효율을 위해 하위 등급 AB 또는 등급 B로 바이어스된다. 바람직한 실시예에서, 증폭기 디바이스는 LDMOS 트랜지스터이다. 소신호 이득 조정 회로는 바람직하게 증폭기 디바이스의 이득 응답에 실질적으로 반대인 이득 응답을 가진다. 특히, 증폭기 디바이스는 소신호 영역에서 이득 확장을 가질 수 있고, 소신호 선형화 회로는 소신호 영역에 대응하는 증폭기 디바이스의 이득 응답 부분에 걸쳐 입력 신호 크기를 감소시킨다. 소신호 영역에 대응하는 증폭기 디바이스의 이득 응답 부분은 예를 들면, 증폭기 디바이스의 최대 입력 전력의 약 -15 dB 내지 -5 dB의 범위를 포함할 수 있다.
하나의 바람직한 예에서, 소신호 선형화 회로는 신호 입력 경로와 그라운드(ground) 사이에 병렬로 결합된 제 1 및 제 2 다이오드와, 제 1 및 제 2 다이오드와 그라운드에 직렬로 결합된 저항기를 포함할 수 있다. 대안적인 실시예에서, 소신호 선형화 회로는 엔벨로프 검출기 및 엔벨로프 검출기에 의해 검출된 입력 신호의 엔벨로프에 응답하여 제어되는 이득 제어 회로를 포함할 수 있다. 이런 실시예에서, 소신호 선형화 회로는 엔벨로프 검출기 및 이득 제어 회로 사이에 결합된 비디오 증폭기를 더 포함할 수 있다.
다른 양태에서, 본 발명은 RF 신호를 수신하는 RF 입력 및 RF 신호를 수신하여 증폭하는 주 증폭기를 갖는 RF 피드 포워드 증폭기를 제공하며, 상기 주 증폭기는 소신호 영역에서 비선형 이득 특성을 갖도록 바이어스되는 하나 이상의 증폭기 디바이스들을 포함한다. 주 경로 소신호 이득 조정 회로는 RF 입력과 주 증폭기 사이에 결합되어, 주 증폭기 내의 하나 이상의 증폭기 디바이스들의 소신호 비선형성에 대해 보상한다. 피드 포워드 증폭기는 주 증폭기 출력 샘플링 결합기, RF 입력에 결합되고 지연된 RF 입력 신호를 제공하는 제 1 지연 소자, 및 지연된 RF 신호를 주 증폭기로부터 샘플링된 출력에 결합하고 오차 신호를 제공하는 캐리어 소거 결합기(carrier cancellation combiner)를 포함한다. 오차 신호를 수신하고 증폭하는 오차 증폭기가 또한 제공된다. 제 2 지연 소자는 주 증폭기의 출력에 결합되고, 오차 주입 결합기(error injection coupler)는 오차 증폭기로부터의 출력과 제 2 지연 소자로부터의 지연된 주 증폭기 출력을 결합하여 주 증폭기에 의해 도입된 왜곡을 소거한다. RF 출력은 오차 주입 결합기 출력에 결합되고 증폭된 RF 출력을 제공한다. 오차 증폭기는 또한 소신호 영역에서 비선형 이득 특성을 갖도록 바이어스된 하나 이상의 증폭기 디바이스들을 포함할 수 있고, RF 피드 포워드 증폭기는, 캐리어 소거 결합기와 오차 증폭기 사이에 결합되어 오차 증폭기 내의 하나 이상의 디바이스들의 소신호 비선형성에 대해 보상하는 오차 경로 소신호 이득 조정 회로를 더 포함할 수 있다.
바람직하게는, 주 증폭기 및 오차 증폭기 디바이스들은 높은 효율성을 위해 하위 등급 AB 또는 등급 B로 바이어스된다. 주 증폭기 디바이스 비선형 이득 특성은 입력 신호의 소신호 부분에 걸쳐 이득 확장을 포함할 수 있고, 주 경로 소신호 이득 조정 회로는 입력 신호의 소신호 부분에 걸쳐 RF 입력 신호를 압축한다. 예를 들면, 입력 신호의 소신호 부분은 약 Pin(max) -5 db보다 적은 입력 신호 전력 영역을 포함할 수 있으며, 여기서 Pin(max)은 주 증폭기 디바이스들의 포화 레벨(saturation level)이다. 오차 증폭기 디바이스 비선형 이득 특성은 유사하게 오차 신호의 소신호 부분에 걸쳐 이득 확장을 포함하고, 오차 경로 소신호 이득 조정 회로는 오차 신호의 소신호 부분에 걸쳐 오차 신호를 압축한다.
다른 양태에서, 본 발명은 증폭기 디바이스의 소신호 영역에서의 비선형성에 대하여 보상하는 방법을 제공한다. 이러한 방법은 증폭기 디바이스에 의해 증폭될 입력 신호를 수신하는 단계, 입력 신호가 소신호 영역에 있을 때만 입력 신호에 비선형 보상 이득을 적용하고, 이득 보상된 신호를 출력하는 단계를 포함한다. 이득 보상된 신호는 그 후 증폭기 디바이스에 제공된다.
예로서, 증폭기 디바이스의 소신호 영역에서 비선형성을 보상하는 방법은 증폭기 디바이스가 LDMOS 디바이스일 때 이용될 수 있다. 바람직하게는, 증폭기 디바이스는 높은 효율성을 위해 하위 등급 AB 또는 등급 B로 바이어스될 수 있다. 입력 신호의 소신호 영역은, 예컨대 약 Pin(max) -5 db보다 작은 입력 신호 전력 영역을 포함할 수 있으며, 여기서 Pin(max)는 증폭기 디바이스의 포화 레벨이다. 증폭기 디바이스 비선형성은 소신호 영역에서 이득 확장을 포함할 수 있고 입력 신호에 비선형 보상 이득을 적용하는 것은 이득 압축을 입력 신호에 적용하는 것을 포함한다.
다른 특징들 및 이점들은 다음의 본 발명의 상세한 설명을 참조함으로써 이해될 수 있을 것이다.
도 1은 종래의 피드 포워드 전력 증폭기의 블록도.
도 2는 소신호 비선형성을 보이는 동작 범위에 걸쳐 이득 특성을 도시하는, 도 1의 피드 포워드 전력 증폭기에서 이용되는 LDMOS 증폭기 디바이스의 전송 특성을 도시한 도면.
도 3은 본 발명에 따른 피드 포워드 전력 증폭기의 양호한 실시예의 블록도.
도 4는 동작 전력 범위 상의 도 3의 피드 포워드 전력 증폭기에서 이용되는 소프트 이득 압축기의 일반적인 이득 특성을 도시한 도면.
도 5는 감소된 소신호 비선형성을 보여주는 동작 범위 상의 이득 특성을 도시하는, 도 3의 피드 포워드 전력 증폭기에서 이용되는 LDMOS 증폭기 디바이스의 전송 특성을 도시하는 도면.
도 6은 본 발명에 따라 도 3의 피드 포워드 전력 증폭기에서 이용되는 소프트 이득 압축기의 바람직한 제 1 실시예를 도시하는 도면.
도 7은 본 발명에 따라 도 3의 피드 포워드 전력 증폭기에서 이용되는 소프트 이득 압축기의 바람직한 또 다른 실시예를 도시하는 도면.
도 8은 특정 동작 범위에 걸쳐 도시된 도 3의 피드 포워드 전력 증폭기에서 이용되는 소프트 이득 압축기의 하나의 특정 예에서 특정 이득 특성값들을 도시하는 도면.
본 발명은 상기 언급된 모든 문제들을 해소할 수 있는 피드 포워드 증폭기 및 신호 선형화 방법을 제공하고, 주 증폭기 및/또는 오차 증폭기가 보다 높은 효율을 위해 실질적으로 하위인 바이어스 등급으로 바이어스될 때에도 보다 양호한 전체적인 시스템 효율을 달성한다.
도 3을 참조하면, 본 발명에 따른 피드 포워드 전력 증폭기의 양호한 실시예의 블록도가 도시된다. 비록 피드 포워드 증폭기가 도시되었지만 본 발명은 또한 다른 증폭기 설계들에서도 구현될 수 있다는 것을 이해할 수 있을 것이다. 피드 포워드 증폭기(10)는 증폭될 RF 입력 신호를 수신하는 입력(12) 및 증폭된 RF 신호를 출력하는 출력(14)를 포함한다. RF 입력 신호는 공지된 피드 포워드 증폭기 설계에 따라 입력 결합기(30)에서 주 증폭기 신호 경로 및 오차 증폭기 신호 경로로 분할된다.
주 증폭기 신호 경로는 바람직하게는, 고 효율 동작 모드로 바이어스되는, LDMOS 증폭기인 주 증폭기(16) 또는 몇몇의 LDMOS 증폭기 디바이스들 또는 스테이지들로 구성된 증폭기 모듈을 포함한다. 특히, 주 증폭기(16)는 바람직하게는 양호한 DC-RF 변환 효율이 제공되고 또한 전력 및 열의 낭비가 최소화되도록 하위 등급 AB 또는 등급 B와 같은 바이어스 등급에서 바이어스된 LDMOS 디바이스들을 이용한다. 하지만, 결과적으로, 이러한 것은 또한 도 2와 관련하여 상기에 논의된 것과 같이 상당량의 소신호 상호 변조 신호(SSIMDs)를 생성한다. 이 문제를 처리하기 위해, LDMOS 디바이스(들)의 소신호 이득 확장(AM/AM 이득 특성)이 보상되도록, 상기 주 증폭기(16) 앞에 소신호 선형화 회로(22)가 이용된다. 비선형성이 이득 확장 효과에 기인하기 때문에, 이 선형화 회로는 보상 이득 압축(compensating gain compression)을 제공하고, 바람직한 실시예로서 소프트 이득 압축기 회로(soft gain compressor circuit)로서 도시된다. 즉, 소프트 이득 압축기(22)는 회선(18)상의 RF 입력 신호를 수신하고, 소신호 영역에서 감소된 이득을 갖는 보상된 RF 신호를 회선(19)상에 출력하며, 주 증폭기(16)는 이 보상된 신호를 증폭한다. 그 결과는 주 증폭기 디바이스들에 대한 선형화된 이득 응답이 된다. 소프트 이득 압축기(22)의 동작은 도 4 내지 도 8에 관하여 이하에 더 자세하게 설명될 것이다. 주 증폭기 신호 경로는 입력 드라이버 회로(20)와 같은 통상의 회로를 더 포함할 수 있다. 이러한 입력 회로는 일반적으로 종래의 피드 포워드 설계에 따른 전치 증폭기(preamplifier), 그룹 지연 회로, 및 이득 및 위상 제어 회로를 포함할 수 있다. 주 증폭기 신호 경로는, 일반적으로 종래의 피드 포워드 설계에 따라 주 증폭기 출력 샘플 결합기(26) 및 지연 회로(28)를 더 포함한다. 주 증폭기 신호 경로는 당업자에게 잘 알려진 (파일럿 신호 발생기 및 제어 회로와 같은-도시되지 않음) 추가적인 종래의 회로를 더 포함할 수 있다.
오차 증폭기 신호 경로는 RF 입력 신호를 샘플링하여 지연 회로(32), 감쇠기/결합기(36), 선행-오차 입력 회로(38)를 통해 오차 증폭기(34)로 제공하는 입력 신호 결합기(30)를 포함한다. 특히, 지연 회로(32) 및 감쇠기/결합기(36)는 종래의 피드 포워드 증폭기에서와 같이 동작하여, 주 증폭기(16)의 샘플링된 출력이 감쇠되어, 주 신호 경로로부터 샘플링된 신호의 왜곡 성분을 제외한 모두를 실질적으로 소거하기 위해 감쇠기/결합기(36)에서의 지연된 입력 신호와 역 위상(out of phase)으로 결합되게 한다. 일부의 응용들 및 실행들에서는, 결과 신호에서 일부의 RF 캐리어 성분을 보유하기 위해 감쇠기/결합기(36)에서의 소거를 제어하는 것이 바람직할 수 있으며, 그 결과 신호는 완전한 주 증폭기의 왜곡 성분은 아니다. 그럼에도, 본 발명의 적용 목적들을 위해, 그 결과 신호는 왜곡 성분으로서 참조될 것이고, 일부 캐리어 성분이 포함될 수 있는 것으로 이해해야만 할 것이다. 이 신호의 왜곡 성분은 선행-오차 입력 회로(38)로 제공된다. 선행-오차 입력 회로(38)는 전치 증폭기, 그룹 지연 회로, 및 입력 드라이버 회로(20)와 유사하게 동작하는 이득 및 위상 제어 회로를 포함할 수 있다. 선행-오차 입력 회로(38)의 출력은, 샘플링된 왜곡 성분들(IMDs)의 크기를 주 신호 경로의 것으로 복원하는 오차 증폭기(34)에 제공된다. 오차 증폭기(34)는 또한 양호한 DC-RF 변환 효율이 제공되고 전력 및 열의 낭비가 최소화되도록 하위 등급 AB 또는 등급 B와 같은 바이어스 등급에서 바이어스된 하나 이상의 LDMOS 증폭기 디바이스들 또는 스테이지들을 또한 바람직하게 이용한다. 그러나, 결과적으로, 이러한 것은 또한 상기에 논의된 것처럼 상당량의 소신호 상호 변조 신호(SSIMDs)를 생성할 수 있다. 따라서, 소프트 이득 압축기 회로로서 바람직하게 구현되는, 소신호 선형화 회로(24)가, 오차 증폭기(34)의 LDMOS 디바이스(들)의 소신호 이득 확장(AM/AM 이득 특성)이 보상되도록, 상기 오차 증폭기(34)에 앞서 이용된다. 오차 증폭기(34)로부터 출력된 증폭된 왜곡 성분은 주 신호 경로에서 왜곡 성분을 소거하기 위해 오차 주입 결합기(42)에서 주 증폭기 출력 신호와 180도(역 위상으로)로 지연된 주 신호와 결합된다. 실질적으로 왜곡 없는 증폭된 신호가 이후 아이솔레이터(isolator)(40)와 출력(14)에 제공된다.
다음의 도 4 및 도 5를 참조하면, 소신호 선형화 회로(22, 24)의 일반적인 동작이 설명될 것이다. 양호한 구현은 이득 압축 회로가 되며, 이득 압축기 이득 응답의 일반적인 형태가 도 4에 도시된다. 도 4와 도 2를 비교함으로써 알 수 있는 바와 같이, 이득 압축기 이득 응답은 소프트 (소신호) (Psst)영역에서만 비선형이고, 도 2에서 도시된 LDMOS 이득 응답과는 (적어도 소신호 영역에서) 일반적으로 반대이다. 즉, 이득 응답은, 이득 압축을 제공하는 음의 기울기를 가지며 입력 전력의 소신호 영역에 대응하는 비선형 부분(50), 및 소신호 영역 밖의 선형 부분(52)을 갖는다. 주 증폭기 출력의 결과 이득 응답은 도 5에 도시된 것과 같이 전력 범위에 걸쳐서 일정하게 되도록 보정된다.
소프트 이득 압축기(22)(또는 24)의 두 개의 구현 예들이 도 6 및 도 7에 도시된다. 이들 특정 구현들은 단지 예들로서 설명되며, 다양한 다른 특정 회로 구현들이 가능하다.
도 6을 참조하면, 소프트 이득 압축기(22)(또는 24)의 제 1 구현이 개략도로 도시된다. 이러한 구현에서 소프트 이득 압축 회로는 도시된 것처럼 RF 신호 경로 및 그라운드(66) 사이에 결합된 다이오드들(60, 62) 및 저항기(64)를 포함한다. 다이오드들(60, 62)은 회선(18)에 제공된 RF 신호 엔벨로프(envelope)를 탐지할 것이고 RF 입력 신호의 전력이 증가함에 따라 증가된 전력을 그라운드로 분로(shunt)시켜 회선(19)에 이득 보상된 신호를 제공할 것이다. 다이오드들(60, 62)의 문턱값들 및 저항기(64)의 저항(resistance)은, 이러한 분로 전류가 도 4에서 도시된 선형 부분(52)의 시작점에서(즉, Psst에서) 포화되도록 선택될 것이다. 따라서, 도 6의 회로는 도 4에서 도시된 원하는 소프트 이득 압축 곡선에 일반적으로 대응하는 이득 응답을 가질 것이다. 다이오드들(60, 62) 및 저항기(64)의 특정한 값들은 이용되는 특정한 주 증폭기와 오차 증폭기 LDMOS 디바이스들의 수(number)와 크기(size), 및 그들의 바이어스 포인트를 포함하는 특정의 구현에 의존할 것이다. 단순히 도시적인 목적들을 위한 특정 이득 응답의 일례가 이하에 논의될 도 8에 표시되어 있다.
도 7을 참조하면, 소프트 이득 압축기의 또 다른 구현이 블록 개략도로 도시된다.
도 7에 도시된 바와 같이, 소프트 이득 압축기(22)(또는 24)는 회선(18)을 따라 RF 입력 신호를 수신하고 샘플링된 입력 신호를 신호 엔벨로프 검출기(72)에 제공하고 RF 입력 신호를 이득 제어 회로(76)에 제공하는 방향성 결합기(directional coupler)(70)를 포함한다. 간단한 다이오드에 바탕을 둔 검출기 또는 다른 공지된 엔벨로프 검출기가 될 수 있는 신호 엔벨로프 검출기(72)는 RF 신호 엔벨로프에 대응하는 신호를 증폭기(74)에 제공한다. 엔벨로프는 비디오(또는 변조) 주파수에 의해 변하기 때문에, 증폭기(74)는 비디오 증폭기로 표시되며 증폭된 비디오 엔벨로프 신호를 제어 신호로서 이득 제어 회로(76)에 제공한다. 이득 제어 회로(76)는 (예컨대, 부품 번호 AD8345로서 아날로그 디바이스에 의해) 상업적으로 이용가능한 형태 또는 특정 응용을 위한 RF 신호의 특정 비디오 주파수용 이산 회로(discrete circuit)로서 당업자에 의해 용이하게 설계될 수 있는 형태의 고속 이득 제어회로이다. 이득 제어 회로(76)는 도 4의 이득 응답 곡선을 재생하기 위해 비디오 엔벨로프 제어 신호에 응답하여 RF 입력 신호의 이득을 감소시킨다.
도 8을 참조하면, 소프트 이득 압축기(22)의 이득 응답 곡선의 하나의 특정예가 도시된다. 도시된 바와 같이 이득 응답은 약 Pin(max) -15 db부터 Pin(max) -5 db까지 비선형 부분을 가지며, 여기서 Pin(max)는 주 증폭기 디바이스들의 포화 레벨이다. 따라서, 일반적으로 Pin(max) -5 db는 하위 등급 AB 또는 등급 B로 바이어스된 전형적인 LDMOS 전력 증폭기 디바이스의 소신호 영역(50)의 문턱치인, Psst에 대응한다. 대략 Pin(max) -5 db 이상에서, 이득 응답은 도시된 바와 같이 실질적으로 선형(도 4의 영역(52)에 대응)이다.
아래의 표 1에서, 주 증폭기(16) 및 오차 증폭기(34)의 특정 동작 특성들이 일례의 LDMOS(측면 확산 금속 산화물 반도체) 증폭기 디바이스에 대하여 나타나 있다. 상기에 논의된 도 8 및 표 1은, 100 와트(Watt) P1dB 디바이스들, 특히 약 1 dB에서 포화를 갖는 100 와트 LDMOS 증폭기 디바이스들이 주 증폭기 및 오차 증폭기들로 사용된다는 것을 가정한다. 표 1은 증폭기 디바이스들에 대한 포화 전류(Idss)의 백분율로서 대기 바이어스 전류들(Idd)에 관한 주 증폭기 및 오차 증폭기에 대한 바이어스 등급들을 제공한다. 양호한 높은 효율의 범위들이 표의 어두운 영역들에 있는 종래의 선형 (비효율적인) 범위들과 함께 도시된다. 비록 이들 특정값들이 하나의 디바이스 예, 즉 100 와트 LDMOS P1dB 디바이스들에 대응하더라도, 이들 바이어스 등급 특성들 및 동작 범위들은 아주 일반적으로 보다 크거나 보다 작은 디바이스들 전반에 걸쳐 스케일(scale)될 수 있을 것이다. 따라서, 이들 바이어스 등급 정의들 및 동작 범위들은 특정 전력예에 한정되지 않는다. 그럼에도, 표 1의 바이어스 등급 정의들은 모든 증폭기 디바이스 타입들에 대하여 표 1 디바이스 파라미터들에 명확하게 대응하지 않을 수도 있다. 하지만, 바이어스 등급들과 등급 C, 등급 B, 하위 등급 AB(AB2), 상위 등급 AB(AB1) 및 등급 A의 정의 사이의 구별은 당 기술분야에서 다양한 디바이스들에 대하여 일반적으로 이해될 것이며, 따라서 표 1 디바이스 파라미터값들은 예시적으로 표시되는 것이며, 당연히 제한되는 것은 아니어야 한다.
Figure 112007064042197-pct00010
표 1로부터 알 수 있는 바와 같이, 주 증폭기 및 오차 증폭기는 고 효율성 등급, 특히 하위 등급 AB(AB2) 또는 등급 B(또는 선택적으로, 바람직하지는 않지만 등급 C)로 바이어스된다. 이것은 주어진 디바이스 크기에 대해 바람직한 최대 DC-RF 변환 효율을 제공한다. 낭비되는 전력의 감소에 부가하여, 이 DC-RF 효율은 신뢰도를 증가시킨다. 특히, LDMOS 증폭기 디바이스들과 같은 현대의 RF 전력 디바이스들이 보다 놓은 효율의 등급들에서 동작될 때, 이러한 것은 직접적으로 보다 낮은 채널 온도로 전환시킨다. 채널 온도의 저하는 디바이스의 평균 수명을 크게 증가시키며, 따라서 피드 포워드 전력 증폭기 시스템의 전체적인 신뢰도를 개선한다. 모든 이들 이점들은 소신호 선형화 회로 및 상기 언급된 방법의 사용에 의해 소신호 이득 확장에 의한 선형성을 희생함이 없이 제공된다.
고 효율성 및 감소된 소신호 왜곡을 제공하는 RF 전력 증폭기 설계에서 본 발명의 양호한 실시예는 몇몇 도면들과 관련하여 설명되었다. 그럼에도, 다양한 변형들 및 부가적인 실시예들이 본 발명의 설명 내에서 가능하다는 것은 당업자에 의해 인정될 것이다. 예를 들면, 소프트 이득 압축기에 대한 다양한 특정 회로 구현들이 본 발명의 설명을 이용하여 제공될 수 있고 공간의 제한들은 모든 가능한 회로 구현들의 소모적인 목록 또는 모든 가능한 제어 구현들의 열거를 방지한다. 다양한 다른 가능한 변형들 및 부가적인 실시예들이 또한 명백하게 가능하고, 본 발명의 범위 내에 있다. 따라서, 설명된 특정 실시예들 및 실행들은 사실상 어떤 제한으로서 설명되지 않은 것이며 단지 본 발명의 예시이다.

Claims (20)

  1. 증폭기에 있어서:
    증폭될 신호를 수신하는 입력;
    소신호 영역에서 비선형 이득 특성을 갖도록 바이어스되는 증폭기 디바이스;
    상기 증폭기 디바이스의 상기 소신호 영역에서의 비선형성을 보상하기 하기 위해 상기 입력과 상기 증폭기 디바이스 사이에 결합되는 소신호 선형화 회로; 및
    증폭된 신호를 출력하는 상기 증폭기 디바이스에 결합된 출력을 포함하고,
    상기 소신호 선형화 회로는 신호 입력 경로와 그라운드(ground) 사이에 병렬로 결합된 제 1 및 제 2 다이오드와, 상기 제 1 및 제 2 다이오드와 그라운드에 직렬로 결합된 저항기를 포함하는, 증폭기.
  2. 제 1 항에 있어서, 상기 증폭기 디바이스는 LDMOS 트랜지스터인, 증폭기.
  3. 제 1 항에 있어서, 상기 증폭기 디바이스는 하위 등급 AB 또는 등급 B로 바이어스되는, 증폭기.
  4. 제 1 항에 있어서, 상기 소신호 선형화 회로는 상기 소신호 영역에 대응하는 상기 증폭기 디바이스의 이득 응답 부분에 대해 상기 입력 신호 크기를 줄이는, 증폭기.
  5. 제 4 항에 있어서, 상기 소신호 선형화 회로는 상기 증폭기 디바이스의 상기 이득 응답에 반대인 이득 응답을 가지는, 증폭기.
  6. 제 4 항에 있어서, 상기 소신호 영역에 대응하는 상기 증폭기 디바이스의 상기 이득 응답 부분은 최대 입력 전력의 -15 dB 내지 -5 dB의 범위를 포함하는, 증폭기.
  7. 삭제
  8. 제 1 항에 있어서, 상기 소신호 선형화 회로는 엔벨로프 검출기(envelope detector) 및 상기 엔벨로프 검출기에 의해 검출된 상기 입력 신호의 엔벨로프에 응답하여 제어되는 이득 제어 회로를 포함하는, 증폭기.
  9. 제 8 항에 있어서, 상기 소신호 선형화 회로는 상기 엔벨로프 검출기와 상기 이득 제어 회로 사이에 결합된 비디오 증폭기를 더 포함하는, 증폭기.
  10. RF 피드 포워드 증폭기에 있어서:
    RF 신호를 수신하는 RF 입력;
    상기 RF 신호를 수신하고 증폭하는 주 증폭기로서, 상기 주 증폭기는 소신호 영역에서 비선형 이득 특성을 갖도록 바이어스된 하나 이상의 증폭기 디바이스들을 포함하는, 상기 주 증폭기;
    상기 주 증폭기의 상기 하나 이상의 증폭기 디바이스들의 상기 소신호 영역에서의 비선형성을 보상하기 위해 상기 RF 입력과 상기 주 증폭기 사이에 결합된 주 경로 소신호 이득 조정 회로;
    주 증폭기 출력 샘플링 결합기;
    상기 RF 입력에 결합되고, 지연된 RF 입력 신호를 제공하는 제 1 지연 회로;
    지연된 RF 입력 신호를 상기 주 증폭기로부터 샘플링된 출력에 결합하고, 오차 신호를 제공하는 캐리어 소거 결합기;
    상기 오차 신호를 수신하고 증폭하는 오차 증폭기;
    상기 주 증폭기의 상기 출력에 결합된 제 2 지연 회로;
    상기 주 증폭기에 의해 도입되는 왜곡을 소거하도록 상기 오차 증폭기로부터의 출력과 상기 제 2 지연 회로로부터의 지연된 주 증폭기 출력을 결합하는 오차 주입 결합기; 및
    상기 오차 주입 결합기 출력에 결합되고, 증폭된 RF 출력을 제공하는 RF 출력을 포함하고,
    상기 주 경로 소신호 이득 조정 회로는 신호 입력 경로와 그라운드 사이에 병렬로 결합된 제 1 및 제 2 다이오드와, 상기 제 1 및 제 2 다이오드와 그라운드에 직렬로 결합된 저항기를 포함하는, RF 피드 포워드 증폭기.
  11. 제 10 항에 있어서, 상기 오차 증폭기는 상기 소신호 영역에서 비선형 이득 특성을 갖도록 바이어스된 하나 이상의 증폭기 디바이스들을 포함하고, 상기 RF 피드 포워드 증폭기는 상기 오차 증폭기의 상기 하나 이상의 증폭기 디바이스들의 소신호 영역에서의 비선형성을 보상하기 위하여 상기 캐리어 소거 결합기와 상기 오차 증폭기 사이에 결합된 오차 경로 소신호 이득 조정 회로를 더 포함하는, RF 피드 포워드 증폭기.
  12. 제 11 항에 있어서, 상기 주 증폭기 및 오차 증폭기 디바이스들은 하위 등급 AB 또는 등급 B로 바이어스되는, RF 피드 포워드 증폭기.
  13. 제 10 항에 있어서, 상기 주 경로 소신호 이득 조정 회로는 상기 RF 입력 신호의 소신호 부분에 대해 상기 RF 입력 신호를 압축하는, RF 피드 포워드 증폭기.
  14. 제 10 항에 있어서, 상기 RF 입력 신호의 상기 소신호 부분은 Pin(max) -5 db보다 작은 RF 입력 신호 전력 영역을 포함하며, Pin(max)는 상기 주 증폭기 디바이스들의 포화 레벨인, RF 피드 포워드 증폭기.
  15. 제 11 항에 있어서, 상기 오차 경로 소신호 이득 조정 회로는 상기 오차 신호의 소신호 부분에 대해 상기 오차 신호를 압축하는, RF 피드 포워드 증폭기.
  16. 증폭기 디바이스의 소신호 영역에서 비선형성을 보상하는 방법에 있어서:
    상기 증폭기 디바이스에 의해 증폭되는 입력 신호를 수신하는 단계;
    상기 입력 신호가 상기 소신호 영역에 있을 때만 상기 입력 신호에 비선형 보상 이득을 적용하고, 이득 보상된 신호를 출력하는 단계; 및
    상기 증폭기 디바이스에 상기 이득 보상된 신호를 제공하는 단계를 포함하며,
    상기 이득 보상된 신호를 출력하는 단계는, 신호 입력 경로와 그라운드 사이에 병렬로 결합된 제 1 및 제 2 다이오드와 상기 제 1 및 제 2 다이오드와 그라운드에 직렬로 결합된 저항기를 포함하는 소신호 선형화 회로에 의해 구현되는, 증폭기 디바이스의 소신호 영역에서의 비선형성 보상 방법.
  17. 제 16 항에 있어서, 상기 증폭기 디바이스는 LDMOS디바이스인, 증폭기 디바이스의 소신호 영역에서의 비선형성 보상 방법.
  18. 제 16 항에 있어서, 상기 증폭기 디바이스는 하위 등급 AB 및 등급 B로 바이어스되는, 증폭기 디바이스의 소신호 영역에서의 비선형성 보상 방법.
  19. 제 16 항에 있어서, 상기 입력 신호의 상기 소신호 영역은 Pin(max) -5 db보다 작은 입력 신호 전력 영역을 포함하며, Pin(max)는 상기 증폭기 디바이스의 포화 레벨인, 증폭기 디바이스의 소신호 영역에서의 비선형성 보상 방법.
  20. 제 16 항에 있어서, 상기 증폭기 디바이스의 비선형성은 상기 소신호 영역에서의 이득 확장을 포함하고, 상기 입력 신호에 비선형 보상 이득을 적용하는 것은 상기 입력 신호에 이득 압축을 적용하는 것을 포함하는, 증폭기 디바이스의 소신호 영역에서의 비선형성 보상 방법.
KR1020057003146A 2002-08-26 2003-08-19 Rf 피드 포워드 증폭기 및 소신호 비선형성 보상 방법 KR100847237B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40594202P 2002-08-26 2002-08-26
US60/405,942 2002-08-26
US10/633,984 US6850115B2 (en) 2002-08-26 2003-08-04 Enhanced efficiency LDMOS based feed forward amplifier
US10/633,984 2003-08-04

Publications (2)

Publication Number Publication Date
KR20050037588A KR20050037588A (ko) 2005-04-22
KR100847237B1 true KR100847237B1 (ko) 2008-07-18

Family

ID=31891528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003146A KR100847237B1 (ko) 2002-08-26 2003-08-19 Rf 피드 포워드 증폭기 및 소신호 비선형성 보상 방법

Country Status (7)

Country Link
US (1) US6850115B2 (ko)
EP (1) EP1552602A4 (ko)
KR (1) KR100847237B1 (ko)
CN (1) CN1679232B (ko)
AU (1) AU2003259927A1 (ko)
CA (1) CA2495528C (ko)
WO (1) WO2004019484A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308234B2 (en) * 2005-01-19 2007-12-11 Northrop Grumman Corporation Feedforward spur cancellation approach using low IP amplifier
KR100630626B1 (ko) * 2005-04-29 2006-10-02 삼성전자주식회사 출력신호의 왜곡을 방지할 수 있는 믹서 및 주파수변환방법
CN101615893B (zh) * 2008-06-24 2011-11-09 瑞昱半导体股份有限公司 使用积分三角调变的放大器及调整此放大器的误差的方法
KR102500806B1 (ko) 2016-08-30 2023-02-17 삼성전자주식회사 전류 제어 회로 및 이를 포함하는 바이어스 생성기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411180A1 (en) * 1989-07-31 1991-02-06 Nippon Telegraph And Telephone Corporation Feed forward distortion correction circuit
US5923215A (en) * 1996-06-13 1999-07-13 The Whitaker Corporation Linearized amplifier
US6271723B1 (en) 1999-02-24 2001-08-07 Kokusai Electric Co., Ltd. Distortion compensating device
US20020033735A1 (en) * 2000-09-07 2002-03-21 Takao Hasegawa Power amplifier and radio communication apparatus using the same
US6417731B1 (en) 2000-09-22 2002-07-09 Hitachi Kokusai Electric Inc. Distortion-compensated amplifier device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595882A (en) * 1984-05-30 1986-06-17 Rockwell International Corporation Phase adjusted feedforward error correction
US4588958A (en) * 1985-03-29 1986-05-13 Rca Corporation Adjustable reflective predistortion circuit
US5334946A (en) 1990-04-25 1994-08-02 British Technology Group Limited Apparatus and method for reducing distortion in amplification
CA2046413C (en) 1990-07-11 1994-01-04 Shoichi Narahashi Feed-forward amplifier
US5420536A (en) * 1993-03-16 1995-05-30 Victoria University Of Technology Linearized power amplifier
EP0762630A1 (en) 1995-09-08 1997-03-12 AT&T IPM Corp. Low distortion amplifier circuit with improved output power
RU2142670C1 (ru) 1995-11-16 1999-12-10 Самсунг Электроникс Ко., Лтд. Устройство линейного усиления мощности
US5742201A (en) 1996-01-30 1998-04-21 Spectrian Polar envelope correction mechanism for enhancing linearity of RF/microwave power amplifier
US5808512A (en) 1997-01-31 1998-09-15 Ophir Rf, Inc. Feed forward amplifiers and methods
US5994957A (en) 1997-12-19 1999-11-30 Lucent Technologies Inc. Feed forward amplifier improvement
US5912586A (en) 1997-12-23 1999-06-15 Motorola, Inc. Feed forward amplifier with digital intermodulation control
GB9814400D0 (en) 1998-07-02 1998-09-02 Nokia Telecommunications Oy Amplifier circuitry
US6069530A (en) * 1998-09-16 2000-05-30 Motorola, Inc. Apparatus and method for linear power amplification
US6188732B1 (en) 1998-10-19 2001-02-13 Samsung Electronics Co., Ltd. Digital feedforward amplifier for use in an RF transmitter and method of operation
JP3504176B2 (ja) 1998-12-02 2004-03-08 富士通株式会社 信号増幅回路
US6326845B1 (en) 1999-02-16 2001-12-04 Matsushita Electric Industrial Co., Ltd. Feedforward amplifier
US6208207B1 (en) 1999-05-05 2001-03-27 Simon Fraser University Adaptive linearizer for RF power amplifiers
US6326840B1 (en) 1999-08-27 2001-12-04 Kokusai Electric Co., Ltd. Feed-forward distortion compensation amplifier and method of amplifying signal with feed-forward distortion compensation
JP2001136033A (ja) 1999-11-05 2001-05-18 Nec Corp フィードフォワード増幅器
EP1107450B1 (en) * 1999-12-03 2005-10-19 Hitachi Kokusai Electric Inc. Amplifier with distortion compensation
JP3533351B2 (ja) 1999-12-28 2004-05-31 日本無線株式会社 フィードフォワード増幅器及びその制御回路
US6304145B1 (en) 2000-02-02 2001-10-16 Nokia Networks Oy Large signal amplifier gain compensation circuit
US6275105B1 (en) 2000-02-07 2001-08-14 Amplix Adaptive linearization of a feedforward amplifier by complex gain stabilization of the error amplifier
KR100335147B1 (ko) 2000-03-09 2002-05-04 서평원 선형 증폭기
US6340914B1 (en) 2000-04-05 2002-01-22 Nortel Networks Limited Pilot-assisted amplifier linearization circuit
US6320461B1 (en) 2000-05-12 2001-11-20 Jhong Sam Lee Ultra-linear feedforward RF power amplifier
US6504428B2 (en) 2000-05-19 2003-01-07 Spectrian Corporation High linearity multicarrier RF amplifier
US6710652B2 (en) 2000-09-22 2004-03-23 Matsushita Electric Industrial Co., Ltd. Feedforward amplifier
JP2002101138A (ja) 2000-09-26 2002-04-05 Toshiba Corp フィードフォワード型リニアライザ
US6340915B1 (en) 2000-11-20 2002-01-22 Soma Networks, Inc. Feed forward amplifier
US6525603B1 (en) 2001-01-05 2003-02-25 Remec, Inc. Feedforward amplifier linearization adapting off modulation
US6734726B2 (en) 2001-06-29 2004-05-11 Remec, Inc. Balanced distortion reduction circuit
JP3662552B2 (ja) 2001-07-13 2005-06-22 株式会社日立国際電気 フィードフォワード増幅器
CN1241324C (zh) 2001-07-18 2006-02-08 松下电器产业株式会社 前馈放大器及前馈放大方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411180A1 (en) * 1989-07-31 1991-02-06 Nippon Telegraph And Telephone Corporation Feed forward distortion correction circuit
US5923215A (en) * 1996-06-13 1999-07-13 The Whitaker Corporation Linearized amplifier
US6271723B1 (en) 1999-02-24 2001-08-07 Kokusai Electric Co., Ltd. Distortion compensating device
US20020033735A1 (en) * 2000-09-07 2002-03-21 Takao Hasegawa Power amplifier and radio communication apparatus using the same
US6417731B1 (en) 2000-09-22 2002-07-09 Hitachi Kokusai Electric Inc. Distortion-compensated amplifier device

Also Published As

Publication number Publication date
EP1552602A2 (en) 2005-07-13
CN1679232A (zh) 2005-10-05
WO2004019484A2 (en) 2004-03-04
AU2003259927A1 (en) 2004-03-11
US6850115B2 (en) 2005-02-01
CA2495528A1 (en) 2004-03-04
WO2004019484A3 (en) 2004-06-17
EP1552602A4 (en) 2005-11-09
CA2495528C (en) 2014-04-22
US20040036532A1 (en) 2004-02-26
AU2003259927A8 (en) 2004-03-11
CN1679232B (zh) 2010-06-23
KR20050037588A (ko) 2005-04-22

Similar Documents

Publication Publication Date Title
US7440733B2 (en) Constant gain nonlinear envelope tracking high efficiency linear amplifier
JP4792273B2 (ja) 増幅器
US6069530A (en) Apparatus and method for linear power amplification
US7295064B2 (en) Doherty amplifier
AU776377B2 (en) Power amplifier using upstream signal information
US7304537B2 (en) Power amplification apparatus of a portable terminal
US7339426B2 (en) High efficiency linear amplifier employing dynamically controlled back off
KR101128487B1 (ko) 전력 증폭기 선형화 방법 및 장치
US20080055001A1 (en) Power amplifying apparatus and mobile communication terminal
EP1102393A2 (en) System and method for producing an amplified signal
US8952758B2 (en) Amplifier using nonlinear drivers
US6794933B2 (en) Fast forward RF power amplifier with high efficiency main amplifier and highly linear error amplifier
US6744314B2 (en) Wideband power amplifier linearization technique
KR100847237B1 (ko) Rf 피드 포워드 증폭기 및 소신호 비선형성 보상 방법
JP3827130B2 (ja) フィードフォワード増幅器
JP2792436B2 (ja) 高周波出力増幅器
JP3393518B2 (ja) モノリシック集積化低位相歪電力増幅器
JP5010542B2 (ja) 高周波電力増幅器、および増幅方法
JP2006319533A (ja) 増幅器
MATSUNAGA et al. Low distortion Ku-band power heterojunction FET amplifier utilizing an FET with grounded source and drain
JPH0722881A (ja) 線形増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20050224

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060712

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070403

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20071224

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070403

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20060712

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20080124

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20071224

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20080513

Appeal identifier: 2008101000537

Request date: 20080124

E902 Notification of reason for refusal
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20080124

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20080124

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20070903

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20070112

Patent event code: PB09011R02I

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080226

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20080513

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20080226

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080714

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080715

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110701

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120621

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150630

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180425