[go: up one dir, main page]

KR100840253B1 - LCD and its manufacturing method - Google Patents

LCD and its manufacturing method Download PDF

Info

Publication number
KR100840253B1
KR100840253B1 KR1020020018969A KR20020018969A KR100840253B1 KR 100840253 B1 KR100840253 B1 KR 100840253B1 KR 1020020018969 A KR1020020018969 A KR 1020020018969A KR 20020018969 A KR20020018969 A KR 20020018969A KR 100840253 B1 KR100840253 B1 KR 100840253B1
Authority
KR
South Korea
Prior art keywords
substrate
gate
electrode
insulating film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020018969A
Other languages
Korean (ko)
Other versions
KR20030080379A (en
Inventor
송근규
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020018969A priority Critical patent/KR100840253B1/en
Publication of KR20030080379A publication Critical patent/KR20030080379A/en
Application granted granted Critical
Publication of KR100840253B1 publication Critical patent/KR100840253B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치 및 이의 제조 방법이 개시된다. 액정표시장치는 박막 트랜지스터 기판, 컬러필터기판, 두 기판 사이에 주입된 액정으로 이루어진다. 박막 트랜지스터 기판은 요철구조를 갖는 제1 기판 또는 요철구조를 갖는 유기 절연막이 형성된 제1 기판 상에 화소전극 및 TFT가 동일한 공정에서 형성됨으로써 완성된다. 화소전극은 TFT의 게이트 전극과 동일한 공정에서 형성되거나, 또는 TFT의 소오스 및 드레인 전극과 동일한 공정에서 형성된다. 여기서, 화소전극은 다수의 요철을 갖는 유기 절연막 또는 제1 기판 상에 형성되기 때문에 다수의 요철을 갖는다. 따라서, 액정표시장치의 제조 공정 수를 절감시킬 수 있고, 표시 특성을 향상시킬 수 있다.

Figure R1020020018969

Disclosed are a liquid crystal display and a method of manufacturing the same, which can reduce the number of manufacturing steps and improve display characteristics. The liquid crystal display device includes a thin film transistor substrate, a color filter substrate, and liquid crystal injected between two substrates. The thin film transistor substrate is completed by forming the pixel electrode and the TFT in the same process on the first substrate having the uneven structure or the organic insulating film having the uneven structure. The pixel electrode is formed in the same process as the gate electrode of the TFT or in the same process as the source and drain electrodes of the TFT. Here, the pixel electrode has a plurality of unevennesses because it is formed on an organic insulating film or a first substrate having a plurality of unevennesses. Therefore, the number of manufacturing steps of the liquid crystal display device can be reduced, and display characteristics can be improved.

Figure R1020020018969

Description

액정표시장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THEREOF}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THEREOF}

도 1은 종래의 반사형 액정표시장치를 나타낸 단면도이다.1 is a cross-sectional view showing a conventional reflective liquid crystal display device.

도 2는 종래의 반사-투과형 액정표시장치를 나타낸 단면도이다.2 is a cross-sectional view of a conventional reflective-transmissive liquid crystal display device.

도 3은 본 발명의 바람직한 일 실시예에 따른 반사형 액정표시장치를 구체적으로 나타낸 단면도이다.3 is a cross-sectional view illustrating in detail a reflective liquid crystal display device according to an exemplary embodiment of the present invention.

도 4 내지 도 8b는 도 3에 도시된 TFT 기판의 제조 공정을 구체적으로 나타낸 도면들이다.4 to 8B are diagrams specifically illustrating a manufacturing process of the TFT substrate illustrated in FIG. 3.

도 9는 본 발명의 바람직한 다른 실시예에 따른 반사형 액정표시장치를 구체적으로 나타낸 단면도이다.9 is a cross-sectional view illustrating in detail a reflective liquid crystal display device according to another exemplary embodiment of the present invention.

도 10 내지 도 14b는 도 10에 도시된 TFT 기판의 제조 공정을 구체적으로 나타낸 도면들이다. 10 to 14B are diagrams specifically illustrating a manufacturing process of the TFT substrate illustrated in FIG. 10.

본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치 및 이의 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which can reduce the number of manufacturing processes and improve display characteristics.

현재, 반도체 기술의 급속한 진보에 의해 각종 정보처리장치의 소형 및 경량화에 따라 디스플레이 장치도 얇고 가벼우면서 저소비 전력의 특징을 갖춘 액정표시장치가 광범위하게 사용되고 있다.At present, with the rapid progress of semiconductor technology, liquid crystal display devices with thin and light display devices and low power consumption are widely used in accordance with the miniaturization and light weight of various information processing devices.

이러한, 액정표시장치는 외부로부터 발생된 제1 광을 제공받아 영상을 표시하는 투과형 액정표시장치와 자체적으로 생성된 제2 광을 제공받아 영상을 표시하는 반사형 액정표시장치로 구분된다. The liquid crystal display device is classified into a transmissive liquid crystal display device that receives an image of the first light generated from the outside and displays an image and a reflective liquid crystal display device that receives the second light generated by itself and displays an image.

도 1은 종래의 반사형 액정표시장치를 나타낸 단면도이다. 1 is a cross-sectional view showing a conventional reflective liquid crystal display device.

도 1을 참조하면, 반사형 액정표시장치(90)는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판(60), 상기 TFT 기판(60)과 대향하여 구비되는 컬러필터기판(70) 및 상기 TFT 기판(60)과 상기 컬러필터기판(70)과의 사이에 주입된 액정층(80)으로 이루어진다.Referring to FIG. 1, the reflective liquid crystal display device 90 includes a thin film transistor (TFT) substrate 60, a color filter substrate 70 provided to face the TFT substrate 60, and the thin film transistor 70. The liquid crystal layer 80 is injected between the TFT substrate 60 and the color filter substrate 70.

상기 TFT 기판(60)은 제1 기판(10), 상기 제1 기판(10) 상에 형성된 TFT(20), 상기 TFT(20)를 포함하는 상기 제1 기판(10) 상에 형성된 유기 절연막(30) 및 상기 유기 절연막(30) 상에 형성된 화소전극(40)으로 이루어진다. The TFT substrate 60 may include an organic insulating layer formed on the first substrate 10, the TFT 20 formed on the first substrate 10, and the first substrate 10 including the TFT 20. 30 and the pixel electrode 40 formed on the organic insulating layer 30.

구체적으로, 상기 제1 기판(10) 상에 형성된 상기 TFT(20)는 게이트 전극(21), 소오스 전극(25) 및 드레인 전극(26)을 갖는다. 이때, 상기 게이트 전극(21)은 게이트 절연막(22)을 통하여 상기 소오스 전극(25) 및 드레인 전극(26)과 절연 상태를 유지한다. 상기 게이트 절연막(22) 상에는 상기 게이트 전극(21)에 전원이 인가됨에 따라 상기 소오스 전극(25)으로부터 상기 드레인 전극(26)으로 전 원을 인가하기 위한 액티브층(23) 및 오믹 콘택층(24)이 형성된다. 그 위로 소오스 및 드레인 전극(25, 26)이 형성된다. Specifically, the TFT 20 formed on the first substrate 10 has a gate electrode 21, a source electrode 25, and a drain electrode 26. In this case, the gate electrode 21 is insulated from the source electrode 25 and the drain electrode 26 through the gate insulating layer 22. The active layer 23 and the ohmic contact layer 24 for applying power from the source electrode 25 to the drain electrode 26 as power is applied to the gate electrode 21 on the gate insulating layer 22. ) Is formed. Source and drain electrodes 25 and 26 are formed thereon.

이때, 상기 드레인 전극(26)과 상기 소오스 전극(25)이 동일한 층에 형성되어 있기 때문에, 상기 화소전극(40)을 상기 드레인 전극(26)하고만 연결시키기 위해서는 상기 TFT(20)와 상기 화소전극(40)과의 사이에 상기 유기 절연막(30)을 개재한다. 여기서, 상기 유기 절연막(40)에는 상기 드레인 전극(26)을 노출시키기 위한 콘택홀(31)이 형성된다. 상기 유기 절연막(30) 및 상기 콘택홀(31)에 의해 노출된 상기 드레인 전극(26) 상에는 균일한 두께로 상기 화소전극(40)이 형성되어 상기 화소전극(40)과 상기 드레인 전극(26)이 연결된다. In this case, since the drain electrode 26 and the source electrode 25 are formed on the same layer, the TFT 20 and the pixel are connected to connect the pixel electrode 40 only with the drain electrode 26. The organic insulating film 30 is interposed between the electrode 40. Here, a contact hole 31 for exposing the drain electrode 26 is formed in the organic insulating layer 40. The pixel electrode 40 is formed to have a uniform thickness on the drain electrode 26 exposed by the organic insulating layer 30 and the contact hole 31, so that the pixel electrode 40 and the drain electrode 26 are formed. Is connected.

여기서, 상기 화소전극(40)은 액정표시장치가 투과형인 경우와 반사형인 경우에 따라 투과전극일 수도 있고, 반사전극일 수도 있다. 즉, 상기 화소전극(40)이 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 물질 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO) 물질로 이루어질 경우는 투과전극이고, 알루미늄(Al) 또는 알루미늄 합금(Al alloy)과 같이 반사율이 좋은 물질로 이루어질 경우는 반사전극이다. The pixel electrode 40 may be a transmissive electrode or a reflective electrode depending on the case where the liquid crystal display device is a transmissive type or a reflective type. That is, when the pixel electrode 40 is made of an indium tin oxide (ITO) material or an indium zinc oxide (IZO) material, the pixel electrode 40 is a transmissive electrode and is made of aluminum (Al) or aluminum. When the alloy is made of a material having good reflectance such as Al alloy, it is a reflective electrode.

도 1에 도시된 바와 같이, 상기 유기 절연막(30)의 표면에는 다수의 요철이 형성됨으로써, 상기 화소전극(40)이 반사전극으로 형성될 경우 반사면적을 증가시켜 반사 효율을 향상시키고, 또한 반사각을 조절하여 넓은 시야각을 확보할 수 있다. As shown in FIG. 1, a plurality of irregularities are formed on the surface of the organic insulating layer 30, and when the pixel electrode 40 is formed as a reflective electrode, the reflection area is increased to improve the reflection efficiency, and also the reflection angle. You can secure a wide viewing angle by adjusting.

상기 TFT(20) 및 화소전극(40)이 형성된 제1 기판(10) 상에는 배향막(50)이 전체적으로 형성된다. The alignment layer 50 is entirely formed on the first substrate 10 on which the TFT 20 and the pixel electrode 40 are formed.

한편, 상기 컬러필터기판(70)은 제2 기판(71) 상에 RGB 색화소(72), 공통전극(73) 및 배향막(74)이 형성된 기판으로, 상기 공통전극(73)이 상기 화소전극(40)과 마주보도록 상기 TFT 기판(60)과 대향하여 구비된다. 이와 같이, 상기 컬러필터기판(70)과 상기 TFT 기판(60)이 대향하여 결합되면, 상기 컬러필터기판(70)과 상기 TFT 기판(60)과의 사이에는 액정(80)이 주입된다. Meanwhile, the color filter substrate 70 is a substrate on which the RGB color pixel 72, the common electrode 73, and the alignment layer 74 are formed on the second substrate 71, and the common electrode 73 is the pixel electrode. It is provided to face the TFT substrate 60 so as to face 40. As such, when the color filter substrate 70 and the TFT substrate 60 are opposed to each other, the liquid crystal 80 is injected between the color filter substrate 70 and the TFT substrate 60.

그러나, 상기 투과형 액정표시장치는 휘도가 높고 화질이 뛰어난 장점이 있는 반면, 자체적으로 광을 발생하기 때문에 전력의 소모가 크다는 단점이 있다. 한편, 반사형 액정표시장치는 투과형 액정표시장치에 비하여 전력의 소모가 작다는 장점이 있지만, 반면에 휘도가 낮고 화질이 좋지 못한 단점이 있다.However, the transmissive liquid crystal display device has advantages of high luminance and excellent image quality, but has a disadvantage of high power consumption because it generates light by itself. On the other hand, the reflection type liquid crystal display device has the advantage that the power consumption is smaller than the transmissive liquid crystal display device, on the other hand has a disadvantage of low brightness and poor image quality.

따라서, 최근에는 전력의 소모를 줄이면서 고화질의 영상을 구현하기 위해 반사형 액정표시장치와 투과형 액정표시장치의 장점을 모두 살려서 주변 광도에 적절한 시인성을 확보할 수 있는 반사-투과형 액정표시장치가 개발되고 있다. 반사-투과형 액정표시장치는 외부 광량이 풍부한 곳에서는 외부로부터 발생된 제1 광을 이용하여 영상을 디스플레이하고, 외부 광량이 부족한 곳에서는 자체에 충전된 전기 에너지를 소모하여 생성된 제2 광을 이용하여 영상을 디스플레이한다.Therefore, recently, a reflection-transmissive liquid crystal display device has been developed to secure visibility appropriate to the ambient light by taking advantage of both a reflective liquid crystal display device and a transmissive liquid crystal display device to realize high quality images while reducing power consumption. It is becoming. The reflection-transmissive liquid crystal display displays an image using the first light generated from the outside when the amount of external light is abundant, and uses the second light generated by consuming the electric energy charged therein when the amount of external light is insufficient. Display the image.

도 2는 종래의 반사-투과형 액정표시장치를 나타낸 단면도이다. 도 2를 설명하는데 있어서, TFT 기판의 구조를 제외한 나머지 구조가 상기 반사형 액정표시장치와 동일하기 때문에 그에 대한 설명은 생략한다. 2 is a cross-sectional view of a conventional reflective-transmissive liquid crystal display device. In FIG. 2, the rest of the structure except for the structure of the TFT substrate is the same as that of the reflection type liquid crystal display device, and thus description thereof is omitted.

도 2를 참조하면, 반사-투과형 액정표시장치(91)의 TFT 기판(60)은 상기 제1 기판(10) 상에 TFT(20) 및 화소전극(40)이 형성된 기판이다. 상기 TFT(20)의 드레인 전극(26)에는 투과전극(41) 및 반사 전극(42)으로 이루어진 화소 전극(40)이 연결된다. Referring to FIG. 2, the TFT substrate 60 of the reflection-transmissive liquid crystal display device 91 is a substrate on which the TFT 20 and the pixel electrode 40 are formed on the first substrate 10. The drain electrode 26 of the TFT 20 is connected to a pixel electrode 40 including a transmission electrode 41 and a reflection electrode 42.

구체적으로, 상기 제1 기판(10) 상에 TFT(20)가 형성되면 그 위로 유기 절연막(30)이 형성된다. 상기 화소전극(40)은 상기 유기 절연막(30)에 형성된 콘택홀(31)을 통해 상기 TFT(20)의 드레인 전극(26)에 연결된다. 여기서, 상기 유기 절연막(30)의 표면에는 다수의 요철이 형성되어 있다. Specifically, when the TFT 20 is formed on the first substrate 10, the organic insulating layer 30 is formed thereon. The pixel electrode 40 is connected to the drain electrode 26 of the TFT 20 through a contact hole 31 formed in the organic insulating layer 30. Here, a plurality of irregularities are formed on the surface of the organic insulating layer 30.

상기 유기 절연막(30) 및 상기 콘택홀(31)에 의해 노출된 상기 드레인 전극(26) 상에는 상기 투과전극(41)이 형성되고, 상기 투과전극(41) 상에는 상기 투과전극(41)을 부분적으로 노출시키면서 상기 반사전극(42)이 형성된다. 여기서, 상기 투과전극(41)은 ITO 또는 IZO 물질로 이루어지고, 상기 반사전극(42)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진다. 상기 투과전극(41)과 반사전극(42)은 균일한 두께로 적층되기 때문에 표면에 다수의 요철이 형성되어 있다. The transmission electrode 41 is formed on the drain electrode 26 exposed by the organic insulating layer 30 and the contact hole 31, and the transmission electrode 41 is partially formed on the transmission electrode 41. The reflective electrode 42 is formed while exposing. Here, the transmission electrode 41 is made of ITO or IZO material, and the reflective electrode 42 is made of aluminum (Al) or aluminum alloy (Al alloy). Since the transmissive electrode 41 and the reflecting electrode 42 are stacked with a uniform thickness, a plurality of irregularities are formed on the surface.

상술한 반사형, 투과형 또는 반사-투과형 액정표시장치의 구조에서는 다음과 같은 문제점이 발생된다. The following problems arise in the structure of the above-described reflective, transmissive or reflective-transmissive liquid crystal display device.

종래의 반사형, 투과형 또는 반사-투과형 액정표시장치를 제조하기 위해서는 5 내지 6장의 마스크를 이용한다. 여기서, 제조 공정에서 사용되는 마스크가 증가될 때마다 상기 액정표시장치의 제조 원가가 상승되고, 불량율이 증가되어 상기 액정표시장치의 생산성을 급격하게 저하된다. In order to manufacture a conventional reflective, transmissive, or reflective-transmissive liquid crystal display, five to six masks are used. Here, each time the mask used in the manufacturing process is increased, the manufacturing cost of the liquid crystal display is increased, and the defective rate is increased, thereby rapidly lowering the productivity of the liquid crystal display.                         

또한, 상기 TFT 기판(60)의 TFT(20) 및 화소전극(40) 상에 두께가 상대적으로 두꺼운 유기 절연막(30)이 형성되기 때문에, 상기 유기 절연막(30)의 단차진 부분(예를 들어, 콘택홀 부분)에서 접촉저항이 증가되고, 배향이 잘 되지 않는 문제가 발생된다. In addition, since a relatively thick organic insulating film 30 is formed on the TFT 20 and the pixel electrode 40 of the TFT substrate 60, a stepped portion of the organic insulating film 30 (for example, , The contact resistance is increased in the contact hole portion, and a problem arises that the orientation is not good.

상기 유기 절연막은 패드부에도 형성되는데, 상기 패드부에 형성된 상기 유기 절연막(30)에는 게이트 패드 및 데이터 패드를 노출시키기 위한 콘택홀이 형성된다. 이때, 상기 콘택홀은 식각 공정에 의해서 형성되는데, 이 공정에서 상기 콘택홀 부분에서 언터컷 영역이 발생되고, 상기 언터컷 영역으로 인해 상기 게이트 패드와 상기 반사 전극과의 단선이 발생되어 표시 특성이 저하되는 문제가 발생된다. The organic insulating layer is also formed in the pad portion, and contact holes for exposing the gate pad and the data pad are formed in the organic insulating layer 30 formed in the pad portion. In this case, the contact hole is formed by an etching process. In this process, an undercut region is generated in the contact hole, and the disconnection between the gate pad and the reflective electrode is generated due to the undercut region. The problem of deterioration arises.

따라서, 본 발명의 목적은 제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치를 제시하는 것이다. Accordingly, an object of the present invention is to provide a liquid crystal display device which can reduce the number of manufacturing steps and improve display characteristics.

본 발명의 다른 목적은 제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치를 제조하는 방법을 제시하는 것이다. Another object of the present invention is to provide a method of manufacturing a liquid crystal display device capable of reducing the number of manufacturing processes and improving display characteristics.

상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, a) 제1 기판, b) 상기 제1 기판 상에 형성되고 요철구조를 갖는 제1 절연막, c) 상기 제1 절연막 상에 균일한 두께로 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 화소전극을 포함하는 게이트 배선, d) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀이 형성된 제2 절연막, e) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, f) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성되고, 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판 및 상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함한다.A liquid crystal display device according to the present invention for achieving the above object, a) a first substrate, b) a first insulating film formed on the first substrate and having an uneven structure, c) uniform on the first insulating film A gate wiring formed to a thickness and branched from the gate electrode and extending in a row direction, the gate wiring including a gate pad and a pixel electrode extending from an end of the gate line, d) the gate wiring including the gate wiring; A second insulating film formed on the first insulating film and having a first contact hole for exposing the pixel electrode and a second contact hole for exposing the gate pad, e) the second electrode including a region in which the gate electrode is formed; A channel layer formed on the insulating film, f) a data line formed on the second insulating film including the channel layer and extending in a column direction, to the data line A thin film transistor substrate comprising a source electrode branched from the source electrode, a drain electrode connected to the pixel electrode through the first contact hole, and a data pad extending from an end of the data line; And a color filter substrate having a common electrode facing the pixel electrode on a second substrate, and a liquid crystal layer interposed between the thin film transistor substrate and the color filter substrate.

상술한 본 발명의 목적은, a) 제1 기판, b) 상기 제1 기판 상에 형성되고, 요철구조를 갖는 제1 절연막, c) 상기 제1 절연막 상에 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선, c) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고, 상기 게이트 패드를 노출시키는 콘택홀이 형성된 제2 절연막, d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, e) 상기 채널층을 포함하는 상기 제2 절연막 상에 균일한 두께로 형성되고, 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결된 화소전극을 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판 및 상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함하는 액정표시장치에 의해 달성된다.The object of the present invention described above is a) a first substrate, b) a first insulating film formed on the first substrate, a concave-convex structure, c) a first insulating film formed on the first insulating film, and a gate electrode and the gate electrode. A gate line branched from the gate line and extending in a row direction, a gate line including a gate pad extending from an end of the gate line, and c) formed on the first insulating film including the gate line and exposing the gate pad. A second insulating film having a contact hole formed thereon, d) a channel layer formed on the second insulating film including a region where the gate electrode is formed, and e) being formed to have a uniform thickness on the second insulating film including the channel layer, A data line extending in a column direction, a source electrode branched from the data line, a drain electrode, a data pad extending from an end of the data line, and the drain A thin film transistor substrate comprising a data line including a pixel electrode connected to an electrode, a color filter substrate provided to face the thin film transistor substrate, a common electrode facing the pixel electrode on a second substrate, and the thin film transistor substrate; It is achieved by a liquid crystal display device comprising a liquid crystal layer interposed between the color filter substrate.

상술한 다른 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조 방법은, a) 제1 기판 상에 요철구조를 갖는 제1 절연막을 형성하는 단계, b) 상기 제1 절연막 상에 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 요철구조를 갖는 화소전극을 포함하는 게이트 배선을 균일한 두께로 형성하는 단계, c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀을 포함하는 제2 절연막을 형성하는 단계, d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계, e) 채널층을 포함하는 상기 제2 절연막 상에 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극 및 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계, g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계 및 h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: a) forming a first insulating film having an uneven structure on a first substrate, b) a gate electrode on the first insulating film, Forming a gate wiring having a uniform thickness, the gate wiring including a gate line branched from the gate electrode and extending in a row direction, a gate pad extending from an end of the gate line, and a pixel electrode having an uneven structure; c) the gate wiring Forming a second insulating layer on the first substrate including a first contact hole for exposing the pixel electrode and a second contact hole for exposing the gate pad, d) the gate electrode is formed Forming a channel layer on said second insulating film comprising a region, e) extending in a column direction on said second insulating film comprising a channel layer; Forming a data line including a source line, a source electrode branched from the data line, a drain electrode connected to the pixel electrode through the first contact hole, and a data pad extending from an end of the data line, f) the Forming a common electrode facing the pixel electrode on a second substrate provided opposite to the first substrate, g) aligning the first substrate and the second substrate with each other, and h) the first substrate; Injecting liquid crystal between the second substrate and the second substrate.

상술한 본 발명의 다른 목적은, a) 제1 기판 상에 요철구조를 갖는 제1 절연막을 형성하는 단계, b) 상기 제1 절연막 상에 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 게이트 패드를 노출시키기 위한 콘택홀을 포함하는 제2 절연막을 형성하는 단계, d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계, e) 상기 채널층을 포함하는 상기 제2 절연막 상에 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결되고, 요철구조를 갖는 화소전극을 포함하는 데이터 배선을 균일한 두께로 형성하는 단계, f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계, g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계 및 h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함하는 액정표시장치의 제조 방법에 의해 달성된다. Another object of the present invention as described above, a) forming a first insulating film having a concave-convex structure on the first substrate, b) a gate electrode, branched from the gate electrode and extending in the row direction on the first insulating film Forming a gate line including a gate line and a gate pad extending from an end of the gate line, c) a contact hole including a contact hole for exposing the gate pad on the first substrate including the gate line; 2) forming an insulating film, d) forming a channel layer on the second insulating film including a region where the gate electrode is formed, e) extending in a column direction on the second insulating film including the channel layer A data line, a source electrode branched from the data line, a drain electrode, a data pad extended from an end of the data line, and the drain front Forming a data line having a uniform thickness, the data line including a pixel electrode having an uneven structure, and f) forming a common electrode facing the pixel electrode on a second substrate provided to face the first substrate. And g) aligning the first substrate and the second substrate with each other, and h) injecting a liquid crystal between the first substrate and the second substrate. Is achieved.

상술한 액정표시장치 및 이의 제조 방법에 따르면, 상기 박막 트랜지스터 기판은 상기 제1 기판 상에 요철구조를 갖는 유기 절연막이 형성된 후, 상기 유기 절연막 상에 화소전극 및 TFT가 동일한 공정에서 형성됨으로써 완성된다. 즉, 상기 화소전극은 상기 TFT의 게이트 전극과 동일한 공정에서 형성되거나, 또는 상기 TFT 의 소오스 및 드레인 전극과 동일한 공정에서 형성된다. According to the above-described liquid crystal display and its manufacturing method, the thin film transistor substrate is completed by forming an organic insulating film having an uneven structure on the first substrate and then forming a pixel electrode and a TFT on the organic insulating film in the same process. . That is, the pixel electrode is formed in the same process as the gate electrode of the TFT or in the same process as the source and drain electrodes of the TFT.

따라서, 상기 화소전극을 형성하기 위해 사용되는 마스크를 사용하지 않음으로써 제조 공정 수를 절감시킬 수 있고, 상기 화소전극이 다수의 요철을 갖는 유기 절연막 상에 형성됨으로써, 표시 특성을 향상시킬 수 있다. Therefore, the number of manufacturing processes can be reduced by not using a mask used to form the pixel electrode, and the display electrode can be improved by forming the pixel electrode on an organic insulating film having a plurality of irregularities.

이하, 첨부한 도면을 참조하여, 본 발명에 따른 액정표시장치 및 이의 제조 방법을 바람직한 실시예를 통해 보다 상세하게 설명하고자 한다.Hereinafter, a liquid crystal display and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 일 실시예에 따른 반사형 액정표시장치를 구체적으로 나타낸 단면도이다. 3 is a cross-sectional view illustrating in detail a reflective liquid crystal display device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 반사형 액정표시장치(200)는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판(150), 상기 TFT 기판(150)과 대향하여 구비되는 컬러필터기판(160) 및 상기 TFT 기판(150)과 상기 컬러필터기판(160)과의 사이에 주입된 액정층(170)으로 이루어진다.Referring to FIG. 3, the reflective liquid crystal display 200 includes a thin film transistor (hereinafter, referred to as TFT) substrate 150, a color filter substrate 160 provided to face the TFT substrate 150, and the TFT. The liquid crystal layer 170 is injected between the TFT substrate 150 and the color filter substrate 160.

상기 TFT 기판(150)은 상기 컬러필터기판(160)과 대향하여 결합하고 영상을 표시하는 표시영역(D), 상기 표시영역(D)의 주변에 형성된 게이트 패드영역(GP)과 데이터 패드영역(DP)으로 구분되어 있다. 구체적으로, 상기 TFT 기판(150)의 표시영역(D)은 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120), 상기 유기 절연막(120) 상에 형성된 TFT(120) 및 상기 TFT(130)와 동일한 층에 형성되고 상기 TFT(130)의 드레인 전극(135b)과 결합된 반사전극(131b)으로 이루어진다. The TFT substrate 150 is coupled to the color filter substrate 160 to be coupled to each other and to display an image, a gate pad region GP and a data pad region formed around the display region D. DP). Specifically, the display area D of the TFT substrate 150 is formed on the first substrate 110, the organic insulating film 120 having the uneven structure, and the TFT 120 formed on the organic insulating film 120. And a reflective electrode 131b formed on the same layer as the TFT 130 and coupled to the drain electrode 135b of the TFT 130.

상기 TFT(130)는 게이트 전극(131a), 소오스 전극(135a) 및 드레인 전극(135b)을 갖는다. 상기 유기 절연막(120) 상에 상기 게이트 전극(131a)과 상기 반사전극(131b)이 동일 공정에 의해 형성된다. 이후, 상기 게이트 전극(131a) 및 반사전극(131b)을 포함하는 상기 유기 절연막(120) 상에 게이트 절연막(132)이 형성된다. 상기 게이트 절연막(132)에는 상기 반사전극(131b)을 노출시키기 위한 제1 콘택홀(132a)이 형성되어있다. 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)에 전원이 인가됨에 따라 상기 소오스 전극(135a)으로부터 상기 드레인 전극(135b)으로 전원을 인가하기 위한 채널층(133) 및 오믹 콘택층(134)이 형성된다. 그 위로 소오스 및 드레인 전극(135a, 135b)이 형성된다. 여기서, 상기 드레인 전극(135b)은 상기 제1 콘택홀(132a)을 통해 상기 반사전극(131b)과 연결된다. The TFT 130 has a gate electrode 131a, a source electrode 135a, and a drain electrode 135b. The gate electrode 131a and the reflective electrode 131b are formed on the organic insulating layer 120 by the same process. Thereafter, a gate insulating layer 132 is formed on the organic insulating layer 120 including the gate electrode 131a and the reflective electrode 131b. A first contact hole 132a is formed in the gate insulating layer 132 to expose the reflective electrode 131b. As power is applied to the gate electrode 131a on the gate insulating layer 132, a channel layer 133 and an ohmic contact layer 134 for applying power from the source electrode 135a to the drain electrode 135b. Is formed. Source and drain electrodes 135a and 135b are formed thereon. The drain electrode 135b is connected to the reflective electrode 131b through the first contact hole 132a.

상기 TFT(130) 및 반사전극(131b)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다. 상기 배향막(140)은 이후에 주입될 액정층(170)의 배열각을 조절할 뿐만 아니라, 상기 TFT(130) 및 반사전극(131b)을 보호하는 역할을 함께 수행한다. An alignment layer 140 is formed on the first substrate 110 on which the TFT 130 and the reflective electrode 131b are formed. The alignment layer 140 not only adjusts the arrangement angle of the liquid crystal layer 170 to be injected later, but also serves to protect the TFT 130 and the reflective electrode 131b.

상기 게이트 패드영역(GP)은 상기 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120) 및 상기 유기 절연막(120) 상에 형성된 게이트 패드(131c)로 이루어진다. 상기 데이터 패드영역(DP)은 상기 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120), 상기 유기 절연막(120) 상에 형성된 상기 게이트 절연막(132) 및 상기 게이트 절연막(132) 상에 형성된 데이터 패드(135c)로 이루어진다. The gate pad region GP is formed on the first substrate 110, and includes an organic insulating layer 120 having an uneven structure and a gate pad 131c formed on the organic insulating layer 120. The data pad region DP is formed on the first substrate 110, the organic insulating layer 120 having an uneven structure, the gate insulating layer 132 and the gate insulating layer formed on the organic insulating layer 120. 132 is formed on the data pad 135c.

한편, 상기 컬러필터기판(160)은 제2 기판(161) 상에 RGB 색화소(162), 공통전극(163) 및 배향막(164)이 형성된 기판으로, 상기 공통전극(163)이 상기 반사전 극(164)과 마주보도록 상기 TFT 기판(150)과 대향하여 구비된다. 이와 같이, 상기 컬러필터기판(160)과 상기 TFT 기판(150)이 대향하여 결합되면, 상기 컬러필터기판(160)과 상기 TFT 기판(150)과의 사이에는 액정(170)이 주입된다. Meanwhile, the color filter substrate 160 is a substrate on which the RGB color pixel 162, the common electrode 163, and the alignment layer 164 are formed on the second substrate 161. The TFT substrate 150 is provided to face the pole 164. As such, when the color filter substrate 160 and the TFT substrate 150 are coupled to face each other, the liquid crystal 170 is injected between the color filter substrate 160 and the TFT substrate 150.

도 4 내지 도 8b는 TFT 기판을 제조하는 공정을 구체적으로 나타낸 도면들이다.4 to 8B are views specifically showing a process of manufacturing a TFT substrate.

먼저, 도 4를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어지고, 플랫한 표면 구조를 갖는 제1 기판(110) 상에 감광성 아크릴계 수지와 같은 유기 절연 물질을 도포한다. 이후, 상기 유기 절연 물질 상에 패터닝된 제1 마스크(미도시)를 형성한 후, 상기 유기 절연 물질을 노광 및 현상하면, 상기 패터닝에 상응하는 요철구조가 형성된 유기 절연막(120)이 형성된다. First, referring to FIG. 4, an organic insulating material such as a photosensitive acrylic resin is coated on a first substrate 110 made of an insulating material such as glass, quartz, or sapphire, and having a flat surface structure. Subsequently, after the patterned first mask (not shown) is formed on the organic insulating material, when the organic insulating material is exposed and developed, an organic insulating layer 120 having an uneven structure corresponding to the patterning is formed.

여기서, 상기 유기 절연막(120)은 상기 표시 영역(D), 게이트 패드 영역(GP) 및 데이터 패드 영역(DP) 전체에 형성된다.The organic insulating layer 120 is formed on the entirety of the display area D, the gate pad area GP, and the data pad area DP.

도면에 도시하지는 않았지만, 상기 제1 기판의 표면이 요철구조로 형성될 수도 있다. 즉, 상기 제1 기판의 표면이 요철구조로 형성되면, 그 위로 상기 유기 절연막이 균일한 두께로 형성되기 때문에, 상기 유기 절연막은 상기 제1 기판의 요철구조에 상응하는 표면구조를 갖는다. Although not shown in the drawings, the surface of the first substrate may be formed in an uneven structure. That is, when the surface of the first substrate is formed of the uneven structure, the organic insulating film is formed to have a uniform thickness thereon, so that the organic insulating film has a surface structure corresponding to the uneven structure of the first substrate.

도 5a 및 도 5b를 참조하면, 상기 유기 절연막(120) 상에는 반사율이 좋은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 크롬(Cr) 및 니켈(Ni) 중에서 어느 하나로 이루어진 제1 금속막(미도시)이 형성된다. 이후, 상기 제1 금속막 상에 패터닝 된 제2 마스크(미도시)를 형성한 후, 상기 제1 금속막을 노광 및 현상하여 게이트 배선을 형성한다. 여기서, 상기 게이트 배선은 게이트 라인(131d), 게이트 전극(131a) 및 게이트 패드(131c) 및 반사전극(131b)을 포함한다. 5A and 5B, on the organic insulating layer 120, aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag alloy), molybdenum (Mo), and molybdenum alloy having good reflectances may be used. A first metal film (not shown) made of any one of (Mo alloy), chromium (Cr), and nickel (Ni) is formed. Subsequently, after forming a patterned second mask (not shown) on the first metal film, the first metal film is exposed and developed to form a gate wiring. The gate line includes a gate line 131d, a gate electrode 131a, a gate pad 131c, and a reflective electrode 131b.

구체적으로, 상기 게이트 라인(131d)은 상기 표시 영역(D)에서 로우 방향으로 연장하여 형성되고, 상기 게이트 전극(131a)은 상기 게이트 라인(131d)으로부터 분기되어 형성된다. 상기 반사전극(131b)은 상기 게이트 전극(131a)과 소정의 간격으로 이격하여 형성되고, 인접한 반사전극과도 소정의 간격으로 이격하여 형성된다. 한편, 상기 게이트 패드(131c)는 상기 게이트 라인(131d)보다 넓은 폭을 갖고, 상기 게이트 라인(131d)의 단부로부터 신장되어 상기 게이트 패드영역(GP)에 형성된다. In detail, the gate line 131d extends in the row direction in the display area D, and the gate electrode 131a is formed to branch from the gate line 131d. The reflective electrode 131b is formed to be spaced apart from the gate electrode 131a at a predetermined interval, and is formed to be spaced apart from the adjacent reflective electrode at a predetermined interval. The gate pad 131c has a width wider than that of the gate line 131d and extends from an end of the gate line 131d to be formed in the gate pad region GP.

상기 게이트 배선은 상기 유기 절연막 (120)상에 균일한 두께로 형성되기 때문에 상기 반사전극(131b)의 표면에는 상기 유기 절연막(120)과 같이 다수의 요철이 형성되어 있다. 이와 같이, 상기 반사전극(131b)의 표면에 다수의 요철이 형성됨으로써, 상기 반사전극(131b)의 표면적을 증가시켜 광의 효율을 증가시키고, 상기 외부로부터 입사되는 광의 반사각을 조절하여 시야각을 확장시킨다. Since the gate wiring is formed on the organic insulating layer 120 with a uniform thickness, a plurality of irregularities are formed on the surface of the reflective electrode 131b like the organic insulating layer 120. As such, a plurality of irregularities are formed on the surface of the reflective electrode 131b, thereby increasing the surface area of the reflective electrode 131b to increase the efficiency of light, and adjusting the reflection angle of the light incident from the outside to extend the viewing angle. .

이후, 도 6을 참조하면, 상기 게이트 배선을 포함하는 상기 유기 절연막(120) 상에는 실리콘 질화물과 같은 무기물이 플라즈마 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 균일한 두께로 도포되어 게이트 절연막(132)을 형성한다. Subsequently, referring to FIG. 6, an inorganic material such as silicon nitride is coated on the organic insulating layer 120 including the gate wiring to a uniform thickness by a plasma-enhanced chemical vapor deposition (PECVD) method. The gate insulating film 132 is formed.

도 7a 및 도 7b를 참조하면, 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)과 대응하는 위치에 액트브층 및 오믹 콘택층을 형성한다. 구체적으로, 상기 게이트 절연막(132) 상에 액티브층으로서, 예컨대 비정질 실리콘막을 PECVD 방법에 의해 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n+ 도핑된 비정질 실리콘막을 PECVD 방법에 의해 증착한다. 이때, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다. 7A and 7B, an active layer and an ohmic contact layer are formed on the gate insulating layer 132 at a position corresponding to the gate electrode 131a. Specifically, an amorphous silicon film, for example, is deposited on the gate insulating layer 132 by a PECVD method, and an n + doped amorphous silicon film, for example, is deposited thereon as an ohmic contact layer. At this time, the active layer and the ohmic contact layer are deposited in-situ in the same chamber of the PECVD facility.

이어서, 제3 마스크(미도시)를 이용한 사진 식각 공정으로 상기 게이트 절연막, 액티브층 및 오믹 콘택층을 패터닝하여 게이트 전극(131a) 윗부분의 상기 게이트 절연막(132) 상에 비정질 실리콘막으로 이루어진 액티브 패턴(133) 및 n+ 도핑된 비정질 실리콘막으로 이루어진 오믹 콘택 패턴(134)을 형성한다.Subsequently, the gate insulating layer, the active layer, and the ohmic contact layer are patterned by a photolithography process using a third mask (not shown), and an active pattern made of an amorphous silicon layer on the gate insulating layer 132 over the gate electrode 131a. 133 and an ohmic contact pattern 134 formed of n + doped amorphous silicon film.

한편, 상기 식각 공정에서 게이트 절연막(132)에는 상기 반사전극(131b)을 노출시키기 위한 제1 콘택홀(132a) 및 상기 게이트 패드(131c)를 노출시키기 위한 제2 콘택홀(132b)이 형성된다. 여기서, 상기 제1 콘택홀(132a)은 상기 반사전극(131b)을 전체적으로 노출시켜, 상기 게이트 절연막(132)에 의해 상기 반사전극(131b)의 반사 효율이 저하되는 것을 방지한다. In the etching process, a first contact hole 132a for exposing the reflective electrode 131b and a second contact hole 132b for exposing the gate pad 131c are formed in the gate insulating layer 132. . Here, the first contact hole 132a exposes the reflective electrode 131b as a whole, thereby preventing the reflection efficiency of the reflective electrode 131b from being lowered by the gate insulating layer 132.

도 8a 및 도 8b를 참조하면, 상기 오믹 콘택 패턴(134) 및 상기 게이트 절연막(132) 상에는 크롬(Cr)과 같은 제2 금속막(미도시)을 균일한 증착한 후, 제4 마시크(미도시)를 이용한 사진 식각 공정으로 상기 제2 금속막을 패터닝하여 데이터 배선을 형성한다. 여기서, 상기 데이터 배선은 상기 게이트 라인(131d)에 직교하여 컬럼 방향으로 연장된 데이터 라인(135e), 상기 데이터 라인(135e)으로부터 분기된 소오스 전극(135a) 및 드레인 전극(135b), 그리고 상기 데이터 라인(135e)의 단부로부터 신장된 데이터 패드(135c)를 포함한다. 8A and 8B, a second metal film (not shown) such as chromium (Cr) is uniformly deposited on the ohmic contact pattern 134 and the gate insulating layer 132, and then a fourth marquee ( The second metal layer is patterned by a photolithography process using a not shown) to form data lines. The data line may include a data line 135e extending perpendicular to the gate line 131d in the column direction, a source electrode 135a and a drain electrode 135b branched from the data line 135e, and the data. Data pad 135c extending from the end of line 135e.

상기 드레인 전극(135b)은 상기 게이트 절연막(132)의 상기 제1 콘택홀(132a)을 통해 상기 반사전극(131b)과 연결된다. 따라서, 상기 게이트 라인(131d)을 통해 상기 게이트 전극(131a)에 인가되는 게이트 구동전압에 의해 상기 데이터 라인(135e)에 인가된 전원이 상기 소오스 전극(135a)으로부터 상기 드레인 전극(135b)을 거쳐 상기 반사전극(131b)으로 인가된다. The drain electrode 135b is connected to the reflective electrode 131b through the first contact hole 132a of the gate insulating layer 132. Accordingly, power applied to the data line 135e by the gate driving voltage applied to the gate electrode 131a through the gate line 131d passes from the source electrode 135a to the drain electrode 135b. It is applied to the reflective electrode 131b.

다시 도 3을 참조하면, 상기 TFT(130) 및 반사전극(131b)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다. 여기서, 상기 배향막(140)은 러빙 공정에 의해 얼라인 홈(미도시)을 형성하여 액정을 얼라인시킬 뿐만 아니라, 상기 TFT(130) 및 반사전극(131b)을 보호하는 보호막 역할을 함께 수행한다. Referring to FIG. 3 again, an alignment layer 140 is formed on the first substrate 110 on which the TFT 130 and the reflective electrode 131b are formed. Here, the alignment layer 140 not only aligns the liquid crystal by forming an alignment groove (not shown) by a rubbing process, but also serves as a protective film for protecting the TFT 130 and the reflective electrode 131b. .

이상, 상기 반사전극(131b)을 상기 TFT(130)의 게이트 전극(131a)과 동일한 공정에서 형성하는 것을 살펴보았다. 여기서는, 반사형 액정표시장치(200)를 일 예로써 제시하였지만, 상기 게이트 배선을 ITO 또는 IZO로 형성함으로써, 투과전극이 상기 게이트 배선과 동일한 공정에서 형성되는 투과형 액정표시장치를 구현할 수도 있다. As described above, the reflective electrode 131b is formed in the same process as the gate electrode 131a of the TFT 130. Here, although the reflective liquid crystal display 200 is shown as an example, the transparent liquid crystal display in which the transmissive electrode is formed in the same process as the gate wiring may be implemented by forming the gate wiring as ITO or IZO.

또한, 도면에 도시하지는 않았지만, 상기 반사전극(131b)의 면적을 작게 형성하여 자체적으로 생성된 광을 그대로 투과시키는 투과영역을 더 구비함으로써 반사-투과형 액정표시장치도 구현할 수 있다.In addition, although not shown in the drawings, the reflection-transmissive liquid crystal display device may also be implemented by further providing a transmissive area for forming a small area of the reflective electrode 131b to transmit the generated light as it is.

도 9는 본 발명의 다른 실시예에 따른 반사형 액정표시장치를 구체적으로 나 타낸 단면도이다. 단, 도 9를 설명하는데 있어서, 도 3에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 기재하고, 그 설명에 대해서는 생략한다. 9 is a cross-sectional view illustrating in detail a reflective liquid crystal display device according to another exemplary embodiment of the present invention. However, in describing FIG. 9, the same reference numerals are used for components that perform the same functions as the components illustrated in FIG. 3, and the description thereof will be omitted.

도 9를 참조하면, 반사형 액정표시장치(210)는 TFT 기판(180), 상기 TFT 기판(180)과 대향하여 구비되는 컬러필터기판(160) 및 상기 TFT 기판(180)과 상기 컬러필터기판(160)과의 사이에 주입된 액정층(170)으로 이루어진다.Referring to FIG. 9, the reflective liquid crystal display 210 includes a TFT substrate 180, a color filter substrate 160 provided to face the TFT substrate 180, and the TFT substrate 180 and the color filter substrate. And a liquid crystal layer 170 injected therebetween.

상기 TFT 기판(180)의 표시영역(D)은 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120), 상기 유기 절연막(120) 상에 형성된 TFT(130) 및 상기 TFT(130)와 동일한 층에 형성되고 상기 TFT(130)의 드레인 전극(136b)으로부터 연장하여 형성된 반사전극(136c)으로 이루어진다. The display area D of the TFT substrate 180 is formed on the first substrate 110, the organic insulating layer 120 having an uneven structure, the TFT 130 formed on the organic insulating layer 120, and the TFT. And a reflective electrode 136c formed on the same layer as 130 and extending from the drain electrode 136b of the TFT 130.

상기 TFT(130)는 게이트 전극(131a), 소오스 전극(136a) 및 드레인 전극(136b)을 포함한다. 구체적으로, 상기 유기 절연막(120) 상에 상기 게이트 전극(131a)이 형성되고, 이후, 상기 게이트 전극(131a)을 포함하는 상기 유기 절연막(120) 상에 게이트 절연막(132)이 형성된다. 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)에 전원이 인가됨에 따라 상기 소오스 전극(136a)으로부터 상기 드레인 전극(136b)으로 전원을 인가하기 위한 액티브층(133) 및 오믹 콘택층(134)이 형성된다. 그 위로 소오스 전극(136a), 드레인 전극(136b) 및 반사전극(136c)이 동일한 층에 형성된다. The TFT 130 includes a gate electrode 131a, a source electrode 136a, and a drain electrode 136b. In detail, the gate electrode 131a is formed on the organic insulating layer 120, and then the gate insulating layer 132 is formed on the organic insulating layer 120 including the gate electrode 131a. The active layer 133 and the ohmic contact layer 134 for applying power from the source electrode 136a to the drain electrode 136b as power is applied to the gate electrode 131a on the gate insulating layer 132. Is formed. The source electrode 136a, the drain electrode 136b, and the reflective electrode 136c are formed on the same layer.

상기 TFT(130) 및 반사전극(136c)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다. An alignment layer 140 is formed on the first substrate 110 on which the TFT 130 and the reflective electrode 136c are formed.                     

도 10 내지 도 14b는 도 9에 도시된 TFT 기판의 제조 공정을 구체적으로 나타낸 도면들이다.10 to 14B are diagrams specifically illustrating a manufacturing process of the TFT substrate illustrated in FIG. 9.

도 10을 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어지고, 플랫한 표면 구조를 갖는 제1 기판(110) 상에 감광성 아크릴계 수지와 같은 유기 절연 물질(미도시)을 도포한다. 이후, 상기 유기 절연 물질 상에 패터닝된 제1 마스크(미도시)를 형성한 후, 상기 유기 절연 물질을 노광 및 현상하면, 상기 패터닝에 상응하는 요철구조가 형성된 유기 절연막(120)이 형성된다. 여기서, 상기 유기 절연막(120)은 상기 표시 영역(D), 게이트 패드영역(GP) 및 데이터 패드영역(DP) 전체에 형성된다.Referring to FIG. 10, an organic insulating material (not shown) such as a photosensitive acrylic resin is coated on a first substrate 110 made of an insulating material such as glass, quartz or sapphire, and having a flat surface structure. Subsequently, after the patterned first mask (not shown) is formed on the organic insulating material, when the organic insulating material is exposed and developed, an organic insulating layer 120 having an uneven structure corresponding to the patterning is formed. The organic insulating layer 120 is formed on the entire display area D, the gate pad area GP, and the data pad area DP.

도면에 도시하지는 않았지만, 상기 제1 기판의 표면이 요철구조로 형성될 수도 있다. 즉, 상기 제1 기판의 표면이 요철구조로 형성되면, 그 위로 상기 유기 절연막이 균일한 두께로 형성되기 때문에, 상기 유기 절연막은 상기 제1 기판의 요철구조에 상응하는 표면구조를 갖는다. Although not shown in the drawings, the surface of the first substrate may be formed in an uneven structure. That is, when the surface of the first substrate is formed of the uneven structure, the organic insulating film is formed to have a uniform thickness thereon, so that the organic insulating film has a surface structure corresponding to the uneven structure of the first substrate.

도 11a 및 도 11b를 참조하면, 상기 유기 절연막(120) 상에는 몰리브덴(Mo), 크롬(Cr) 및 니켈(Ni) 중에서 어느 하나로 이루어진 제1 금속막(미도시)이 형성된다. 이후, 상기 제1 금속막 상에 패터닝된 제2 마스크(미도시)를 형성한 후, 상기 제1 금속막을 노광 및 현상하여 게이트 배선을 형성한다. 여기서, 상기 게이트 배선은 게이트 라인(131d), 게이트 전극(131a) 및 게이트 패드(131c)를 포함한다.11A and 11B, a first metal film (not shown) made of any one of molybdenum (Mo), chromium (Cr), and nickel (Ni) is formed on the organic insulating layer 120. Subsequently, after forming a patterned second mask (not shown) on the first metal film, the first metal film is exposed and developed to form a gate wiring. Here, the gate wiring includes a gate line 131d, a gate electrode 131a, and a gate pad 131c.

구체적으로, 상기 게이트 라인(131d)은 상기 표시영역(D)에서 로우 방향으로 연장하여 형성되고, 상기 게이트 전극(131a)은 상기 게이트 라인(131d)으로부터 분 기되어 형성된다. 한편, 상기 게이트 패드(131c)는 상기 게이트 라인(131d)보다 넓은 폭을 갖고, 상기 게이트 라인(131d)의 단부로부터 신장되어 상기 게이트 패드영역(GP)에 형성된다. In detail, the gate line 131d extends in the row direction in the display area D, and the gate electrode 131a is branched from the gate line 131d. The gate pad 131c has a width wider than that of the gate line 131d and extends from an end of the gate line 131d to be formed in the gate pad region GP.

도 12를 참조하면, 상기 게이트 배선을 포함하는 상기 유기 절연막(120) 상에는 실리콘 질화물과 같은 무기물을 플라즈마 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 균일한 두께로 도포하여 게이트 절연막을 형성한다. Referring to FIG. 12, an inorganic material such as silicon nitride is coated on the organic insulating layer 120 including the gate wiring to a uniform thickness by a plasma-enhanced chemical vapor deposition (PECVD) method. To form.

도 13a 및 도 13b를 참조하면, 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)과 대응하는 위치에 액트브층 및 오믹 콘택층을 형성한다. 구체적으로, 상기 게이트 절연막(132) 상에 액티브층으로서, 예컨대 비정질 실리콘막을 PECVD 방법에 의해 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n+ 도핑된 비정질 실리콘막을 PECVD 방법에 의해 증착한다. 이때, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다. 13A and 13B, an active layer and an ohmic contact layer are formed on the gate insulating layer 132 at a position corresponding to the gate electrode 131a. Specifically, an amorphous silicon film, for example, is deposited on the gate insulating layer 132 by a PECVD method, and an n + doped amorphous silicon film, for example, is deposited thereon as an ohmic contact layer. At this time, the active layer and the ohmic contact layer are deposited in-situ in the same chamber of the PECVD facility.

이어서, 제3 마스크(미도시)를 이용한 사진 식각 공정으로 상기 게이트 절연막, 액티브층 및 오믹 콘택층을 패터닝하여 게이트 전극(131a) 윗부분의 게이트 절연막(132) 상에 비정질 실리콘막으로 이루어진 액티브 패턴(133) 및 n+ 도핑된 비정질 실리콘막으로 이루어진 오믹 콘택 패턴(134)을 형성한다.Subsequently, the gate insulating layer, the active layer, and the ohmic contact layer are patterned by a photolithography process using a third mask (not shown) to form an active pattern including an amorphous silicon layer on the gate insulating layer 132 on the gate electrode 131a. 133 and an ohmic contact pattern 134 formed of n + doped amorphous silicon film.

한편, 상기 식각 공정을 통해 상기 게이트 절연막(132)에는 상기 게이트 패드(131c)를 노출시키기 위한 콘택홀(132b)이 형성된다. Meanwhile, a contact hole 132b for exposing the gate pad 131c is formed in the gate insulating layer 132 through the etching process.                     

도 14a 및 도 14b를 참조하면, 상기 오믹 콘택 패턴(134) 및 상기 게이트 절연막(132) 상에는 반사율이 좋은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy), 몰리브덴(Mo), 몰리브덴 합금(MOalloy), 크롬(Cr) 및 니켈(Ni) 중에서 어느 하나로 이루어진 제2 금속막(미도시)이 형성된다. 이후, 상기 제2 금속막 상에 패터닝된 제5 마스크(미도시)를 형성한 후, 상기 제2 금속막을 노광 및 현상하여 데이터 배선을 형성한다. 여기서, 상기 데이터 배선은 데이터 라인(136e), 소오스 전극(136a), 드레인 전극(136b), 데이터 패드(136d) 및 반사전극(136c)을 포함한다. 14A and 14B, on the ohmic contact pattern 134 and the gate insulating layer 132, aluminum (Al), aluminum alloy (Ag), silver (Ag), and silver alloy (Ag) having good reflectances may be used. , A second metal film (not shown) made of any one of molybdenum (Mo), molybdenum alloy (MOalloy), chromium (Cr), and nickel (Ni) is formed. Thereafter, after forming a patterned fifth mask (not shown) on the second metal film, the second metal film is exposed and developed to form data lines. The data line may include a data line 136e, a source electrode 136a, a drain electrode 136b, a data pad 136d, and a reflective electrode 136c.

구체적으로, 상기 데이터 라인(136e)은 상기 표시영역(D)에서 컬럼 방향으로 연장하여 형성되고, 상기 소오스 및 드레인 전극(136a, 136b)은 상기 데이터 라인(136e)으로부터 분기되어 형성된다. 상기 반사전극(136c)은 상기 드레인 전극(136b)으로부터 연장하여 형성되고, 인접한 반사전극과 소정의 간격으로 이격하여 형성된다. 한편, 상기 데이터 패드(136d)는 상기 데이터 라인(136e)보다 넓은 폭을 갖고, 상기 데이터 라인(136e)의 단부로부터 신장되어 상기 데이터 패드영역(DP)에 형성된다.In detail, the data line 136e extends in the column direction in the display area D, and the source and drain electrodes 136a and 136b are formed to branch from the data line 136e. The reflective electrode 136c extends from the drain electrode 136b and is spaced apart from the adjacent reflective electrode at a predetermined interval. The data pad 136d has a width wider than that of the data line 136e and extends from an end of the data line 136e to form the data pad region DP.

다시 도 10을 참조하면, 상기 TFT(130) 및 반사전극(136c)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다. 여기서, 상기 배향막(140)은 러빙 공정에 의해 얼라인 홈을 형성하여 액정을 얼라인시킬 뿐만 아니라, 상기 TFT(130) 및 반사전극(136c)을 보호하는 보호막 역할을 함께 수행한다. Referring back to FIG. 10, an alignment layer 140 is formed on the first substrate 110 on which the TFT 130 and the reflective electrode 136c are formed. Here, the alignment layer 140 not only aligns the liquid crystal by forming an alignment groove by a rubbing process, but also serves as a protective layer for protecting the TFT 130 and the reflective electrode 136c.

이상, 상기 반사전극(136c)을 상기 TFT(130)의 소오스 및 드레인 전극(136a, 136b)과 동일한 공정에서 형성하는 것을 살펴보았다. 여기서는, 반사형 액정표시장치(210)를 일 예로써 제시하였지만, 상기 데이터 배선을 ITO 또는 IZO로 형성함으로써, 투과전극이 상기 데이터 배선과 동일한 공정에서 형성되는 투과형 액정표시장치를 구현할 수도 있다. As described above, the reflective electrode 136c is formed in the same process as the source and drain electrodes 136a and 136b of the TFT 130. Here, although the reflective liquid crystal display device 210 is shown as an example, the transparent liquid crystal display device in which the transmissive electrode is formed in the same process as the data wire may be implemented by forming the data line as ITO or IZO.

또한, 도면에 도시하지는 않았지만, 상기 반사전극(136c)의 면적을 작게 형성하여 자체적으로 생성된 광을 그대로 투과시키는 투과영역을 더 구비함으로써 반사-투과형 액정표시장치도 구현할 수 있다.In addition, although not shown in the drawings, the reflection-transmissive liquid crystal display device may also be implemented by further providing a transmissive area for forming a small area of the reflective electrode 136c to transmit the generated light as it is.

본 발명의 실시예로 상기 액티브층, 오믹 콘택층을 제3 마스크를 이용하여 패터닝하여 액티브 패턴(133) 및 오믹 콘택 패턴(134)을 형성한 후, 그 위에 제2 금속막을 적층하고, 제4 마스크를 이용하여 소오스 및 드레인 전극(136a, 136b)을 형성하는 '4매 마스크' 공정을 제시하였다. According to an embodiment of the present invention, the active layer and the ohmic contact layer are patterned using a third mask to form an active pattern 133 and an ohmic contact pattern 134, and then a second metal layer is laminated thereon, and the fourth A 'four mask' process is described in which source and drain electrodes 136a and 136b are formed using a mask.

그러나, 상기 액티브층, 오믹 콘택층을 형성한 후, 그 위에 상기 제2 금속막을 형성하여, 하나의 마스크로 상기 세 개의 층을 함께 패터닝하는 '3매 마스크' 공정도 본 발명에서 충분히 적용될 수 있다. However, the 'three-mask mask' process of forming the active layer and the ohmic contact layer and then forming the second metal layer thereon and patterning the three layers together with one mask may be sufficiently applied in the present invention. .

상술한 액정표시장치 및 이의 제조 방법에 따르면, 상기 박막 트랜지스터 기판은 상기 제1 기판 상에 요철구조를 갖는 유기 절연막이 형성된 후, 상기 유기 절연막 상에 화소전극 및 TFT가 동일한 공정에서 형성됨으로써 완성된다. 즉, 상기 화소전극은 상기 TFT의 게이트 전극과 동일한 공정에서 형성되거나, 또는 상기 TFT의 소오스 및 드레인 전극과 동일한 공정에서 형성된다. According to the above-described liquid crystal display and its manufacturing method, the thin film transistor substrate is completed by forming an organic insulating film having an uneven structure on the first substrate and then forming a pixel electrode and a TFT on the organic insulating film in the same process. . That is, the pixel electrode is formed in the same process as the gate electrode of the TFT or in the same process as the source and drain electrodes of the TFT.                     

따라서, 상기 화소전극이 요철 구조를 갖는 유기 절연막 상에 형성되기 때문에 상기 화소전극이 반사전극일 경우 상기 반사전극의 반사 효율을 향상시킬 수 있다. 또한, 유기 절연막을 TFT 기판의 최하층에 형성함으로써, 상기 유기 절연막에 콘택홀을 형성하는 식각 공정에서 게이트 패드부에 언터컷 영역이 발생되는 것을 방지함으로써, 게이트 패드가 화소전극과 단선되는 현상을 방지할 수 있다. 이로써, 액정표시장치의 표시 특성을 향상시킬 수 있다. Therefore, since the pixel electrode is formed on the organic insulating layer having an uneven structure, the reflection efficiency of the reflective electrode can be improved when the pixel electrode is a reflective electrode. In addition, by forming the organic insulating layer on the lowermost layer of the TFT substrate, an undercut region is prevented from occurring in the gate pad portion in the etching process of forming the contact hole in the organic insulating layer, thereby preventing the gate pad from disconnecting from the pixel electrode. can do. Thereby, the display characteristic of a liquid crystal display device can be improved.

또한, 상기 화소전극을 상기 TFT와 동일한 공정에서 형성함으로써, 상기 화소전극을 상기 TFT의 위에 형성할 때 필요로 했던 마스크를 생략할 수 있다. 따라서, 액정표시장치를 제조하기 위한 비용이 절감시키고, 제조 공정 수가 단축시켜, 액정표시장치의 생산성을 증가시킬 수 있다.In addition, by forming the pixel electrode in the same process as the TFT, the mask required when the pixel electrode is formed on the TFT can be omitted. Therefore, the cost for manufacturing the liquid crystal display device can be reduced, the number of manufacturing steps can be shortened, and the productivity of the liquid crystal display device can be increased.

실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the examples, those skilled in the art can understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention described in the claims below. There will be.

Claims (20)

a) 제1 기판, b) 상기 제1 기판 상에 형성되고, 표면에 다수의 요철들이 형성된 제1 절연막, c) 상기 요철들이 형성된 제1 절연막 상에 제1 금속막으로 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 화소전극을 포함하는 게이트 배선, d) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀이 형성된 제2 절연막, e) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, f) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성된 제2 금속막으로 형성되고, 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극 및 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판; a) a first substrate, b) a first insulating film formed on the first substrate and having a plurality of irregularities formed on a surface thereof, c) a first metal film formed on the first insulating film on which the irregularities are formed, a gate electrode, A gate line branching from the gate electrode and extending in a column direction, a gate line extending from an end of the gate line and a gate electrode including a pixel electrode, d) formed on the first insulating film including the gate line and A second insulating film having a first contact hole for exposing the pixel electrode and a second contact hole for exposing the gate pad, e) a channel layer formed on the second insulating film including an area where the gate electrode is formed, f A data line formed in the second metal film formed on the second insulating film including the channel layer and extending in a row direction and branched from the data line. A thin film transistor substrate including a source electrode, a drain electrode connected to the pixel electrode through the first contact hole, and a data line including a data pad extending from an end of the data line; 상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판; 및A color filter substrate provided to face the thin film transistor substrate and having a common electrode facing the pixel electrode on a second substrate; And 상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함하는 액정표시장치.And a liquid crystal layer interposed between the thin film transistor substrate and the color filter substrate. 제1항에 있어서, 상기 게이트 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 및 니켈 중 어느 하나로 이루어진 것을 특징으 로 하는 액정표시장치. The liquid crystal display device according to claim 1, wherein the gate wiring is made of any one of aluminum, aluminum alloy, silver, silver alloy, molybdenum, molybdenum alloy, chromium and nickel. 제1항에 있어서, 상기 화소전극의 표면은 요철 구조를 갖는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the surface of the pixel electrode has an uneven structure. 제1항에 있어서, 상기 게이트 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the gate line is made of ITO or IZO, which is a transparent conductive material. 제1항에 있어서, 상기 제1 콘택홀은 상기 화소전극을 전체적으로 노출시키는 것을 특징으로 하는 액정표시장치. The liquid crystal display of claim 1, wherein the first contact hole exposes the pixel electrode as a whole. 삭제delete a) 제1 기판, b) 상기 제1 기판 상에 형성되고, 표면에 다수의 요철들이 형성된 제1 절연막, c) 상기 요철들이 형성된 제1 절연막 상에 제1 금속막으로 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선, d) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고, 상기 게이트 패드를 노출시키는 콘택홀이 형성된 제2 절연막, e) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, f) 상기 채널층을 포함하는 상기 제2 절연막 상에 제2 금속막으로 형성되고, 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결된 화소전극을 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판; a) a first substrate, b) a first insulating film formed on the first substrate and having a plurality of irregularities formed on a surface thereof, c) a first metal film formed on the first insulating film on which the irregularities are formed, a gate electrode, A gate line branched from the gate electrode and extending in a column direction, a gate line including a gate pad extending from an end of the gate line, d) formed on the first insulating film including the gate line, A second insulating film formed with a contact hole exposing a contact hole; e) a channel layer formed on the second insulating film including a region where the gate electrode is formed; and f) a second metal film formed on the second insulating film including the channel layer. A data line extending in a row direction, a source electrode branched from the data line, a drain electrode, and a data plate extending from an end of the data line; And a thin film transistor substrate made of the data line to a pixel electrode connected with the drain electrode; 상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판; 및A color filter substrate provided to face the thin film transistor substrate and having a common electrode facing the pixel electrode on a second substrate; And 상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함하는 액정표시장치.And a liquid crystal layer interposed between the thin film transistor substrate and the color filter substrate. 제7항에 있어서, 상기 데이터 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 및 니켈 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치. 8. The liquid crystal display device according to claim 7, wherein the data line is made of any one of aluminum, aluminum alloy, silver, silver alloy, molybdenum, molybdenum alloy, chromium and nickel. 제7항에 있어서, 상기 화소전극의 표면은 요철구조를 갖는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 7, wherein the surface of the pixel electrode has a concave-convex structure. 제7항에 있어서, 상기 데이터 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치. 8. The liquid crystal display device according to claim 7, wherein the data line is made of ITO or IZO which is a transparent conductive material. 삭제delete a) 제1 기판 상에 다수의 요철을 갖는 제1 절연막을 형성하는 단계;a) forming a first insulating film having a plurality of irregularities on the first substrate; b) 상기 요철을 갖는 제1 절연막 상에 형성된 제1 금속막을 패터닝하여 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 요철 구조를 갖는 화소전극을 포함하는 게이트 배선을 균일한 두께로 형성하는 단계;b) patterning a first metal film formed on the first insulating film having irregularities to form a gate electrode, a gate line branched from the gate electrode and extending in a column direction, a gate pad extending from an end of the gate line, and an uneven structure Forming a gate wiring including a pixel electrode with a uniform thickness; c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀을 포함하는 제2 절연막을 형성하는 단계;c) forming a second insulating layer on the first substrate including the gate wiring, the second insulating layer including a first contact hole for exposing the pixel electrode and a second contact hole for exposing the gate pad; d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계;d) forming a channel layer on the second insulating film including a region where the gate electrode is formed; e) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성된 제2 금속막을 패터닝하여 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극 및 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;e) patterning a second metal film formed on the second insulating film including the channel layer to extend in a row direction, a source electrode branched from the data line, and connected to the pixel electrode through the first contact hole Forming a data line comprising a drain electrode and a data pad extending from an end of the data line; f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계;f) forming a common electrode facing the pixel electrode on a second substrate provided to face the first substrate; g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계; 및g) aligning the first substrate and the second substrate with each other; And h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.h) injecting a liquid crystal between the first substrate and the second substrate. 제12항에 있어서, 상기 게이트 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 또는 니켈로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법. The method of claim 12, wherein the gate wiring is made of aluminum, an aluminum alloy, silver, a silver alloy, molybdenum, molybdenum alloy, chromium, or nickel. 제12항에 있어서, 상기 게이트 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.The method of claim 12, wherein the gate line is made of ITO or IZO, which is a transparent conductive material. 제12항에 있어서, 상기 제1 콘택홀은 상기 화소전극을 전체적으로 노출시키는 것을 특징으로 하는 액정표시장치의 제조 방법. The method of claim 12, wherein the first contact hole exposes the pixel electrode as a whole. 삭제delete a) 제1 기판 상에 다수의 요철을 갖는 제1 절연막을 형성하는 단계;a) forming a first insulating film having a plurality of irregularities on the first substrate; b) 상기 요철을 갖는 제1 절연막 상에 형성된 제1 금속막을 패터닝하여 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;b) a gate wiring including a gate electrode, a gate line branching from the gate electrode and extending in a column direction by patterning a first metal film formed on the first insulating film having irregularities, and a gate pad extending from an end of the gate line. Forming a; c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 게이트 패드를 노출시키기 위한 콘택홀을 포함하는 제2 절연막을 형성하는 단계;c) forming a second insulating film including a contact hole for exposing the gate pad on the first substrate including the gate wiring; d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계;d) forming a channel layer on the second insulating film including a region where the gate electrode is formed; e) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성된 제2 금속막을 패터닝하여 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결되고, 요철구조를 갖는 화소전극을 포함하는 데이터 배선을 균일한 두께로 형성하는 단계;e) data lines extending in a row direction by patterning a second metal film formed on the second insulating film including the channel layer, a source electrode branched from the data line, a drain electrode, and data extended from an end of the data line; Forming a data line connected to the pad and the drain electrode and including a pixel electrode having an uneven structure to have a uniform thickness; f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계;f) forming a common electrode facing the pixel electrode on a second substrate provided to face the first substrate; g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계; 및g) aligning the first substrate and the second substrate with each other; And h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법. h) injecting a liquid crystal between the first substrate and the second substrate. 제17항에 있어서, 상기 데이터 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 또는 니켈로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.18. The method of claim 17, wherein the data line is made of aluminum, an aluminum alloy, silver, a silver alloy, molybdenum, molybdenum alloy, chromium, or nickel. 제17항에 있어서, 상기 데이터 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법. 18. The method of claim 17, wherein the data line is made of ITO or IZO, which is a transparent conductive material. 삭제delete
KR1020020018969A 2002-04-08 2002-04-08 LCD and its manufacturing method Expired - Fee Related KR100840253B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020018969A KR100840253B1 (en) 2002-04-08 2002-04-08 LCD and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020018969A KR100840253B1 (en) 2002-04-08 2002-04-08 LCD and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20030080379A KR20030080379A (en) 2003-10-17
KR100840253B1 true KR100840253B1 (en) 2008-06-20

Family

ID=32378125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018969A Expired - Fee Related KR100840253B1 (en) 2002-04-08 2002-04-08 LCD and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100840253B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
KR101104932B1 (en) * 2009-10-27 2012-01-12 주식회사 코아비스 In-tank filter for fuel pump module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122753A (en) * 1994-10-25 1996-05-17 Casio Comput Co Ltd Active matrix liquid crystal display device
JPH08160462A (en) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd Liquid crystal display device
JPH10311982A (en) * 1997-03-12 1998-11-24 Sharp Corp Reflection type liquid crystal display device and its manufacture
KR19990006951A (en) * 1997-06-12 1999-01-25 세끼자와다다시 Liquid crystal display
KR20010085344A (en) * 2000-02-25 2001-09-07 마찌다 가쯔히꼬 Active matrix substrate, method of manufacturing the same, and display and image-capturing devices utilizing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122753A (en) * 1994-10-25 1996-05-17 Casio Comput Co Ltd Active matrix liquid crystal display device
JPH08160462A (en) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd Liquid crystal display device
JPH10311982A (en) * 1997-03-12 1998-11-24 Sharp Corp Reflection type liquid crystal display device and its manufacture
KR19990006951A (en) * 1997-06-12 1999-01-25 세끼자와다다시 Liquid crystal display
KR20010085344A (en) * 2000-02-25 2001-09-07 마찌다 가쯔히꼬 Active matrix substrate, method of manufacturing the same, and display and image-capturing devices utilizing the same

Also Published As

Publication number Publication date
KR20030080379A (en) 2003-10-17

Similar Documents

Publication Publication Date Title
US7477345B2 (en) Liquid crystal display and method for manufacturing the same
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR102554120B1 (en) Liquid crystal display
KR100978265B1 (en) LCD and its manufacturing method
US20120081651A1 (en) Display panel
US6947109B2 (en) Liquid crystal display device
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20070188682A1 (en) Method for manufacturing a display device
TW200411269A (en) Transflective LCD apparatus and method for forming the same
KR100840253B1 (en) LCD and its manufacturing method
CN100456098C (en) Pixel structure and manufacturing method thereof
KR101208972B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20120072817A (en) Liquid crystal display device
KR100511353B1 (en) Fabrication method of liquid crystal display device and liquid crystal display device fabticated by the same
KR20040060602A (en) Sputter for deposition of metal layer and method of fabricating liquid crystal display device using sputter
KR100793723B1 (en) Reflective-transmissive liquid crystal display device and manufacturing method thereof
KR100953436B1 (en) Thin film transistor substrate of liquid crystal display device and manufacturing method thereof
KR101166369B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100996213B1 (en) Liquid Crystal Display and Manufacturing Method Thereof
KR100852169B1 (en) Liquid crystal display device and method for manufacturing array substrate thereof
JP3920822B2 (en) Display device
KR19980067881A (en) Thin film transistor substrate and its manufacturing method
KR20060005549A (en) Liquid crystal display panel and manufacturing method thereof
KR20030034820A (en) Reflective-transmissive type liquid crystal display device and method of manufacturing the same
KR20060037699A (en) Manufacturing Method of Array Substrate

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020408

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070320

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020408

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071213

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080616

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080617

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110614

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120615

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140530

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150601

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160530

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170601

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190529

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200527

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220327