[go: up one dir, main page]

KR100823195B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100823195B1
KR100823195B1 KR1020070008864A KR20070008864A KR100823195B1 KR 100823195 B1 KR100823195 B1 KR 100823195B1 KR 1020070008864 A KR1020070008864 A KR 1020070008864A KR 20070008864 A KR20070008864 A KR 20070008864A KR 100823195 B1 KR100823195 B1 KR 100823195B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
electrode
period
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070008864A
Other languages
English (en)
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070008864A priority Critical patent/KR100823195B1/ko
Priority to US12/018,128 priority patent/US7755574B2/en
Application granted granted Critical
Publication of KR100823195B1 publication Critical patent/KR100823195B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치에서는 전극에 제1단이 연결되어 있는 제1 트랜지스터의 제2단이 제1 전압을 공급하는 전원에 연결되어 있다. 그리고 제1 구동부가 제1 트랜지스터의 구동을 제어하여 상기 전극의 전압을 변경하며, 제2 구동부가 제1 기간에서 상기 전극의 전압이 상기 제1 전압과는 다른 제2 전압으로 될 때 상기 제1 트랜지스터와 상기 전원과의 경로를 차단하여 상기 전극의 전압을 실질적으로 상기 제2 전압으로 유지하고, 제2 기간에서 상기 전극의 전압을 실질적으로 상기 제1 전압까지 변경한다. 이렇게 하면, 하나의 전원으로 전압 레벨이 다른 둘 이 상의 전압을 공급할 수 있다.
PDP, 전극, 방전, 램프, 전원, 주사, 전류, 구동, 트랜지스터

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 주사 전극 구동 회로를 개략적으로 나타낸 도면이다.
도 4는 도 3에 도시된 구동 회로의 타이밍을 나타낸 도면이다.
도 5는 본 발명의 제2 실시 예에 따른 주사 전극 구동 회로를 나타낸 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 7 내지 도 10은 각각 본 발명의 제3 내지 제6 실시 예에 따른 주사 전극 구동 회로를 나타낸 도면이다.
도 11은 본 발명의 제3 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 12 및 도 13은 각각 본 발명의 제7 및 제8 실시 예에 따른 유지 전극 구 동 회로를 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 발광 셀과 비발광 셀이 어드레스 방전에 의해 선택되고 유지 기간 동안 발광 셀에 대하여 수행되는 유지 방전에 의해 실제로 영상이 표시된다.
이와 같은 방전은 두 전극 사이의 전압 차가 일정 전압 이상 설정되어야 일어나며, 어드레스 기간 및 유지 기간에서 각 전극에 사용되는 전압의 레벨이 다르고, 이로 인해 각 전압을 공급하는 전원의 개수 또한 많아지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 전원의 개수를 줄일 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 플라즈마 표시 장치는, 전극, 상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있으며, 제1단의 전압이 상기 전극의 전압에 대응하고, 제2단의 전압이 상기 제1 전압에 대응하는 제1 트랜지스터, 상기 제1 트랜지스터의 구동을 제어하여 상기 전극의 전압을 변경하는 제1 구동부, 그리고 제1 기간에서 상기 전극의 전압이 상기 제1 전압과는 다른 제2 전압으로 되면 상기 제1 트랜지스터와 상기 전원과의 경로를 차단하여 상기 전극의 전압을 실질적으로 상기 제2 전압으로 유지하고, 제2 기간에서 상기 전극의 전압을 실질적으로 상기 제1 전압까지 변경하는 제2 구동부를 포함한다.
본 발명의 다른 특징에 따른 플라즈마 표시 장치는, 전극, 상기 전극과 전원 사이에 연결되어 있으며 제1단의 전압이 상기 전극의 전압에 대응하며 제2단의 전압이 상기 전원의 전압에 대응하는 제1 트랜지스터, 상기 제1 트랜지스터의 구동을 제어하여 상기 전극의 전압을 변경하는 제1 구동부, 상기 전극과 상기 전원 사이에 직렬로 연결되어 있는 제1 및 제2 저항, 제어단에 상기 제1 및 제2 저항의 접점의 전압에 응답하여 턴온되며, 턴온 시 상기 제1 트랜지스터를 턴오프하는 제2 트랜지스터, 그리고 소정 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴오프하기 위한 제어 신호를 공급하는 제어 신호 전압원을 포함한다.
본 발명의 또 다른 특징에 따른 플라즈마 표시 장치는, 전극, 상기 전극과 전원 사이에 연결되어 있으며 제1단의 전압이 상기 전원의 전압에 대응하고 제2단의 전압이 상기 전극의 전압에 대응하는 제1 트랜지스터, 상기 제1 트랜지스터의 구동을 제어하여 상기 전극의 전압을 변경하는 제1 구동부, 양단에 직렬로 연결되 어 있는 제1 및 제2 저항의 접점의 전압에 응답하여 턴온되며, 턴오프 시 상기 전원과 상기 전극 사이의 경로를 차단하는 제2 트랜지스터, 그리고 소정 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴온하기 위한 제어 신호를 공급하는 제어 신호 전압원을 포함한다.
본 발명의 또 다른 특징에 따르면, 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터를 턴온하여 상기 전극의 전압을 변경하는 단계, 상기 전극의 전압이 제1 전압과 다른 제2 전압이 되면 상기 전극과 상기 전원 사이의 경로를 차단하여 상기 전극의 전압을 실질적으로 상기 제2 전압으로 유지하는 단계, 그리고 상기 전극과 상기 전원 사이의 경로를 통해 상기 전극의 전압을 실질적으로 상기 제1 전압까지 변경하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업작의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V 전압으로 간주하고 근사 처리한다. 따라서 전원에 의해 노드, 전극 등에 인가되는 전압은 상기 전원의 전압에서 문턱 전압, 기생 성분 등에 의해 전압 변동이 일어난 전압을 포함한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극(X1-Xn)과 Y 전극(Y1-Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 도 2에서는 설명의 편의상 한 프레임을 이루는 복수의 서브필드 중 한 서브필드의 구동 파형만을 도시하였으며, 하나의 방전 셀을 형성하는 X 전극과 Y 전극 및 A 전극에 인가되는 구동 파형만을 도시하였다.
도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서, 어드레스 전극 구동부(300) 및 유지 전극 구동부(500)는 각각 A 전극 및 X 전극을 기준 전압(도 2에서 는 0V 전압)으로 바이어스하고, 주사 전극 구동부(400)는 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 2에서는 Y 전극의 전압을 램프 형태로 증가시키는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다.
리셋 기간의 하강 기간에서, 유지 전극 구동부(500)는 X 전극을 Ve 전압으로 바어어스하고, 주사 전극 구동부(400)는 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 도 2에서는 Y 전극의 전압을 램프 형태로 감소시키는 것으로 도시하였다. 그러면, Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면, Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는 켜질 셀을 선택하기 위해서, X 전극(X)의 전압을 Ve 전압으로 유지한 상태에서 Y 전극(Y)에 VscL 전압을 가지는 주사 펄스가 인가된다. 이때, VscL 전압이 인가된 Y 전극(Y)과 X 전극(X)에 의해 형성되는 복수의 셀 중에서 선택하고자 하는 셀을 통과하는 A 전극(A)에 Va 전압을 가지는 어드레스 펄스가 인가된다. 그러면, Va 전압이 인가된 A 전극(A)과 VscL 전압이 인가된 Y 전극(Y) 사이 및 VscL 전압이 인가된 Y 전극(Y)과 Ve 전압이 인가된 X 전극(X) 사이에서 어드레스 방전이 일어나 Y 전극(Y)에 (+) 벽 전하가 형성되고 X 및 A 전극(X, A)에 각각 (-) 벽 전하가 형성된다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, Va 전압이 인가되지 않는 A 전극에는 기준 전압이 인가된다.
리셋 기간에서 Vnf 전압이 인가되었을 때, A 전극과 Y 전극 사이의 벽 전압과 A 전극과 Y 전극 사이의 외부 전압(Vnf)의 합은 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 A 전극에 0V가 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압이 형성되므로 방전이 일어날 수 있지만, 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 A 전극에 Va 전압이 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, VscL 전압을 Vnf 전압보다 낮은 전압으로 설정하면 Y 전극과 A 전극 사이의 전압 차(VscL-Va)가 커지게 되어 어드레스 방전이 잘 일어나게 된다. 또한 전압 차(VscL-Vnf)만큼 Va 전압을 낮출 수가 있다. 따라서 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정하고, Va 전압은 기준 전압보다 높은 레벨로 설정한다.
이러한 어드레스 기간에서, 주사 전극 구동부(400) 및 어드레스 전극 구동부(300)는 첫 번째 행의 Y 전극(도 1의 Y1)에 주사 펄스를 인가하는 동시에 첫 번 째 행 중 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가한다. 그러면, 첫 번째 행의 Y 전극과 어드레스 펄스가 인가된 A 전극 사이에서 어드레스 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 이어서, 주사 전극 구동부(400) 및 어드레스 전극 구동부(300)는 두 번째 행의 Y 전극(도 1의 Y2)에 주사 펄스를 인가하면서 두 번째 행 중 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가한다. 그러면, 어드레스 펄스가 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다. 마찬가지로, 주사 전극 구동부(400) 및 어드레스 전극 구동부(300)는 나머지 행의 Y 전극에 대해서도 순차적으로 주사 펄스를 인가하면서 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가하여 벽 전하를 형성한다.
어드레스 기간에서 어드레스 방전이 일어난 셀 즉, 발광 셀에서는 X 전극에 대한 Y 전극의 벽 전압이 높은 전압으로 형성되었으므로, 유지 기간에서, 주사 전극 구동부(400)와 유지 전극 구동부(500)는 Y 전극에 Vs 전압을 가지는 유지 방전 펄스를 인가하고 X 전극에 접지 전압을 인가하여 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 유지 방전의 결과, Y 전극에는 (-) 벽 전하가 형성되고 X 전극에는 (+) 벽 전하가 형성되어, X 전극에 대한 Y 전극의 벽 전압이 높은 전압으로 형성된다.
이어서, 주사 전극 구동부(400)와 유지 전극 구동부(500)는 Y 전극에 접지 전압을 인가하고 X 전극에 Vs 전압을 가지는 유지 방전 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 그 결과, Y 전극에는 (+) 벽 전하가 형성 되고 X 전극에는 (-) 벽 전하가 형성되어, Y 전극에 Vs 전압을 가지는 유지 방전 펄스가 인가될 때 유지 방전이 일어날 수 있는 상태로 된다. 이후, Y 전극에 Vs 전압을 가지는 유지 방전 펄스를 인가하는 과정과 X 전극에 Vs 전압을 가지는 유지 방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복되어 영상이 표시된다.
그리고 도 2에서는 Vs 전압을 가지는 유지 방전 펄스를 Y 전극과 X 전극에 교대로 인가하는 것으로 도시하였지만, 이와 달리 Y 전극과 X 전극의 전압 차가 교대로 Vs 전압과 -Vs 전압을 가지는 유지 방전 펄스가 Y 전극 및/또는 X 전극에 인가될 수도 있다. 예를 들어, X 전극이 접지 전압으로 바이어스된 상태에서, Y 전극에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 인가될 수도 있다.
또한 도 2에서는 리셋 기간에서 셀의 벽 전하를 소거하여 셀을 비발광 셀로 초기화한 후 어드레스 기간에서 어드레스 방전을 통하여 셀을 발광 셀로 설정하였지만, 이와 달리 리셋 기간에서 셀에 벽 전하를 기입하여 셀을 발광 셀로 설정한 후 또는 이전 서브필드의 유지 기간 이후 어드레스 기간에서 어드레스 방전을 통하여 셀을 비발광 셀로 설정할 수도 있다.
아래에서는 하나의 전원으로 다른 레벨의 전압을 구현할 수 있는 구동 회로에 대하여 도 3을 참조하여 상세하게 설명한다. 도 3에서는 리셋 기간에서 Y 전극에 인가되는 Vnf 전압 및 어드레스 기간에서 Y 전극에 인가되는 VscL 전압을 구현할 수 있는 경우를 도시하였다.
도 3은 본 발명의 제1 실시 예에 따른 주사 전극 구동 회로를 개략적으로 나 타낸 도면이다. 이러한 주사 전극 구동 회로(410)는 주사 전극 구동부(400)에 형성될 수 있으며, X 전극(X)에 연결되어 있는 유지 전극 구동 회로(510)는 유지 전극 구동부(500)에 형성될 수 있다. 설명의 편의상 하나의 Y 전극(Yi)만을 도시하였으며, 하나의 Y 전극(Yi)과 하나의 X 전극(X)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 그리고 하강 기간에서 하강 램프 파형이 인가되기 전에 Y 전극에 Vs 전압이 인가되어 있는 것으로 가정한다.
도 3에 나타낸 바와 같이, 본 발명의 제1 실시 예에 따른 주사 전극 구동 회로(410)는 상승 리셋 구동부(411), 유지 구동부(412), 하강 리셋/주사 구동부(413), 주사 회로(414), 커패시터(Csc) 및 다이오드(Dsc)를 포함한다.
먼저, 주사 회로(414)는 제1 입력단(A)과 제2 입력단(B)을 가지며, 출력단(C)이 Y 전극(Yi)에 연결되어 있으며, 어드레스 기간에서 발광 셀을 선택하기 위해 제1 입력단(A)의 전압과 제2 입력단(B)의 전압을 대응하는 Y 전극에 선택적으로 인가한다. 도 3에서는 Y 전극(Yi)에 연결되어 있는 하나의 주사 회로(414)를 도시하였지만, 복수의 Y 전극(Y1~Yn)에 각각 주사 회로(414)가 연결되어 있다. 그리고 일정 개수의 주사 회로(414)가 하나의 주사 집적 회로(integrated circuit, IC)로 형성되어, 주사 집적 회로의 복수의 출력단이 일정 개수의 Y 전극에 각각 연결될 수도 있다.
이러한 주사 회로(414)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 각각 패널 커패시터(Cp)의 Y 전극(Yi)에 연결되어 있다. 트랜지스터(Sch)의 드레인이 제1 입력단(A)에 연결되어 있고, 제1 입력단(A)에 VscH 전압을 공급하는 전원(VscH)이 연결되어 있으며, 전원(VscH)에 애노드가 연결되어 있는 다이오드(Dsc)의 캐소드가 제2 입력단(B)에 연결되어 있다. 트랜지스터(Scl)의 소스가 제2 입력단(B)에 연결되어 있으며, 제2 입력단(B)이 노드(N)에 연결되어 있다. 그리고 제1 입력단(A)과 제2 입력단(B) 사이에 커패시터(Csc)가 연결되어 있다.
하강 리셋/주사 구동부(413)는 노드(N)에 연결되어 있으며, 하강 리셋/주사 구동부(413)는 트랜지스터(M1) 및 구동부(413a, 413b)를 포함한다. 구동부(413a)는 커패시터(C1), 저항(R1), 다이오드(D1) 및 제어 신호 전압원(Vg1)을 포함하며, 구동부(413b)는 트랜지스터(Q1), 저항(R2, R3), 다이오드(D2) 및 제어 신호 전압원(Vg2)을 포함한다. 노드(N)에 드레인이 연결되어 있는 트랜지스터(M1)의 소스에 VscL 전압을 공급하는 전원(VscL)이 연결되어 있다. 트랜지스터(M1)의 드레인에 제1단이 연결되어 있는 커패시터(C1)의 제2단이 트랜지스터(M1)의 제어단인 게이트에 연결되어 있다. 그리고 커패시터(C1)의 제2단에 저항(R1)의 일단 및 다이오드(D1)의 애노드가 연결되어 있고, 저항(R2)의 타단 및 다이오드(D2)의 캐소드와 전원(VscL) 사이에 제어 신호 전압원(Vg1)이 연결되어 있다. 이러한 구동부(413a)에 의해 트랜지스터(M1)가 구동되어 Y 전극의 전압이 램프 형태로 감소될 수 있다.
그리고 두 저항(R2, R3)은 트랜지스터(M1)의 드레인과 전원(VscL) 사이에 직렬로 연결되어 있고, 두 저항(R2, R3)의 접점이 트랜지스터(Q1)의 제어단이 베이스가 연결되어 있다. 트랜지스터(Q1)의 컬렉터는 전원(VscL)에 연결되고, 트랜지스터(Q1)의 이미터가 트랜지스터(M1)의 게이트에 연결되어 있다. 그리고 다이오 드(D2)의 캐소드가 두 저항(R2, R3)의 접점에 연결되어 있고, 다이오드(D2)의 애노드와 전원(VscL) 사이에 제어 전압 신호원(Vg2)이 연결되어 있다. 이러한 구동부(413b)는 Y 전극(Yi)의 전압이 소정 전압이 되면 트랜지스터(Q1)를 턴온시켜 트랜지스터(M1)와 전원(VscL) 사이의 경로를 차단시킨다.
그리고 유지 구동부(412)는 노드(N)에 연결되어 있으며 유지 기간 동안 주사 회로(414)의 제2 입력단(B)을 통하여 복수의 Y 전극(Yi)에 Vs 전압을 가지는 유지 방전 펄스를 인가하며, 상승 리셋 구동부(411)는 노드(N)에 연결되어 있으며 리셋 기간의 상승 기간 동안 주사 회로(414)의 제2 입력단을 통하여 Y 전극(Yi)에 상승 리셋 파형을 인가한다.
다음, 도 4를 참조하여 도 3에 도시된 하강 리셋/주사 구동부(413)의 동작에 대해서 상세하게 설명한다.
도 4는 도 3에 도시된 구동 회로의 타이밍을 나타낸 도면이다.
먼저, 리셋 기간에서는 도 3의 주사 회로(414)의 트랜지스터(Scl)는 항상 턴온되어 패널 커패시터(Cp)의 Y 전극(Yi) 전압이 노드(N)에 걸린다.
도 4에 나타낸 바와 같이, 리셋 기간의 하강 기간 동안 제어 신호 전압원(Vg1)으로부터 하이 레벨 신호(H)가 출력되고, 제어 신호 전압원(Vg2)으로부터 로우 레벨 신호(L)가 출력된다. 그러면, Y 전극(Yi)의 전압이 점진적으로 감소한다.
구체적으로, 제어 신호 전압원(Vg1)에서 하이 레벨 신호(H)가 출력됨에 따라, 커패시터(C1)와 트랜지스터(M1)의 기생 커패시터에 의해 형성되는 커패시턴스 성분과 저항(R1)에 의해 형성되는 경로에 의해 트랜지스터(M1)의 게이트 전압이 증가한다. 그러면, n채널 트랜지스터(M1)가 턴온되어, 패널 커패시터(Cp), 트랜지스터(M1) 및 전원(VscL)의 경로를 통해 Y 전극(Yi)의 전압이 감소한다. Y 전극(Yi)의 전압이 감소함에 따라 커패시터(C1)에 의해 트랜지스터(M1)의 게이트 전압이 감소하여 트랜지스터(M1)가 턴오프된다.
그리고 트랜지스터(M1)가 턴오프되면, 패널 커패시터(Cp)에 축적되어 있는 전하가 다시 커패시터(C1)로 이동하게 되며, 이에 따라 트랜지스터(M1)의 게이트 전압이 증가하게 된다. 그러면, 트랜지스터(M1)가 다시 턴온되어 Y 전극(Yi)의 전압이 다시 감소한다.
이와 같이, 트랜지스터(M1)의 턴온/턴오프의 반복으로 Y 전극(Yi)의 전압이 점진적으로 감소한다. 그리고 Y 전극(Yi)의 전압, 즉 노드(N)의 전압이 임의의 전압(Vx)까지 감소하면, Vx 전압이 두 저항(R2, R3)에 의해 분압되어 트랜지스터(Q1)의 베이스-컬렉터 전압(Vb)이 수학식 1과 같이 된다. 이때, 수학식 2와 같이 트랜지스터(Q1)의 베이스-컬렉터 전압(Vbc)이 문턱 전압(Vth) 이하로 되면 트랜지스터(Q1)가 턴온된다. 따라서, 트랜지스터(M1)의 게이트-소스 전압이 0V 전압이 되므로, 트랜지스터(M1)는 턴오프된다. 즉, 트랜지스터(Q1)의 베이스-컬렉터 전압(Vbc)이 대략 문턱 전압(|Vth|)과 같은 때의 노드(N)의 전압(Vx)이 Vnf 전압으로 결정되고, 소정 기간 동안 Y 전극은 Vnf 전압을 유지할 수 있게 된다.
Figure 112007008578043-pat00001
Figure 112007008578043-pat00002
그리고 어드레스 기간에서 제어 신호 전압원(Vg2)으로부터 하이 레벨 신호(H)가 출력된다. 그러면, 트랜지스터(Q1)의 베이스-컬렉터 전압(Vbc)이 문턱 전압(Vth)보다 커져서 트랜지스터(Q1)가 턴오프된다. 따라서, 다시 트랜지스터(M1)의 턴온/턴오프에 의해 Y 전극의 전압이 VscL 전압까지 점진적으로 감소하게 된다. 이 상태에서 켜질 셀의 Y 전극과 연결된 주사 회로(414)의 트랜지스터(Scl)를 턴온하면 켜질 셀의 Y 전극에 VscL 전압을 인가할 수 있다.
이와 같이, 본 발명의 제1 실시 예에 따른 주사 전극 구동 회로(410)는 하나의 전원(VscL)으로 Vnf 전압과 VscL 전압을 모두 공급할 수 있다. 그리고 도 3과는 달리 하나의 전원(VscL)으로 Vnf 전압과 VscL 전압을 모두 공급할 수 있는 실시 예에 대해 도 5를 참고로 하여 상세하게 설명한다.
도 5는 본 발명의 제2 실시 예에 따른 주사 전극 구동 회로를 나타낸 도면이다. 도 5에서는 설명의 편의상 하강 리셋/주사 구동부만을 도시하였다.
도 5에 나타낸 바와 같이, 하강 리셋/주사 구동부(413')는 구동부(413b')를 제외하면 본 발명의 제1 실시 예에 따른 주사 전극 구동 회로(410)의 하강 리셋/주사 구동부(413)와 동일하다. 구동부(413b')는 트랜지스터(M2), 저항(R2', R3'), 다 이오드(D2') 및 제어 신호 전압원(Vg2')를 포함한다. 트랜지스터(M2)의 드레인이 노드(N)에 연결되고 트랜지스터(M2)의 소스가 트랜지스터(M1)의 드레인에 연결되어 있다. 트랜지스터(M2)의 드레인과 트랜지스터(M2)의 소스 사이에 두 저항(R2', R3')이 직렬로 연결되어 있으며, 두 저항(R2', R3')의 접점이 트랜지스터(M2)의 게이트에 연결되어 있다. 그리고 두 저항(R2', R3')의 접점에 캐소드가 연결되어 있는 다이오드(D2')의 캐소드와 트랜지스터(M2)의 소스 사이에 제어 신호 전압원(Vg2')이 연결되어 있다.
이러한 구동부(413')는 Y 전극(Yi)의 전압이 소정 전압이 되면 트랜지스터(M2)를 턴오프시켜 트랜지스터(M1)와 노드(N) 사이의 경로를 차단한다. 즉, 리셋 기간의 하강 기간 동안 제어 신호 전압원(Vg1)에서 하이 레벨 신호(H)가 출력되면, 두 저항(R2, R3)에 의해 분압된 전압이 트랜지스터(M2)의 게이트에 걸리고, 트랜지스터(M2)의 게이트-소스 전압(Vgs)이 트랜지스터(M2)의 문턱 전압(Vth) 이상이 되어 트랜지스터(M2)가 턴온된다. 그리고 트랜지스터(M1)의 턴온/턴오프의 반복으로 Y 전극(Yi)의 전압이 점진적으로 감소한다. 그리고 Y 전극(Yi)의 전압, 즉 노드(N)의 전압이 임의의 전압(Vx)까지 감소하면, Vx 전압이 두 저항(R2, R3)에 의해 분압되어 트랜지스터(M2)의 게이트-소스(Vgs)이 문턱 전압(Vth) 이하로 되어 트랜지스터(M2)가 턴오프된다. 트랜지스터(M2)의 게이트-소스(Vgs)이 대략 문턱 전압(|Vth'|)과 같은 때의 노드(N)의 전압(Vx)이 Vnf 전압으로 결정되고, 소정 기간 동안 Y 전극은 Vnf 전압을 유지할 수 있게 된다.
이어서, 어드레스 기간 동안 제어 신호 전압원(Vg2)으로부터 하이 레벨 전 압(H)이 출력된다. 그러면, 트랜지스터(M2)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 커져서 트랜지스터(M2)가 턴온된다. 따라서, 다시 트랜지스터(M1)의 턴온/턴오프에 의해 Y 전극의 전압이 VscL 전압까지 점진적으로 감소하게 된다. 이 상태에서 켜질 셀의 Y 전극과 연결된 주사 회로(414)의 트랜지스터(Scl)를 턴온하면 켜질 셀의 Y 전극에 VscL 전압을 인가할 수 있다.
한편, 본 발명의 제1 및 제2 실시 예에 따른 하강 리셋/주사 구동부(413, 413')의 동작 원리는 Y 전극에 인가되는 Vnf 전압과 VscL 전압에만 한정되어 적용되지 않는다. 아래에서는 이러한 실시 예에 대해서 도 6 내지 도 9를 참고로 하여 상세하게 설명한다.
도 6은 본 발명의 제2 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이고, 도 7 내지 도 10은 각각 본 발명의 제3 내지 제6 실시 예에 따른 주사 전극 구동 회로를 나타낸 도면이다. 도 6에서는 설명의 편의상 복수의 서브필드 중 2개의 서브필드만을 도시하였다.
도 6에 나타낸 바와 같이, 가중치가 높은 서브필드로 갈수록 방전 프라이밍이 많이 형성되므로, 가중치가 높은 서브필드로 갈수록 리셋 기간의 상승 기간에서 Vset 전압을 낮출 수가 있다. 즉, 제1 서브필드에서 리셋 기간의 상승 기간에서 Y 전극에 Vset1 전압까지 점진적으로 증가시키고, 제1 서브필드보다 가중치가 높은 제2 서브필드에서 리셋 기간의 상승 기간에서 Y 전극에 Vset1 전압보다 낮은 Vset2 전압까지 점진적으로 증가시킬 수 있다.
이와 같이, 각 서브필드의 리셋 기간의 상승 기간에서 Y 전극에 인가된 최종 전압(Vset1, Vset2)이 서로 다를 경우에도 도 7 또는 도 8과 같이 구동 회로를 구성하면, 하나의 전원(Vset1)으로 Vset1 전압과 Vset2 전압을 공급할 수가 있다. 그리고 도 7 및 도 8에 도시된 구동 회로는 상승 리셋 구동부에 형성될 수 있다.
먼저, 도 7에 나타낸 바와 같이, 상승 리셋 구동부(411_1)는 트랜지스터(M11) 및 구동부(411a, 411b)를 포함한다. 구동부(411a)는 커패시터(C11), 저항(R11), 다이오드(D11) 및 제어 신호 전압원(Vr1)을 포함하며, 구동부(411b)는 트랜지스터(Q11), 저항(R21, R31), 다이오드(D21) 및 제어 신호 전압원(Vr2)을 포함한다. 이때, 트랜지스터(M11)의 드레인이 Vset1 전압을 공급하는 전원(Vset1)에 연결되고, 트랜지스터(M11)의 소스가 노드(N)에 연결되어 있다. 그리고 트랜지스터(M11)의 드레인에 제1단이 연결되어 있는 커패시터(C11)의 제2단이 트랜지스터(M11)의 게이트에 연결되어 있다. 그리고 커패시터(C1)의 제2단에 다이오드(D11)의 애노드가 연결되어 있고 다이오드(D1)의 캐소드와 전원(VscL) 사이에 제어 신호 전압원(Vr1)이 연결되어 있다. 그리고 다이오드(D1)의 애노드와 캐소드 사이에 저항(R11)이 연결되어 있다. 이러한 구동부(411a)에 의해 트랜지스터(M11)가 구동되어 Y 전극의 전압이 램프 형태로 증가될 수 있다.
그리고 두 저항(R21, R31)은 트랜지스터(M11)의 소스와 노드(N) 사이에 직렬로 연결되어 있고, 두 저항(R21, R31)의 접점이 트랜지스터(Q11)의 베이스에 연결되어 있다. 트랜지스터(Q1)의 컬렉터는 노드(N)에 연결되고, 트랜지스터(Q11)의 이미터가 트랜지스터(M11)의 게이트에 연결되어 있다. 그리고 다이오드(D21)의 캐소드가 두 저항(R21, R31)의 접점에 연결되어 있고, 다이오드(D21)의 애노드와 노 드(N) 사이에 제어 전압 신호원(Vr2)이 연결되어 있다. 이러한 구동부(411b)는 Y 전극(Yi)의 전압이 소정 전압이 되면 트랜지스터(Q11)를 턴온시켜 트랜지스터(M11)와 노드(N) 사이의 경로를 차단시킨다.
이와 같이 구성된 상승 리셋 구동부(411_1)는 제1 서브필드의 리셋 기간의 상승 기간에서 제어 신호 전압원(Vr1, Vr2)으로부터 각각 하이 레벨 신호(H)와 로우 레벨 신호(L)가 출력되어, Y 전극의 전압(Yi)이 Vset1 전압까지 점진적으로 증가된다. 그리고 제2 서브필드의 리셋 기간의 상승 기간에서는 제어 신호 전압원(Vr1, Vr2)으로부터 각각 하이 레벨 신호(H)와 로우 레벨 신호(L)가 출력되어, Y 전극의 전압(Yi)이 점진적으로 증가하다가 Y 전극(Yi)의 전압(Vx)이 임의의 전압(Vx)까지 증가하면, 트랜지스터(Q11)가 턴온된다. 즉, 트랜지스터(Q11)의 베이스-컬렉터 전압이 대략 문턱 전압(|Vth|)과 같은 때의 노드(N)의 전압(Vx)이 Vset2 전압으로 결정되고, 소정 기간 동안 Y 전극(Yi)은 Vset2 전압을 유지할 수 있다.
그리고 도 8에 나타낸 바와 같이, 상승 리셋 구동부(411_2)는 구동부(411b')를 제외하면 도 7에 도시된 상승 리셋 구동부(411_1)와 동일하다. 구동부(411b')는 트랜지스터(M21), 저항(R21', R31'), 다이오드(D21') 및 제어 신호 전압원(Vr2')을 포함한다. 트랜지스터(M21)의 드레인이 전원(Vset1)에 연결되고 트랜지스터(M21)의 소스가 트랜지스터(M1)의 드레인에 연결되어 있다. 트랜지스터(M21)의 드레인과 트랜지스터(M21)의 소스 사이에 두 저항(R21', R31')이 직렬로 연결되어 있으며, 두 저항(R21', R31')의 접점이 트랜지스터(M21)의 게이트에 연결되어 있다. 그리고 두 저항(R21', R31')의 접점에 캐소드가 연결되어 있는 다이오드(D21')의 캐소드와 트 랜지스터(M21)의 소스 사이에 제어 신호 전압원(Vr2')이 연결되어 있다.
이러한 구동부(411b')는 Y 전극(Yi)의 전압이 소정 전압이 되면 트랜지스터(M21)를 턴오프시켜 트랜지스터(M21)와 전원(Vset1) 사이의 경로를 차단한다.
즉, 리셋 기간의 상승 기간 동안 제어 신호 전압원(Vr2)에서 하이 레벨 신호(H)가 출력되면, 두 저항(R21, R31)에 의해 분압된 전압에 의해 트랜지스터(M2)가 턴온된다. 그리고 트랜지스터(M1)의 턴온/턴오프의 반복으로 Y 전극(Yi)의 전압이 Vset1 전압까지 점진적으로 증가된다.
그리고 제2 서브필드의 리셋 기간의 상승 기간에서는 제어 신호 전압원(Vr2)에서 하이 레벨 신호(H)가 출력되어 Y 전극(Yi)의 전압이 점진적으로 증가하다가, Y 전극의 전압(Vx)이 임의의 소정 전압(Vx)까지 증가하면, 트랜지스터(M21)가 턴오프된다. 즉, 트랜지스터(M21)의 게이트-소스(Vgs)이 대략 문턱 전압(|Vth|)과 같은 때의 노드(N)의 전압(Vx)이 Vset2 전압으로 결정되고, 소정 기간 동안 Y 전극은 Vset2 전압을 유지할 수 있게 된다.
그리고 도 6에서는 도시하지 않았지만, 제2 서브필드보다 높은 가중치를 가지는 제3 서브필드의 리셋 기간의 상승 기간에서 Y 전극에 Vset2 전압보다 낮은 Vset3 전압까지 점진적으로 증가시킬 수도 있다. 이 경우, 도 9 및 도 10에 나타낸 바와 같이 구동 회로를 구성하면 된다.
먼저, 도 9를 보면, 상승 리셋 구동부(411_3)는 구동부(411c)를 더 포함한다는 점을 제외하면 도 7에 나타낸 상승 리셋 구동부(411_1)와 동일하다. 구동부(411c)는 트랜지스터(Q21), 저항(R41, R51), 다이오드(D31) 및 제어 신호 전압원(Vr3)을 포함한다. 두 저항(R41, R51)은 트랜지스터(M11)의 소스와 노드(N) 사이에 직렬로 연결되어 있고, 두 저항(R41, R51)의 접점이 트랜지스터(Q21)의 베이스에 연결되어 있다. 트랜지스터(Q21)의 컬렉터는 노드(N)에 연결되고, 트랜지스터(Q21)의 이미터가 트랜지스터(M11)의 게이트에 연결되어 있다. 그리고 다이오드(D31)의 캐소드가 두 저항(R41, R51)의 접점에 연결되어 있고, 다이오드(D31)의 애노드와 노드(N) 사이에 제어 전압 신호원(Vr3)이 연결되어 있다. 이러한 구동부(411c)는 Y 전극(Yi)의 전압이 소정 전압이 되면 트랜지스터(Q11)를 턴온시켜 트랜지스터(M11)와 노드(N) 사이의 경로를 차단시킨다. 즉, Y 전극의 전압(Yi)이 점진적으로 증가하다가 Y 전극(Yi)의 전압이 임의의 전압까지 증가하면, 트랜지스터(Q21)가 턴온된다. 즉, 트랜지스터(Q11)의 베이스-컬렉터 전압이 대략 문턱 전압(|Vth|)과 같은 때의 노드(N)의 전압(Vx)이 Vset3 전압으로 결정되고, 소정 기간 동안 Y 전극(Yi)은 Vset3 전압을 유지할 수 있다.
그리고 도 10을 보면, 상승 리셋 구동부(411_4)는 구동부(411c')를 더 포함한다는 점을 제외하면 도 8에 나타낸 상승 리셋 구동부(411_2)와 동일하다. 구동부(411c')는 트랜지스터(M31), 저항(R41', R51'), 다이오드(D31') 및 제어 신호 전압원(Vr3')을 포함한다. 전원(Vset1)에 드레인이 연결되어 있는 트랜지스터(M31)의 소스가 트랜지스터(M21)의 드레인에 연결되어 있다. 트랜지스터(M31)의 드레인과 소스 사이에 두 저항(R41', R51')이 직렬로 연결되어 있으며, 두 저항(R41', R51')의 접점이 트랜지스터(M31)의 게이트에 연결되어 있다. 그리고 두 저항(R41', R51')의 접점에 캐소드가 연결되어 있는 다이오드(D31)의 애노와 트랜지스터(M31) 의 드레인 사이에 제어 신호 전압원(Vr3')이 연결되어 있다.
이러한 구동부(411c')는 Y 전극(Yi)의 전압이 소정 전압이 되면 트랜지스터(M31)를 턴오프시켜 전원(Vset1)과 트랜지스터(M21) 사이의 경로를 차단시킨다. 즉, Y 전극의 전압(Yi)이 점진적으로 증가하다가 Y 전극(Yi)의 전압이 임의의 전압까지 증가하면, 트랜지스터(M31)가 턴오프된다. 즉, 트랜지스터(M31)의 게이트-소스 전압이 대략 트랜지스터(M31)의 문턱 전압(|Vth|)과 같은 때의 노드(N)의 전압(Vx)이 Vset3 전압으로 결정되고, 소정 기간 동안 Y 전극(Yi)은 Vset3 전압을 유지할 수 있다.
도 11은 본 발명의 제3 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이고, 도 12 및 도 13은 각각 본 발명의 제7 및 제8 실시 예에 따른 유지 전극 구동 회로를 나타낸 도면이다.
도 11에 나타낸 바와 같이, 리셋 기간의 하강 기간에서 X 전극에 Ve1 전압을 인가하고, 어드레스 기간에서 X 전극에 Ve1 전압보다 높은 Ve2 전압을 인가할 수도 있다. 이렇게 하면, 어드레스 기간에서 Y 전극과 X 전극의 전압 차가 커져 어드레스 방전이 잘 일어날 수 있다. 이와 같이, 리셋 기간의 하강 기간과 어드레스 기간에서 X 전극에 인가된 전압(Ve1, Ve2)이 서로 다를 경우에도 도 3 또는 도 5에 도시된 구동 회로가 적용되어 각각 도 12 및 도 13에서와 같이 구동 회로를 구성하면, 하나의 전원(Ve2)으로 Ve1 전압과 Ve2 전압을 공급할 수가 있다. 그리고 도 12 및 도 13에 도시된 구동 회로는 유지 전극 구동부(500)에 형성될 수 있다.
구체적으로, 도 12를 보면, 구동 회로(510)는 트랜지스터(M12) 및 구동 부(511a, 511b)를 포함한다. 구동부(511a)는 저항(R12), 다이오드(D12) 및 제어 신호 전압원(Ve1)을 포함하며, 구동부(511b)는 트랜지스터(Q12), 저항(R22, R32), 다이오드(D22) 및 제어 신호 전압원(Ve2)을 포함한다. 이때, 트랜지스터(M12)의 드레인이 Ve2 전압을 공급하는 전원(Ve2)에 연결되고, 트랜지스터(M12)의 소스가 X 전극(X)에 연결되어 있다. 트랜지스터(M12)의 게이트와 X 전극(X) 사이에 제어 신호 전압원(Ve1)이 연결되어 있으며, 제어 신호 전압원(Ve1)과 트랜지스터(M12)의 게이트 사이에 저항(R12)이 연결되어 있다. 또한 저항(R12)의 양단에 다이오드(D12)가 병렬로 연결되어 있다. 이러한 구동부(511a)에 의해 트랜지스터(M12)가 구동되어 X 전극(X)에 Ve2 전압이 인가될 수 있다.
그리고 두 저항(R22, R32)은 트랜지스터(M12)의 드레인과 X 전극(X) 사이에 직렬로 연결되어 있고, 두 저항(R22, R32)의 접점이 트랜지스터(Q12)의 베이스에 연결되어 있다. 트랜지스터(Q12)의 컬렉터는 X 전극(X)에 연결되고, 트랜지스터(Q12)의 이미터가 트랜지스터(M12)의 게이트에 연결되어 있다. 그리고 다이오드(D22)의 캐소드가 두 저항(R22, R32)의 접점에 연결되어 있고, 다이오드(D22)의 애노드와 X 전극(X) 사이에 제어 전압 신호원(Ve2)이 연결되어 있다. 이러한 구동부(511b)는 리셋 기간에서 X 전극(X)의 전압이 소정 전압이 되면 트랜지스터(Q12)를 턴온시켜 트랜지스터(M12)와 X 전극 사이의 경로를 차단시킨다. 즉, X 전극(X)의 전압이 임의의 전압이 되면, 트랜지스터(Q12)가 턴온된다. 따라서, 트랜지스터(Q12)의 베이스-컬렉터 전압이 대략 트랜지스터(Q12)의 문턱 전압(|Vth|)과 같은 때의 X 전극(X)의 전압이 Ve1 전압으로 결정되고, 소정 기간 동안 X 전극(X)은 Ve1 전압을 유지할 수 있다. 그리고 소정 기간 동안 트랜지스터(Q12)를 오프시키면 X 전극(X)에 Ve2 전압을 인가할 수 있다.
그리고 도 13을 보면, 구동 회로(510')는 구동부(511b')를 제외하면 도 12에 도시된 구동 회로(510)와 동일하다. 구동부(511b')는 트랜지스터(M22), 저항(R22', R32'), 다이오드(D22') 및 제어 신호 전압원(Ve2')을 포함한다. 트랜지스터(M22)의 드레인이 전원(Ve2)에 연결되고 트랜지스터(M22)의 소스가 트랜지스터(M12)의 드레인에 연결되어 있다. 트랜지스터(M22)의 드레인과 트랜지스터(M22)의 소스 사이에 두 저항(R22', R32')이 직렬로 연결되어 있으며, 두 저항(R22', R32')의 접점이 트랜지스터(M22)의 게이트에 연결되어 있다. 그리고 두 저항(R22', R32')의 접점에 캐소드가 연결되어 있는 다이오드(D22')의 캐소드와 트랜지스터(M22)의 소스 사이에 제어 신호 전압원(Ve2')이 연결되어 있다.
이러한 구동부(511b')는 X 전극(Yi)의 전압이 소정 전압이 되면 트랜지스터(M22)를 턴오프시켜 트랜지스터(M12)와 X 전극(X) 사이의 경로를 차단한다.
즉, X 전극(X)의 전압이 임의의 전압이 되면, 트랜지스터(M22)가 턴오프되며, 이때, 트랜지스터(M22)의 게이트-소스 전압이 대략 트랜지스터(M22)의 문턱 전압(|Vth|)과 같은 때의 X 전극(X)의 전압이 Ve1 전압으로 결정되고, 소정 기간 동안 X 전극(X)은 Ve1 전압을 유지할 수 있다. 그리고 소정 기간 동안 트랜지스터(M22)를 턴온시키면 X 전극(X)에 Ve2 전압을 인가할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명 의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 의하면, 하나의 전원으로 2개 이상의 전압 레벨을 출력할 수 있으므로, 플라즈마 표시 장치에서 전원의 개수를 줄일 수 있다.

Claims (25)

  1. 삭제
  2. 삭제
  3. 전극,
    상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있으며, 제1단의 전압이 상기 전극의 전압에 대응하고, 제2단의 전압이 상기 제1 전압에 대응하는 제1 트랜지스터,
    상기 전극의 전압이 점진적으로 변경되도록 상기 제1 트랜지스터를 동작시키는 제1 구동부, 그리고
    제1 기간에서 상기 전극의 전압이 상기 제1 전압과는 다른 제2 전압으로 되면 상기 제1 트랜지스터와 상기 전원과의 경로를 차단하여 상기 전극의 전압을 상기 제2 전압으로 유지하고, 제2 기간에서 상기 전극의 전압을 상기 제1 전압까지 변경하는 제2 구동부를 포함하며,
    상기 제2 구동부는,
    상기 제1 트랜지스터의 제1단과 상기 전원 사이에 직렬로 연결되어 있는 제1 및 제2 저항,
    상기 제1 트랜지스터의 제어단과 상기 전원 사이에 연결되어 있으며, 제어단에 상기 제1 및 제2 저항의 접점이 연결되어 있는 제2 트랜지스터, 그리고
    상기 제2 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴오프하기 위한 제어 신호를 공급하는 제어 신호 전압원
    을 포함하는 플라즈마 표시 장치.
  4. 전극,
    상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있으며, 제1단의 전압이 상기 전극의 전압에 대응하고, 제2단의 전압이 상기 제1 전압에 대응하는 제1 트랜지스터,
    상기 전극의 전압이 점진적으로 변경되도록 상기 제1 트랜지스터를 동작시키는 제1 구동부, 그리고
    제1 기간에서 상기 전극의 전압이 상기 제1 전압과는 다른 제2 전압으로 되면 상기 제1 트랜지스터와 상기 전원과의 경로를 차단하여 상기 전극의 전압을 상기 제2 전압으로 유지하고, 제2 기간에서 상기 전극의 전압을 상기 제1 전압까지 변경하는 제2 구동부를 포함하며,
    상기 제2 구동부는,
    상기 제1 트랜지스터의 제1단과 상기 전극 사이에 직렬로 연결되어 있는 제1 및 제2 저항,
    상기 제1 트랜지스터의 제1단과 상기 전극 사이에 연결되어 있으며, 제어단에 상기 제1 및 제2 저항의 접점이 연결되어 있는 제2 트랜지스터, 그리고
    상기 제2 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴온하기 위한 제어 신호를 공급하는 제어 신호 전압원
    을 포함하는 플라즈마 표시 장치.
  5. 제3항 또는 제4항에 있어서,
    상기 제1 트랜지스터는 상기 제1단이 드레인이고 상기 제2단이 소스인 n 채널 트랜지스터인 플라즈마 표시 장치.
  6. 제3항 또는 제4항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 낮은 전압인 플라즈마 표시 장치.
  7. 전극,
    상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있으며, 제1단의 전압이 상기 전극의 전압에 대응하고, 제2단의 전압이 상기 제1 전압에 대응하는 제1 트랜지스터,
    상기 전극의 전압이 점진적으로 변경되도록 상기 제1 트랜지스터를 동작시키는 제1 구동부, 그리고
    제1 기간에서 상기 전극의 전압이 상기 제1 전압과는 다른 제2 전압으로 되면 상기 제1 트랜지스터와 상기 전원과의 경로를 차단하여 상기 전극의 전압을 상기 제2 전압으로 유지하고, 제2 기간에서 상기 전극의 전압을 상기 제1 전압까지 변경하는 제2 구동부를 포함하며,
    상기 제2 구동부는,
    상기 전원과 상기 제1 트랜지스터의 제2단 사이에 직렬로 연결되어 있는 제1 및 제2 저항,
    상기 제1 트랜지스터의 제어단과 상기 제1 트랜지스터의 제1단 사이에 연결되어 있으며, 상기 제1 및 제2 저항의 접점에 제어단이 연결되어 있는 제2 트랜지스터, 그리고
    상기 제2 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴오프하기 위한 제어 신호를 상기 제2 트랜지스터의 제어단에 공급하는 제어 신호 전압원
    을 포함하는 플라즈마 표시 장치.
  8. 전극,
    상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있으며, 제1단의 전압이 상기 전극의 전압에 대응하고, 제2단의 전압이 상기 제1 전압에 대응하는 제1 트랜지스터,
    상기 전극의 전압이 점진적으로 변경되도록 상기 제1 트랜지스터를 동작시키는 제1 구동부, 그리고
    제1 기간에서 상기 전극의 전압이 상기 제1 전압과는 다른 제2 전압으로 되면 상기 제1 트랜지스터와 상기 전원과의 경로를 차단하여 상기 전극의 전압을 상기 제2 전압으로 유지하고, 제2 기간에서 상기 전극의 전압을 상기 제1 전압까지 변경하는 제2 구동부를 포함하며,
    상기 제2 구동부는,
    상기 제1 트랜지스터의 제2단과 상기 전원 사이에 직렬로 연결되어 있는 제1 및 제2 저항,
    상기 제1 트랜지스터의 제2단과 상기 전원 사이에 연결되어 있으며, 상기 제1 및 제2 저항의 접점에 제어단이 연결되어 있는 제2 트랜지스터, 그리고
    상기 제2 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴온하기 위한 제어 신호를 상기 제2 트랜지스터의 제어단에 공급하는 제어 신호 전압원
    을 포함하는 플라즈마 표시 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 제1 트랜지스터는 상기 제1단이 소스고 상기 제2단이 드레인인 n 채널 트랜지스터인 플라즈마 표시 장치.
  10. 제7항 또는 제8항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 높은 전압인 플라즈마 표시 장치.
  11. 제3항, 제4항, 제7항 또는 제8항 중 어느 한 항에 있어서,
    리셋 기간은 상기 제1 기간을 포함하며,
    어드레스 기간은 상기 제2 기간을 포함하며,
    상기 제1 전압은 상기 어드레스 기간에서 켜질 셀의 상기 전극에 인가되는 전압인 플라즈마 표시 장치.
  12. 제3항, 제4항, 제7항 또는 제8항 중 어느 한 항에 있어서,
    리셋 기간은 상기 제1 기간을 포함하며,
    어드레스 기간은 상기 제2 기간을 포함하며,
    어드레스 기간 중 상기 제2 기간 이후의 제3 기간 동안 상기 전극이 상기 제1 전압으로 바이어스되고, 상기 리셋 기간 중 상기 제1 기간 이후의 제4 기간 동안 상기 전극이 상기 제2 전압으로 바이어스되는 플라즈마 표시 장치.
  13. 전극,
    상기 전극과 전원 사이에 연결되어 있으며 제1단의 전압이 상기 전극의 전압에 대응하며 제2단의 전압이 상기 전원의 전압에 대응하는 제1 트랜지스터,
    상기 제1 트랜지스터의 구동을 제어하여 상기 전극의 전압을 변경하는 제1 구동부,
    상기 전극과 상기 전원 사이에 직렬로 연결되어 있는 제1 및 제2 저항,
    제어단에 상기 제1 및 제2 저항의 접점의 전압에 응답하여 턴온되며, 턴온 시 상기 제1 트랜지스터를 턴오프하는 제2 트랜지스터, 그리고
    소정 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴오프하기 위한 제어 신호를 공급하는 제어 신호 전압원
    을 포함하는 플라즈마 표시 장치.
  14. 제13항에 있어서,
    상기 제1 트랜지스터는 제1단이 드레인이고 제2단이 소스인 NMOS 트랜지스터이며,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 제어단과 상기 전원 사이에 연결되어 있는 플라즈마 표시 장치.
  15. 제13항에 있어서,
    상기 제1 트랜지스터는 제1단이 소스고 제2단이 드레인인 NMOS 트랜지스터이며,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 제어단과 상기 전원 사이에 연결되어 있는 플라즈마 표시 장치.
  16. 전극,
    상기 전극과 전원 사이에 연결되어 있으며 제1단의 전압이 상기 전원의 전압에 대응하고 제2단의 전압이 상기 전극의 전압에 대응하는 제1 트랜지스터,
    상기 제1 트랜지스터의 구동을 제어하여 상기 전극의 전압을 변경하는 제1 구동부,
    양단에 직렬로 연결되어 있는 제1 및 제2 저항의 접점의 전압에 응답하여 턴온되며, 턴오프 시 상기 전원과 상기 전극 사이의 경로를 차단하는 제2 트랜지스 터, 그리고
    소정 기간 동안 상기 제2 트랜지스터의 제어단에 상기 제2 트랜지스터를 턴온하기 위한 제어 신호를 공급하는 제어 신호 전압원
    을 포함하는 플라즈마 표시 장치.
  17. 제16항에 있어서,
    상기 제1 트랜지스터는 제1단이 드레인이고 제2단이 소스인 NMOS 트랜지스터이며,
    상기 제2 트랜지스터는 상기 전원과 상기 제1 트랜지스터의 제1단 사이에 연결되어 있는 플라즈마 표시 장치.
  18. 제16항에 있어서,
    상기 제1 트랜지스터는 제1단이 드레인이고 제2단이 소스인 NMOS 트랜지스터이며,
    상기 제2 트랜지스터는 상기 전극과 상기 제1 트랜지스터의 제1단 사이에 연결되어 있는 플라즈마 표시 장치.
  19. 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터를 턴온하여 상기 전극의 전압을 변경하는 단계,
    상기 전극의 전압이 제1 전압과 다른 제2 전압이 되면 상기 전극과 상기 전원 사이의 경로를 차단하여 상기 전극의 전압을 상기 제2 전압으로 유지하는 단계, 그리고
    상기 전극과 상기 전원 사이의 경로를 통해 상기 전극의 전압을 상기 제1 전압까지 변경하는 단계
    를 포함하는 구동 방법.
  20. 제19항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 낮은 전압인 구동 방법.
  21. 제20항에 있어서,
    상기 전극의 전압을 상기 제2 전압으로 유지하는 단계는,
    상기 제1 트랜지스터의 제어단과 상기 전원 사이에 연결되어 있는 제2 트랜지스터를 턴온하는 단계를 포함하며,
    상기 전극의 전압을 상기 제1 전압까지 변경하는 단계는,
    상기 제2 트랜지스터를 턴오프하는 단계를 포함하는 포함하는 구동 방법.
  22. 제20항에 있어서,
    상기 전극의 전압을 상기 제2 전압으로 유지하는 단계는,
    상기 전극과 상기 제1 트랜지스터 사이에 연결되어 있는 제2 트랜지스터를 턴오프하는 단계를 포함하며,
    상기 전극의 전압을 상기 제1 전압까지 변경하는 단계는,
    상기 제2 트랜지스터를 턴온하는 단계를 포함하는 포함하는 구동 방법.
  23. 제19항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 높은 전압인 구동 방법.
  24. 제23항에 있어서,
    상기 전극의 전압을 상기 제2 전압으로 유지하는 단계는,
    상기 제1 트랜지스터의 제어단과 상기 전극 사이에 연결되어 있는 제2 트랜지스터를 턴온하는 단계를 포함하며,
    상기 전극의 전압을 상기 제1 전압까지 변경하는 단계는,
    상기 제2 트랜지스터를 턴오프하는 단계를 포함하는 포함하는 구동 방법.
  25. 제23항에 있어서,
    상기 전극의 전압을 상기 제2 전압으로 유지하는 단계는,
    상기 전원과 상기 제1 트랜지스터 사이에 연결되어 있는 제2 트랜지스터를 턴오프하는 단계를 포함하며,
    상기 전극의 전압을 상기 제1 전압까지 변경하는 단계는,
    상기 제2 트랜지스터를 턴온하는 단계를 포함하는 포함하는 구동 방법.
KR1020070008864A 2007-01-29 2007-01-29 플라즈마 표시 장치 및 그 구동 방법 Expired - Fee Related KR100823195B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070008864A KR100823195B1 (ko) 2007-01-29 2007-01-29 플라즈마 표시 장치 및 그 구동 방법
US12/018,128 US7755574B2 (en) 2007-01-29 2008-01-22 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008864A KR100823195B1 (ko) 2007-01-29 2007-01-29 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100823195B1 true KR100823195B1 (ko) 2008-04-18

Family

ID=39571862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008864A Expired - Fee Related KR100823195B1 (ko) 2007-01-29 2007-01-29 플라즈마 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US7755574B2 (ko)
KR (1) KR100823195B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884537B1 (ko) * 2007-10-04 2009-02-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US20100277464A1 (en) * 2009-04-30 2010-11-04 Sang-Gu Lee Plasma display device and driving method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040029689A (ko) * 2002-10-02 2004-04-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20040094092A (ko) * 2003-05-01 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 램프파형 구동장치
KR20050036229A (ko) * 2003-10-15 2005-04-20 삼성에스디아이 주식회사 보호 회로를 구비한 플라즈마 디스플레이 패널의 어드레스구동 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330411A (ja) * 2002-05-03 2003-11-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
KR100490614B1 (ko) * 2002-05-14 2005-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100467458B1 (ko) * 2002-10-22 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100623452B1 (ko) * 2005-02-23 2006-09-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
EP1804228A2 (en) * 2005-12-30 2007-07-04 LG Electronics Inc. Plasma display apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040029689A (ko) * 2002-10-02 2004-04-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20040094092A (ko) * 2003-05-01 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 램프파형 구동장치
KR20050036229A (ko) * 2003-10-15 2005-04-20 삼성에스디아이 주식회사 보호 회로를 구비한 플라즈마 디스플레이 패널의 어드레스구동 회로

Also Published As

Publication number Publication date
US20080180033A1 (en) 2008-07-31
US7755574B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
US7733304B2 (en) Plasma display and plasma display driver and method of driving plasma display
KR100823195B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839424B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100884537B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863969B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100879288B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796693B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100937966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100612349B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100670149B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100823481B1 (ko) 플라즈마 표시 장치 및 그 전압 생성기
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20090050690A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100998089B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100814824B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100943956B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100814829B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100823504B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100823491B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100766924B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080028092A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080002078A (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070129

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080121

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080408

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080411

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080414

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110321

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120326

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120326

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130322

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150309