[go: up one dir, main page]

KR100822469B1 - 복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법 - Google Patents

복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법 Download PDF

Info

Publication number
KR100822469B1
KR100822469B1 KR1020050119113A KR20050119113A KR100822469B1 KR 100822469 B1 KR100822469 B1 KR 100822469B1 KR 1020050119113 A KR1020050119113 A KR 1020050119113A KR 20050119113 A KR20050119113 A KR 20050119113A KR 100822469 B1 KR100822469 B1 KR 100822469B1
Authority
KR
South Korea
Prior art keywords
region
filter
substrate
air gap
air cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050119113A
Other languages
English (en)
Other versions
KR20070059798A (ko
Inventor
이주호
박해석
송인상
하병주
홍석우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050119113A priority Critical patent/KR100822469B1/ko
Priority to CNA2006101289828A priority patent/CN1980075A/zh
Priority to US11/517,371 priority patent/US7498900B2/en
Priority to JP2006310344A priority patent/JP4546441B2/ja
Publication of KR20070059798A publication Critical patent/KR20070059798A/ko
Application granted granted Critical
Publication of KR100822469B1 publication Critical patent/KR100822469B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/582—Multiple crystal filters implemented with thin-film techniques
    • H03H9/586—Means for mounting to a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/588—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

송수신단 필터 간의 영향을 차단하는 듀플렉서가 개시된다. 본 듀플렉서는, 기판, 기판의 일 표면 상의 소정의 제1 영역에 제작된 송신단 필터, 기판의 일 표면 상의 소정의 제2 영역에 제작된 수신단 필터 및 제1 영역과 제2 영역 사이 영역에서 기판을 식각한 형태로 제작되어, 송신단 필터 및 수신단 필터를 격리시키는 에어 캐비티를 포함한다. 이 경우, 에어 캐비티는, 기판 상에서, 송신단 필터 및 수신단 필터의 배치 방향에 수직한 형태로 제작되는 것이 바람직하다. 이에 따라, 소자 간의 물리적 영향을 차단할 수 있게 된다.
듀플렉서, 에어 캐비티, 시스템 온 칩

Description

복수개의 소자를 상호 격리시키기 위한 에어캐비티를 구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법 { System on chip structure comprising air cavity for isolating elements, duplexer and duplexer fabrication method thereof }
도 1은 본 발명의 일 실시 예에 따른 듀플렉서의 구성을 나타내는 모식도,
도 2는 도 1의 듀플렉서 구성을 나타내는 평면도,
도 3은 도 1의 듀플렉서에 사용되는 필터의 구성을 나타내는 모식도,
도 4는 도 3의 필터 구성을 나타내는 평면도,
도 5는 본 발명의 또 다른 실시 예에 따른 듀플렉서의 구성을 나타내는 수직 단면도,
도 6A 내지 도 6C는 도 5의 듀플렉서를 제작하는 방법을 설명하기 위한 수직 단면도, 그리고,
도 7은 본 발명의 일 실시 예에 따른 시스템 온 칩(System on Chip) 구조물의 구성을 나타내는 모식도이다.
* 도면 주요 부분에 대한 부호의 설명 *
110 : 기판 120 : 송신단 필터
130 : 수신단 필터 140 : 에어 캐비티
본 발명은 시스템 온 칩, 듀플렉서 및 그 제조 방법에 관한 것으로, 보다 상세하게는 에어 캐비티를 이용하여 소자 간을 격리시키는 시스템 온 칩, 듀플렉서 및 그 제조 방법에 관한 것이다.
전자 기술의 발달에 힘입어 소형의 다기능 전자기기에 요구가 급증하였으며, 이에 따라, 시스템 온 칩(System on Chip : SoC) 기술이 도입되고 있다. 시스템 온 칩이란 복수 개의 소자가 하나의 칩에 집적되어 하나의 시스템을 구현하는 기술을 의미한다. 시스템 온 칩 기술로 제작된 칩을 시스템 온 칩 구조물이라 한다. 특히, 최근에는 MEMS (Micro-Electro-Mechanical Systems)기술이 도입됨에 따라, 다양한 칩을 SoC 형태로 제작하기 위한 노력이 진행되고 있다.
하지만, 복수 개의 소자들이 하나의 기판 상에 집적되게 되면, 소자 간의 간섭이 발생할 여지가 크다. 또한, 하나의 소자가 구동되는 경우, 그 소자에서 발생한 열이 기판을 통해 다른 소자에게 전달되어, 타 소자의 동작에 영향을 미치는 경우도 있을 수 있다. 이에 따라, 시스템 온 칩 구조물은 구동시에 많은 오동작을 일으킬 수 있다는 문제점이 있었다.
한편, 최근 무선 통신 기술이 발달됨에 따라 다양한 기종의 휴대전화, PDA, 노트북 등이 개발되어 보급되고 있다. 이러한 휴대용 통신 기기는 듀플렉서를 필수적으로 사용한다. 듀플렉서란 필터(Filter)를 복합적으로 이용하는 대표적인 소자 의 한 종류로써, 주파수 분할 방식(FDD)방식으로 구현되는 통신 시스템에서 하나의 안테나를 통하여 송신되는 신호 및 수신되는 신호를 적절하게 분기함으로써, 같은 안테나를 효율적으로 공유할 수 있도록 하는 역할을 하는 소자이다. 듀플렉서는 기본적으로 송신단 필터, 수신단 필터를 포함한다. 송신단 필터는 송신하고자 하는 주파수만을 통과시켜주는 밴드 패스 필터(Band Pass Filter), 수신단 필터는 수신하고자 하는 주파수만을 통과시켜주는 밴드 패스 필터를 의미한다. 각 필터에서 소정 주파수 대역 신호만을 통과시켜줌으로써 하나의 안테나를 효율적으로 공유할 수 있게 된다.
이러한 듀플렉서도 시스템 온 칩 형태로 제작하기 위한 노력이 진행되고 있다. 그 중, 하나로 송신단 필터 및 수신단 필터와, 위상 천이부(Phase shifter)를 단일 기판 상에 제작하는 기술이 일반적이다. 위상천이부는 통상적으로 커패시터 및 인덕터의 조합으로 구현되어, 송신 신호 및 수신 신호의 주파수 위상차를 90°가 되도록 하여 상호간에 영향을 주는 것을 방지하도록 한다.
하지만, 위상 천이부는 상호 간의 신호 위상을 격리시키는 역할을 하지만, 기판을 통해 전달되는 열이나 노이즈 등과 같은 물리적인 영향은 효과적으로 차단하지 못하게 된다. 특히, 시스템 온 칩 형태로 제작하기 위해서는 매우 작은 기판 면적을 사용하기 때문에, 열이나 노이즈가 쉽게 타 소자로 전달될 수 있게 된다. 이에 따라, 전체 시스템이 오류를 일으킬 수 있다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 에어 캐비티를 이용하여 복수 개의 소자를 상호 격리시키는 시스템 온 칩을 제공함에 있다.
본 발명의 또 다른 목적은 단일 기판 상에 제작된 송신단 필터 및 수신단 필터를 에어 캐비티를 이용하여 상호 격리시키는 듀플렉서 및 그 제조 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 듀플렉서는, 기판, 상기 기판의 일 표면 상의 소정의 제1 영역에 제작된 송신단 필터, 상기 기판의 일 표면 상의 소정의 제2 영역에 제작된 수신단 필터 및 상기 제1 영역 및 제2 영역 사이 영역에서 상기 기판을 식각한 형태로 제작되어 상기 송신단 필터 및 상기 수신단 필터를 격리시키는 에어 캐비티를 포함한다.
바람직하게는, 상기 에어 캐비티는, 상기 기판 상에서, 상기 송신단 필터 및 상기 수신단 필터의 배치 방향에 수직한 형태로 제작될 수 있다.
또한 바람직하게는, 상기 기판의 일 표면과 접합하여 상기 송신단 필터 및 상기 수신단 필터를 패키징하는 상부 패키징 기판 및 상기 기판의 타 표면과 접합하여 상기 송신단 필터 및 상기 수신단 필터를 패키징하는 하부 패키징 기판을 더 포함할 수도 있다.
보다 바람직하게는, 상기 상부 패키징 기판은, 상기 기판과의 접합면 중에서 상기 송신단 필터 및 상기 수신단 필터에 대응되는 영역이 식각될 수 있다.
또한, 상기 송신단 필터 및 상기 수신단 필터 각각은, 적어도 하나 이상의 에어갭형 직렬 공진기 및 적어도 하나 이상의 에어갭형 병렬 공진기를 포함할 수도 있다.
한편, 본 발명의 또 다른 실시 예에 따른 시스템 온 칩은, 기판, 상기 기판 상의 제1 영역에 제작된 제1 회로 소자, 상기 기판 상의 제2 영역에 제작된 제2 회로 소자, 및, 상기 제1 영역 및 제2 영역 사이에서 상기 기판을 식각한 형태로 제작되어, 상기 제1 회로 소자 및 상기 제2 회로 소자를 격리시키는 에어 캐비티를 포함한다.
이 경우, 상기 제1 회로 소자는 에어갭형 FBAR(Airgap type Film Bulk Acoustic Resonator)이고, 상기 제2 회로 소자는 RFIC(Radio Frequency Integrated Circuit)가 될 수 있다.
한편, 본 발명의 일 실시 예에 따른 듀플렉서 제작 방법은, (a) 기판 일 표면상의 소정의 제1 영역 및 제2 영역에 각각 하부전극을 적층하는 단계, (b) 상기 각 하부전극 상에 압전층을 적층하는 단계, (c) 상기 각 하부전극 상에 적층된 압전층 상에 상부전극을 적층하는 단계 및 (d) 상기 제1 영역 및 상기 제2 영역과, 상기 제1 영역 및 상기 제2 영역 사이 영역의 기판 하부를 식각하여, 상기 제1 영역 상에 송신단 필터를 제작하고, 상기 제2 영역 상에 수신단 필터를 제작하며, 상기 사이 영역에 상기 송신단 필터 및 상기 수신단 필터를 격리시키는 에어 캐비티를 제작하는 단계를 포함한다.
바람직하게는, 상기 에어 캐비티는, 상기 기판 상에서 상기 송신단 필터 및 상기 수신단 필터의 배치 방향에 수직한 형태로 제작될 수 있다.
보다 바람직하게는, 상부 패키징 기판을 상기 기판의 일 표면과 접합시켜, 상기 기판 상부를 패키징하는 단계 및 하부 패키징 기판을 상기 기판의 타 표면과 접합시켜, 상기 기판 하부를 패키징하는 단계를 더 포함할 수도 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 듀플렉서 구성을 나타내는 모식도이다. 도 1에 따르면, 본 듀플렉서(100)는 기판(110), 송신단 필터(120), 수신단 필터(130) 및 에어캐비티(140)를 포함한다.
송신단 필터(120)는 송신하고자 하는 주파수 대역 신호를 통과시키는 역할을 하며, 수신단 필터(130)는 수신하고자 하는 주파수 대역 신호를 통과시키는 역할을 한다. 송신단 필터(120)는 기판(100) 일 표면 상에서 소정의 제1 영역에 제작될 수 있으며, 수신단 필터(130)는 송신단 필터(120)와 동일 표면 상에서 제2 영역에 제작될 수 있다.
이 경우, 제1 영역 및 제2 영역 사이의 공간에는 에어 캐비티(air cavity : 140)가 배치된다. 에어 캐비티(140)는 송신단 필터(120) 및 수신단 필터(130) 사이에서 열 전달, 노이즈 전달, 신호 전달 등을 차단하는 역할을 한다. 구체적으로는, 에어 캐비티(140)는 제1 및 2 영역 사이의 기판(110)이 식각되어 열이나 노이즈 등의 전달을 물리적으로 차단하게 된다.
도 2는 도 1의 듀플렉서의 구성을 나타내는 평면도이다. 도 2에 따르면, 에어 캐비티(140)는 송신단 필터(120) 및 수신단 필터(130)의 배치 방향에 수직한 방향으로 배치된 하나의 긴 바(bar) 형태로 제작될 수 있다. 또는, 에어 캐비티(140) 는 적어도 하나 이상의 양측 영역이 서로 연결된 점선 형태로 제작될 수도 있다. 이 경우, 긴 바형태로 제작되었을 경우보다 더 견고해 질 수 있다.
송신단 필터(120) 및 수신단 필터(130)는 각각 복수개의 에어갭형 공진기로 제작될 수 있다. 도 3은 송수신단 필터(120, 130) 중 송신단 필터(120)의 구성의 일 예를 나타낸 모식도이다.
도 3에 따르면, 송신단 필터(120)는 복수개의 에어갭형 직렬 공진기(310 내지 340), 복수개의 에어갭형 병렬 공진기(350 내지 370) 및 트리밍 인덕터(380)를 포함한다. 도 3과 같이 직렬 공진기(310 내지 340) 및 병렬 공진기(350 내지 370)가 조합되어 구현된 필터의 동작원리를 구체적으로 예를 들어 설명하면 다음과 같다. 이 경우, 직렬공진기들의 반공진 주파수(anti-resonance frequency) 및 공진주파수가 각각 주파수 f1 및 f2이고, 병렬공진기들의 반공진 주파수 및 공진주파수가 각각 주파수 f3 및 f4인 경우를 예로 들 수 있다. 이러한 상태에서, 직렬공진기 또는 병렬공진기의 주파수 특성을 조정하여 병렬공진기의 반공진주파수(f3)가 직렬공진기의 공진주파수(f2)와 일치하도록 하면, 주파수 대역 f1 내지 f4 사이의 신호만을 통과하는 밴드패스필터로써 동작하게 된다. 이 경우, 밴드패스필터의 공진주파수는 f2 (=f3)가 된다.
트리밍 인덕터(380)는 필터의 감쇄(attenuation) 특성을 향상시키기 위해 추가된다. 즉, 트리밍 인덕터(380)는 필터에서 패스시키는 주파수 대역보다 고대역에서의 주파수를 감쇄시키게 되어 노이즈를 줄일 수 있게 된다. 한편, 도 3에서는 하나의 트리밍 인덕터(380)가 사용되었지만, 복수개의 트리밍 인덕터가 제1 및 제2 병렬 공진기(350, 360)에 각각 연결된 형태로 제작될 수도 있다. 하지만, 소자 사이즈가 현저하게 늘어나므로, 도 3과 같이 하나의 트리밍 인덕터(380)를 제1 및 제2 병렬 공진기(350, 360)에 공통적으로 연결하는 것이 바람직하다.
한편, 제1 병렬공진기(350)의 커패시턴스 값이 제1 및 2 직렬공진기(310, 320)의 전체 커패시턴스 값보다 크도록 설계하고, 제2 병렬공진기(360)의 커패시턴스 값이 제3 및 4 직렬공진기(330, 340)의 전체 커패시턴스 값보다 크도록 설계할 수 있다. 이에 따라, 상대적으로 낮은 인덕턴스를 가지는 인덕터를 트리밍 인덕터(380)로 사용할 수 있게 된다. 구체적으로는, 제1 및 제2 병렬공진기(350, 360)의 면적을 제1 내지 4 직렬공진기(310 내지 340) 각각의 면적보다 크도록 제작함으로써, 더 큰 커패시턴스값을 갖도록 구현할 수 있다.
한편, 제3 병렬 공진기(370)는 필터의 주파수 통과 대역보다 저 대역에서의 감쇄 특성을 향상시키기 위한 것이다. 제3 병렬 공진기(370)의 일측은 제4 직렬 공진기(340) 및 외부 포트 사이의 연결 노드에 연결되고, 제3 병렬 공진기(370)의 타측은 그라운드 단자에 연결된다.
도 4는 도 3의 송신단 필터(300)의 구성을 나타내는 평면도이다. 도 4에 따르면, 제1 내지 제4 직렬 공진기(310 내지 340)가 직렬로 배치되어 송신단 포트(390a) 및 안테나 포트(390b)를 연결한다. 트리밍 인덕터(380)의 일측과 제3 병렬 공진기(370)의 일측은 그라운드 포트(390c)에 연결된다. 한편, 도 2의 수신단 필터 역시 도 3 및 4와 같은 구조로 구현될 수 있다.
도 5는 본 발명의 또 다른 실시 예에 따른 듀플렉서의 구성을 나타내는 수직 단면도이다. 도 5에 따르면, 본 듀플렉서는 기판(510), 송신단 필터(810), 수신단 필터(820), 에어 캐비티(620), 상부 패키징 기판(710) 및 하부 패키징 기판(720)을 포함한다.
송신단 필터(810)는 기판(510)의 일 표면 중 제1 영역 상에 위치한다. 송신단 필터(810)는 에어갭(610a), 하부전극(520a), 압전층(530a), 상부전극(540a) 및 튜닝층(550)을 포함한다. 하부전극(520a) 및 상부전극(540a)에 전원이 인가되어 통전되면, 압전층(530a)은 전기적 에너지를 음향파 형태의 기계적 에너지로 전환하는 압전 현상을 일으켜 공진을 유발시키게 된다. 하부전극(520a), 압전층(530a), 상부전극(540a)은 공진을 일으키는 부분으로, 이하에서는 공진부로 명명한다. 에어갭(610a)은 공진부와 기판(510)을 격리시켜, 음향파가 기판(510)의 영향을 받지 않도록 하는 역할을 한다. 튜닝층(550)은 상부전극(540a) 상에 적층된다. 튜닝층(550)의 두께에 따라 송신단 필터(810)의 공진부 두께가 달라지게 되므로, 튜닝층(550)의 두께를 조정하여 공진 주파수 대역을 조정할 수 있게 된다. 즉, 공진주파수 f0는 f0=v/2d의 식으로 근사되는데(v는 압전층에서의 음향파의 속도, d는 공진부의 두께), 튜닝층(550)을 패터닝하여 d를 조절하면, 공진주파수 튜닝이 이루어질 수 있다.
한편, 수신 주파수 대역보다 낮은 대역을 송신 주파수 대역으로 사용하는 경우에 송신단 필터(810) 내에 튜닝층(550)을 제작한다. 도 5에 따르면, 튜닝층(550)은 상부 전극(540a)과 별개의 물질을 추가 적층한 것처럼 도시되어 있으나, 상부 전극(540a)과 동일한 물질로 구현될 수도 있다. 즉, 상부 전극(540a) 제작시 수신 단 필터(820)내의 상부전극(540a)보다 더 두껍게 제작함으로써, 튜닝층(550)을 구현할 수 있다.
수신단 필터(820)는 기판(510)의 일 표면 중 제2 영역 상에 위치한다. 수신단 필터(820)는 에어갭(610b), 하부전극(520b), 압전층(530b), 상부전극(540b)을 포함한다. 수신단 필터(820)는 튜닝층(550)을 제외하고는 송신단 필터(810)의 구성과 동일하므로, 수신단 필터(820)의 구성에 대한 구체적인 설명은 생략한다.
제1 영역 및 제2 영역 사이의 영역에서는 에어 캐비티(620)가 제작된다. 에어 캐비티(620)는 송수신단 필터(810, 820)의 배치 방향에 수직한 방향으로 배치될 수 있으며, 긴 바 형태 또는 점선 형태로 제작될 수 있다. 에어 캐비티(620)는 기판(510) 후면 식각을 통해 제작될 수 있다. 이 경우, 송수신단 필터(810, 820) 내의 에어갭(610a, 610b)도 함께 제작될 수 있다.
기판(510)과 상부 패키징 기판(710)은 접합물질(590a 내지 590b)을 통해 서로 접합되어 기판(510) 상부를 패키징한다. 이 경우, 상부 패키징 기판(710)의 접합 면을 일부 식각하여, 송신단필터(810) 및 수신단 필터(820)가 식각 영역 내에 위치하도록 하면, 전체 소자 높이를 감소시킬 수 있으며, 접합이 견고하게 이루어질 수 있다는 점에서 바람직하다.
한편, 상부 패키징 기판(710)은 상하부를 관통하는 복수 개의 연결전극(711a, 712a, 713a, 714a), 복수 개의 상부 패드(711b, 712b, 713b, 714b), 복수 개의 하부 패드(717a, 717b, 717c, 717d)를 포함할 수 있다. 각 연결전극(711a, 712a, 713a, 714a)은 상부 패드(711b, 712b, 713b, 714b)를 통해 외부 전원과 연결 될 수 있다. 또한, 각 연결전극(711a, 712a, 713a, 714a)은 하부 패드(717a, 717b, 717c, 717d)를 통해 송신단 필터(810)의 입출력 단자 및 수신단 필터(820)의 입출력 단자와 연결될 수 있다. 구체적으로는, 제1 하부패드(717a)는 송신단 필터(810)의 연결 패드(560a)와 연결된다. 연결 패드(560a)는 송신단 필터(810)의 하부전극(520a)과 기판(510) 표면 또는 내부를 통해 전기적으로 연결된다. 또한, 제2 하부패드(717b)는 송신단 필터(810)의 상부전극(540a)과 연결된다. 마찬가지 방식으로 제3 및 제4 하부 패드(717c, 717d) 역시 수신단 필터(820)의 연결패드(560b) 및 상부전극(540b)과 연결된다. 이에 따라, 송수신단 필터(810, 820)각각을 통전시킬 수 있게 된다.
또한, 기판(510)과 하부 패키징 기판(720) 역시 접합물질(721, 722, 723, 724)을 통해 서로 접합되어 기판(510) 하부를 패키징한다. 이에 따라, 에어갭(610a, 610b) 및 에어 캐비티(620) 내부로 이물질이 유입되는 것을 방지할 수 있다.
도 6A 내지 도 6C는 도 5의 듀플렉서를 제작하는 과정을 설명하기 위한 수직 단면도이다. 먼저, 도 6A에서와 같이, 송신단 필터(810)의 공진부, 수신단 필터(820)의 공진부, 연결패드(560a, 560b), 접합물질(590a 내지 590d)을 적층한다.
구체적으로는, 기판(510) 상부 표면에 메탈을 적층한 후, 패터닝하여 일부 영역의 메탈만을 남기는 방식으로 하부전극(520a, 520b), 연결 패드(560a, 560b)를 제작한다. 구체적으로는, 알루미늄(Al), 텅스텐(W), 금(Au), 백금(Pt), 니켈(Ni), 티탄(Ti), 크롬(Cr), 팔라듐(Pd) 및 몰리브덴(Mo) 등의 메탈을 사용할 수 있다.
그리고 나서, 하부전극(520a, 520b)상의 일부 영역 및 기판(510) 영역에 걸쳐서, 압전층(530a, 530b)을 적층한다. 압전층(530a, 530b) 역시 하부전극(520a, 520b) 제작 방법과 동일하게 적층 및 패터닝 방식으로 제작할 수 있다. 압전층(530a, 530b)은 질화알루미늄(AlN), 산화아연(ZnO)과 같은 통상의 압전 물질로 제작될 수 있다. 다음으로, 각 압전층(530a, 530b) 상에 메탈을 적층한 후 패터닝하는 방식으로 상부전극(540a, 540b)을 제작한다. 한편, 하부전극(520a, 520b)이나 상부전극(540a, 540b) 제작을 위한 패터닝 과정에서 기판(510) 표면 상의 메탈을 일부 잔존시켜, 복수 개의 접합 물질(590a 내지 590d)을 마련한다. 또는, 이와 별도의 공정을 통해 복수 개의 접합 물질(590a 내지 590d)을 기판(510) 상에 마련할 수도 있다.
다음으로, 도 6B에서와 같이, 기판(510) 하부 표면을 식각하여 송신단 필터(810) 및 수신단 필터(820)에 각각 에어갭(610a, 610b)을 마련하고, 동시에, 에어 캐비티(620)를 제작한다. 에어갭(610a, 610b) 제작 시에 에어 캐비티(620)를 제작함에 따라, 공정이 간소화된다.
다음으로, 도 6C에서와 같이, 별도로 제작한 상부 패키징 기판(710) 및 하부 패키징 기판(720)을 기판(510) 상하부 표면에 접합시켜, 기판(510) 상 하부를 패키징한다. 접합방법은, 접착제이용방법 또는 유테틱본딩방법 등을 사용할 수 있다. 이러한 방식으로, 도 5와 같은 구조의 듀플렉서를 제작할 수 있다.
한편, 본 발명의 사상은 다양한 실시 예의 시스템 온 칩 구조물(900)에 적용될 수 있다. 도 7은 본 발명의 또 다른 실시 예에 따라 제작된 시스템 온 칩 구조 물(900)의 구성을 나타내는 모식도이다. 도 7에 따르면, 본 시스템 온 칩 구조물(900)은 기판(910), FBAR(920), RFIC(Radio Frequency Integrated Circuit : 930), 에어 캐비티(940)를 포함한다. 도 7에서는 FBAR(920) 및 RFIC(930)가 집적된 경우를 도시하고 있지만, 그 밖에 다양한 종류의 회로 소자가 기판(910) 상에 집적될 수 있다. 이 때, 에어 캐비티(940)를 각 소자 사이에 배치함으로써, 열이나 노이즈가 전달되는 것을 차단할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 시스템 온 칩 형태로 제작된 칩에서 집적된 소자 간의 물리적 영향을 에어 캐비티를 이용하여 효과적으로 차단할 수 있게 된다. 이에 따라, 열이나 노이즈가 타 소자로 전달되어 오동작을 일으키는 것을 방지할 수 있게 된다. 또한, 에어갭을 필요로 하는 FBAR와 같은 소자 제작하는 경우, 에어갭 제작 시에 에어 캐비티를 함께 제작하여 공정을 간소화할 수 있다. 이에 따라, 시스템 온 칩이나 듀플렉서의 구성을 간단하게 할 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져 서는 안될 것이다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판;
    상기 기판 표면 상의 제1 영역에 제작된 제1 회로 소자;
    상기 기판 표면 상의 제2 영역에 제작된 제2 회로 소자; 및,
    상기 기판 표면 상에서 상기 제1 영역 및 제2 영역을 가로지르며, 양 단이 상기 기판에 의해 폐쇄된 형태로 식각 제조되어, 상기 제1 회로 소자 및 상기 제2 회로 소자를 격리시키는 에어 캐비티;를 포함하며,
    상기 제1 회로 소자는 에어갭형 FBAR(Airgap type Film Bulk Acoustic Resonator)이고, 상기 제2 회로 소자는 RFIC(Radio Frequency Integrated Circuit)인 것을 특징으로 하는 시스템 온 칩 구조물.
  8. (a) 기판 표면 상의 제1 영역 및 제2 영역에 각각 하부전극을 적층하는 단계;
    (b) 상기 각 하부전극 상에 압전층을 적층하는 단계;
    (c) 상기 각 하부전극 상에 적층된 압전층 상에 상부전극을 적층하는 단계; 및,
    (d) 상기 제1 영역 및 상기 제2 영역과, 상기 제1 영역 및 상기 제2 영역 사이 영역의 기판 하부를 식각하여, 상기 제1 영역 상에 송신단 필터를 제작하고, 상기 제2 영역 상에 수신단 필터를 제작하며, 상기 사이 영역에서 양 단이 상기 기판에 의해 폐쇄된 형태를 이루는 긴 바(bar) 형태의 에어 캐비티를 제작하여 상기 송신단 필터 및 상기 수신단 필터를 격리시키는 단계;를 포함하는 것을 특징으로 하는 듀플렉서 제작 방법.
  9. 제8항에 있어서,
    상기 에어 캐비티는,
    상기 기판 상에서 상기 송신단 필터 및 상기 수신단 필터의 배치 방향에 수직한 형태로 제작되는 것을 특징으로 하는 듀플렉서 제작 방법.
  10. 제8항 또는 제9항에 있어서,
    상부 패키징 기판을 상기 기판의 일 표면과 접합시켜, 상기 기판 상부를 패 키징하는 단계; 및,
    하부 패키징 기판을 상기 기판의 타 표면과 접합시켜, 상기 기판 하부를 패키징하는 단계;를 더 포함하는 것을 특징으로 하는 듀플렉서 제작 방법.
  11. 기판;
    상기 기판의 일 표면 상의 소정의 제1 영역에 제작된 송신단 필터;
    상기 기판의 일 표면 상의 소정의 제2 영역에 제작된 수신단 필터; 및,
    상기 기판 표면 상에서 상기 제1 영역 및 상기 제2 영역을 가로지르며, 양 단이 상기 기판에 의해 폐쇄된 형태로 식각 제조되어, 상기 송신단 필터 및 상기 수신단 필터를 격리시키는 에어 캐비티;를 포함하며,
    상기 송신단 필터 및 상기 수신단 필터 각각은,
    상기 기판 상에 형성된 에어갭, 상기 에어갭 상측에 형성되는 하부전극, 압전층 및 상부전극을 포함하며,
    상기 송신단 필터 및 상기 수신단 필터 중 하나는,
    상부전극 상에 형성된 튜닝층을 더 포함하는 것을 특징으로 하는 듀플렉서.
  12. 기판;
    상기 기판의 일 표면 상의 소정의 제1 영역에 제작된 송신단 필터;
    상기 기판의 일 표면 상의 소정의 제2 영역에 제작된 수신단 필터; 및,
    상기 기판 표면 상에서 상기 제1 영역 및 상기 제2 영역을 가로지르며, 양 단이 상기 기판에 의해 폐쇄된 형태로 식각 제조되어, 상기 송신단 필터 및 상기 수신단 필터를 격리시키는 에어 캐비티;를 포함하며,
    상기 송신단 필터 및 상기 수신단 필터 각각은,
    복수 개의 에어갭형 직렬 공진기;
    상기 복수 개의 에어갭형 직렬 공진기에 각각 연결되는 복수 개의　에어갭형 병렬 공진기; 및,
    상기 복수 개의 에어갭형 병렬 공진기와 연결된 트리밍 인덕터;를 포함하는 것을 특징으로 하는 듀플렉서.
  13. 제12항에 있어서,
    상기 송신단 필터 및 상기 수신단 필터 각각은,
    상기 복수 개의 에어갭형 직렬 공진기 중 최후단 직렬 공진기의 일측 노드에 연결된 병렬 공진기;를 더 포함하는 것을 특징으로 하는 듀플렉서.
  14. 기판;
    상기 기판의 일 표면 상의 제1 영역에 제작된 송신단 필터;
    상기 기판의 일 표면 상의 제2 영역에 제작된 수신단 필터; 및,
    상기 기판 표면 상에서 상기 제1 영역 및 제2 영역을 가로지르며, 적어도 하나의 지점에서 상기 제1 영역 및 제2 영역이 연결되는 점선 형태를 이루도록 식각 제조되어, 상기 송신단 필터 및 상기 수신단 필터를 격리시키는 에어 캐비티;를 포함하는 것을 특징으로 하는 듀플렉서.
  15. 제14항에 있어서,
    상기 송신단 필터 및 상기 수신단 필터 각각은,
    상기 기판 상에 형성된 에어갭, 상기 에어갭 상측에 형성되는 하부전극, 압전층 및 상부전극을 포함하며,
    상기 송신단 필터 및 상기 수신단 필터 중 하나는,
    상부전극 상에 형성된 튜닝층을 더 포함하는 것을 특징으로 하는 듀플렉서.
  16. 제14항에 있어서,
    상기 송신단 필터 및 상기 수신단 필터 각각은,
    복수 개의 에어갭형 직렬 공진기;
    상기 복수 개의 에어갭형 직렬 공진기에 각각 연결되는 복수 개의　에어갭형 병렬 공진기; 및,
    상기 복수 개의 에어갭형 병렬 공진기와 연결된 트리밍 인덕터;를 포함하는 것을 특징으로 하는 듀플렉서.
  17. 제16항에 있어서,
    상기 송신단 필터 및 상기 수신단 필터 각각은,
    상기 복수 개의 에어갭형 직렬 공진기 중 최후단 직렬 공진기의 일측 노드에 연결된 병렬 공진기;를 더 포함하는 것을 특징으로 하는 듀플렉서.
  18. 제8항에 있어서,
    상기 송신단 필터 및 상기 수신된 필터 중 하나를 구성하는 상부전극 상측에 튜닝층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 듀플렉서 제작 방법.
  19. (a) 기판 표면　상의 제1 영역 및 제2 영역에 각각 하부전극을 적층하는 단계;
    (b) 상기 각 하부전극 상에 압전층을 적층하는 단계;
    (c) 상기 각 하부전극 상에 적층된 압전층 상에 상부전극을 적층하는 단계; 및,
    (d) 상기 제1 영역 및 상기 제2 영역과, 상기 제1 영역 및 상기 제2 영역 사이 영역의 기판 하부를 식각하여, 상기 제1 영역 상에 송신단 필터를 제작하고, 상기 제2 영역 상에 수신단 필터를 제작하며, 상기 사이 영역에서 양 단이 상기 기판에 의해 폐쇄되고 적어도 하나의 지점에서 상기 제1 영역 및 제2 영역이 연결되는 점선 형태의 에어 캐비티를 제작하여 상기 송신단 필터 및 수신단 필터를 격리시키는 단계;를 포함하는 것을 특징으로 하는 듀플렉서 제작 방법.
KR1020050119113A 2005-12-07 2005-12-07 복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법 Expired - Fee Related KR100822469B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050119113A KR100822469B1 (ko) 2005-12-07 2005-12-07 복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법
CNA2006101289828A CN1980075A (zh) 2005-12-07 2006-09-06 包括气腔的片上系统结构、双工器及其制造方法
US11/517,371 US7498900B2 (en) 2005-12-07 2006-09-08 System on chip structure comprising air cavity for isolating elements, duplexer, and duplexer fabrication method thereof
JP2006310344A JP4546441B2 (ja) 2005-12-07 2006-11-16 複数の素子を相互隔離させるためのエアキャビティを備えたシステムオンチップ構造物、デュプレックサー及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050119113A KR100822469B1 (ko) 2005-12-07 2005-12-07 복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070059798A KR20070059798A (ko) 2007-06-12
KR100822469B1 true KR100822469B1 (ko) 2008-04-16

Family

ID=38118106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119113A Expired - Fee Related KR100822469B1 (ko) 2005-12-07 2005-12-07 복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7498900B2 (ko)
JP (1) JP4546441B2 (ko)
KR (1) KR100822469B1 (ko)
CN (1) CN1980075A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050255812A1 (en) * 2004-05-17 2005-11-17 Samsung Electronics Co., Ltd. RF front-end apparatus in a TDD wireless communication system
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
US9374059B1 (en) * 2015-01-06 2016-06-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Film bulk acoustic resonator filter
KR102609855B1 (ko) * 2016-02-17 2023-12-05 삼성전기주식회사 탄성파 필터 소자, 탄성파 필터 소자 제조용 패키지 및 탄성파 필터 소자의 제조방법
US10263587B2 (en) * 2016-12-23 2019-04-16 Avago Technologies International Sales Pte. Limited Packaged resonator with polymeric air cavity package
CN110401428B (zh) * 2018-04-25 2023-04-28 芯知微(上海)电子科技有限公司 薄膜体声波谐振器及其制造方法
US10931257B2 (en) * 2018-06-28 2021-02-23 Qorvo Us, Inc. WLP BAW device with through-WLP vias
CN110830072A (zh) * 2019-12-16 2020-02-21 惠州华芯半导体有限公司 基于pcb的射频双工器及移动终端
CN112994654A (zh) * 2021-02-08 2021-06-18 中芯集成电路制造(绍兴)有限公司 双工器及其形成方法
CN113556096B (zh) * 2021-07-26 2024-03-19 苏州汉天下电子有限公司 用于双工器的封装基板和双工器
CN114337585B (zh) * 2022-01-11 2023-08-01 武汉敏声新技术有限公司 一种单晶薄膜体声波谐振器及其制备方法、滤波器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244202A (ja) * 1999-02-23 2000-09-08 Ngk Insulators Ltd 積層型共用器及びその製造方法
KR20040090891A (ko) * 2003-04-18 2004-10-27 삼성전자주식회사 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법
KR20050012371A (ko) * 2003-07-25 2005-02-02 엘지이노텍 주식회사 듀플렉서 패키지 구조
JP2005094817A (ja) * 2004-12-20 2005-04-07 Oki Electric Ind Co Ltd 弾性表面波分波器
KR20050062708A (ko) * 2003-12-22 2005-06-27 삼성전자주식회사 일체화된 ＦＢＡＲ 및 Ｉｓｏｌａｔｉｏｎ부를 사용하여제조된 듀플렉서 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866407A (ja) * 1981-09-16 1983-04-20 Nec Corp 薄膜圧電フイルタの製造方法
JPH07226607A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd 分波器、分波器モジュールおよび無線通信装置
US5783476A (en) 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
US6542050B1 (en) * 1999-03-30 2003-04-01 Ngk Insulators, Ltd. Transmitter-receiver
JP3751178B2 (ja) * 1999-03-30 2006-03-01 日本碍子株式会社 送受信機
GB0016861D0 (en) * 2000-07-11 2000-08-30 Univ Cranfield Improvements in or relating to filters
JP3904151B2 (ja) * 2002-10-01 2007-04-11 日立金属株式会社 複合積層モジュール及びこれを用いた通信機
KR100486627B1 (ko) * 2003-02-21 2005-05-03 엘지전자 주식회사 반도체 패키지
EP1469599B1 (en) * 2003-04-18 2010-11-03 Samsung Electronics Co., Ltd. Air gap type FBAR, duplexer using the FBAR, and fabricating methods thereof
KR100555762B1 (ko) * 2003-10-07 2006-03-03 삼성전자주식회사 에어갭형 박막 벌크 음향 공진기 및 그 제조방법, 이를이용한 필터 및 듀플렉서
JP2005295250A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 薄膜圧電共振器及びその製造方法
US20070070608A1 (en) * 2005-09-29 2007-03-29 Skyworks Solutions, Inc. Packaged electronic devices and process of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244202A (ja) * 1999-02-23 2000-09-08 Ngk Insulators Ltd 積層型共用器及びその製造方法
KR20040090891A (ko) * 2003-04-18 2004-10-27 삼성전자주식회사 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법
KR20050012371A (ko) * 2003-07-25 2005-02-02 엘지이노텍 주식회사 듀플렉서 패키지 구조
KR20050062708A (ko) * 2003-12-22 2005-06-27 삼성전자주식회사 일체화된 ＦＢＡＲ 및 Ｉｓｏｌａｔｉｏｎ부를 사용하여제조된 듀플렉서 및 그 제조 방법
JP2005094817A (ja) * 2004-12-20 2005-04-07 Oki Electric Ind Co Ltd 弾性表面波分波器

Also Published As

Publication number Publication date
JP4546441B2 (ja) 2010-09-15
US20070126527A1 (en) 2007-06-07
CN1980075A (zh) 2007-06-13
KR20070059798A (ko) 2007-06-12
US7498900B2 (en) 2009-03-03
JP2007159116A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4546441B2 (ja) 複数の素子を相互隔離させるためのエアキャビティを備えたシステムオンチップ構造物、デュプレックサー及びその製造方法
US7675154B2 (en) RF module with multi-stack structure
JP3855842B2 (ja) 弾性表面波分波器およびそれを有する通信装置
US9577606B2 (en) Duplexer and method for increasing the isolation between two filters
CN114008918A (zh) 分离阶梯声波滤波器
EP1469599B1 (en) Air gap type FBAR, duplexer using the FBAR, and fabricating methods thereof
JP4944889B2 (ja) 電気的なモジュール
JP2001024476A (ja) 送受切換器
US7518410B2 (en) Duplexer
US20220321088A1 (en) Acoustic wave device with double side acoustic mirror
WO2013097794A1 (en) Acoustic filter and method of acoustic filter manufacture
JP2008504756A (ja) デュプレクサ
CN113258900B (zh) 一种体声波谐振器组件、制备方法以及通信器件
EP1598934B1 (en) Filter comprising thin-film resonators and inductor, duplexer and fabricating methods thereof
US20230111476A1 (en) Stacked acoustic wave device assembly
JP2006180304A (ja) 圧電バルク共振子およびその製造方法、圧電バルク共振子を用いたフィルタ、それを用いた半導体集積回路装置、並びにそれを用いた高周波モジュール
JP2008113061A (ja) バルク音響波共振子及びフィルタ装置並びに通信装置
KR100555762B1 (ko) 에어갭형 박막 벌크 음향 공진기 및 그 제조방법, 이를이용한 필터 및 듀플렉서
JP4798496B2 (ja) 薄膜圧電デバイス及びその製造方法
KR100576852B1 (ko) Ｆｂａｒ 필터를 이용한 듀플렉서
TW202404257A (zh) 體聲波裝置及體聲波裝置的製造方法
KR20050073312A (ko) 에어갭 인덕터를 이용한 듀플렉서 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210409

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210409