[go: up one dir, main page]

KR100818717B1 - 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법 - Google Patents

비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100818717B1
KR100818717B1 KR1020070005648A KR20070005648A KR100818717B1 KR 100818717 B1 KR100818717 B1 KR 100818717B1 KR 1020070005648 A KR1020070005648 A KR 1020070005648A KR 20070005648 A KR20070005648 A KR 20070005648A KR 100818717 B1 KR100818717 B1 KR 100818717B1
Authority
KR
South Korea
Prior art keywords
data state
voltage distribution
programmed
threshold voltage
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070005648A
Other languages
English (en)
Inventor
임재우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070005648A priority Critical patent/KR100818717B1/ko
Priority to US11/765,057 priority patent/US7843722B2/en
Application granted granted Critical
Publication of KR100818717B1 publication Critical patent/KR100818717B1/ko
Priority to US12/899,884 priority patent/US7933150B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체 메모리 장치의 프로그램 방법이 개시된다. 상기 프로그램 방법은 상기 비휘발성 반도체 메모리 장치가 상기 적어도 하나의 메모리 셀 중 제1데이터 상태로 프로그램 될 셀을 먼저 상기 제1데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계, 및 상기 적어도 하나의 메모리 셀 중 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계를 구비하며, 상기 제1데이터 상태는 상기 복수의 데이터 상태들 중 최상위 데이터 상태이며, 상기 제2데이터 상태 및 상기 제3데이터 상태 각각은 차상위 데이터 상태 및 차차상위 데이터 상태 또는 차차상위 데이터 상태 및 차상위 데이터 상태일 수 있다.

Description

비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체 메모리 장치의 프로그램 방법{Nonvolatile semi-conductor memory device and program method of the nonvolatile semi-conductor memory device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 비휘발성 반도체 메모리의 셀의 단면 구조를 나타낸다.
도 2는 노어형 비휘발성 반도체 메모리의 셀 구조를 나타낸다.
도 3은 종래의 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 4는 본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치의 기능 블록도를 나타낸다.
도 5는 본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 7은 본 발명의 또 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 8은 본 발명의 또 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
본 발명은 반도체 메모리장치에 관한 것으로, 보다 상세하게는 비휘발성 반도체 메모리 장치의 프로그램을 효율적으로 할 수 있는 비휘발성 반도체 메모리 장치 및 그 방법에 관한 것이다.
도 1은 비휘발성 반도체 메모리의 셀의 단면 구조를 나타낸다.
도 1을 참조하면, 플래쉬 메모리 셀은 P형 반도체 기판 (2)위에 채널 영역을 사이에 두고 N+ 불순물로 형성된 소오스(3) 및 드레인(4)과, 상기 채널 영역 위에 100Å이하의 얇은 절연막(7)을 사이에 두고 형성되는 플로팅 게이트(floating gate)(6)와, 상기 절연막(예컨대, ONO막)을 사이에 두고 상기 플로팅 게이트(6)와 절연된 콘트롤 게이트(control gate)(8)가 형성되어 있다. 상기 소오스(3), 드레인(4), 플로팅 게이트(6), 콘트롤 게이트(8) 그리고 반도체 기판위(2)에는 프로그램 및 소거, 독출 동작시 요구되는 전압들을 인가하기 위한 전원 단자들(Vs , Vg , Vd , Vb)이 접속되어 있다.
통상적인 플래쉬 메모리의 프로그램 동작에 의하면, 드레인 영역과 인접한 채널 영역에서 플로팅 게이트로의 핫 일렉트론 인젝션(hot electron injection)이 발생함으로써, 플래쉬 메모리셀은 프로그램된다. 상기 전자 주입은 소오스 영역(3) 과 상기 P 형 반도체 기판(2)을 접지 시키고, 콘트롤 게이트 전극(Vg)에 높은 고전압(10V)을 인가하고, 그리고 상기 드레인 영역(4)에 핫 일렉트론을 발생시키기 위해 적당한 양의 전압(5V∼6V)을 인가함으로써 이루어진다. 상기와 같은 전압 인가로 인해 플래쉬 메모리 셀이 프로그램되면, 음의 전하(negative charge)가 플로팅 게이트(6)에 충분히 축적되고 상기 플로팅 게이트(6)에 축적된 음의 전하는 일련의 독출 동작이 수행되는 동안 상기 프로그램된 플래쉬 메모리 셀의 문턱 전압(threshold voltage)을 높이는 역할을 한다.
하지만, 이러한 플래쉬 메모리 셀의 특징으로써, 어느 한 셀이 프로그램 된 후 그 셀의 인접한 셀을 프로그램하면 인접한 셀에 축적되는 전하의 영향 즉, 플로팅 게이트 커플링(floating gate coupling)으로 인해 먼저 프로그램 하였던 셀의 문턱전압이 변화하는 성질이 있다. 특히, 플래쉬 메모리 셀이 복수의 상태를 가질 수 있는 셀인 경우에는 각 상태간의 마진(margin) 폭이 좁으므로, 플로팅 게이트 커플링을 줄일 수 있는 프로그램 방법이 더 절실히 요구된다.
도 2는 노어형 비휘발성 반도체 메모리의 셀 구조를 나타낸다.
도 2를 참조하면, 어느 하나의 셀(T)의 문턱전압은 인접한 셀들(예컨대, C1, C2, C3, C4, B1, B2, W1, 또는 W2)이 프로그램되는 정도에 영향을 받는다. 특히, 실험적으로는 인접한 셀(B1, B2, W1)에 의해 많은 영향을 받게 되고, 상기 셀(T)을 기준으로 메탈 컨택(MC)을 사이에 두고 있는 셀들(예컨대, C3, C4, 또는 W2)에 의한 영향은 다소 미약할 수도 있다.
하지만, 이러한 인접 셀들(예컨대, C1, C2, C3, C4, B1, B2, W1, 또는 W2)이 프로그램 될 때의 영향에 의해 상기 셀(T)의 문턱전압은 영향을 받으며, 문턱전압이 변하는 정도는 인접한 셀이 프로그램될 때 축적되는 전하의 양에 비례하게 된다. 예컨대, 상기 셀(T)은 인접한 셀이 소거된 셀(erase cell)에서 최상위 상태(예컨대, '00'상태)로 프로그램 될 때 가장 큰 영향을 받는다. 이러한 영향을 최소화 하기 위해 각 상태를 프로그램할 때, 목표 문턱전압 보다 낮게 모든 상태에 대해 프로그램을 실행하여 플로팅 게이트 커플링 영향을 받은 상태에서 최종 목표 문턱 전압까지 프로그램을 수행하여 플로팅 게이트 커플링 영향을 감소시키는 방법이 사용되고 있다.
도 3은 종래의 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 3을 참조하면, 4개의 상태(예컨대, 00, 01, 10, 및 11)를 가질 수 있는 메모리 셀의 목표 문턱전압의 분포(예컨대, 굵은 실선으로 표시된 영역)가 도시된다.
종래의 프로그램 방법에 의하면, 먼저 프로그램될 셀들은 제3상태(예컨대, 10 상태)의 목표 전압보다 소정의 값 만큼 낮게 프로그램된다(S1).
이후, 프로그램된 셀들(S1에 의해) 중 제2상태로 프로그램 될 셀들은 제2상태(예컨대, 01 상태)의 목표 전압보다 소정의 값 만큼 낮게 프로그램되고(S2), 다시 프로그램된 셀들(S2에 의해) 중 제1상태로 프로그램 될 셀들은 제1상태(예컨대, 00 상태)의 목표 전압보다 소정의 값 만큼 낮게 프로그램된다(S3).
이후, 제3상태로 프로그램 될 셀들은 프로그램된 상태(S1에 의해)에서 제3상 태의 목표 문턱전압에 해당되도록 프로그램되고(S4), 제2상태로 프로그램 될 셀들은 프로그램된 상태(S2에 의해)에서 제2상태의 목표 문턱전압에 해당되도록 프로그램되며(S5), 제1상태로 프로그램 될 셀들은 프로그램된 상태(S3에 의해)에서 제1상태의 목표 문턱전압에 해당되도록 프로그램된다(S6).
이와 같이, 각 상태를 단계적으로 프로그램하되, 소정의 목표 문턱전압 분포보다 낮게 프로그램한 상태에서 플로팅 게이트 커플링 영향을 받도록 하여, 플로팅 게이트 커플링 영향에 의해 변화되는 문턱전압의 분포가 상기 소정의 목표전압 분포에 해당하도록 하여 전체적인 플로팅 게이트 커플링 영향을 감소시킬 수 있다. 하지만, 종래 방법에 의하면 도 3에 도시된 바와 같이 프로그램 회수가 증가되어 프로그램 시간이 길어지는 문제점이 있다.
그러므로, 이러한 프로그램의 회수를 줄이면서도, 플로팅 게이트 커플링 효과를 줄일 수 있는 방법 및 장치가 요구된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 복수의 상태를 가질 수 있는 비휘발성 반도체 메모리 셀의 프로그램 수행 시에, 프로그램의 회수를 줄이면서도 플로팅 게이트 커플링 영향을 효과적으로 줄일 수 있는 비휘발성 반도체 메모리 장치 및 그 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 적어도 하나의 메모리 셀을 구비하며, 상기 적어도 하나의 메모리 셀 각각은 복수의 데이터 상태들 각각에 상응하는 문턱 전압 분포들을 가질 수 있는 비휘발성 반도체 메모리의 프로그램 방법은, 상기 비휘발성 반도체 메모리 장치가 상기 적어도 하나의 메모리 셀 중 제1데이터 상태로 프로그램 될 셀을 먼저 상기 제1데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계, 및 상기 적어도 하나의 메모리 셀 중 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계를 구비하며, 상기 제1데이터 상태는 상기 복수의 데이터 상태들 중 최상위 데이터 상태이며, 상기 제2데이터 상태 및 상기 제3데이터 상태 각각은 차상위 데이터 상태 및 차차상위 데이터 상태 또는 차차상위 데이터 상태 및 차상위 데이터 상태일 수 있다.
상기 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계는, 상기 적어도 하나의 메모리 셀 중 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계 및 상기 적어도 하나의 메모리 셀 중 상기 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계를 구비할 수 있다.
상기 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계는, 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계, 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계, 및 상기 제2데이터 상태에 상 응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압 분포에 해당하도록 프로그램된 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계를 구비할 수 있다.
상기 제2데이터 상태 및 상기 제3데이터 상태 각각은, 상기 복수의 데이터 상태들 중 차상위 데이터 상태 및 차차상위 데이터 상태일 수 있다.
상기 제2데이터 상태 및 상기 제3데이터 상태 각각은 상기 복수의 데이터 상태들 중 차차상위 데이터 상태 및 차상위 데이터 상태일 수 있다.
상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는, 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 문턱 전압 값이 일정 값만큼 상승하도록 프로그램하는 단계, 상승한 문턱 전압 값이 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하는지 검증하는 단계, 및 검증결과 해당하지 않는 경우 다시 문턱 전압 값이 상기 일정 값만큼 상승하도록 프로그램하는 단계를 구비할 수 있다.
상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는, 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램하는 단계를 구비할 수 있다.
상기 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계는, 제2데이터 상태 및 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계, 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계, 및 상기 제3데이터 상태로 프로그램될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계를 구비하며, 상기 제1데이터 상태, 상기 제2데이터 상태, 및 상기 제3데이터 상태 각각은 상기 복수의 데이터 상태들 중 최상위 데이터 상태, 차상위 데이터 상태, 및 차차상위 데이터 상태일 수 있다.
상기 제2데이터 상태 및 상기 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는, 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 문턱 전압 값이 일정 값만큼 상승하도록 프로그램하는 단계, 상승한 문턱 전압 값이 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하는지 검증하는 단계, 및 검증결과 해당하지 않는 경우 다시 문턱 전압 값이 상기 일정 값만큼 상승하도록 프로그램하는 단계를 구비할 수 있다.
상기 제2데이터 상태 및 상기 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는, 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램하는 단계를 구비할 수 있다.
상기 기술적 과제를 달성하기 위한 비휘발성 반도체 메모리 장치는 복수의 데이터 상태들 각각에 상응하는 문턱 전압 분포들을 가질 수 있는 적어도 하나의 메모리 셀을 구비하는 메모리 셀 어레이, 상기 메모리 셀 어레이에 구비된 비트라인을 선택하기 위한 열 선택부, 상기 메모리 셀 어레이에 프로그램될 데이터 또는 상기 메모리 셀 어레이로부터 출력되는 데이터를 임시로 저장하는 입출력 버퍼, 상기 입출력 버퍼에 저장된 데이터를 상기 메모리 셀 어레이에 포함된 메모리 셀 중 상기 열 선택부에 의해 선택된 셀에 프로그램하기 위한 기입 드라이버, 및 상기 입출력 버퍼에 저장된 데이터에 기초하여 복수의 데이터 상태들로 프로그램될 상기 적어도 하나의 메모리 셀 중 제1데이터 상태로 프로그램 될 셀을 먼저 상기 제1데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게 상기 기입 드라이버를 제어하는 컨트롤러를 구비할 수 있다.
상기 컨트롤러는 상기 제1데이터 상태로 프로그램 될 셀이 프로그램된 후, 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하고, 상기 제2데이터 상태로 프로그램 될 셀이 프로그램된 후, 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게 상기 기입 드라이버를 제어할 수 있다.
상기 컨트롤러는 상기 제1데이터 상태로 프로그램 될 셀이 프로그램된 후, 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분 포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하고, 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하며, 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압 분포에 해당하도록 프로그램된 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 더 프로그램하게 상기 기입 드라이버를 제어할 수 있다.
상기 컨트롤러는 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하기 위해, 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 문턱 전압 값이 일정 값만큼 상승하도록 프로그램하고, 상승한 문턱 전압 값이 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하는지 검증하며, 검증결과 해당하지 않는 경우 다시 문턱 전압 값이 상기 일정 값만큼 상승하도록 프로그램하게 상기 기입 드라이버를 제어할 수 있다.
상기 컨트롤러는 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하기 위해, 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램하게 상기 기입 드라이버를 제어할 수 있다.
상기 컨트롤러는 제2데이터 상태 및 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하고, 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하며, 상기 제3데이터 상태로 프로그램될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게 상기 기입 드라이버를 제어할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치의 기능 블록도를 나타낸다.
도 4를 참조하면, 본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치(100)는 컨트롤러(10), 입출력 버퍼(20), 기입 드라이버(30), 열 선택부(50), 및 메모리 셀 어레이(60)을 구비한다. 상기 비휘발성 반도체 메모리 장치(100)는 센스앰프(40)를 더 구비할 수 있다.
도 4에 도시된 비휘발성 반도체 메모리 장치(100)는 노어(nor)형 플래시 메모리를 예를 들어 설명하지만, 본 발명의 권리범위가 이에 한정되지는 않는다.
상기 메모리 셀 어레이(60)의 각 메모리 셀은 복수의 데이터 상태를 저장할 수 있으며, 상기 복수의 데이터 상태 각각에 상응하는 문턱전압을 가질 수 있다. 예컨대, 상기 메모리 셀 어레이(60)에 포함된 각각의 셀은 2 비트 정보 즉, 4가지 상태를 가질 수 있으며, 소거된 셀은 '11', 최상위 상태는 '00', 차상위 상태는 '01', 및 차차상위 상태는 '10'에 대응되는 정보를 가질 수 있다. 상기 4가지의 상태 및 이에 대응하는 비트 정보는 일 예에 불과하며, 본 발명의 권리 범위가 이에 한정되지는 않는다.
본 명세서에서의 최상위 상태(예컨대, 00)란 복수의 데이터 상태들 중 문턱전압 분포가 가장 높은 데이터 상태를 말한다. 또한, 차상위 상태(예컨대, 01)란 복수의 데이터 상태들 중 문턱전압 분포가 두 번째로 높은 데이터 상태를 말하며, 차차상위 상태(예컨대, 10)란 복수의 데이터 상태들 중 문턱전압 분포가 세 번째로 높은 데이터 상태를 말한다.
상기 메모리 셀 어레이(60)에 소정의 데이터를 프로그램하기 위해서, 상기 컨트롤러(10)는 상기 입출력 버퍼(20)에 저장된 외부로부터 입력된 상기 소정의 데이터를 기입 드라이버(30)를 제어함으로써 상기 메모리 셀 어레이(60)에 프로그램 하게 된다. 물론, 각각의 데이터에 상응하는 메모리 셀을 상기 메모리 셀 어레이(60)에서 선택하기 위해 상기 비휘발성 반도체 메모리 장치(100)는 로우 디코더(row decoder, 미도시)를 더 구비할 수도 있으며, 상기 로우 디코더 및 상기 열 선택부(50)를 통하여 선택되는 메모리 셀에 프로그램 동작을 수행할 수 있다. 또한, 상기 비휘발성 반도체 메모리 장치(100)는 프로그램, 소거, 및 동작에 필요한 고전압을 발생하기 위한 고전압 발생회로(미도시)를 더 구비할 수 있음은 물론이며, 본 발명이 속하는 기술분야에 평균적인 전문가에게 널리 알려져 있으므로 자세한 설명은 생략한다.
상기 센스앰프(40)는 상기 열 선택부(50)에 의해 선택된 메모리 셀의 데이터를 감지하고 증폭하여 상기 입출력 버퍼(20)로 출력할 수 있다.
도 5는 본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 4 및 도 5를 참조하면, 상기 비휘발성 반도체 메모리 장치(100)는 상기 입출력 버퍼(20)에 저장된 데이터에 기초하여 복수의 데이터 상태들로 프로그램될 상기 적어도 하나의 메모리 셀 중 제1데이터 상태(예컨대, 최상위 상태, 00)로 프로그램 될 셀을 먼저 상기 제1데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램한다(S10). 이를 위해 상기 컨트롤러(10)는 상기 기입 드라이버(30)를 제어할 수 있다. 상기 컨트롤러(10)는 상기 기입 드라이버(30) 뿐만 아니라, 프로그램 동작시에 제어할 수 있는 다른 구성요소(예컨대, 입출력 버퍼(20) 및/또는 열 선택부(50) 등)를 더 제어할 수 있음은 물론이다.
즉, 상기 비휘발성 반도체 메모리 장치(100)는 최상위 상태(예컨대, 00)로 프로그램될 셀에 대해서 먼저 프로그램을 할 수 있다(S10). 전술한 바와 같이, 최상위 상태(예컨대, 00)란 복수의 데이터 상태들 중 문턱전압 분포가 가장 높은 데이터 상태를 말한다. 이때에는 상기 최상위 상태(예컨대, 00)로 프로그램되는 셀들은 프로그램 될 셀들 중 가장 먼저 프로그램되므로 플로팅 게이트 커플링의 영향을 받을 셀은 소거 셀들(예컨대, 11) 뿐이며, 상기 소거 셀들이 플로팅 게이트 커플링의 영향을 받아서 다소 문턱전압의 변화(소거 셀의 문턱전압 분포에 생긴 점선 부분)가 생김을 알 수 있다. 하지만, 상기 소거 셀들의 문턱 전압 분포는 다음 상위 상태(예컨대, 10)에 해당하는 셀들에 상응하는 문턱 전압 분포와의 마진(margin)폭(즉, 상태 11에 해당하는 분포와 상태 10에 해당하는 분포와의 거리)이 다소 넓으므로 상대적으로 플로팅 게이트 커플링의 영향을 적게 받을 수 있다.
다음으로, 상기 비휘발성 반도체 메모리 장치(100)는 차상위 상태(예컨대, 01)로 프로그램될 셀에 대해서 상기 차상위 상태(예컨대, 01)에 상응하는 문턱 전압 분포에 해당하도록 프로그램을 할 수 있다(S20). 차상위 상태(예컨대, 01)란 복수의 데이터 상태들 중 문턱전압 분포가 두 번째로 높은 데이터 상태를 말한다. 이때 발생하는 플로팅 게이트 커플링의 영향은 도 5에 도시된 바와 같다. 즉, 최상위 상태(00)로 프로그램된 셀들의 문턱전압 분포가 다소 상승하였고, 소거 셀들의 문턱전압 분포도 전 단계(S10)에서보다 다소 더 상승하였음을 알 수 있다. 하지만, 최상위 상태(00)에서는 다소 문턱전압 분포가 상승하여도, 더 높은 문턱전압 분포를 가지는 상태가 없으므로 상기 플로팅 게이트 커플링의 영향은 미약할 수 있다. 또한, 상기 소거 셀(11)들 역시 마진 폭이 넓으므로 상대적으로 플로팅 게이트 커플링의 영향을 적게 받을 수 있다.
다음으로, 상기 비휘발성 반도체 메모리 장치(100)는 차차상위 상태(예컨대, 10)로 프로그램될 셀에 대해서 상기 차차상위 상태(예컨대, 10)에 상응하는 문턱 전압 분포에 해당하도록 프로그램을 할 수 있다(S30). 전술한 바와 같이, 차차상위 상태(예컨대, 10)란 복수의 데이터 상태들 중 문턱전압 분포가 세 번째로 높은 데이터 상태를 말한다. 이때 발생하는 플로팅 게이트 커플링의 영향 역시 도 5에 도시된 바와 같다. 즉, 최상위 상태(00)로 프로그램된 셀들의 문턱전압 분포가 전 단계(S20)에서 보다 다소 더 상승하였고, 소거 셀(11)들의 문턱전압 분포도 전 단계(S20)에서보다 다소 더 상승하였음을 알 수 있다. 또한, 상기 차상위 상태(예컨대, 01)에서의 문턱전압 분포가 다소 상승하였다. 하지만, 상기 차상위 상태(예컨대, 01)에서의 문턱전압의 변화는 상기 소거 셀들(예컨대, 11)에서 상기 차차상위 상태(예컨대, 10)만큼(즉, 가장 작은 상태변화)의 전압변화(즉, 전하 주입)에 의한 플로팅 게이트 커플링의 영향이므로 전체 프로그램의 회수를 줄이는 방법의 트레이드 오프(trade-off)로 선택될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 4 및 도 6을 참조하면, 상기 컨트롤러(10)는 상기 제1데이터 상태(예컨대, 최상위 상태, 00)로 프로그램 될 셀이 프로그램된 후(S110), 제2데이터 상태(예컨대, 차상위상태, 01)로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하고(S120), 제3데이터 상태(예컨대, 차차상위 상태, 10)로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하며(S130), 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압 분포에 해당하도록 프로그램된 셀(즉, 단계(S120)에서 프로그램된 셀들)을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게(S140) 상기 기입 드라이버(30)를 제어할 수 있다.
즉, 도 6에 도시된 프로그램 방법은 도 5에 도시된 프로그램 방법과 유사하지만, 상기 비휘발성 반도체 메모리 장치(100)는 상기 제2데이터 상태(예컨대, 01)로 프로그램될 셀을 상기 제2데이터 상태에 상응하는 목표 문턱전압 분포(이하 제2 목표 문턱전압 분포)에 해당하도록 프로그램하지 않고, 상기 제2 목표 문턱전압 분포 보다 소정의 값만큼 낮게 프로그램한 뒤(S120), 프로그램 된 셀들을 다시 상기 제2 목표 문턱전압 분포에 해당하도록 프로그램한다(S140). 상기 소정의 값은 구현예에 따라 다양할 수 있음은 물론이다.
따라서, 상기 제3데이터 상태(예컨대, 10)에 상응하는 셀들이 받는 플로팅 게이트 커플링의 영향은 상기 제2목표 문턱전압 분포보다 소정의 값만큼 낮은 분포에서 상기 제2목표 문턱전압 분포에 해당하도록 변화되는 전압의 변화량에 상응하므로 미약하다.
상기 제1데이터 상태(예컨대, 00) 및 상기 소거 상태(예컨대, 11)에 상응하는 셀들이 받는 플로팅 게이트 커플링의 영향은 도 5에서 설명한 바와 유사하므로 자세한 설명은 생략한다.
한편, 상기 비휘발성 반도체 메모리 장치(100)는 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2 문턱전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하기 위해, 상기 제2문턱전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 문턱 전압 값이 일정 값만큼 상승하도록 프로그램하고, 상승한 문턱 전압 값이 상기 제2문턱전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하는지 검증하며, 검증결과 해당하지 않는 경우 다시 문턱 전압 값이 상기 일정 값만큼 상승하도록 프로그램할 수 있다.
즉, 상기 비휘발성 반도체 메모리 장치(100)는 프로그램 동작 시에 목표하는 전압 분포로 프로그램하기 위해 단계적으로 일정 값만큼 프로그램 한 뒤, 검증을 거쳐서 목표하는 전압 분포에 못 미치는 경우, 다시 일정 값만큼 프로그램하는 동작을 반복함으로써 목표하는 전압 분포로 프로그램을 할 수 있다. 이와 같은, 검증 및 반복적 프로그램 동작을 수행하기 위해 상기 비휘발성 반도체 메모리 장치(100)는 미리 설정된 기능(예컨대, 검증-독출 기능(verify-read function))을 사용할 수도 있다.
또한 상기 비휘발성 반도체 메모리 장치(100)는 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2문턱전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하기 위해, 상기 제2문턱전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램할 수도 있음은 물론이다. 즉, 이때에는 검증을 거치지 않고, 실험 등을 통해 결정된 횟수 만큼 프로그램 동작을 반복 수행함으로써 목표하는 전압 분포로 프로그램을 할 수 있다.
또한, 제3문턱전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램할 수도 있음은 물론이다. 이때, 미리 결정된 프로그램 반복 횟수는 목표하는 전 압 분포(예컨대, 제2문턱전압 분포에서 소정의 값만큼 낮은 전압분포 또는 제3문턱전압 분포에서 소정의 값만큼 낮은 전압분포)에 따라 다를 수 있음은 물론이다.
도 7은 본 발명의 또 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 4 및 도 7을 참조하면, 상기 컨트롤러(10)는 상기 제1데이터 상태(예컨대, 최상위 상태, 00)로 프로그램 될 셀이 프로그램된 후(S210), 제2데이터 상태(예컨대, 차차상위 상태, 10)로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하고(S220), 제3데이터 상태(예컨대, 차상위 상태, 01)로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하며(S230), 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압 분포에 해당하도록 프로그램된 셀(즉, 단계(S220)에서 프로그램된 셀들)을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게(S240) 상기 기입 드라이버(30)를 제어할 수 있다.
즉, 도 7에 도시된 프로그램 방법은 도 6에 도시된 프로그램 방법과 유사하지만, 도 6에 도시된 프로그램 방법은 상기 제2데이터 상태 및 상기 제3데이터 상태가 각각 '01' 및 '10'에 대응되는 상태이지만, 도 7에 도시된 프로그램 방법은 상기 제2데이터 상태 및 상기 제3데이터 상태가 각각 '10' 및 '01'에 대응된다. 따라서 도 7에 도시된 각 상태에서의 플로팅 게이트 커플링의 영향은 도 6에서 설명한 바와 유사하므로 상세한 설명은 생략한다.
도 8은 본 발명의 또 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법을 설명하기 위한 문턱전압 분포를 나타내는 그래프이다.
도 4 및 도 8을 참조하면, 상기 컨트롤러(10)는 상기 제1데이터 상태로 프로그램 될 셀이 프로그램된 후(S310), 제2데이터 상태(예컨대, 01) 및 제3데이터 상태(예컨대, 10)로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포(이하, 제3문턱전압 분포)에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하고(S320), 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하며(S330), 상기 제3데이터 상태로 프로그램될 셀(즉, 단계(S320)에 의해 프로그램된 셀들 중 상기 제3데이터 상태로 프로그램될 셀)을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게(S340) 상기 기입 드라이버(30)를 제어할 수 있다.
즉, 상기 비휘발성 반도체 메모리 장치는 최상위 상태(예컨대, 00)에 상응하는 셀들을 상기 제1데이터 상태에 상응하는 문턱전압 분포(이하, 제1문턱전압 분포)에 해당하도록 프로그램한다(S310).
다음으로, 차상위 상태(예컨대, 01) 및 차차상위 상태(예컨대, 10)에 상응하는 셀들을 제3문턱전압 분포보다 소정의 값만큼 낮게 프로그램한다(S320).
다음으로, 상기 제3문턱전압 분포보다 소정의 값만큼 낮게 프로그램된 상태에서 차상위 상태로 프로그램 될 셀들을 제2문턱전압 분포에 해당하도록 프로그램한다(S330).
다음으로, 상기 제3문턱전압 분포보다 소정의 값만큼 낮게 프로그램된 상태 에서 차차상위 상태로 프로그램 될 셀들을 제3문턱전압 분포에 해당하도록 프로그램할 수 있다(S340).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 비휘발성 반도체 메모리 장치의 프로그램 방법은 종래의 프로그램 방법에 비해 프로그램의 회수를 줄이면서도 효과적으로 플로팅 게이트 커플링 영향을 감소할 수 있는 효과가 있다.

Claims (16)

  1. 적어도 하나의 메모리 셀을 구비하며, 상기 적어도 하나의 메모리 셀 각각은 복수의 데이터 상태들 각각에 상응하는 문턱 전압 분포들을 가질 수 있는 비휘발성 반도체 메모리의 프로그램 방법에 있어서,
    상기 비휘발성 반도체 메모리 장치가 상기 적어도 하나의 메모리 셀 중 제1데이터 상태로 프로그램 될 셀을 먼저 상기 제1데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계; 및
    상기 적어도 하나의 메모리 셀 중 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계를 구비하며,
    상기 제1데이터 상태는 상기 복수의 데이터 상태들 중 최상위 데이터 상태이며, 상기 제2데이터 상태 및 상기 제3데이터 상태 각각은 차상위 데이터 상태 및 차차상위 데이터 상태 또는 차차상위 데이터 상태 및 차상위 데이터 상태인 비휘발성 반도체 메모리의 프로그램 방법.
  2. 제 1항에 있어서, 상기 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계는,
    상기 적어도 하나의 메모리 셀 중 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계; 및
    상기 적어도 하나의 메모리 셀 중 상기 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계를 구비하는 비휘발성 반도체 메모리의 프로그램 방법.
  3. 제 1항에 있어서, 상기 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계는,
    제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계;
    제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계; 및
    상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압 분포에 해당하도록 프로그램된 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계를 구비하는 비휘발성 반도체 메모리의 프로그램 방법.
  4. 제 2항에 있어서, 상기 제2데이터 상태 및 상기 제3데이터 상태 각각은,
    상기 복수의 데이터 상태들 중 차상위 데이터 상태 및 차차상위 데이터 상태인 비휘발성 반도체 메모리의 프로그램 방법.
  5. 제 2항에 있어서, 상기 제2데이터 상태 및 상기 제3데이터 상태 각각은,
    상기 복수의 데이터 상태들 중 차차상위 데이터 상태 및 차상위 데이터 상태인 비휘발성 반도체 메모리의 프로그램 방법.
  6. 제 2항에 있어서, 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는,
    상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 문턱 전압 값이 일정 값만큼 상승하도록 프로그램하는 단계;
    상승한 문턱 전압 값이 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하는지 검증하는 단계; 및
    검증결과 해당하지 않는 경우 다시 문턱 전압 값이 상기 일정 값만큼 상승하도록 프로그램하는 단계를 구비하는 비휘발성 반도체 메모리의 프로그램 방법.
  7. 제 2항에 있어서, 상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는,
    상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램하는 단계를 구비하는 비휘발성 반도체 메모리의 프로그 램 방법.
  8. 제 1항에 있어서, 상기 제2데이터 상태로 프로그램 될 셀과 제3데이터 상태로 프로그램 될 셀을 프로그램하는 단계는,
    제2데이터 상태 및 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계;
    제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계; 및
    상기 제3데이터 상태로 프로그램될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하는 단계를 구비하며,
    상기 제1데이터 상태, 상기 제2데이터 상태, 및 상기 제3데이터 상태 각각은 상기 복수의 데이터 상태들 중 최상위 데이터 상태, 차상위 데이터 상태, 및 차차상위 데이터 상태인 비휘발성 반도체 메모리의 프로그램 방법.
  9. 제 8항에 있어서, 상기 제2데이터 상태 및 상기 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는,
    상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 문턱 전압 값이 일정 값만큼 상승하도록 프로그램하는 단 계;
    상승한 문턱 전압 값이 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하는지 검증하는 단계; 및
    검증결과 해당하지 않는 경우 다시 문턱 전압 값이 상기 일정 값만큼 상승하도록 프로그램하는 단계를 구비하는 비휘발성 반도체 메모리의 프로그램 방법.
  10. 제 8항에 있어서, 상기 제2데이터 상태 및 상기 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하는 단계는,
    상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램하는 단계를 구비하는 비휘발성 반도체 메모리의 프로그램 방법.
  11. 복수의 데이터 상태들 각각에 상응하는 문턱 전압 분포들을 가질 수 있는 적어도 하나의 메모리 셀을 구비하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 구비된 비트라인을 선택하기 위한 열 선택부;
    상기 메모리 셀 어레이에 프로그램될 데이터 또는 상기 메모리 셀 어레이로부터 출력되는 데이터를 임시로 저장하는 입출력 버퍼;
    상기 입출력 버퍼에 저장된 데이터를 상기 메모리 셀 어레이에 포함된 메모 리 셀 중 상기 열 선택부에 의해 선택된 메모리 셀에 프로그램하기 위한 기입 드라이버; 및
    상기 입출력 버퍼에 저장된 데이터에 기초하여 복수의 데이터 상태들로 프로그램될 상기 적어도 하나의 메모리 셀 중 제1데이터 상태로 프로그램 될 셀을 먼저 상기 제1데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게 상기 기입 드라이버를 제어하는 컨트롤러를 구비하는 비휘발성 반도체 메모리 장치.
  12. 제 11항에 있어서, 상기 컨트롤러는,
    상기 제1데이터 상태로 프로그램 될 셀이 프로그램된 후,
    제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하고,
    상기 제2데이터 상태로 프로그램 될 셀이 프로그램된 후,
    제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게 상기 기입 드라이버를 제어하는 비휘발성 반도체 메모리 장치.
  13. 제 11항에 있어서, 상기 컨트롤러는,
    상기 제1데이터 상태로 프로그램 될 셀이 프로그램된 후,
    제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하고,
    제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하며,
    상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압 분포에 해당하도록 프로그램된 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 더 프로그램하게 상기 기입 드라이버를 제어하는 비휘발성 반도체 메모리 장치.
  14. 제 13항에 있어서, 상기 컨트롤러는,
    상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하기 위해,
    상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 문턱 전압 값이 일정 값만큼 상승하도록 프로그램하고,
    상승한 문턱 전압 값이 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하는지 검증하며, 검증결과 해당하지 않는 경우 다시 문턱 전압 값이 상기 일정 값만큼 상승하도록 프로그램하게 상기 기입 드라이버를 제어하는 비휘발성 반도체 메모리 장치.
  15. 제 13항에 있어서, 상기 컨트롤러는,
    상기 제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하기 위해,
    상기 제2데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당할 때까지 미리 결정된 횟수만큼 문턱 전압 값을 일정 값만큼 상승하도록 반복적으로 프로그램하게 상기 기입 드라이버를 제어하는 비휘발성 반도체 메모리 장치.
  16. 제 11항에 있어서, 상기 컨트롤러는,
    상기 제1데이터 상태로 프로그램 될 셀이 프로그램된 후,
    제2데이터 상태 및 제3데이터 상태로 프로그램 될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에서 소정의 값만큼 낮은 전압분포에 해당하도록 프로그램하고,
    제2데이터 상태로 프로그램 될 셀을 상기 제2데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하며,
    상기 제3데이터 상태로 프로그램될 셀을 상기 제3데이터 상태에 상응하는 문턱 전압 분포에 해당하도록 프로그램하게 상기 기입 드라이버를 제어하는 비휘발성 반도체 메모리 장치.
KR1020070005648A 2007-01-18 2007-01-18 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법 Expired - Fee Related KR100818717B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070005648A KR100818717B1 (ko) 2007-01-18 2007-01-18 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법
US11/765,057 US7843722B2 (en) 2007-01-18 2007-06-19 Nonvolatile semiconductor memory device and programming method thereof
US12/899,884 US7933150B2 (en) 2007-01-18 2010-10-07 Nonvolatile semiconductor memory device and programming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070005648A KR100818717B1 (ko) 2007-01-18 2007-01-18 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR100818717B1 true KR100818717B1 (ko) 2008-04-02

Family

ID=39533539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005648A Expired - Fee Related KR100818717B1 (ko) 2007-01-18 2007-01-18 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법

Country Status (2)

Country Link
US (2) US7843722B2 (ko)
KR (1) KR100818717B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147491B2 (en) 2016-09-08 2018-12-04 SK Hynix Inc. Semiconductor memory device and programming method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100013645A (ko) * 2008-07-31 2010-02-10 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR101053755B1 (ko) * 2009-06-29 2011-08-02 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US9767894B2 (en) 2014-06-09 2017-09-19 Micron Technology, Inc. Programming memories with stepped programming pulses
WO2024202892A1 (ja) * 2023-03-24 2024-10-03 ソニーグループ株式会社 立体視表示装置、および立体視表示方法、並びに記憶媒体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206833A (ja) 2002-12-26 2004-07-22 Toshiba Corp 不揮発性半導体メモリ
JP2004319007A (ja) 2003-04-16 2004-11-11 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
KR20050007653A (ko) * 2003-07-11 2005-01-21 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
KR20050094569A (ko) * 2004-03-23 2005-09-28 주식회사 하이닉스반도체 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
KR20070074319A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011983A (ja) 1996-06-28 1998-01-16 Sony Corp 半導体不揮発性記憶装置
US5764568A (en) * 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
KR19990066130A (ko) 1998-01-21 1999-08-16 윤종용 불 휘발성 메모리 장치 및 그것의 프로그램 방법
JP2000021185A (ja) * 1998-06-30 2000-01-21 Sharp Corp 不揮発性半導体メモリの書込み方法
JP2002197878A (ja) * 2000-12-26 2002-07-12 Hitachi Ltd 半導体装置及びデータ処理システム
KR100525004B1 (ko) * 2004-02-26 2005-10-31 삼성전자주식회사 멀티레벨 셀（Ｍｕｌｔｉ－ｌｅｖｅｌ ｃｅｌｌ）플래쉬메모리장치 및 이의 프로그램 방법
US7221592B2 (en) * 2005-02-25 2007-05-22 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US7489560B2 (en) * 2006-04-05 2009-02-10 Spansion Llc Reduction of leakage current and program disturbs in flash memory devices
JP5095131B2 (ja) * 2006-05-31 2012-12-12 株式会社東芝 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206833A (ja) 2002-12-26 2004-07-22 Toshiba Corp 不揮発性半導体メモリ
JP2004319007A (ja) 2003-04-16 2004-11-11 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
KR20050007653A (ko) * 2003-07-11 2005-01-21 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
KR20050094569A (ko) * 2004-03-23 2005-09-28 주식회사 하이닉스반도체 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
KR20070074319A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147491B2 (en) 2016-09-08 2018-12-04 SK Hynix Inc. Semiconductor memory device and programming method thereof

Also Published As

Publication number Publication date
US7933150B2 (en) 2011-04-26
US20080175047A1 (en) 2008-07-24
US7843722B2 (en) 2010-11-30
US20110019472A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
US7151692B2 (en) Operation scheme for programming charge trapping non-volatile memory
US7190614B2 (en) Operation scheme for programming charge trapping non-volatile memory
US7266019B2 (en) Non-volatile memory device and erasing method therefor
US10991433B2 (en) Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
KR101274205B1 (ko) 비휘발성 메모리 소자의 동작 방법
JP4205311B2 (ja) フローティングゲートを利用した半導体不揮発性メモリ
KR101026385B1 (ko) 전하트랩형 플래시 메모리소자의 동작 방법
US9245644B2 (en) Method and apparatus for reducing erase disturb of memory by using recovery bias
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
KR20040103781A (ko) 반도체 장치
KR100818717B1 (ko) 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법
JP5868381B2 (ja) 半導体記憶装置
JP5754761B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法
KR100568118B1 (ko) 불휘발성 메모리 장치 및 그것을 위한 고속 검증 방법
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
EP1763039A1 (en) Method and apparatus for protection from over-erasing nonvolatile memory cells
CN105006252A (zh) 抹除非易失性存储器的方法
JP2008130182A (ja) 不揮発性半導体記憶装置
KR100927119B1 (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
WO2022260692A1 (en) Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
EP4352728A1 (en) Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
US7420845B2 (en) High-endurance memory device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070118

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080326

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080327

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110302

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160209