[go: up one dir, main page]

KR100816161B1 - 플래시 메모리 소자의 프로그램 방법 - Google Patents

플래시 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR100816161B1
KR100816161B1 KR1020070007039A KR20070007039A KR100816161B1 KR 100816161 B1 KR100816161 B1 KR 100816161B1 KR 1020070007039 A KR1020070007039 A KR 1020070007039A KR 20070007039 A KR20070007039 A KR 20070007039A KR 100816161 B1 KR100816161 B1 KR 100816161B1
Authority
KR
South Korea
Prior art keywords
program
voltage
level
cells
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070007039A
Other languages
English (en)
Inventor
왕종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070007039A priority Critical patent/KR100816161B1/ko
Priority to US11/771,792 priority patent/US7450432B2/en
Priority to CN2007101299932A priority patent/CN101231888B/zh
Priority to JP2007225527A priority patent/JP2008181630A/ja
Application granted granted Critical
Publication of KR100816161B1 publication Critical patent/KR100816161B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 각각의 레벨을 가지는 멀티 레벨 셀들을 포함하는 플래시 메모리 소자의 프로그램 방법에 있어서, 제 1 레벨의 셀들에 대해 설정된 제 1 시작 전압으로부터 프로그램을 수행하는 단계; 제 1 검증전압을 이용하여 상기 제 1 레벨의 셀들에 대한 프로그램 패스 여부를 판단하고, 패스되지 않은 경우 순차적으로 전압을 증가시켜 프로그램을 다시 수행하는 단계; 상기 판단결과, 제 1 검증전압에 대해 프로그램 패스가 된 경우, 현재 프로그램전압과, 제 2 레벨의 셀들에 대해 설정된 제 2 시작 전압의 비교 결과에 따라, 현재 프로그램 전압 또는 제 2 시작전압으로부터 프로그램을 수행하는 단계; 및 제 2 검증전압을 이용하여 상기 제 2 레벨의 셀들에 대한 프로그램 패스 여부를 판단하고, 패스되지 않은 경우 순차적으로 전압을 증가시켜 프로그램을 다시 수행하는 단계를 포함한다.
ISPP, 프로그램 시작 전압, 셀 분포

Description

플래시 메모리 소자의 프로그램 방법{Method of programming for flash memory device}
도 1은 2비트 저장용 멀티 레벨 셀의 셀 전압 분포를 나타낸 셀 분포도이다.
도 2a는 도 1의 LSB 프로그램 진행시의 셀 전압 변화를 나타낸 도면이다.
도 2b는 도 1의 MSB 프로그램 진행시의 셀 전압 변화를 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 프로그램 방법을 적용한 셀 전압 변화를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 플래시 메모리 소자의 프로그램 방법의 동작 순서도이다.
본 발명은 멀티 레벨 셀(Multi Level Cell; MLC)을 포함하는 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 특히 셀 전압 이동 경로에 따라 프로그램 시작 전압을 설정하여 프로그램 시간을 개선하는 플래시 메모리 소자의 프로그램 방법에 관한 것이다.
불휘발성 메모리인 플래시 메모리는 일반적으로 NAND 플래시 메모리와, NOR 플래시 메모리로 구분된다. NOR 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트 라인과 워드 라인에 연결되는 구조를 가지므로 랜덤 액세스 시간 특성이 우수한 반면에, NAND 플래시 메모리는 복수 개의 메모리 셀들이 직렬로 연결되어 셀 스트링 당 한 개의 컨택만을 필요로 하므로 집적도면에서 우수한 특성을 갖는다. 따라서 고집적 플래시 메모리에는 주로 NAND 구조가 사용되고 있다.
최근에는 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)라고 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
도 1은 2비트 저장용 멀티 레벨 셀의 셀 전압 분포를 나타낸 셀 분포도이다.
도 1을 참조하면, 2비트의 데이터를 저장할 수 있는 메모리 셀은 4개의 셀 상태를 가진다. 각각 [11], [10], [00], 및 [01]의 데이터를 의미하는 셀 분포를 가지며, 도 1에 나타난 바와 같이 하위 비트(LSB; Least Significant Bit) 프로그램을 한번 수행하고(1), 이후에 상위 비트(MSB; Most Significant Bit) 프로그램을 두 번에 걸쳐 수행한다(2).
플래시 메모리 소자는 상기와 같은 MLC에 데이터를 프로그램할 때, 각 셀의 문턱전압을 도 1과 같이 이동시키기 위해 프로그램 전압(
Figure 112007006869909-pat00001
)을 최적화하여 프로그램 시간을 최소화 할 수 있다.
도 1과 같이 2비트의 데이터를 저장할 수 있는 MLC는 셀 전압이 이동하는 분 포가 LSB 프로그램에 의해 한번, 그리고 MSB 프로그램에 의해 2번 진행함으로써 증가한다.
도 2a는 도 1의 LSB 프로그램 진행시의 셀 전압 변화를 나타낸 도면이다.
도 2a를 참조하면, LSB 프로그램을 수행하기 위해 공급되는 프로그램 전압(
Figure 112007006869909-pat00002
) 펄스와, 그에 따라 프로그램되어 변경되는 셀 전압이 나타난다. 프로그램 전압(
Figure 112007006869909-pat00003
)은 처음 시작 전압을 제 1 전압(a)으로 하여 제 1 전압(a)으로부터 0.2V를 스텝으로 하는 ISPP(Increment Step Pulse Program) 형태로 인가된다. 그리고 도 2a의 경로(P1)에 따라 셀들이 전압은 증가하며, 제 1 검증전압(PV1)에서 검증함으로써, 제 1 검증전압(PV1)에 맞추어져 셀 전압이 증가하는 것을 확인할 수 있다.
그리고 MSB 프로그램은 다음과 같이 진행된다.
도 2b는 도 1의 MSB 프로그램 진행시의 셀 전압 변화를 나타낸 도면이다.
도 2b를 참조하면, MSB 프로그램 진행에 따라 셀 전압이 이동하는 것은 도 1에 나타난 바와 같이 두 개로 증가한다. 이때 프로그램 전압(
Figure 112007006869909-pat00004
)은 제 2 검증전압(PV2)과, 제 3 검증전압(PV3) 맞추어져 ISPP 형태로 인가되며, 처음 시작 전압은 제 2 전압(b)으로부터 시작된다.
따라서 제 2 전압(b)부터 인가되는 ISPP 형태의 프로그램 전압에 의해 제 2 검증전압(PV2)까지 경로(P2)와 같이 셀의 문턱전압이 증가하고, 제 3 검증전압(PV3)까지 경로(P3)와 같이 셀의 문턱전압이 증가한다.
이때, 상기 도 1의 [00] 상태로 프로그램할 셀이 없는 경우에 문제가 발생할 수 있다. 즉, MSB 프로그램을 시작하여 제 2 전압(b)을 시작으로 ISPP 형태로 전압을 증가시켜 인가할 때, 제 2검증전압(PV2)에 의해 검증을 수행할 셀들에 대해 모두 패스가 된 시점의 프로그램전압이 제 3 검증전압(PV3)보다 낮은 경우, 이후의 제 3 검증전압(PV3)수준까지 0.2V의 증가로 프로그램을 계속 수행하는 것은 많은 시간이 걸리고, 전력의 소모도 발생한다.
남은 셀들에 대해 [00]의 상태가 아닌 [01]의 상태로만 변경되어야 하지만, 프로그램 전압은 제 3 검증전압(PV3)에 못한 상태이므로 ISPP 방법으로 프로그램 전압에 제 3 검증전압(PV3)의 수준까지 올라갈 때까지 시간의 소비와 전력의 소비가 발생하는 것이다.
따라서 본 발명이 이루고자 하는 기술적 과제는 멀티 레벨 셀의 프로그램을 진행하는데 있어서, 셀 전압의 분포마다 맞추어진 프로그램 전압을 설정하여, 하위 분포에 대한 검증이 완료된 후, 상위 분포에 대한 프로그램 전압으로 프로그램 전압이 적절히 변경되도록 하는 플래시 메모리 소자의 프로그램 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 플래시 메모리 소자의 프로그램 방법은,
각각의 레벨을 가지는 멀티 레벨 셀들을 포함하는 플래시 메모리 소자의 프 로그램 방법에 있어서, 제 1 레벨의 셀들에 대해 설정된 제 1 시작 전압으로부터 프로그램을 수행하는 단계; 제 1 검증전압을 이용하여 상기 제 1 레벨의 셀들에 대한 프로그램 패스 여부를 판단하고, 패스되지 않은 경우 순차적으로 전압을 증가시켜 프로그램을 다시 수행하는 단계; 상기 판단결과, 제 1 검증전압에 대해 프로그램 패스가 된 경우, 현재 프로그램전압과, 제 2 레벨의 셀들에 대해 설정된 제 2 시작 전압의 비교 결과에 따라, 현재 프로그램 전압 또는 제 2 시작전압으로부터 프로그램을 수행하는 단계; 및 제 2 검증전압을 이용하여 상기 제 2 레벨의 셀들에 대한 프로그램 패스 여부를 판단하고, 패스되지 않은 경우 순차적으로 전압을 증가시켜 프로그램을 다시 수행하는 단계를 포함한다.
상기 프로그램 전압을 순차적으로 증가시키는 것은 ISPP(Increment Step Pulse Program) 방법에 의해 일정 크기 전압을 증가시키는 것을 특징으로 한다.
상기 제 1 레벨의 셀들에 대한 프로그램 패스가 된 경우, 현재의 프로그램 전압과, 상기 제 2 시작 전압을 비교하는 단계; 및 상기 비교 결과, 현재의 프로그램 전압이 상기 제 2 시작전압보다 작은 경우 프로그램 전압을 상기 제 2 시작전압으로 변경하여 순차적으로 전압을 증가시켜 프로그램을 수행하는 단계를 더 포함한다.
상기 현재 프로그램 전압과 상기 제 2 시작전압을 비교한 결과, 현재 프로그램 전압이 상기 제 2 시작전압과 같거나 큰 경우, 현재의 프로그램 전압을 변경하지 않고 순차적으로 증가시켜 프로그램을 수행하는 단계를 더 포함한다.
상기 프로그램을 수행하는 횟수를 카운트 하는 단계를 더 포함한다.
상기 순차적으로 프로그램 전압을 증가시켜 프로그램을 수행하는 횟수가 설정된 최대값 이상이 되면, 프로그램 페일로 판단하는 것을 특징으로 한다.
상기 제 1 시작 전압은 제 1 레벨의 셀들에 대해 프로그램 검증을 수행하는 제 1 검증레벨에 대해 설정되는 것을 특징으로 한다.
상기 제 2 시작 전압은 제 2 레벨의 셀들에 대해 프로그램 검증을 수행하는 제 2 검증레벨에 대해 설정되는 것을 특징으로 한다.
상기 제 1 레벨의 셀들은 상기 제 2 레벨의 셀들에 대하여 하위 전압 레벨인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 실시 예에 따른 프로그램 방법을 적용한 셀 전압 변화를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 프로그램 방법은 셀의 프로그램 분포에 따라 프로그램 전압의 시작 전압을 설정하여 인가하도록 함으로써, 불필요한 프로그램 전압인가와, 시간을 줄이는 것이다. 이때 MLC의 프로그램시의 검증 전압은 LSB 프로그램으로 인해 [10] 상태의 셀로 전압이 변경되었는지를 확인하는 제 1 검증전압(PV1)과, MSB 프로그램으로 인해 [00] 상태의 셀로 전압이 변경되었는지를 확인하는 제 2 검증전압(PV2) 및 [01] 상태의 셀로 전압이 변경되었는지를 확인하는 제 3 검증전압(PV3)에 따라 각각 다르게 설정되는 프로그램 시작 전압을 가질 수 있다.
즉, 도 3에 나타난 바와 같이, 영역(c)에 분포할 셀이 없는 경우, 즉 2비트의 데이터를 저장하는 MLC(Multi Level Cell)의 경우를 예를 들 때, LSB 프로그램을 수행하여 제 1 검증 전압(PV1)에 대한 검증이 모두 패스가 되고, 이후에 MSB프로그램을 실행하여 모든 셀에 대해 제 2 검증전압(PV2)에 대한 검증이 모두 패스가 된다.
제 2 검증 전압(PV2)에 대해 모든 검증이 패스가 된 상태에서, 현재 프로그램 전압이 제 3 검증전압(PV3)에 대한 프로그램 시작 전압보다 작다면, 컨트롤러는 ISPP방식에 의해 프로그램 전압을 증가시키지 않고, 바로 제 3 검증전압(PV3)에 대해 설정되는 프로그램 시작 전압(Vs)으로 건너뛰어 프로그램 전압을 인가하도록 한다.
따라서 본 발명의 실시 예에 따른 MLC의 프로그램시 인가되는 시작 전압은 세 가지 종류가 된다. 즉, LSB 프로그램 시에 시작전압인 제 1 시작전압(Vs1)과, MSB 프로그램시 제 2 검증전압(PV2)에 대해 설정되는 프로그램 시작 전압인 제 2 시작전압(Vs2)과, 제 3 검증전압(PV3)에 대해 설정되는 프로그램 시작 전압인 제 3 시작 전압(Vs3)이다. 상기 도 3에 나타난 시작전압(Vs)은 상술한 제 3 시작전압(Vs3)이 될 것이다.
상기한 본 발명의 실시 예에 따른 프로그램 시작 전압을 설정하여 프로그램 을 수행하는 방법을 좀더 자세히 설명하면 다음과 같다.
도 4는 본 발명의 실시 예에 따른 플래시 메모리 소자의 프로그램 방법의 동작 순서도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 플래시 메모리 소자에 프로그램 명령이 입력되면(S401), 플래시 메모리 소자에 포함되는 컨트롤러(미도시)는 프로그램 셀에 프로그램 횟수정보인 PC를 '0'으로 리셋 하여 프로그램을 준비한다(S403). 상기 PC는 선택된 셀에 대해 최대로 프로그램을 시도할 수 있도록 하는 값으로, 설정된 횟수만큼 프로그램을 시도한 이후에도 검증단계에서 페일이 발생되면, 해당 셀이 페일이 발생한 것으로 간주한다.
이후로 컨트롤러는 제 1 시작전압(Vs1)으로부터 프로그램을 수행하여 LSB 프로그램을 완료한 후(미도시), MSB 프로그램을 위한 제 2 시작전압(Vs2)으로부터 프로그램을 시작한다.
처음 MSB 프로그램을 시작한 시점에서 제 2 검증전압(PV2)에 대한 검증을 수행해도 모든 셀에서 패스의 결과가 나타나지는 않는다. 따라서 MSB 프로그램을 처음 시작할 때는 프로그램 시작 전압을 제 2 시작전압(Vs2)으로 설정한다(S405).
설정된 프로그램 전압에 따라 프로그램을 수행하고(S407), 프로그램이 수행됨에 따라 PC의 값을 1 증가시킨다(S409). 그리고 제 2 검증전압(PV2)에 대한 검증을 수행한다(S411). 이때 제 2 검증전압(PV2)에 대해 패스가 되지 않으면, 상기 PC의 값이 미리 설정돼 최대값보다 작은지를 확인하여(S413), ISPP 방식에 따른 소정의 전압 레벨만큼 프로그램 전압을 올려서 다시 프로그램을 수행하도록 한다(S415 및 S407 내지 S413). 앞서 언급한 바와 같이 PC의 값이 설정된 최대값(PC_max)과 같아지면 프로그램이 완료되지 못하고 페일이 된다.
한편, 제 2 검증전압(PV2)에 대해 검증한 결과 패스가 되면, 컨트롤러(미도시)는 현재의 프로그램전압(
Figure 112007006869909-pat00005
)이 제 3 시작전압(Vs3)보다 작은지를 판단한다(S417).
단계 S417의 판단결과, 현재의 프로그램 전압(
Figure 112007006869909-pat00006
)이 제 3 시작 전압(Vs3)과 같거나 크다면, 그대로 ISPP 방식을 적용하여 프로그램을 수행하도록 하고(S421).
만약 단계 S417의 판단결과 현재의 프로그램 전압(
Figure 112007006869909-pat00007
)이 제 3 시작 전압(Vs3)보다 작다면, 현재의 프로그램 전압(
Figure 112007006869909-pat00008
)을 제 3 시작 전압으로 다시 설정하여(S421) 프로그램을 수행하도록 한다(S421). 따라서 만약 현재 프로그램 전압이 제 3 시작전압(Vs3)보다 작은 시점에서 제 2 검증전압(PV2)에 대한 검증 패스가 되었다면 제 3 시작전압(Vs3)까지 ISPP 방법으로 이동하는 시간을 줄일 수 있다.
이후로는 단계S409 내지 단계 S415와 유사하게 PC의 값을 1 증가시키고(S423), 제 3 검증전압(PV3)에 대한 검증을 수행한다(S425). 제 3 검증전압(PV3)에 대한 검증이 패스되면 프로그램은 종료되며, 패스되지 못하면, PC의 값이 최대값(PC_max)과 같은지를 확인하여 페일 처리를 하거나, ISPP 방식에 의해 프로그램 전압을 증가시켜 다시 프로그램을 수행한다(S431).
이상에서 설명한 본 발명의 실시 예에 따라 상위의 레벨의 셀 분포를 가지는 셀들에 대하여 하위의 레벨을 가지는 셀에 대한 프로그램이 완료된 후, 프로그램 전압을 상위 레벨 셀 분포에 맞추어 적절히 조절함으로써 불필요한 시간 낭비와 전력 낭비를 줄이는 효과가 있다. 또한 줄어든 시간만큼 프로그램 펄스가 인가되지 않아도 된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자의 프로그램 방법은 멀티 레벨 셀의 프로그램을 수행할 때, 각각의 검증 전압 레벨에 맞추어진 프로그램 시작전압을 설정함으로써, 하위 레벨에 대한 검증이 패스된 이후에, 프로그램 전압을 상위 레벨에 맞게 조절하도록 하여 프로그램 펄스를 줄이고, 프로그램 시간과 전력 낭비를 줄일 수 있다.

Claims (9)

  1. 각각의 레벨을 가지는 멀티 레벨 셀들을 포함하는 플래시 메모리 소자의 프로그램 방법에 있어서,
    제 1 레벨의 셀들에 대해 설정된 제 1 시작 전압으로부터 프로그램을 수행하는 단계;
    제 1 검증전압을 이용하여 상기 제 1 레벨의 셀들에 대한 프로그램 패스 여부를 판단하고, 패스되지 않은 경우 순차적으로 전압을 증가시켜 프로그램을 다시 수행하는 단계;
    상기 판단결과, 제 1 검증전압에 대해 프로그램 패스가 된 경우, 현재 프로그램전압과, 제 2 레벨의 셀들에 대해 설정된 제 2 시작 전압의 비교 결과에 따라, 현재 프로그램 전압 또는 제 2 시작전압으로부터 프로그램을 수행하는 단계; 및
    제 2 검증전압을 이용하여 상기 제 2 레벨의 셀들에 대한 프로그램 패스 여부를 판단하고, 패스되지 않은 경우 순차적으로 전압을 증가시켜 프로그램을 다시 수행하는 단계
    를 포함하는 플래시 메모리 소자의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 프로그램 전압을 순차적으로 증가시키는 것은 ISPP(Increment Step Pulse Program) 방법에 의해 일정 크기 전압을 증가시키는 것을 특징으로 하는 플 래시 메모리 소자의 프로그램 방법.
  3. 제 1항에 있어서,
    상기 제 1 레벨의 셀들에 대한 프로그램 패스가 된 경우, 현재의 프로그램 전압과, 상기 제 2 시작 전압을 비교하는 단계; 및
    상기 비교 결과, 현재의 프로그램 전압이 상기 제 2 시작전압보다 작은 경우 프로그램 전압을 상기 제 2 시작전압으로 변경하여 순차적으로 전압을 증가시켜 프로그램을 수행하는 단계
    더 포함하는 플래시 메모리 소자의 프로그램 방법.
  4. 제 3항에 있어서,
    상기 현재 프로그램 전압과 상기 제 2 시작전압을 비교한 결과, 현재 프로그램 전압이 상기 제 2 시작전압과 같거나 큰 경우, 현재의 프로그램 전압을 변경하지 않고 순차적으로 증가시켜 프로그램을 수행하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
  5. 제 1항에 있어서,
    상기 프로그램을 수행하는 횟수를 카운트 하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
  6. 제 5항에 있어서,
    상기 순차적으로 프로그램 전압을 증가시켜 프로그램을 수행하는 횟수가 설정된 최대값 이상이 되면, 프로그램 페일로 판단하는 것을 특징으로 하는 플래시 메모리 소자의 프로그램 방법.
  7. 제 1항에 있어서,
    상기 제 1 시작 전압은 제 1 레벨의 셀들에 대해 프로그램 검증을 수행하는 제 1 검증레벨에 대해 설정되는 것을 특징으로 하는 플래시 메모리 소자의 프로그램 방법.
  8. 제 1항에 있어서,
    상기 제 2 시작 전압은 제 2 레벨의 셀들에 대해 프로그램 검증을 수행하는 제 2 검증레벨에 대해 설정되는 것을 특징으로 하는 플래시 메모리 소자의 프로그램 방법.
  9. 제 1항에 있어서,
    상기 제 1 레벨의 셀들은 상기 제 2 레벨의 셀들에 대하여 하위 전압 레벨인 것을 특징으로 하는 플래시 메모리 소자의 프로그램 방법.
KR1020070007039A 2007-01-23 2007-01-23 플래시 메모리 소자의 프로그램 방법 Expired - Fee Related KR100816161B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070007039A KR100816161B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 소자의 프로그램 방법
US11/771,792 US7450432B2 (en) 2007-01-23 2007-06-29 Method of programming data in a flash memory device
CN2007101299932A CN101231888B (zh) 2007-01-23 2007-07-20 在闪速存储器件中对数据进行编程的方法
JP2007225527A JP2008181630A (ja) 2007-01-23 2007-08-31 フラッシュメモリ素子のプログラム方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007039A KR100816161B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR100816161B1 true KR100816161B1 (ko) 2008-03-21

Family

ID=39411484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007039A Expired - Fee Related KR100816161B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 소자의 프로그램 방법

Country Status (4)

Country Link
US (1) US7450432B2 (ko)
JP (1) JP2008181630A (ko)
KR (1) KR100816161B1 (ko)
CN (1) CN101231888B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994713B1 (ko) * 2008-11-28 2010-11-17 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 프로그램 검증 방법
US8508992B2 (en) 2010-07-09 2013-08-13 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805840B1 (ko) * 2006-09-01 2008-02-21 삼성전자주식회사 캐시를 이용한 플래시 메모리 장치 및 그것의 프로그램방법
KR20100101798A (ko) * 2009-03-10 2010-09-20 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 위한 메모리 장치
US7916533B2 (en) * 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101798013B1 (ko) 2010-12-30 2017-11-16 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
US8681562B2 (en) 2011-01-10 2014-03-25 Micron Technology, Inc. Memories and methods of programming memories
US8811081B2 (en) 2011-12-09 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages in a memory
WO2014153174A2 (en) * 2013-03-14 2014-09-25 Silicon Storage Technology, Inc. Non-volatile memory program algorithm device and method
CN104318956B (zh) * 2014-09-30 2018-05-15 西安紫光国芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN105632554B (zh) * 2014-11-03 2019-07-30 旺宏电子股份有限公司 存储装置的操作方法
CN104733047B (zh) 2015-03-30 2018-05-08 西安紫光国芯半导体有限公司 一种包括参考单元的rram子阵列结构
KR102423291B1 (ko) 2016-01-15 2022-07-20 삼성전자주식회사 프로그램 전압을 보정하는 플래시 메모리 장치, 3차원 메모리 장치, 메모리 시스템 및 그의 프로그램 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035146B2 (en) 2004-01-21 2006-04-25 Sandisk Corporation Programming non-volatile memory
US7057934B2 (en) 2004-06-29 2006-06-06 Intel Corporation Flash memory with coarse/fine gate step programming
US7061798B2 (en) 2001-06-27 2006-06-13 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US7116581B2 (en) 2004-02-19 2006-10-03 Nec Electronics Corporation Nonvolatile semiconductor memory device and method of programming in nonvolatile semiconductor memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980094B2 (ja) * 1995-09-13 2007-09-19 株式会社東芝 不揮発性半導体記憶装置
US5677869A (en) * 1995-12-14 1997-10-14 Intel Corporation Programming flash memory using strict ordering of states
JPH11134879A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 不揮発性半導体記憶装置
DE69927967T2 (de) * 1999-08-03 2006-07-27 Stmicroelectronics S.R.L., Agrate Brianza Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
US6219276B1 (en) * 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
KR100390959B1 (ko) * 2001-06-29 2003-07-12 주식회사 하이닉스반도체 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법
KR100672147B1 (ko) 2005-03-15 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치의 체크 보드 프로그램 시에 프로그램페일을 방지하기 위한 페이지 버퍼
KR100721012B1 (ko) * 2005-07-12 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100705220B1 (ko) * 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법
KR100729359B1 (ko) * 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100683858B1 (ko) * 2006-01-12 2007-02-15 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
JP2007193885A (ja) * 2006-01-18 2007-08-02 Sharp Corp 多値フラッシュメモリの書き込み方法
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
JP2010508615A (ja) * 2006-10-30 2010-03-18 サンディスク コーポレイション 不揮発性メモリに用いられる最高マルチレベル状態の高速プログラミング

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061798B2 (en) 2001-06-27 2006-06-13 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US7035146B2 (en) 2004-01-21 2006-04-25 Sandisk Corporation Programming non-volatile memory
US7116581B2 (en) 2004-02-19 2006-10-03 Nec Electronics Corporation Nonvolatile semiconductor memory device and method of programming in nonvolatile semiconductor memory device
US7057934B2 (en) 2004-06-29 2006-06-06 Intel Corporation Flash memory with coarse/fine gate step programming

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994713B1 (ko) * 2008-11-28 2010-11-17 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 프로그램 검증 방법
US8508992B2 (en) 2010-07-09 2013-08-13 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
US7450432B2 (en) 2008-11-11
JP2008181630A (ja) 2008-08-07
US20080175064A1 (en) 2008-07-24
CN101231888A (zh) 2008-07-30
CN101231888B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
KR100816161B1 (ko) 플래시 메모리 소자의 프로그램 방법
US7558115B2 (en) Program method of flash memory device
KR101069004B1 (ko) 플래시 메모리 소자의 프로그램 방법
EP2954529B1 (en) Programming select gate transistors and memory cells using dynamic verify level
KR100953047B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR100794311B1 (ko) 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법
KR20090011249A (ko) 비휘발성 메모리 셀 프로그래밍 방법
KR101212739B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
KR100908560B1 (ko) 플래시 메모리 소자의 프로그램 방법
WO2003058637A1 (en) Programming non-volatile memory devices
JP2006294217A (ja) ビットスキャン方式を使用するｎｏｒフラッシュメモリ装置及びそれのプログラム方法
KR101193059B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
US11393544B2 (en) Memory device capable of reducing program disturbance and erasing method thereof
US8553465B2 (en) Semiconductor memory device and method of programming the same
KR20090118665A (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
US20100226171A1 (en) Method of programming nonvolatile memory device
CN111081303B (zh) 存储器编程方法、装置、电子设备及计算机可读存储介质
JP2012155831A (ja) 半導体システム及びデータプログラミング方法
KR20130035513A (ko) 비휘발성 메모리 장치
KR20120061565A (ko) 반도체 메모리 장치 및 그 동작 방법
CN110827904B (zh) 存储器装置及其编程方法
KR20120120752A (ko) 비휘발성 메모리의 동작방법
KR20100089507A (ko) 플래시 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070123

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080317

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080317

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120222

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee