[go: up one dir, main page]

KR100807214B1 - 향상된 감도를 갖는 이미지 센서 및 그 제조 방법 - Google Patents

향상된 감도를 갖는 이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR100807214B1
KR100807214B1 KR1020050011838A KR20050011838A KR100807214B1 KR 100807214 B1 KR100807214 B1 KR 100807214B1 KR 1020050011838 A KR1020050011838 A KR 1020050011838A KR 20050011838 A KR20050011838 A KR 20050011838A KR 100807214 B1 KR100807214 B1 KR 100807214B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating layer
insulating film
etch stop
layer
Prior art date
Application number
KR1020050011838A
Other languages
English (en)
Other versions
KR20060091343A (ko
Inventor
오태석
이덕민
이준택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011838A priority Critical patent/KR100807214B1/ko
Priority to US11/244,189 priority patent/US20060183265A1/en
Priority to JP2006008977A priority patent/JP2006229206A/ja
Priority to TW095102231A priority patent/TW200629537A/zh
Priority to CNA2006100070300A priority patent/CN1828868A/zh
Publication of KR20060091343A publication Critical patent/KR20060091343A/ko
Application granted granted Critical
Publication of KR100807214B1 publication Critical patent/KR100807214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

향상된 감도를 갖는 이미지 센서 및 그 제조 방법에서, 상기 이미지 센서는 기판의 제1 영역에 포토다이오드가 형성되어 있다. 상기 제1 영역에는, 제1 다층 배선을 포함하고, 상부면에는 상기 포토다이오드 각각에 대응하는 단위 픽셀의 광 입사면을 갖는 제1 층간 절연막 구조물이 형성되어 있다. 상기 제1 영역에 접하는 제2 영역에는, 상기 제1 다층 배선의 상부면보다 높은 상부면을 갖는 제2 다층 배선을 포함하고, 상부면이 상기 제1 층간 절연막 구조물의 광 입사면보다 높게 위치하는 제2 층간 절연막 구조물이 형성되어 있다. 상기 이미지 센서는 센싱 감도가 향상되고 입사각에 따른 센싱 광의 마진이 증가된다.

Description

향상된 감도를 갖는 이미지 센서 및 그 제조 방법{Image sensor having improved sensitivity and method of manufacturing the same}
도 1은 종래의 알루미늄 금속 배선을 포함하는 이미지 센서의 단면도이다.
도 2는 구리 배선을 포함하는 이미지 센서의 단면도이다.
도 3은 본 발명의 실시예 1에 따른 이미지 센서의 단면도이다.
도 4 내지 도 14는 도 3에 도시된 이미지 소자를 제조하기 위한 제1 방법을 설명하기 위한 단면도들이다.
도 15는 본 발명의 실시예 2에 따른 이미지 센서의 단면도이다.
도 16 내지 도 19는 도 15에 도시한 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다.
도 20은 본 발명의 실시예 3에 따른 이미지 센서의 단면도이다.
도 21은 도 20에 도시한 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도이다.
도 22는 본 발명의 실시예 4에 따른 이미지 센서의 단면도이다.
도 23 내지 도 24는 도 22에 도시된 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다.
도 25는 본 발명의 실시예 5에 따른 이미지 센서의 단면도이다.
도 26은 도 25에 도시된 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도이다.
도 27은 상기 실시예 2, 도 1 및 2의 이미지 센서에서 각 코드별로 누적 백점 불량 픽셀의 수를 나타내는 그래프이다.
도 28은 상기 실시예 2, 도 1 및 2의 이미지 센서에서 코드의 각 구간별 백점 불량 픽셀의 수를 나타내는 그래프이다.
도 29는 상기 실시예 2, 도 1 및 2에 따른 또 다른 이미지 센서에서 각 코드별로 누적 백점 불량 픽셀의 수를 나타내는 그래프이다.
도 30은 본 발명의 실시예 2, 도 1 및 2에 따른 이미지 센서를 사용하여 칼라별 감도를 측정한 그래프이다.
본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 다층 금속 배선을 갖는 이미지 센서에서 감도를 향상시켜서 향상된 감도를 갖는 이미지 센서 및 그 제조 방법에 관한 것이다.
일반적으로, 이미지센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이중에서 전하 결합 소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon)커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지 센서는 제어 회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여 픽셀수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력 소모가 많으며, 마스크 공정 스텝 수가 많으며 시그날 프로세싱 회로를 CCD 칩내에 구현할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다.
CMOS 이미지 센서는 단위 픽셀(Pixel) 내에 포토다이오드와 모스 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조 기술을 이용하므로 전력 소모도 적고 마스크 수도 상기 CCD 공정에 비해 작으며 원칩화가 가능하기 때문에 차세대 이미지 센서로 각광을 받고 있다.
CMOS 이미지 센서의 디자인룰이 점차 감소됨에 따라 단위 픽셀의 사이즈가 감소되고 있으며, 이로 인해 외부로부터 입사되는 광량이 감소되고 있어 상기 포토다이오드에서 광을 감지하는 것이 매우 어려워지고 있다. 상기 포토다이오드에서의 감광도를 증가시키기 위해서, 외부의 입사광이 상기 포토다이오드까지 도달하는데까지의 경로가 감소되어야 한다. 상기 광 경로를 감소시키기 위하여, 포토다이오드 상에 형성되는 배선 및 층간 절연막의 높이를 감소시킬 것이 요구되고 있다.
상기 배선 및 층간 절연막의 높이를 감소시키기 위하여, 저저항의 금속 배선 을 이용하는 방법을 사용하고 있다. 예를 들어, 반응 이온 식각(RIE, Reactive Ion Etch)방식으로 패턴을 형성할 수 있는 알루미늄 금속 배선을 주로 사용하고 있다. 상기 알루미늄 금속 배선을 포함하는 이미지 센서의 일 예는 대한민국 특허 공개 제2001-5132호에 개시되어 있다.
도 1은 종래의 알루미늄 금속 배선을 포함하는 이미지 센서의 일 예를 나타내는 단면도이다.
도 1을 참조하면, 기판(10)에는 STI(Shallow Trench Isolation)공정에 의해 형성된 필드 산화막(11)이 형성되어 있다. 상기 기판(10)은 포토다이오드(12)가 형성되어 있는 액티브 픽셀 영역과 트랜지스터를 포함하는 주변 회로들이 형성되는 주변 영역으로 구분된다.
상기 필드 산화막(11)상에는 주변 영역에 하부 배선 패턴(32a)이 형성되어 있다. 그리고, 상기 액티브 픽셀 영역에는 상기 기판(10)상에 포토 다이오드(12)에서 감지된 광량을 검출하기 위한 배선(또는 게이트 전극, 도시 안됨)이 형성되고, 상기 배선을 중심으로 상기 포토 다이오드(12)에 대향하여 상기 기판(10)의 상부에는 불순물 영역(도시 안됨)이 형성되어 있다. 상기 기판(10) 상에는 상기 하부 배선 패턴(32a)를 덮는 하부 절연막(17)이 형성되어 있고, 상기 하부 절연막(17)에는 기판(10)의 콘택 형성 영역(또는 불순물 영역) 및 배선과 접속하는 하부 콘택(14)이 구비된다. 통상적으로, 상기 하부 콘택(14)은 텅스텐으로 이루어진다. 그리고, 주변 영역의 하부 절연막(17)에는 상기 하부 배선 패턴(32a)과 접속하는 하부 배선 플러그(32b)가 형성되어 있다. 상기 하부 배선 패턴(32a)과 상기 하부 배선 플러그 (32b)는 하부 배선(32)을 구성한다.
상기 하부 절연막(17)상에는 상기 하부 콘택(14)과 연결되는 하부 보조 배선(16)이 구비된다. 상기 하부 보조 배선은 알루미늄으로 이루어진다. 상기 알루미늄으로 이루어지는 하부 보조 배선은, 알루미늄층을 증착한 후, 통상적인 포토 리소그래피 공정에 따라서 알루미늄층을 패터닝하여 형성한다. 이 때, 상기 하부 콘택(14) 및 하부 보조 배선(16)사이에는 불투명한 재질 또는 질화 실리콘과 같이 광투과율이 낮은 재질의 캡핑막이 필요하지 않다.
상기 하부 보조 배선(16)을 덮는 제1 층간 절연막(18)이 형성된다. 상기 액티브 픽셀 영역의 상기 제1 층간 절연막(18)에는 상기 하부 보조 배선(16)과 전기적으로 연결되고, 텅스텐으로 이루어지는 제1 콘택(19)이 구비된다. 상기 제1 콘택(19)상에 상기 제1 콘택(19)과 전기적으로 연결되고 알루미늄으로 이루어지는 제1 보조 배선(40)이 구비된다. 상기 제1 보조 배선(40)은 액티브 픽셀 영역의 제1 보조 배선(40a)과 주변 영역의 제1 보조 배선(40b)으로 구분된다.
상기 제1 보조 배선(40)을 덮는 제2 층간 절연막(42)이 상기 제1 층간 절연막(18)상에 형성되고, 상기 제2 층간 절연막(42)에는 주변영역의 상기 제1 보조 배선(40b)과 전기적으로 연결되고 텅스텐으로 이루어지는 제2 콘택(43)이 구비된다. 상기 주변 영역의 상기 제2 층간 절연막(42)상에 상기 제2 콘택(43)과 전기적으로 연결되고 알루미늄으로 이루어지는 제2 보조 배선(44)이 형성된다. 상기 제2 층간 절연막(42)상에는, 상기 제2 보조 배선(44)을 덮는 제3 층간 절연막(45)이 형성되고, 상기 제3 층간 절연막(45)상의 주변영역에는 상기 제2 보조 배선(44)과 전기적 으로 연결되는 제3 콘택(46)이 각각 구비된다. 상기 제3 층간 절연막(45)상에는 상부 절연막(47)이 형성되고, 상기 상부 절연막(47)에는 상기 제3 콘택(46)과 전기적으로 연결되는 제3 보조 배선(48)이 구비된다.
상기 주변 영역에 위치하는 상기 상부 절연막(47) 상에는 보호막 패턴(49)이 구비되고, 상기 보호막 패턴(49) 상에는 상기 제3 보조 배선(48)과 전기적으로 연결되는 패드 전극(20)이 형성된다. 그리고, 상기 액티브 픽셀 영역에 위치하는 상부 절연막(47)상에는 평탄화막(21), 컬러 필터(22), 투명막(23) 및 마이크로 렌즈(24)가 순차적으로 적층하여 형성되어 있다.
상기와 같은 알루미늄 배선 구조를 사용하는 경우, 각 층간 절연막은 약 5000Å 정도의 두께로 형성되어야만 한다. 그러나, 더욱 고집적화된 이미지 센서를 형성하기 위해서 상기 포토다이오드 상에 형성되는 층간 절연막의 두께가 더욱 낮아질 것이 요구된다. 때문에, 상기 알루미늄 금속 배선에 비해 더 낮은 저항을 갖는 배선 구조가 필요하다. 따라서, 구리와 같은 저 저항 금속을 이용하여 배선을 형성 방법이 최근에 널리 사용되고 있다.
그렇지만, 구리는 반응성 이온 식각 방식과 같은 통상적인 식각 방법을 사용하여 패턴을 형성하는 것이 어렵다. 따라서, 구리 배선을 형성하기 위하여 다마신 방식이 제안되어 있다. 상기 다마신 방식을 적용하여 구리 금속 배선을 형성하는 경우에는, 구리의 확산을 방지하기 위한 캡핑막과 식각 깊이 조절을 위한 식각 저지막으로 사용하기 위하여 상기 금속 층간 절연막 사이 사이에 SiN, SiC등과 같은 광투과율이 낮은 물질막을 형성하여야 한다.
상기 광투과율이 낮은 물질을 사용하는 경우, 외부에 광을 받아들여서 반응하여야 하는 포토다이오드를 갖는 이미지 센서의 감도를 현격히 저하시킨다. 따라서, 상기 포토다이오드와 대응하는 불투명막 또는 저투과율을 갖는 막을 제거하는 공정이 요구된다.
본 출원인은 상기 포토 다이오드에 대응하는 불투명막 또는 낮은 투과율을 갖는 막을 제거하는 이미지 센서를 발명하여 이를 대한민국 특허 출원 제2003-34305호(대한 민국 특허 공개 제2004-65963호, 공개일자 2004년 7월 23일)로 출원한 바 있다. 또한, 이러한 유사한 구조의 이미지 소자의 예가 대한 민국 특허 공개 제2003-86424호에 개시되어 있다.
도 2는 본 출원인의 특허 출원에 개시된 구리 배선을 포함하는 이미지 센서의 일 예를 나타내는 단면도이다.
도 2를 참조하면, 기판(50)에는 STI(Shallow Trench Isolation)공정에 의해 형성된 필드 산화막(51)이 형성되어 있다. 상기 기판(50)은 포토다이오드(52)가 형성되어 있는 액티브 픽셀 영역과 트랜지스터(53)를 포함하는 주변 회로들이 형성되는 주변 영역으로 구분된다.
상기 필드 산화막(51)상에는 주변 영역에 하부 배선 패턴(53a)이 형성되어 있다. 그리고, 상기 액티브 픽셀 영역에는 상기 기판(50)상에 포토 다이오드(52)에서 감지된 광량을 검출하기 위한 배선(또는 게이트 전극, 도시 안됨)이 형성되고, 상기 배선을 중심으로 상기 포토 다이오드(52)에 대향하여 상기 기판(50)의 상부에는 불순물 영역(도시 안됨)이 형성되어 있다. 상기 기판(50) 상에는 상기 하부 배 선 패턴(53a)를 덮는 하부 절연막(54)이 형성되어 있고, 상기 하부 절연막(54)에는 기판(50)의 콘택 형성 영역(또는 불순물 영역) 및 배선과 접속하는 하부 콘택(55)이 구비된다. 통상적으로, 상기 하부 콘택(55)은 텅스텐 또는 구리로 이루어진다. 그리고, 주변 영역의 하부 절연막(54)에는 상기 하부 배선 패턴(53a)과 접속하는 하부 배선 플러그(53b)가 형성되어 있다. 상기 하부 배선 패턴(53a)과 상기 하부 배선 플러그(53b)는 하부 배선(53)을 구성한다.
상기 하부 절연막(54)상에는 제1 식각 저지막(56) 및 제1 층간 절연막(57)이 구비된다. 상기 제1 식각 저지막(56) 및 제1 층간 절연막(57) 내에는 상기 제1 하부 콘택(55)과 연결되고 구리로 이루어진 제1 보조 배선(58)이 구비된다. 상기 제1 보조 배선(58)의 측면과 상기 제1 층간 절연막(57)사이 및 상기 제1 보조 배선(58)의 저면에는 제1 장벽 금속막(59)이 구비된다. 상기 제1 보조 배선(58)은 도시한 바와 같이, 액티브 픽셀영역에 형성된다.
상기 제1 층간 절연막(57) 상에 제2 식각 저지막(60), 제2 층간 절연막(61), 제3 식각 저지막(62) 및 제3 층간 절연막(63)이 구비된다. 주변 영역의 상기 제2 층간 절연막(61)에는 하부의 배선(도시 안됨)과 연결하기 위한 주변 영역의 제2 콘택(64a)이 형성되어 있고, 액티브 픽셀 영역의 상기 제2 층간 절연막(61)에는 상기 제1 보조 배선(58)과 전기적으로 접속하는 픽셀 영역의 제2 콘택(64b)이 구비된다. 상기 주변영역의 제2 콘택(64a) 및 픽셀 영역의 제2 콘택(64b)는 구리로 이루어진다.
상기 제3 층간 절연막(63)에는 상기 주변 영역의 제2 콘택(64a)과 전기적으 로 접속하고 구리로 이루어지는 주변 영역의 제2 보조 배선(66a)이 구비된다. 그리고, 액티브 픽셀 영역의 상기 제3 층간 절연막(63)에는 상기 액티브 픽셀 영역의 제2 콘택(64b)와 전기적으로 접속하고 구리로 이루어진 액티브 픽셀 영역의 제2 보조 배선(66b)이 형성되어 있다. 상기 주변 영역의 제2 콘택(64a) 및 제2 보조 배선(65a)의 측면 및 저면에는 주변 영역의 제2 베리어 금속막(66a)이 구비된다. 상기 액티브 픽셀 영역의 제2 콘택(64b) 및 제2 보조 배선(65b)의 측면 및 저면에는 액티브 픽셀 영역의 제2 베리어 금속막(66b)이 구비된다.
상기 제3 층간 절연막(63)상에 상기 주변 영역의 제2 보조 배선(66a) 및 액티브 픽셀 영역의 제2 보조 배선(66b)를 덮으면서 제4 식각 저지막(67)이 형성되어 있고, 상기 제4 식각 저지막(67)상에는, 제4 층간 절연막(68), 제5 식각 저지막(69) 및 제5 층간 절연막(70)이 구비된다.
상기 제4 층간 절연막(68)에는 상기 주변 영역의 제2 보조 배선(65b)과 전기적으로 접속하고 구리로 이루어지는 제3 콘택(71)이 형성되어 있다. 상기 제5 층간 절연막(70)에는 상기 제3 콘택(71)과 전기적으로 접속하고 구리로 이루어지는 제3 보조 배선(72)이 구비된다. 상기 제3 콘택(71) 및 제3 보조 배선(72)의 측면 및 저면에는 제3 베리어 금속막(73)이 형성되어 있다.
상기 제5 층간 절연막(70) 상에 제6 식각 저지막(74), 제6 층간 절연막(75), 제7 식각 저지막(76) 및 상부 절연막(77)이 형성되어 있다. 상기 제6 층간 절연막(75)은 상기 제3 보조 배선(72)과 전기적으로 접속하고 구리로 이루어지는 제4 콘택(78)을 포함한다.
상기 상부 절연막(77)에는 상기 제4 콘택(78)과 전기적으로 접속하고 구리로 이루어지는 제4 보조 배선(79)이 구비된다. 상기 제4 콘택(78) 및 제4 보조 배선(79)의 측면 및 저면에는 제4 베리어 금속막(80)이 형성된다.
상기 상부 절연막(77) 상에는 보호막 패턴(82)이 형성되고, 상기 보호막 패턴(82) 상에는 상기 주변 영역에 형성되어 있는 제4 보조 배선(79)과 전기적으로 연결되는 패드 전극(84)이 구비된다.
그리고, 상기 액티브 픽셀 영역에는 상기 포토다이오드(52)와 대응하는 층간 절연막 및 식각 저지막들이 부분적으로 식각된 개구부(86)가 구비되고, 상기 개구부(86)는 투명 절연물(88)로 매립된다.
상기 액티브 픽셀 영역에 위치하는 상기 투명 절연물(88), 보호막 패턴(82) 상에는 평탄화막(90), 컬러 필터(92), 투명 절연막(94) 및 마이크로 렌즈(96)가 순차적으로 적층된다.
도 2에 도시된 이미지 센서에서, 상기 포토다이오드와 대향하는 단위 픽셀의 광 입사면(89)은 상기 개구부(96)을 매립하는 투명 절연물(88)의 상부면으로 정의된다. 그리고, 상기 단위 픽셀의 광 입사면(89)은 상기 보호막 패턴(82)의 상면과 동일한 평면에 위치한다. 여기서, 상기 단위 픽셀의 광 입사면(89)은 외부로부터 각 픽셀의 포토다이오드(52)로 입사되는 광이, 상기 액티브 픽셀 영역에 위치하는 층간 절연막 구조물에 입사되는 영역의 입사 평면을 말한다.
상술한 이미지 센서 장치에 있어서는, 상기 구리 배선이 다층으로 형성되기 때문에, 상기 액티브 픽셀 센서 영역에 개구부(86)를 형성하기 위하여 식각하여야 하는 층간 절연막 구조물의 두께가 매우 증가된다. 따라서, 광 입사면(89)으로부터 상기 포토다이오드(52)까지의 거리가 증가되어 광손실이 발생할 염려가 있다. 즉, 상기 개구부(86)에 채워지는 투명 절연물(88)의 두께가 두꺼워짐에 따라 광의 입사 깊이가 증가되어 센싱 감도가 저하되고, 광의 입사각에 따라 광의 입사량이 크게 변화됨으로서 이미지 센서의 성능이 감소된다.
또한, 식각에 의해 생성되는 개구부(86)의 어스펙트비가 깊이가 매우 깊어서, 상기 개구부(86) 내부에 투명 절연물(88)로 완전하게 매립하는 것이 용이하지 않다.
따라서, 본 발명의 목적은 광 감도 향상, 혼색 억제 및 줌(zoom)기능이 용이한 신규한 구조를 갖는 이미지 센서를 제공하는 것이다.
본 발명의 다른 목적은 상기한 이미지 센서의 제조하는 데 적합한 이미지 센서의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 일실시예에 따른 이미지 센서는, 기판의 제1 영역에 구비되는 포토다이오드를 구비한다. 상기 제1 영역에, 제1 다층 배선을 포함하고, 상부면에 상기 포토다이오드 각각에 대응하는 단위 픽셀의 광 입사면을 갖는 제1 층간 절연막 구조물이 형성되어 있다. 또한, 상기 제1 영역에 접하는 제2 영역에는, 상기 제1 다층 배선의 상부면보다 높은 상부면을 갖는 제2 다층 배선을 포함하고, 상부면이 상기 제1 층간 절연막 구조물의 광 입사 면보다 높게 위치하는 제2 층간 절연막 구조물이 형성되어 있다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 이미지 센서는, 기판의 제1 영역에 구비되는 포토다이오드를 구비한다. 상기 제1 영역에는, 제1 다층 배선을 포함하고, 상기 포토다이오드 각각에 대응하는 개구부를 구비하고, 상기 개구부의 입구와 단위 픽셀의 광입사면이 동일한 높이로 이루어지는 제1 층간 절연막 구조물이 형성되어 있다. 상기 개구부를 내부를 매립하도록 투명 절연막 패턴이 형성되어 있다. 상기 제1 영역에 접하는 제2 영역에는, 상기 제1 다층 배선의 최상부면보다 높게 최상부면이 위치하는 제2 다층 배선을 포함하는 제2 층간 절연막 구조물이 형성되어 있다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따른 이미지 센서는, 기판의 제1 영역에 구비되는 포토다이오드를 구비한다. 상기 제1 영역에는, 제1 다층 배선을 포함하고, 상기 포토다이오드 각각에 대응하는 부위에 개구부를 갖고, 상기 개구부의 입구와 단위 픽셀의 입사면이 동일한 높이를 갖는 제1 층간 절연막 구조물이 형성되어 있다. 투명 절연막 패턴은 상기 개구부를 내부를 매립하도록 형성된다. 상기 제1 영역에 접하는 제2 영역에는, 상기 제1 다층 배선의 최상부면보다 높게 최상부면이 위치하는 제2 다층 배선을 포함하는 제2 층간 절연막 구조물이 형성되어 있다. 상기 투명 절연막 패턴상에 칼라 필터가 형성되어 있고, 상기 칼라 필터 상에는 마이크로 렌즈가 형성되어 있다.
상기한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 일실시예에 따른 이미지 센서의 제조 방법에서, 우선 기판의 제1 영역에 포토다이오드를 형성한다. 상기 제1 영역에, 다층 배선을 포함하고, 상기 포토다이오드 각각에 대응하는 단위 픽셀의 광 입사면을 갖는 제1 층간 절연막 구조물을 형성한다. 상기 제1 영역에 접하는 제2 영역에 위치하고, 상기 제1 다층 배선의 상부면보다 높은 상부면을 갖는 제2 다층 배선을 포함하는 제2 층간 절연막 구조물을 형성한다.
상기한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법에서, 우선 기판의 제1 영역에 포토다이오드를 형성한다. 상기 제1 영역에 위치하고, 제1 다층 배선을 포함하고, 상기 포토다이오드 각각에 대응하는 부위에 개구부를 갖고 상기 개구부의 입구와 단위 픽셀의 광입사면이 동일한 높이로 이루어지는 제1 층간 절연막 구조물을 형성한다. 상기 제1 영역에 접하는 제2 영역에 위치하고, 상기 제1 다층 배선의 최상부면보다 높게 최상부면이 위치하는 제2 다층 배선을 포함하는 제2 층간 절연막 구조물을 형성한다. 상기 개구부를 내부를 매립하는 투명 절연막 패턴을 형성한다.
상기한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따른 이미지 센서의 제조 방법에서는, 우선 기판의 제1 영역에 포토다이오드를 형성한다. 상기 제1 영역에 제1 다층 배선을 갖고 상기 포토다이오드와 대향하는 부위에 개구부를 갖고 상기 개구부의 입구와 단위 픽셀의 입사면이 동일한 높이를 갖는 제1 층간 절연막 구조물을 형성한다. 상기 제1 영역과 접하는 제2 영역에는 상기 제1 다층 배선의 상부면보다 높은 상부면을 갖는 제2 다층 배선을 포함하는 제2 층간 절연막 구조물을 형성한다. 상기 개구부를 내부를 매립하면서 상기 제1 층간 절연막 구조물 상에 투명 절연막 패턴을 형성한다. 상기 투명 절연막 패턴 상에 칼라 필터를 형성한다. 다음에, 상기 칼라 필터 상에 마이크로 렌즈를 형성한다.
상기 공정을 수행하여 형성되는 이미지 센서는 포토다이오드로 입사되는 광의 광경로가 단축되어 센싱 감도가 향상된다. 또한, 상기 공정에 의해 이미지 센서를 형성하는 경우 포토다이오드에 어택이 가해지는 것을 최소화됨으로서 이미지 센서의 동작 불량 발생을 최소화시킬 수 있다.
이하, 본 발명을 보다 상세하게 설명한다.
본 발명의 일 실시예에 따른 이미지 센서에 대하여 설명한다.
본 발명에 일 실시예에 따른 이미지 센서는 크게 단위 픽셀들, 상기 각 단위 픽셀들에 전기적 신호를 입출력하기 위한 패드 전극 및 그 외의 로직 소자들을 포함한다. 기판에서, 액티브 픽셀 영역에는 상기 단위 픽셀들이 정렬되어 있으며, 상기 액티브 픽셀 영역과 접하는 주변 영역에는 상기 패드 전극과 로직 소자들이 구비된다.
상기 액티브 픽셀 영역의 기판 표면 아래에는 포토다이오드가 구비된다. 상기 액티브 픽셀 영역의 기판 상에는 제1 다층 배선을 포함하고, 상부면에 상기 포토다이오드 각각에 대응하는 단위 픽셀의 광 입사면을 갖는 제1 층간 절연막 구조물이 구비된다.
상기 단위 픽셀의 광 입사면은 상기 제1 다층 배선의 상부면과 동일한 평면상에 위치할 수 있다. 또는 상기 단위 픽셀의 광 입사면은 상기 제1 다층 배선의 상부면보다 높게 위치할 수 있다.
상기 단위 픽셀의 광 입사면은 외부로부터 각 픽셀에 구비되는 포토다이오드로 입사되는 광이 상기 제1 층간 절연막 구조물로 입사되는 영역의 평면을 의미한다. 상기 단위 픽셀의 광 입사면은 상기 제1 층간 절연막 구조물의 최상부면과 동일한 평면에 위치한다.
상기 제1 다층 배선은 상기 포토다이오드로의 광의 입사 경로를 방해하지 않도록 상기 포토다이오드와 어긋나게 배치되어 있다. 즉, 상기 제1 다층 배선은 상기 포토다이오드 상부를 경유하지 않도록 형성된다.
상기 제1 다층 배선은 구리를 포함한다. 상기 제1 층간 절연막 구조물 내에는 상기 제1 다층 배선에 포함된 구리의 확산을 방지하고 식각 저지막으로 사용하기 위한 불투명막(불투명 물질로 이루어진 막으로서 막의 두께가 얇게 형성되는 경우에는 낮은 투과율을 갖는다)이 구비된다. 상기 불투명막은 실리콘 질화물을 포함한다.
상기 액티브 픽셀 영역과 접하는 주변 영역에는 상기 제1 다층 배선의 상부면보다 높은 상부면을 갖는 제2 다층 배선을 포함하는 제2 층간 절연막 구조물이 형성되어 있다. 상기 제2 층간 절연막 구조물의 최상부면은 상기 제1 층간 절연막 구조물의 최상부면 보다 높게 위치한다.
상기 제2 다층 배선은 구리를 포함한다. 또한, 상기 제2 층간 절연막 구조물 내에는 상기 구리의 확산을 방지하고 식각 저지막으로 사용하기 위한 불투명막을 포함한다. 상기 불투명막은 상술한 바와 같이 실리콘 질화물을 포함한다.
상기 제2 층간 절연막 구조물 상에는 제2 다층 배선과 전기적으로 연결되고, 외부로부터 신호를 입출력하기 위한 패드 전극이 구비된다. 상기 패드 전극은 알루미늄 또는 구리로 이루어진다.
본 발명의 일 실시예에 의하면, 상기 제1 층간 절연막 구조물은 상기 하부 절연막상에 형성된 제1 내지 제n 식각 저지막들 및 상기 제1 내지 제2 식각 저지막들 사이에 적층되어 있는 제1 내지 제n-1 층간 절연막을 포함한다.
상기 제1 내지 제n (n은 2 이상의 정수)식각 저지막들 및 제1 내지 제n-1 층간 절연막이 상기 주변 영역에 연장되어 형성되어 상기 제2 층간 절연막 구조물의 하부 구조물를 구성하고, 상기 제2 층간 절연막 구조물의 상부 구조물은 상기 제2 층간 절연막 구조물의 하부를 구성하는 제n 식각 저지막상에 형성되어 있는 제1 내지 제m (m은 2이상의 정수) 층간 절연막 패턴 및 상기 층간 절연막 패턴들 사이에 적층되어 있는 제1 내지 제m-1 식각 저지막 패턴을 포함한다.
이하에서는 상기 설명한 이미지 센서를 제조하는 데 적합한 이미지 센서의 제조 방법에 대해 설명한다.
기판에서 단위 픽셀들을 형성하기 위한 액티브 픽셀 영역과 상기 액티브 픽셀 영역과 접하는 주변 영역에 상기 패드 전극과 로직 소자들을 형성하기 위한 주변 영역을 구분한다.
상기 기판의 액티브 픽셀 영역에 포토다이오드를 형성한다. 상기 포토다이오드는 각 단위 픽셀이 형성되는 위치에 1개씩 형성된다.
상기 액티브 픽셀 영역에 제1 다층 배선을 갖고, 최상부면에 상기 포토다이오드 각각에 대응하는 단위 픽셀의 광 입사면을 갖는 제1 층간 절연막 구조물을 형 성한다.
상기 제1 층간 절연막 구조물의 상부면이 상기 제1 다층 배선의 상부면과 동일한 평면상에 위치하도록 형성할 수 있다. 또는, 상기 제1 층간 절연막 구조물의 상부면이 상기 제1 다층 배선의 상부면보다 높게 위치하도록 형성할 수 있다.
여기서, 상기 제1 다층 배선 중 적어도 하나의 배선은 구리를 사용하여 형성하는 것이 배선의 저항을 감소시키는 측면에서 더욱 바람직하다. 상기 구리를 포함한 제1 다층 배선은 다마신 공정을 사용하여 형성할 수 있다.
상기 다마신 공정에 의해 상기 제1 다층 배선을 형성하는 경우에, 상기 제1 층간 절연막 구조물 내에서 각 배선들 간의 계면과 인접하는 부위에는 상기 구리의 확산을 방지하고 식각 저지막으로 사용하기 위한 불투명막을 더 형성하는 것이 바람직하다. 사용할 수 있는 상기 불투명막의 예로서는 실리콘 질화물을 들 수 있다.
상기 주변 영역에는, 상기 제1 다층 배선의 최상부면보다 높은 최상부면을 갖는 제2 다층 배선을 포함하는 제2 층간 절연막 구조물을 형성한다. 상기 제2 다층 배선은 구리를 사용하여 형성할 수 있다.
상기 제2 층간 절연막 구조물 상에는 제2 다층 배선과 전기적으로 접속하고 외부로부터 신호를 입출력하기 위한 패드 전극을 형성한다. 상기 패드 전극은 알루미늄 또는 구리를 사용하여 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
실시예 1
도 3은 본 발명의 실시예 1에 따른 이미지 센서의 단면도이다.
도 3을 참조하면, 액티브 픽셀 영역 및 주변 영역으로 구분된 기판이 마련된다. 상기 기판(100)에는 STI(Shallow Trench Isolation)공정에 의해 형성된 필드 산화막(101)이 형성되어 있어 액티브 영역 및 소자 분리 영역이 구분되어 있다.
상기 액티브 픽셀 영역의 기판(100)에는 수광 소자로서 포토다이오드(106)가 구비된다. 또한, 상기 포토다이오드(106)와 인접한 부위의 기판 상에는 스위칭 소자인 트랜지스터(도시 안됨)들이 구비된다. 즉, 상기 액티브 픽셀 영역에 구비되는 각 단위 픽셀에는 하나의 포토다이오드(106)와 적어도 하나의 트랜지스터를 갖는다.
상기 트랜지스터는 게이트 절연막을 개재하여 형성된 게이트 전극(도시 안됨) 및 상기 게이트 전극의 사이에 형성된 소오스/드레인 영역(도시 안됨)을 포함한다. 상기 게이트 전극의 양측벽에는 게이트 스페이서(도시 안됨)가 구비된다.
상기 필드 산화막(101)상에는 주변 영역에 하부 배선 패턴(103a)이 형성되어 있다. 상기 기판(100) 상에는 상기 하부 배선 패턴(103a)를 덮는 하부 절연막(104)이 형성되어 있고, 상기 하부 절연막(104)에는 기판(100)의 콘택 형성 영역(또는 불순물 영역) 및 배선과 접속하는 하부 콘택인 제1 콘택(102)이 구비된다. 상기 제1 콘택(102)은 텅스텐으로 이루어진다. 그리고, 주변 영역의 하부 절연막(104)에는 상기 하부 배선 패턴(103a)과 접속하는 하부 배선 플러그(103b)가 형성되어 있다. 상기 하부 배선 패턴(103a)과 상기 하부 배선 플러그(103b)는 하부 배선(103) 을 구성한다.
상기 액티브 픽셀 영역에는 콘택 형성 영역들과 접속하는 제1 다층 배선이 포함되는 제1 층간 절연막 구조물(200)이 구비된다. 상기 제1 층간 절연막 구조물(200)은 상기 제1 다층 배선과 동일한 높이를 갖는다.
또한, 상기 제1 층간 절연막 구조물(200)은 상기 하부 절연막(104)상에 형성된 제1 식각 저지막(108), 상기 제1 식각 저지막(108)상에 형성된 제1 층간 절연막(110), 상기 제1 층간 절연막(110)상에 형성된 제2 식각 저지막(116), 상기 제2 식각 저지막(116)상에 형성된 제2 층간 절연막(118), 상기 제2 층간 절연막(118)상에 형성된 제 3식각 저지막(120), 상기 제3 식각 저지막(120)상에 형성된 제3 층간 절연막(124), 및 상기 제3 층간 절연막(124)상에 형성된 제4 식각 저지막(132)을 포함한다.
상기 제1 식각 저지막(108), 제1 층간 절연막(110), 제2 식각 저지막(116), 제2 층간 절연막(118), 제 3식각 저지막(120), 제3 층간 절연막(124), 및 제4 식각 저지막(132)은 도시한 바와 같이, 주변영역까지 연장되어 형성되어 있다.
상기 제1 층간 절연막 구조물(200)에는, 상기 포토다이오드(106) 각각에 대응하는 부위에 개구부(178)가 형성되어 있고, 상기 개구부(178)의 입구와 동일한 평면에 단위 픽셀의 광 입사면(171)을 갖는다.
상기 제1 다층 배선은 구리를 포함하는 것이 바람직하다. 또한, 상기 제1 층간 절연막 구조물(200) 내에서 상기 각 배선간 계면과 인접하는 부위에는 구리의 확산을 방지하고 정확한 위치까지 식각하기 위하여 불투명한 절연 물질로 이루어지 는 제1, 제2, 제3 및 제4 식각 저지막들(108, 116, 120, 132)이 구비된다. 상기 제1, 제2, 제3 및 제4 식각 저지막(108, 116, 120, 132)으로 사용할 수 있는 물질의 예로는 실리콘 질화물을 들 수 있다. 상기 제1, 제2, 제3 및 제4 식각 저지막(108, 116, 120, 132)은 상부에 존재하는 실리콘 산화막의 식각시에 식각 종말점을 검출하기 위하여 형성하지만, 또한 하부에 존재하는 구리물질이 확산하는 것을 방지하는 역할도 한다.
상기 개구부(178) 형성 시에 상기 포토다이오드(106)에 어택이 가해지지 않도록 하기 위해서, 상기 개구부(178)의 저면에 상기 포토다이오드(106)가 직접 노출되지 않도록 상기 개구부(178)을 형성하는 것이 바람직하다.
또한, 상기 개구부(178)를 통해 단위 픽셀의 포토다이오드(106)로 광이 입사되기 때문에, 상기 개구부(178)의 저면 아래에는 투명한 재질의 최하부 층간 절연막 즉, 하부 절연막(104)만이 남도록 상기 개구부(178)를 형성한다. 따라서, 상기 개구부(178)의 저면에는 상기 포토다이오드(106)와 직접적으로 접하는 최하층의 층간 절연막인 하부 절연막(104)의 일부가 노출되는 것이 가장 바람직하다.
상기 액티브 픽셀 영역과 접하는 주변 영역에는 상기 제1 다층 배선의 최상부면보다 높게 최상부면이 위치하는 제2 다층 배선을 갖는 제2 층간 절연막 구조물(202)이 구비된다. 따라서, 상기 제2 층간 절연막 구조물(202)의 상부면은 상기 제1 층간 절연막 구조물(200)의 상부면보다 높게 위치한다.
구체적으로, 상기 제2 층간 절연막 구조물(202)은 상기 제1 층간 절연막 구조물(200)에 포함되어 있는 하부 절연막(104) 및 제1, 제2 및 제3 층간 절연막들 (110, 118, 124) 및 제1, 제2, 제3 및 제4 식각 저지막들(108, 116, 120, 132)이 주변 영역까지 연장되어 동일하게 적층되어 있으며, 상기 연장된 최상층의 식각 저지막, 즉 제4 식각 저지막(132)상에 제1, 제2, 제3 및 제4 추가 층간 절연막 패턴들(134a, 138a, 148a, 152a) 및 제5, 제6 및 제7 추가 식각 저지막 패턴들(136a, 146a, 150a)이 더 적층되어 있는 구조를 갖는다.
상기 제2 층간 절연막 구조물(202)에서 상기 제1 층간 절연막 구조물(200)의 최상층 층간 절연막과 직접 접촉하는 추가 층간 절연막 패턴은 그 상부에 구비되는 층간 절연막 패턴들에 비해 더 두껍다. 바람직하게는, 상기 제1 층간 절연막 구조물(200)의 최상층 층간 절연막인 제3 층간 절연막(124)과 직접 접촉하는 제1 추가 층간 절연막 패턴(134a)은 그 상부에 구비되는 제2, 제3 및 제4 층간 절연막 패턴들(138a, 148a, 152a) 및 하부의 제1, 제2, 제3 층간 절연막(110, 118, 124)에 비해 1.5 배이상, 바람직하게는 1.5 내지 3배의 두께를 갖는다.
상기와 같이, 제1 층간 절연막 구조물(200)의 최상층 층간 절연막 패턴(124)과 직접 접촉하는 추가 층간 절연막 패턴(134a)을 더 두껍게 형성함으로서 이미지 센서 형성 시의 식각 공정 마진을 충분히 확보할 수 있다.
상기 제2 다층 배선은 구리를 포함하는 것이 바람직하다. 또한, 상기 제2 층간 절연막 구조물(202)내에서 상기 각 다층 배선간 계면과 인접하는 부위에는 구리의 확산을 방지하고 정확한 위치까지 식각하기 위하여 불투명한 절연 물질로 이루어지는 제1, 제2, 제3 추가 식각 저지막 패턴들(136a, 146a, 150a)이 구비된다. 상기 식각 저지막 패턴으로 사용할 수 있는 물질의 예로는 실리콘 질화물을 들 수 있 다.
이하에서, 상기 제1 층간 절연막 구조물(200) 및 제2 층간 절연막 구조물(202)에 대해 좀 더 상세하게 설명한다.
상기 액티브 픽셀 영역 및 주변 영역 상에 하부 절연막(104)이 형성되어 있다. 상기 하부 절연막(104)은 트랜지스터와 같은 단위 소자들을 충분히 매몰하는 높이를 갖는다. 상기 하부 절연막(104)은 산화 실리콘과 같은 투명한 재질로 이루어진다.
상기 하부 절연막(104)에는 콘택 형성 부위와 전기적으로 접속하는 제1 콘택(102)이 구비된다. 상기 제1 콘택(102)은 상기 액티브 픽셀 영역 및 주변 영역에 각각 구비될 수 있다. 상기 콘택 형성 부위의 예로는 상기 트랜지스터의 소오스/드레인 영역 및 게이트 전극을 들 수 있다. 상기 제1 콘택(102)은 구리, 티타늄 또는 텅스텐 등과 같은 금속 물질로 이루어질 수 있다.
도시하지는 않았으나, 제1 콘택(102)이 구리로 이루어지는 경우에는 상기 제1 콘택(102)의 측면 및 저면에 구리의 확산을 방지하기 위한 제1 하부 베리어 금속막 패턴을 형성하는 것이 바람직하다. 상기 제1 하부 베리어 금속막 패턴으로 사용될 수 있는 물질의 예로서는 티타늄, 탄탈륨, 또는 이들의 질화물 등을 들 수 있다.
상기 하부 절연막(104)상에 제1 층간 절연막 구조물(200) 및 제2 층간 절연막 구조물(202)이 형성되어 있다.
먼저, 제1 층간 절연막 구조물(200)에 대하여 설명한다.
상기 하부 절연막(104)상에는 구리의 확산을 방지하고 식각 저지막의 역할을 하는 제1 식각 저지막(108)이 형성된다. 상기 제1 식각 저지막(108)은 불투명한 재질인 실리콘 질화물 또는 SiC로 이루어진다. 상술한 바와 같이, 불투명한 재질로 이루어지더라도, 상기 제1 식각 저지막(108)의 두께가 얇은 경우에는 낮은 투과율을 갖게 된다.
상기 제1 식각 저지막(108) 상에 제1 층간 절연막(110)이 형성되어 있다. 상기 제1 층간 절연막(110)은 절연성이고 투명한 실리콘 산화물을 사용하여 형성할 수 있다. 바람직하게는 저유전율(low_k)을 갖는 실리콘 산화물의 일종인 FSG(Fluorine-doped silicate Glass)를 사용하여 형성할 수 있다. 이후의, 후속하여 형성하는 층간 절연막도 제1 층간 절연막(110)과 동일한 물질을 사용하여 형성할 수 있다.
상기 액티브 픽셀 영역의 상기 제1 층간 절연막(110)에는 상기 제1 콘택(102)과 전기적으로 접속하는 라인형의 제1 보조 배선(114)이 구비된다. 상기 제1 보조 배선(114)은 구리로 이루어진다. 그리고, 상기 제1 보조 배선(114)의 측면 및 저면에는 구리의 확산을 방지하기 위한 제1 베리어 금속막 패턴(112)이 형성되어 있다.
상기 제1 층간 절연막(110) 상에는 구리의 확산을 방지하고 식각 저지막의 역할을 하는 제2 식각 저지막(116)이 형성되어 있다.
액티브 픽셀 영역의 상기 제2 식각 저지막(116) 상에, 상기 제1 보조 배선(114)과 전기적으로 연결되는 제2 콘택(128)을 갖는 제2 층간 절연막(118)이 형성 된다. 상기 제2 콘택(128)은 구리로 이루어진다. 상기 제2 콘택(128)의 측벽 및 저면에는 상기 구리 물질이 상기 제2 층간 절연막(118)으로 확산하는 것을 방지하기 위한 제2 베리어 금속막 패턴(126a)이 구비된다.
상기 제2 층간 절연막(118) 상에는 구리의 확산을 방지하고 식각 저지막의 역할을 하는 제3 식각 저지막(120)이 형성되어 있다. 상기 제2 하부 식각 저지막(120)은 실리콘 질화물 또는 SiC 로 이루어진다.
상기 제2 하부 식각 저지막(120) 상에, 상기 제2 콘택(128)과 전기적으로 연결되는 라인형의 제2 보조 배선(130)을 갖는 제3 층간 절연막(124)이 형성되어 있다. 상기 제2 보조 배선(130)은 구리로 이루어진다. 그리고, 상기 제2 보조 배선(130)의 측벽 및 저면에는 구리 물질이 상기 제3 층간 절연막(124)로 확산하는 것을 방지하기 위하여 제3 베리어 금속막 패턴(126b)이 형성되어 있다.
상기 제2 층간 절연막(118) 및 제3 층간 절연막(124)은 실리콘 산화물과 같은 투명한 재질의 물질로 이루어진다.
상기 제3 층간 절연막(124) 상에는 구리의 확산을 방지하고 식각 저지막의 역할을 하는 제4 식각 저지막(132)이 형성되어 있다. 상기 제4 식각 저지막(132)은 실리콘 질화물 또는 SiC로 이루어진다.
도시하지는 않았지만, 상기 제4 식각 저지막(132)상에 동일한 구조를 갖는 배선들 및 층간 절연막이 추가적으로 반복 적층되어 있을 수 있다.
본 실시예에서의 상기 제1 층간 절연막 구조물(200)은 제1 콘택(102)을 갖는 하부 절연막(104)상에 형성되어 있고, 제1 보조 배선(114), 제2 콘택(128), 제2 보조 배선(130) 및 각 계면에 식각 저지막들이 적층되어 있는 3층의 배선 구조를 갖는 이미지 소자로 한정하여 설명한다.
상기 설명한 제1 층간 절연막 구조물(200)에서, 상기 액티브 픽셀 센서 영역의 상기 포토다이오드(106)와 대향하는 상기 제1 층간 절연막 구조물(200)에는 상기 제4 식각 저지막(132)으로부터 상기 제1 식각 저지막(108)까지 관통하여 광 경로를 형성하기 위한 개구부(178)가 형성되어 있다. 상기 개구부(178)는 외부로부터 단위 픽셀의 포토다이오드(106)로 입사하는 광의 경로이다. 따라서, 상기 개구부(178)의 저면에는 불투명한 재질인 상기 제1, 제2, 제3 및 제4 식각 저지막들(108, 116, 120, 132)을 구성하는 물질이 전혀 남아있지 않는 것이 바람직하다.
상기 제1 층간 절연막 구조물(200)에 형성되어 있는 개구부(178) 내부에는 제1 투명 절연막 패턴(180)이 구비된다. 상기 제1 투명 절연막 패턴(180)으로 사용될 수 있는 물질의 예로는 노볼락 수지, 폴리이미드 수지, 폴리카보네이트 수지와 같은 합성 수지를 들 수 있다. 또한, 상기 제1 투명 절연막 패턴(180)으로 입사되는 광이 포토다이오드로 대부분 도달하도록 하기 위해서, 상기 제1 투명 절연막 패턴(180)은 상기 제1 층간 절연막 구조물 내의 제1, 제2 및 제3 층간 절연막(110, 118, 124)을 구성하는 물질에 비해 높은 굴절률을 갖는 물질로 이루어지는 것이 바람직하다. 구체적으로, 제1, 제2 및 제3 층간 절연막(110, 118, 124)을 구성하는 물질이 FSG(Fluorine-doped Silicate Glass)인 경우에, 상기 제1 투명 절연막 패턴(180)은 굴절율(refractive index)이 상기 FSG의 굴절율 1.4 보다 큰 물질, 바람직하게는 약 1.5이상인 물질로 이루어진다. 이와 같이, 제1, 제2 및 제3 층간 절연막 (110, 118, 124)을 구성하는 물질보다 높은 굴절율을 갖는 물질을 사용함으로써, 상기 개구부(178)을 통과하는 광이 개구부(178)의 외부로 누설되는 것을 억제할 수 있다.
이하 제2 층간 절연막 구조물(202)에 대하여 설명한다.
제2 층간 절연막 구조물(202)는 주변 영역의 상기 하부 절연막(104)상에 형성된다. 상기 하부 절연막(104)상에는 상기 액티브 픽셀 영역으로부터 연장되어 형성된 제1 식각 저지막(108), 제1 층간 절연막(110), 제2 식각 저지막(116), 제2 층간 절연막(118), 제3 식각 저지막(120), 제3 층간 절연막(124) 및 제4 식각 저지막(132)이 연장되어 형성되어 제2 층간 절연막 구조물(202)의 하부 구조물(202a)을 형성한다.
제2 층간 절연막 구조물(202)의 하부 구조물(202a)도 주변 회로의 배선을 포함할 수 있다. 도시되지는 않았지만, 주변 영역에 연장된 제1 층간 절연막(110)의 연장 부위에도 제1 층간 절연막 구조물(200)과 마찬가지로 하부 배선(103)과 접속하는 주변 영역의 제2 보조 배선(도시 안됨)을 형성할 수도 있다.
또한, 주변 영역에 연장된 제2 층간 절연막(118)의 연장 부위에는 도시한 바와 같이, 제2 주변 콘택(129)이 형성되어 있다. 상기 제2 주변 콘택(129)의 측면 및 저면에는 제2 주변 콘택 베리어 패턴(127a)가 형성되어 있다. 주변 영역에 연장된 제3 층간 절연막(124)의 연장 부위에는, 상기 제2 주변 콘택(129)과 접속하는 제2 주변 보조 배선(131)이 형성되어 있다. 상기 제2 주변 보조 배선(131)의 측면 및 저면에는 구리 물질이 상기 제3 층간 절연막(124)으로 확산하는 것을 방지하기 위하여 제2 주변 보조 배선 베리어 패턴(127b)가 형성되어 있다.
상기 주변 영역에 위치하는 제2 식각 저지막(132)상에 선택적으로, 상기 주변 영역의 상기 제2 주변 보조 배선(131)과 전기적으로 연결되는 제3 콘택(142)을 갖는 제4 층간 절연막 패턴(134a)이 형성되어 있다.
상기 제4 층간 절연막 패턴(134a)의 두께는 상기 제4 층간 절연막 패턴(134a)보다 높게 위치하는 층간 절연막 패턴들의 두께에 비해 더 두껍다. 또한, 상기 제4 층간 절연막 패턴(134a)의 두께는 제1, 제2, 제3 층간 절연막(110, 118, 124)의 두께에 비해 더 두껍다. 바람직하게는, 상기 제4 층간 절연막 패턴(134a)의 두께는 그 상부에 형성되는 층간 절연막 패턴의 두께에 비해 1.5배 이상, 1.5 내지 3배 정도이다.
상기 제3 콘택(142)은 구리로 이루어진다. 상기 제3 콘택(142)의 측벽 및 저면에는 상기 구리가 상기 제4 층간 절연막 패턴(134a)으로 확산하는 것을 방지하기 위한 제4 베리어 금속막 패턴(140a)이 구비된다.
상기 제4 층간 절연막 패턴(134a)상에 구리의 확산을 방지하고 식각 저지막의 역할을 하는 제5 식각 저지막 패턴(136a)이 구비된다.
상기 제5 식각 저지막 패턴(136a)상에, 상기 제3 콘택(142)과 전기적으로 연결되는 라인형의 제3 보조 배선(144)을 갖는 제5 층간 절연막 패턴(138a)이 구비된다.
상기 제3 보조 배선(144)은 구리로 이루어진다. 그리고, 상기 제3 보조 배선(144)의 측벽 및 저면에는 구리 물질이 상기 제5 층간 절연막 패턴(138a)로 확산하 는 것을 방지하기 위한 제5 베리어 금속막 패턴(140b)이 구비된다.
상기 제4 층간 절연막 패턴(134a) 및 제5 층간 절연막 패턴(138a)은 실리콘 산화물, FSG와 같은 투명한 재질의 물질로 이루어진다.
상기 제5 층간 절연막 패턴(138a)상에는 상기 구리의 확산을 방지하고 식각 저지막의 역할을 하는 제6 식각 저지막 패턴(146a)이 구비된다. 상기 제6 식각 저지막 패턴(146a)은 실리콘 질화물 또는 SiC로 이루어진다.
상기 제6 식각 저지막 패턴(146a)상에, 제4 콘택(156)을 갖는 제6 층간 절연막 패턴(148a), 제7 식각 저지막 패턴(150a), 제4 보조 배선(158)을 갖는 제7 상부 층간 절연막(152a)을 더 형성할 수 있다. 또한, 상기 제7 상부 층간 절연막(152a) 상에도 동일한 배선 구조가 추가적으로 반복 적층되어 있을 수 있다.
이 때, 상기 제4 콘택(156)의 측면 및 저면에는 제4 콘택(156)을 구성하는 구리 물질이 제6 층간 절연막 패턴(148a)로 확산하는 것을 방지하기 위한 제6 베리어 금속막 패턴(154a)이 형성되고, 상기 제4 보조 배선(158)의 측면 및 저면에는 상기 제4 보조 배선(158)을 구성하는 구리 물질이 제7 층간 절연막 패턴(152a)으로 확산하는 것을 방지하기 위한 제7 베리어 금속막 패턴(154b)가 형성된다.
상기 제4 층간 절연막 패턴(134a), 제5 식각 저지막 패턴(136a), 제5 층간 절연막 패턴(138a), 제6 식각 저지막 패턴(146a), 제6 층간 절연막 패턴(148a), 제7 식각 저지막 패턴(150a), 및 제7 층간 절연막 패턴(152a)등은 주변 영역에만 형성되어 제2 층간 절연막 구조물(202)의 상부 구조물(202b)를 구성하고, 액티브 픽셀 영역에는 형성되어 있지 않다. 따라서, 상기 액티브 픽셀 영역에 구비되는 제1 층간 절연막 구조물(200)은 상기 주변 영역에 구비되는 제2 층간 절연막 구조물(202)에 비해 낮은 단차를 갖는다.
상기 제1 투명 절연막 패턴(180)을 통해 상기 액티브 픽셀 영역으로 조사되는 광들이 상기 포토 다이오드(106)으로 안내되어 입사된다. 도시한 바와 같이, 상기 개구부(178)내에 구비되는 제1 투명 절연막 패턴(180)의 높이는 상기 제2 층간 절연막 구조물(202)의 높이보다 낮다.
따라서, 단위 픽셀의 각 포토다이오드(106)로 입사되는 광의 광경로가 도 2에 도시한 이미지 센서에 비해 짧아진다. 구체적으로, 상기 제1 투명 절연막 패턴(180)의 높이는 제2 층간 절연막 구조물(202)과 거의 동일한 높이를 갖는 도 2에 도시한 제1 투명 절연막 패턴에 비해 상기 제1 층간 절연막 구조물(200)과 제2 층간 절연막 구조물(202)의 단차, 즉, 제2 층간 절연막 구조물(202)의 상부 구조물의 높이만큼 그 높이가 낮아지게 된다.
예를 들어, 배선 구조를 갖는 층간 절연막들은 각각 약 2500Å의 두께를 갖고, 상기 제4 층간 절연막 패턴은 4000Å의 두께를 갖고, 본 실시예에서와 같이 제2 층간 절연막 구조물(202)이 제1 층간 절연막 구조물(200)에 비해 4층의 배선 구조가 더 추가된 경우에는, 상기 제1 투명 절연막 패턴(180)의 높이는 도 2에 도시한 이미지 센서에 비해 약 10000Å이상 감소되는 효과가 있다. 따라서, 상기 단위 픽셀로 입사되는 광의 광 경로가 약 10000Å이상 짧게되어 광의 센싱 능력을 향상시킬 수 있을 뿐 아니라, 인접 픽셀로의 투과가 억제되어 혼색을 감소시킬 수 있다.
상기 제2 배선 구조를 갖는 제2 층간 절연막 구조물(202) 상에는 주변 영역에 형성되어 있는 구조물들을 보호하기 위한 보호막 패턴(160a)이 형성되어 있다. 상기 보호막 패턴(160a)은 실리콘 산화물, 실리콘 질화물, 또는 이들의 복합물로 이루어질 수 있다. 즉, 상기 보호막 패턴(160a)은 실리콘 산화물 또는 실리콘 질화물로 이루어지는 단일막 패턴으로 이루어지거나, 실리콘 산화물 및 실리콘 질화물이 적층된 이중막 패턴으로 이루어질 수 있다.
상기 보호막 패턴(160a)에는 상기 제2 다층 배선의 최상부 배선 즉, 제4 보조 배선(158)을 노출시키는 콘택홀(162)이 형성된다.
상기 콘택홀(162) 내부 및 상기 보호막 패턴(160a) 상에는 상기 제4 보조 배선(158)과 접속하는 패드 전극(164)이 구비된다.
상기 액티브 픽셀 영역의 제1 층간 절연막 구조물(200) 및 제1 투명 절연막 패턴(180) 상에는 평탄화막 패턴(182)이 형성되어 있다. 상기 평탄화막 패턴(182)은 0.2 내지 0.6㎛정도의 두께를 갖는 것이 바람직하다. 상기 평탄화막 패턴(182)으로 사용될 수 있는 물질의 예로는 수지(resin) 또는 유동성 산화물을 들 수 있다.
상기 평탄화막 패턴(182) 상에는 하부에 형성되어 있는 각각의 포토다이오드(106)와 서로 대응하도록 다수의 칼라 필터(184)들이 형성되어 있다.
상기 다수의 칼라 필터(184)상에는 제2 투명 절연막 패턴(186)이 형성되어 있다. 상기 제2 투명 절연막 패턴(186)은 0.2 내지 0.6㎛정도의 두께를 갖는 것이 바람직하다. 상기 제2 투명 절연막 패턴(186)으로 사용될 수 있는 물질의 예로는 수지(resin) 또는 유동성 산화물을 들 수 있다.
상기 제2 투명 절연막 패턴(186) 상에는 상기 포토다이오드(106)로 광을 모아주기 위한 마이크로 렌즈(188)가 구비된다. 상기 마이크로 렌즈(188)는 0.2 내지 0.6㎛정도의 두께를 갖는 것이 바람직하다.
도 4 내지 도 14는 도 3에 도시된 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 기판(100)에서 액티브 픽셀 영역 및 주변 영역을 각각 구분한다. 다음에, 상기 기판의 상부에 STI 방법에 의해 소자 분리막(101)을 형성함으로서 액티브 영역을 한정한다.
상기 액티브 픽셀 영역에서, 상기 액티브 영역의 기판 아래로 포토다이오드(106)를 형성한다. 다음에, 상기 포토다이오드(106)로 입사되는 광에 의해 생성되는 전자/홀 쌍(electron/hole pair)에 의해 동작되는 트랜지스터(도시 안됨)를 형성한다. 단위 픽셀에는 하나의 포토다이오드(106)와 적어도 하나의 트랜지스터를 형성한다. 이 때, 상기 주변 영역에도 로직 소자를 구현하기 위한 트랜지스터(도시 안됨)를 형성한다.
상기 트랜지스터를 형성하기 위해 우선 게이트 절연막을 개재한 게이트 전(도시 안됨)을 형성하고, 상기 게이트 전극들 사이의 반도체 기판 아래로 불순물을 도핑시켜 소오스/드레인 영역(도시 안됨)을 형성한다. 다음에, 상기 게이트 전극의 양측벽에 스페이서(도시 안됨)를 형성한다. 상기 게이트 전극을 형성할 때, 주변 영역의 상기 소자 분리막(101)상에 하부 배선 패턴(103a)이 형성된다.
상기 액티브 픽셀 영역 및 주변 영역 상에, 하부 절연막(104)을 형성한다. 상기 하부 절연막(104)은 적어도 상기 트랜지스터를 매립하도록 형성한다. 상기 하부 절연막(104)은 투명한 재질로 형성한다. 상기 하부 절연막(104)으로 사용할 수 있는 투명한 물질의 예로서는 산화 실리콘계 물질을 들 수 있다.
상기 하부 절연막(104)에 통상적인 사진 식각 공정을 수행함으로서 콘택 형성 영역을 노출하는 하부 콘택홀인 제1 콘택홀(도시 안됨)을 형성한다. 상기 제1 콘택홀은 예를 들어 상기 트랜지스터의 소오스/드레인 영역 및 게이트 전극 등을 부분적으로 노출할 수 있다. 상기 액티브 픽셀 영역에 구비되는 제1 콘택홀은 상기 포토다이오드(106)가 형성되지 않은 영역에 형성된다. 이와 동시에 주변 영역에는 상기 하부 배선 패턴(103a)를 노출시키는 하부 배선 콘택홀을 형성한다.
상기 제1 콘택홀과 하부 배선 콘택홀을 매립하도록 금속 물질을 증착시켜 제1 하부 금속층(도시 안됨)을 형성한다. 사용할 수 있는 금속 물질은 티타늄, 텅스텐 및 구리 등을 들 수 있다. 상기 금속 물질로서 구리를 사용하는 경우에는 하부의 반도체 기판으로 구리의 확산을 방지하기 위해서 상기 제1 하부 금속층을 형성하기 이전에 상기 콘택홀의 측면 및 저면상에 하부 베리어 금속막 패턴(도시 안됨)을 형성하는 공정을 더 수행하는 것이 바람직하다.
다음에, 상기 제1 하부 절연막(104)의 표면이 노출될 때까지 상기 제1 하부 금속층을 화학적 기계적 연마 방법으로 연마하여, 상기 제1 콘택홀을 매립하는 제1 콘택(102)을 액티브 픽셀 영역에 형성한다. 이 때, 주변 영역의 하부 배선 패턴(103a)상에는 상기 하부 배선 패턴(103a)과 접속하는 하부 배선 콘택(103b)를 형 성하여, 하부 배선 패턴(103a)과 하부 배선 콘택(103b)로 이루어진 하부 배선(103)을 형성한다.
도 5를 참조하면, 상기 제1 콘택(102)을 포함하는 상기 하부 절연막(104)상에 식각 저지 및 구리의 확산을 방지하기 위한 제1 식각 저지막(108)을 형성한다. 상기 제1 식각 저지막(108)은 이 후에 수행되는 열을 수반하는 공정에서 구리가 확산되는 것을 방지한다.
상기 제1 하부 식각 저지막(108)은 SiN 또는 SiC 물질을 200 내지 1000Å의 두께로 증착함으로서 형성한다. 상기 SiC는 필요에 따라서 질소 또는 산소등의 불순물이 포함될 수 있고, 상기 SiN은 필요에 따라서 산소와 같은 불순물이 포함될 수 있다.
상기 제1 하부 식각 저지막(108)은 SiC, SiN과 같은 불투명한 물질로 구성되어 있기 때문에, 외부로부터 광이 상기 포토다이오드(106)에 도달하기 위해서는 포토다이오드(106)의 상부에 존재하는 제1 식각 저지막(108)이 제거될 필요가 있다.
상기 제1 식각 저지막(108) 상에 제1 층간 절연막(110)을 형성한다. 상기 제1 층간 절연막(110)은 실리콘 산화물, FSG 등과 같은 투명한 재질로 형성할 수 있다.
상기 제1 층간 절연막(110) 및 제1 식각 저지막(108)을 사진 및 식각 공정을 통해 부분적으로 식각하여, 상기 액티브 픽셀 영역 및 주변 영역에 제1 트렌치(도시 안됨)를 형성한다. 이 때, 상기 액티브 픽셀 영역의 제1 트렌치는 상기 제1 콘택(102)의 상부면을 노출하도록 형성한다. 또한, 상기 액티브 픽셀 영역에 구비되 는 제1 트렌치는 상기 포토다이오드(106)와 어긋나게 배치되도록 형성한다.
상기 제1 트렌치의 프로파일을 따라 상기 제1 트렌치 및 제1 상부 층간 절연막(110)상에 제1 베리어 금속막(도시 안됨)을 형성한다. 상기 제1 베리어 금속막은 후속의 구리 증착 공정시에 구리 성분이 상기 제1 층간 절연막(110)으로 확산되는 것을 방지하기 위한 막이다. 상기 제1 베리어 금속막은 예를 들면, 탄탈륨막, 질화 탄탈륨막 또는 탄탈륨막 상에 질화 탄탈륨막이 증착된 이중막으로 형성할 수 있다.
상기 제1 트렌치를 매립하도록 상기 제1 베리어 금속막 상에 구리를 증착하여 제1 구리층(도시 안됨)을 형성한다. 상기 제1 구리층은 먼저 구리 시드(Seed)를 스퍼터링 방법에 의해 증착한 후, 전기 도금법에 의해 형성할 수 있다. 또는, 상기 제1 구리층은 무전해 도금법으로 형성할 수도 있다.
상기 제1 상부 층간 절연막(110)의 상부면이 노출되도록, 상기 제1 구리층 및 제1 상부 베리어 금속막을 화학적 기계적 연마 방법으로 연마하여, 상기 제1 콘택(102)과 전기적으로 연결되는 라인형의 제1 보조 배선(114)을 형성한다.
이 때, 상기 제1 트렌치의 측벽들 및 저면상에는 상기 제1 상부 베리어 금속막이 잔류하여 제1 베리어 금속막 패턴(112)이 형성된다. 즉, 상기 제1 보조 배선(114)과 상기 제1 층간 절연막(110)의 사이에는 상기 제1 베리어 금속막 패턴(112)이 형성되어 있으므로, 상기 제1 보조 배선(114)으로 사용되는 구리 물질이 상기 제1 상부 층간 절연막(110)으로 확산되는 것을 방지할 수 있다.
다음에, 상기 제1 층간 절연막(110) 및 제1 보조 배선(114) 상에 제2 식각 저지막(116)을 형성한다. 상기 제2 식각 저지막(116)은 SiC, SiN과 같은 불투명한 물질로 구성된다.
도 6를 참조하면, 상기 제2 식각 저지막(116) 상에 제2 층간 절연막(118), 제3 식각 저지막(120) 및 제3 층간 절연막(124)을 순차적으로 형성한다.
상기 제3 층간 절연막(124), 제3 식각 저지막(120), 제2 층간 절연막(118) 및 제2 식각 저지막(116)의 소정 부위를 포토 리소그래피 공정에 의해 순차적으로 식각함으로서 상기 제1 보조 배선(114)을 부분적으로 노출하는 제2 콘택홀(도시 안됨)을 형성한다. 이 때, 주변 영역에는 필요에 따라서 제2 주변 콘택홀(도시 안됨)을 형성한다.
이어서, 상기 제5 층간 절연막(124), 제3 식각 저지막(120)을 부분적으로 식각하여 적어도 1개의 상기 제2 콘택홀을 경유하는 라인 형상의 제2 트렌치(도시 안됨)를 형성한다. 마찬가지로, 주변 영역에 상기 제2 주변 콘택홀을 경유하는 라인 형상의 제2 주변 트렌치를 형성한다. 본 실시예에서는, 제2 콘택홀을 먼저 형성한 후, 제2 트렌치를 형성하는 것을 설명하였지만, 필요에 따라서는 제2 트렌치를 먼저 형성한 후, 상기 제2 콘택홀을 형성할 수도 있다.
상기 액티브 픽셀 영역에 구비되는 제2 콘택홀 및 제2 트렌치는 상기 포토다이오드(106)와 어긋나게 형성한다.
상기 제2 트렌치 및 제2 콘택홀의 내면 및 저면들 및 상기 제3 층간 절연막(124) 상에 상기 제2 트펜치 및 제2 콘택홀의 프로파일을 따라서 제2 베리어 금속막(도시 안됨)을 형성한다. 다음에, 상기 제2 트렌치 및 제2 콘택홀을 매립하도록 상기 제2 베리어 금속막 상에 구리를 증착하여 제2 구리층(도시 안됨)을 형성한다. 상기 제2 구리층은 제1 구리층 형성시와 마찬가지로 먼저 구리 시드(Seed)를 스퍼터링 방법에 의해 증착한 후, 전기 도금법에 의해 형성할 수 있다.
상기 제3 층간 절연막(124)의 상부 표면이 노출될 때까지 상기 제2 구리층 및 제2 베리어 금속막을 화학적 기계적 연마방법으로 연마함으로서, 상기 제2 콘택홀 및 제2 트렌치 내에 상기 제1 보조 배선(114)과 연결되는 제2 콘택(128) 및 제2 보조 배선(130)을 형성한다.
이 때, 주변 영역에 연장된 제2 층간 절연막(118)의 연장 부위에는 도시한 바와 같이, 제2 주변 콘택(129)이 형성되고, 주변 영역에 연장된 제3 층간 절연막(124)의 연장 부위에는, 상기 제2 주변 콘택(129)과 접속하는 제2 주변 보조 배선(131)이 형성된다.
이 때, 상기 제2 베리어 금속막은 상기 제2 콘택홀의 측벽 및 저면에 제2 베리어 금속막 패턴(126a)로서 잔류하고, 상기 트렌치의 측벽들 및 저면상에 제3 베리어 금속막 패턴(126b)으로서 잔류한다.
또한, 상기 제2 베리어 금속막은 주변 영역의 상기 제2 주변 콘택(129)의 측면 및 저면에는 제2 주변 콘택 베리어 패턴(127a)으로 잔류하고, 상기 제2 주변 보조 배선(131)의 측면 및 저면에는 제2 주변 보조 배선 베리어 패턴(127b)로서 잔류한 한다.
다음에, 상기 제3 층간 절연막(124), 상기 제2 보조 배선(130) 및 제2 주변 보조 배선(131) 상에 제4 식각 저지막(132)을 형성한다.
본 실시예에서는 듀얼 다마신 공정에 의해 콘택 및 보조 배선을 형성하는 방 법으로 설명하였으나, 통상적인 다마신 공정으로 콘택 및 보조 배선을 형성하는 방법은 본 실시예에 포함될 수 있다. 예를 들면, 먼저 제2 층간 절연막(118)에 제2 콘택(128)을 형성한 후, 상기 제2 층간 절연막(118) 상에 제2 보조 배선(130)을 갖는 제3 층간 절연막(124)을 형성할 수도 있다.
그 결과, 상기 액티브 픽셀 영역에 제1 콘택(102), 제1 보조 배선(114), 제2 콘택(128) 및 제2 보조 배선(130)을 갖고, 주변 영역에는 제2 주변 콘택(129) 및 제2 주변 보조 배선(131)을 갖는 제1 예비 층간 절연막 구조물(172)이 완성된다.
도 7을 참조하면, 상기 제4 식각 저지막(132) 상에 제4 층간 절연막(134), 제5 식각 저지막(136) 및 제5 층간 절연막(138)을 순차적으로 형성한다. 이 때, 상기 제4 층간 절연막(134)은 상기 제4 층간 절연막(134) 상에 형성되는 층간 절연막들 예를 들어, 제5 층간 절연막, 제6 층간 절연막 및 제7 층간 절연막이나 이전 형성된 제1 층간 절연막(110), 제2 층간 절연막(118) 및 제3 층간 절연막(124)에 비해 더 두껍게 형성한다. 구체적으로, 상기 제4 층간 절연막(134)의 두께는 상기 제4 층간 절연막(134)이외의 다른 층간 절연막들의 두께의 1.5배 이상, 바람직하게는 1.5 내지 3배가 되도록 형성한다.
상기 주변 영역에 위치하는 상기 제5 층간 절연막(138), 제5 식각 저지막(136), 제4 층간 절연막(134) 및 제4 식각 저지막(132)을 부분적으로 식각함으로서 상기 주변 영역에 구비된 제2 보조 배선(130)이 노출되는 제3 콘택홀(도시 안됨)을 형성한다.
또한, 상기 주변 영역에 위치하는 제5 층간 절연막(138), 제5 식각 저지막 (136)을 부분적으로 식각하여 적어도 1개의 상기 제3 콘택홀을 경유하는 라인 형상의 제3 트렌치(도시 안됨)를 형성한다. 이 때, 상기 제3 콘택홀 및 제3 트렌치를 형성하는 순서는 서로 바뀔 수 있다.
다음에, 도 4를 참조로 설명한 것과 동일한 방법으로, 상기 제3 콘택홀 및 제3 트렌치의 프로필을 따라서 상기 제5 층간 절연막상에 제3 베리어 금속막(도시 안됨)을 형성한 후, 상기 제3 콘택홀 및 제3 트렌치를 매립하는 제3 구리층(도시 안됨)을 형성한다. 다음에, 상기 제3 구리층과 상기 제3 베리어 금속막을 상기 제5 층간 절연막이 노출될 때까지 연마함으로서 상기 제3 콘택홀 및 제3 트렌치 내에 상기 제3 콘택(142) 및 제3 보조 배선(144)을 형성한다.
이 때, 상기 제3 베리어 금속막은 상기 제3 콘택홀의 저면 및 측면상에는 제4 베리어 금속막 패턴(140a)으로 잔류하고, 상기 제3 트렌치의 저면 및 측면상에는 제5 베리어 금속막 패턴(140b)로 잔류한다.
그리고, 상기 제5 층간 절연막(138) 및 상기 제3 보조 배선(144) 상에 제6 식각 저지막(146)을 형성한다.
이 후, 상기 제6 식각 저지막(146)상에, 반복적으로 상기에서 설명한 제3 콘택(142) 및 제3 보조 배선(144)의 형성 공정과 동일하게 수행함으로서, 제4 콘택(156)을 갖는 제6 층간 절연막(148) 및 제4 보조 배선(158)을 갖는 제7 층간 절연막(152)을 형성한다.
이 때, 제6 층간 절연막(148)의 제4 콘택홀의 저면 및 측면상에는 제6 베리어 금속막 패턴(154a)이 형성되고, 상기 제7 층간 절연막(152)의 제4 트렌치의 저 면 및 측면상에는 제7 베리어 금속막 패턴(154b)이 형성된다.
다음에, 상기 제4 보조 배선(158) 및 제7 층간 절연막(152) 상에 제8 식각 저지막(도시 안됨)을 형성할 수 있다. 상기 제8 식각 저지막은 제4 보조 배선(158)을 구성하는 구리가 확산되는 것을 방지한다.
상기 공정을 수행함으로서, 상기 주변 영역에 위치하는 상기 제1 예비 층간 절연막 구조물(172) 상에 제3 콘택(142), 제3 보조 배선(144), 제4 콘택(156) 및 제4 보조 배선(158)을 갖는 제2 예비 층간 절연막 구조물(174)이 완성된다.
상기 제8 식각 저지막 상 또는 제2 예비 층간 절연막 구조물(174)상에 하부의 막들을 보호하기 위한 보호막(160, passivation layer)을 형성한다. 상기 보호막(160)은 실리콘 산화물 또는 실리콘 질화물 중 적어도 하나의 막을 증착시켜 형성한다.
도시한 바와 같이, 상기 보호막(160)을 실리콘 질화물로 이루어지는 단일막으로 형성하는 경우, 상기 제8 식각 저지막과 상기 보호막(160)이 동일한 물질로 이루어지기 때문에 상기 제8 식각 저지막을 별도로 형성하지 않아도 된다.
도 8을 참조하면, 상기 보호막(160)을 부분적으로 식각하여 상기 제4 보조 배선(158)을 노출하는 콘택홀(도시 안됨)을 형성한다. 상기 콘택홀을 매립하면서 상기 보호막(160)상에 도전 물질을 증착함으로서 패드 전극막(도시 안됨)을 형성하고, 상기 패드 전극막을 사진 및 식각 공정에 의해 패터닝함으로서 패드 전극(164)을 형성한다. 상기와 같이, 사진 및 식각 공정에 의해 패터닝하기 위해서는 상기 패드 전극막을 알루미늄 물질을 사용하여 형성하는 것이 바람직하다.
도 9를 참조하면, 상기 주변 영역을 덮고 상기 액티브 픽셀 영역만을 선택적으로 노출시키는 제1 식각 마스크 패턴(166)을 형성한다. 상기 제1 식각 마스크 패턴(166)은 포토레지스트를 코팅하고 선택적으로 노광한 후 현상하여 형성할 수 있다.
다음에, 도 10을 참조하면, 상기 제1 식각 마스크 패턴(166)을 사용하여 상기 액티브 픽셀 영역에 형성되어 있는 상기 보호막(160) 및 제2 예비 층간 절연막 구조물(174)을 식각한다.
상기 식각 과정을 구체적으로 설명하면 다음과 같다.
우선 도 9에 도시된 것과 같이, 상기 예비 제1 층간 절연막 구조물의 바로 위에 구비되는 제4 층간 절연막(134)이 노출되도록 1차 식각 공정을 수행하여 예비 리세스부(168)를 형성한다. 상기 1차 식각 공정을 수행함으로서, 주변영역에 보호막 패턴(160a), 제8 식각 저지막 패턴, 제7 층간 절연막 패턴(152a), 제7 식각 저지막 패턴(150a), 제6 층간 절연막 패턴(148a), 제6 식각 저지막 패턴(146a), 제5 층간 절연막 패턴(138a) 및 제5 식각 저지막 패턴(136a)이 형성된다.
상기 1차 식각 공정은 상기 층간 절연막들 및 식각 저지막의 식각 속도(etch rate)가 거의 차이가 없는 식각 조건으로 공정을 수행한 것이 바람직하다. 상기 1차 식각 공정은 식각 대상 막들의 두께에 따라 식각 시간을 조절함으로서 상기 제4 층간 절연막(134)을 노출시키는 것이 바람직하다. 이 때, 상기 제4 층간 절연막(134)의 두께가 그 상부의 층간 절연막의 두께에 비해 더 두꺼우므로, 상기 1차 식각 공정에서 과도 식각에 대한 공정 마진을 충분히 확보할 수 있다.
다음에, 도 10에 도시된 것과 같이, 상기 제4 식각 저지막(132)과 제4 층간 절연막(134)의 식각 선택비가 1:5 이상인 식각 조건으로 제4 층간 절연막(134)을 식각함으로서, 상기 제4 식각 저지막(132)을 노출하는 리세스부(170)를 형성한다. 바람직하게는 상기 제4 식각 저지막(132)과 제4 층간 절연막(134)의 식각 선택비가 1:10 이상, 가장 바람직하게는 1: 15이상인 식각 조건으로 상기 제4 층간 절연막(134)을 식각한다.
예를 들면, 상기 제4 층간 절연막(134)가 FSG로 구성되고, 상기 제4 식각 저지막이 질화실리콘으로 이루어진 경우에, C4F8, Ar, 및 O2로 이루어진 에칭 가스를 10 내지 100℃에서 수행할 수 있다. 상기 공정에 의해, 제4 층간 절연막 패턴(134a)이 형성된다.
그 결과, 주변영역에 보호막 패턴(160a), 제8 식각 저지막 패턴, 제7 층간 절연막 패턴(152a), 제7 식각 저지막 패턴(150a), 제6 층간 절연막 패턴(148a), 제6 식각 저지막 패턴(146a), 제5 층간 절연막 패턴(138a), 제5 식각 저지막 패턴(136a) 및 제4 층간 절연막 패턴(134a)으로 이루어진 제2 층간 절연막 구조물(202)의 상부 구조물(202b)이 형성된다.
상기 설명한 공정들을 수행하면, 상기 액티브 픽셀 영역에는 상기 제1 콘택(102), 제1 보조 배선(114), 제2 콘택(128) 및 제2 보조 배선(130)으로 구성되는 제1 다층 배선을 갖고 상기 포토다이오드 각각에 대응하는 단위 픽셀의 광 입사면(171)이 제1 다층 배선의 상부면과 동일한 평면상에 위치하는 층간 절연막 구조물이 형성된다. 또한, 상기 주변 영역에는 상기 제1 콘택(도시 안됨), 제1 보조 배 선(도시 안됨), 제2 콘택(128), 제2 보조 배선(130), 제3 콘택(142), 제3 보조 배선(144), 제4 콘택(156) 및 제4 보조 배선(158)으로 구성되는 제2 다층 배선을 갖고 상기 액티브 픽셀 영역에 형성되어 있는 층간 절연막 구조물보다 높은 상부면을 갖는 제2 층간 절연막 구조물(202)이 완성된다.
도시된 바와 같이, 상기 액티브 픽셀 영역에 구비되는 층간 절연막 구조물은 상기 주변 영역에 구비되는 제2 층간 절연막 구조물(202)에 비해 낮은 단차를 갖는다.
다음에, 상기 제1 식각 마스크 패턴(166)을 제거한다.
도 11을 참조하면, 상기 액티브 픽셀 영역의 상기 제4 식각 저지막(132) 및 상기 주변 영역의 제2 층간 절연막 구조물(202) 상에 상기 포토다이오드(106)와 대응하는 부위만을 선택적으로 노출시키는 제2 식각 마스크 패턴(176)을 형성한다. 상기 제2 식각 마스크 패턴(176)은 예를 들면 포토 레지스트를 도포하여 수득한 포토레지스트막을 포토 공정을 거쳐서 형성한 포토 레지스트 패턴이다. 상기 제2 식각 마스크(176)로 사용하여 노출된 제1 층간 절연막 구조물(200)을 부분적으로 식각함으로서 개구부(178)를 형성한다. 상기 개구부(178)를 형성함으로서, 상기 액티브 픽셀 영역에 제1 층간 절연막 구조물(200)을 완성한다.
이 때, 상기 개구부(178)의 저면에는 불투명한 물질로 이루어지는 식각 저지막이 남아있지 않도록 식각 공정을 수행하는 것이 바람직하다. 또한, 상기 포토다이오드(106)에 어택이 발생되지 않도록 상기 포토다이오드(106)상에 상기 제1 하부 층간 절연막(104)이 대부분 남아있도록 식각하는 것이 바람직하다.
구체적으로, 상기 제4 식각 저지막(132), 제3 층간 절연막(124), 제3 식각 저지막(120), 제2 층간 절연막(118), 제2 식각 저지막(116), 제1 층간 절연막(110) 및 제1 식각 저지막(108)을 순차적으로 식각함으로서 포토다이오드(106)와 대응하는 개구부(178)를 형성한다.
상기 제1 콘택(102), 제1 보조 배선(114), 제2 콘택(128) 및 제2 보조 배선(130)은 하부의 포토다이오드(106)와 평면적으로 어긋나게 배치되므로, 식각될 부위(즉, 상기 포토다이오드와 대향하는 부위)에는 상기 배선들이 형성되어 있지 않다.
상기 제1 층간 절연막 구조물(200)은 서로 다른 물질막들이 반복 적층되어 있기 때문에 각각의 막을 형성하는 공정에서 미세한 변동(variation)이 발생하더라도 각 층간 절연막들 및 식각 저지막은 목표한 두께 및 특성을 갖지 못하게 된다. 또한, 하나의 기판 내에서도 기판내의 위치에 따라 각 층간 절연막 및 식각 저지막의 두께에 편차가 발생된다. 때문에, 상기 제1 층간 절연막 구조물(200)의 높이가 증가되는 경우에는 원하는 위치까지 정확히 식각하는 것이 용이하지 않다.
그러나, 본 실시예에 따르면, 상기 제1 층간 절연막 구조물(200)은 상기 제1 다층 배선의 상부면과 동일한 평면상에 위치하기 때문에, 상기 개구부(178)를 형성하기 위하여 식각하여야 하는 막의 두께가 종래에 비해 매우 감소된다. 따라서, 식각 공정을 콘트롤하기가 용이하고, 이로 인해 정확한 위치까지 식각을 수행할 수 있다.
상기 공정에 의해, 상기 포토다이오드(106) 상에 위치하는 불투명한 식각 저 지막들이 모두 제거됨으로서 액티브 픽셀 센서가 오픈된다.
다음에, 상기 제2 식각 마스크 패턴(176)을 제거한다.
도 12를 참조하면, 상기 개구부(178) 내부를 채우면서 상기 제1 층간 절연막 구조물(200) 및 제2 층간 절연막 구조물(202) 상에 제1 투명 절연막(도시 안됨)을 증착한다. 상기 제1 투명 절연막은 수지 또는 유동성 산화물로 형성할 수 있다. 상기 제1 투명 절연막은 상기 제1 층간 절연막 구조물 내의 층간 절연막을 구성하는 물질에 비해 높은 굴절율을 갖는 물질을 사용하여 형성하는 것이 바람직하다. 구체적으로, 층간 절연막을 구성하는 물질이 FSG인 경우에, FSG는 약 1.4의 굴절율을 가지므로, 상기 제1 투명 절연막은 굴절율(refractive index)이 1.4 이상, 바람직하게는1.5이상인 물질을 사용하여 형성한다. 이와 같이, 주변의 층간 절연막을 구성하는 물질보다 높은 굴절율을 갖는 물질로 형성함으로써, 상기 개구부(178)내에서 외부로 광이 손실되는 것을 억제할 수 있다. 또한, 인접 픽셀로의 투과를 억제하여 혼색을 감소시킬 수 있다.
상기 제1 투명 절연막을 전면 식각하여 상기 개구부 내부를 채우는 제1 투명 절연막 패턴(180)을 형성한다.
도 13을 참조하면, 상기 제1 층간 절연막 구조물(200), 제1 투명 절연막 패턴 (180) 및 제2 층간 절연막 구조물(202) 상에 투명한 절연 물질로서 평탄화막(도시 안됨)을 형성한다. 상기 평탄화막은 노볼락 수지와 같은 포토레지스트용 수지 또는 유동성 산화물(Flowable oxide)로 형성할 수 있다.
다음에, 상기 평탄화막을 패터닝하여 상기 액티브 픽셀 영역의 제1 층간 절 연막 구조물(200) 및 제1 투명 절연막 패턴(180) 상에 평탄면을 갖는 평탄화막 패턴(182)을 형성한다. 상기 평탄화막 패턴(182)은 0.2 내지 0.6㎛정도의 두께를 갖도록 형성한다.
도 14를 참조하면, 상기 평탄화막 패턴(182) 상에 칼라 필터(184)를 형성한다. 상기 칼라 필터(184)는 블루, 그린 및 레드 칼라 필터의 어레이 구조를 갖는다.
상기 칼라 필터(184) 상에, 제2 투명 절연막 패턴(186)을 형성한다. 상기 제2 투명 절연막 패턴(186) 상에 상기 포토다이오드(106)로 광을 모아주기 위한 마이크로 렌즈(188)를 형성함으로서 이미지 소자인 CMOS 이미지 센서를 완성한다. 상기 마이크로 렌즈(188)는 상부면이 볼록한 반구형으로 형성한다. 상기 마이크로 렌즈는 0.2 내지 0.6㎛정도의 두께를 갖도록 형성한다.
실시예 2
도 15는 본 발명의 실시예 2에 따른 이미지 센서의 단면도이다.
도 15에 도시된 바와 같이, 본 실시예에 따른 이미지 센서는 실시예 1의 제2 층간 절연막 구조물(202)에서 제1 층간 절연막 구조물(200)의 최상층 층간 절연막 패턴과 직접 접촉하는 층간 절연막 패턴 즉, 제4 층간 절연막 패턴(250a)의 두께가 그 상부에 구비되는 제5, 제6, 제7 층간 절연막 패턴(138a, 148a, 152a)들의 두께 또는 제1, 제2, 제3 층간 절연막(110, 118, 124)의 두께와 동일한 것을 제외하고는 실시예 1의 이미지 센서와 동일하다. 따라서, 동일한 부재에 대하여는 동일한 참조 부호를 사용하고, 더 이상의 설명은 생략한다.
도 16 내지 도 19는 도 15에 도시된 본 실시예에 따른 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 본 실시예에서 설명하는 이미지 소자의 제조 방법은, 제2 층간 절연막 구조물 내의 층간 절연막의 형성과, 각 층간 절연막 및 식각 저지막의 식각 방법을 제외하고는 상기 실시예 1의 이미지 센서 제조 방법과 동일하다. 따라서, 중복되는 설명은 생략하고 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
실시예 1의 도 4 내지 도 6에서 설명한 바와 동일한 방법으로 이미지 센서의 제조 공정을 수행함으로서, 도 6에 도시된 바와 같이, 기판(100)상에 제1 예비 층간 절연막 구조물(172)을 형성한다.
다음에, 도 16을 참조하면, 상기 제4 식각 저지막(132) 상에 제4 층간 절연막(250), 제5 식각 저지막(136) 및 제5 층간 절연막(138)을 순차적으로 형성한다. 이 때, 상기 제4 층간 절연막(250)은 상기 제4 층간 절연막(250)상에 형성되는 층간 절연막들 예를 들어, 제5 층간 절연막(138), 제6 층간 절연막(148) 및 제7 층간 절연막(152)과 동일한 두께로 형성한다.
상기 주변 영역에 위치하는 상기 제5 층간 절연막(138), 제5 식각 저지막(136), 제4 층간 절연막(250) 및 제4 식각 저지막(132)을 부분적으로 식각함으로서 상기 주변 영역에 구비된 제2 보조 배선(130)이 노출되는 제3 콘택홀(도시 안됨)을 형성한다.
또한, 상기 주변 영역에 위치하는 제5 층간 절연막(138), 제5 식각 저지막 (136)을 부분적으로 식각하여 적어도 1개의 상기 제3 콘택홀을 경유하는 라인 형상의 제3 트렌치(도시 안됨)를 형성한다. 이 때, 상기 제3 콘택홀보다 제3 트렌치를 먼저 형성할 수도 있다.
다음에, 도 7에서 설명한 것과 동일하게 제3 베리어 금속막(도시 안됨) 및 제3 구리층(도시 안됨)을 형성한 후 연마함으로서 상기 제3 콘택홀 및 제3 트렌치 내에 상기 제3 콘택(142) 및 제3 보조 배선(144)을 형성한다. 이 때, 상기 제3 베리어 금속막은 상기 제3 콘택홀의 저면 및 측면상에는 제4 베리어 금속막 패턴(140a)으로 잔류하고, 상기 제3 트렌치의 저면 및 측면상에는 제5 베리어 금속막 패턴(140b)로 잔류한다.
그리고, 상기 제5 층간 절연막(138) 및 상기 제3 보조 배선(144) 상에 제4 식각 저지막(146)을 형성한다.
이 후, 반복적으로 실시예 1에서 설명한 바와 동일한 방법으로 배선 형성 공정을 동일하게 수행함으로서, 제4 콘택(156)을 갖는 제6 층간 절연막(148) 및 제4 보조 배선(158)을 갖는 제7 층간 절연막(152)을 형성한다. 다음에, 상기 제4 보조 배선(158) 및 제7 층간 절연막(152) 상에 제8 식각 저지막(도시 안됨)을 형성하여 제2 예비 층간 절연막 구조물(174)을 형성한다.
실시예 1의 도 8에서 설명한 바와 동일한 방법으로, 상기 제8 식각 저지막 상에 하부의 막들을 보호하기 위한 보호막(160, passivation layer)을 형성한다. 상기 보호막(160) 상에 상기 제4 보조 배선(158)과 전기적으로 연결되는 패드 전극(164)을 형성한다.
도 17을 참조하면, 상기 제7 층간 절연막(152)과 보호막(160) 및 제8 식각 저지막(도시 안됨)의 식각 선택비가 1:5 이상, 바람직하게는 1:10 이상, 가장 바람직하게는 1:15이상인 조건으로 상기 보호막 (160) 및 제8 식각 저지막을 선택적으로 이방성 식각하여 제1 예비 리세스부(252)를 형성한다.
상기 보호막(160)이 실리콘 질화물로 이루어져 있고, 상기 층간 절연막이 FSG로 이루어진 경우, 10 내지 100℃의 온도 하에서 CF4, CHF3 및 산소를 식각 가스로 사용하여 식각할 수 있다. 이 때, 아르곤과 같은 불활성 가스를 추가적으로 사용할 수 있다.
상기 보호막(160) 및 제8 식각 저지막을 식각한 이 후에, 상기 제7 층간 절연막(152)과 상기 제4 하부 식각 저지막(150)의 식각 선택비가 5 이상 :1, 바람직하게는 10 이상 :1, 가장 바람직하게는 15:1 이상의 조건으로 상기 제7 층간 절연막(152)을 선택적으로 이방성 식각한다. 이 때, 상기 제7 층간 절연막(152)은 10 내지 100℃의 온도 하에서 C4F8 및 산소를 식각 가스로 사용하여 식각할 수 있다. 이 때, 아르곤과 같은 불활성 가스를 추가적으로 사용할 수 있다.
도 18을 참조하면, 상기 제4 하부 식각 저지막(150)을 선택적으로 식각한다. 상기 공정에 의해 제2 예비 리세스부(254)가 형성된다. 구체적으로, 상기 제4 하부 식각 저지막(150)은 상기 10 내지 100℃의 온도 하에서 CF4, CHF3 및 산소를 식각 가스로 사용하여 식각할 수 있다. 이 때, 아르곤과 같은 불활성 가스를 추가적으로 사용할 수 있다.
도 19를 참조하면, 제6 층간 절연막(148)을 선택적으로 식각한다.
계속하여, 제4 식각 저지막(146)을 선택적으로 식각하고, 상기 제5 층간 절연막(138)을 선택적으로 식각하고, 상기 제5 식각 저지막(136)을 선택적으로 식각하고, 제4 층간 절연막(250)을 선택적으로 식각한다. 상기 식각 대상막이 변경될 때마다 상기 식각 대상막 만을 선택적으로 식각할 수 있는 식각 조건으로 식각 공정을 수행한다. 상기 공정에 의해 리세스부(170)가 완성되고, 그 결과, 주변영역에 보호막 패턴(160a), 제8 식각 저지막 패턴, 제7 층간 절연막 패턴(152a), 제7 식각 저지막 패턴(150a), 제6 층간 절연막 패턴(148a), 제6 식각 저지막 패턴(146a), 제5 층간 절연막 패턴(138a), 제5 식각 저지막 패턴(136a) 및 제4 층간 절연막 패턴(250a)으로 이루어진 제2 층간 절연막 구조물(202)의 상부 구조물(202b)이 형성된다.
상기 액티브 픽셀 영역에는 상기 제1 콘택(102), 제1 보조 배선(114), 제2 콘택(128) 및 제2 보조 배선(130)으로 구성되는 제1 다층 배선을 갖고 상기 포토다이오드 각각에 대응하는 단위 픽셀의 광 입사면(171)이 제1 다층 배선의 상부면과 동일한 평면상에 위치하는 제1 층간 절연막 구조물(200)이 형성된다. 또한, 상기 주변 영역에는 상기 제1 콘택(도시 안됨), 제1 보조 배선(도시 안됨), 제2 콘택(128), 제2 보조 배선(130), 제3 콘택(142), 제3 보조 배선(144), 제4 콘택(156) 및 제4 보조 배선(158)으로 구성되는 제2 다층 배선을 갖고 상기 액티브 픽셀 영역에 형성되어 있는 층간 절연막 구조물보다 높은 상부면을 갖는 제2 층간 절연막 구조물(202)이 완성된다.
각 층간 절연막은 10 내지 100℃의 온도 하에서 C4F8, 산소 및 불활성 가스 를 사용하여 식각한다. 또한, 각 식각 저지막은 10 내지 100℃의 온도 하에서 CF4, CHF3, 산소 및 불활성 가스를 사용하여 식각할 수 있다.
상기 각 층간 절연막 및 식각 저지막을 식각하는 공정은 인시튜로 진행할 수 있다.
이 후에, 실시예 1의 도 11 내지 도 14에서 설명한 바와 동일하게 공정을 수행함으로서 도 15에 도시된 이미지 센서를 완성한다.
실시예 3
도 20은 본 발명의 실시예 3에 따른 이미지 센서의 단면도이다.
본 실시예에 따른 이미지 센서는 칼라 필터의 위치를 제외하고는 실시예 1의 이미지 센서와 동일하다. 따라서, 동일한 부재에 대하여는 동일한 참조 부호를 사용한다.
도 20을 참조하면, 액티브 픽셀 영역 및 주변 영역으로 구분된 기판(100)이 마련된다. 상기 액티브 픽셀 영역의 기판에는 수광 소자로서 포토다이오드(106)가 구비된다. 또한, 상기 포토다이오드(106)와 인접한 부위의 기판 상에는 스위칭 소자인 트랜지스터(도시 안됨)들이 구비된다.
상기 액티브 픽셀 영역에는 각 단위 픽셀의 콘택 형성 영역들과 접속하는 제1 다층 배선이 포함되는 제1 층간 절연막 구조물(200)이 구비된다. 상기 제1 층간 절연막(200)은 상기 제1 다층 배선과 동일한 높이를 갖는다. 또한, 상기 제1 층간 절연막 구조물(200)은 상기 포토다이오드(106) 각각에 대응하는 부위에 개구부 (178)를 갖는다.
상기 제1 층간 절연막 구조물(200) 내에는 상기 제1 다층 배선에 포함되는 각 배선간의 계면과 접하는 부위 및 최상층 배선 상에는 구리의 확산을 방지하고 불투명한 재질의 제1, 제2, 제3, 제4 식각 저지막들(108, 116, 120, 132)이 구비된다.
상기 액티브 픽셀 영역과 접하는 주변 영역에는 상기 제1 다층 배선의 최상부면보다 높게 최상부면이 위치하는 제2 다층 배선을 갖는 제2 층간 절연막 구조(202)물이 구비된다. 따라서, 상기 제2 층간 절연막 구조물(202)의 상부면은 상기 제1 층간 절연막 구조물(200)의 상부면보다 높게 위치한다.
구체적으로, 상기 제2 층간 절연막 구조물(202)의 하부 구조물(202a)은 상기 제1 층간 절연막 구조물(200)에 포함되어 있는 층간 절연막들 및 식각 저지막들이 주변 영역까지 연장되어 동일하게 적층되어 있으며, 상기 연장된 최상층의 식각 저지막들 상에 추가로 층간 절연막 및 식각 저지막들이 더 적층되어 있는 형태의 상부 구조물(202b)를 갖는다. 때문에, 상기 액티브 픽셀 영역에 구비되는 제1 층간 절연막 구조물(200)은 상기 주변 영역에 구비되는 제2 층간 절연막 구조물(202)에 비해 낮은 단차를 갖는다.
상기 제1 층간 절연막 구조물(200)에 형성되어 있는 개구부 내부에는 제1 투명 절연막 패턴(180)이 구비된다.
상기 제2 배선 구조를 갖는 제2 층간 절연막 구조물(202) 상에는 주변 영역에 형성되어 있는 하부 구조물들을 보호하기 위한 보호막 패턴(160a)이 구비된다. 상기 보호막 패턴(160a)은 실리콘 산화물, 실리콘 질화물 중 적어도 하나의 물질로 이루어질 수 있다.
상기 보호막 패턴(160a)에는 상기 제2 다층 배선의 최상부 배선을 노출시키는 콘택홀이 구비된다.
상기 콘택홀 내부 및 상기 보호막 패턴(160a) 상에는 상기 제2 다층 배선의 최상부 배선과 접속하는 패드 전극(164)이 구비된다.
상기 설명한 것과 같이, 제1 층간 절연막 구조물(200), 제2 층간 절연막 구조물(202), 패드 전극(164) 및 제1 제1 투명 절연막 패턴(180)은 상기 실시예 1과 동일한 구성을 갖는다.
상기 제1 투명 절연막 패턴(180) 및 상기 제1 층간 절연막 구조물(200) 상에 직접적으로 접촉되고 하부에 형성되어 있는 포토다이오드(106)와 서로 대응하는 칼라 필터(184)가 구비된다.
상기 칼라 필터(184) 상에는 제2 투명 절연막 패턴(190)이 구비된다.
상기 제2 투명 절연막 패턴(190) 상에는 상기 포토다이오드(106)로 광을 모아주기 위한 마이크로 렌즈(192)가 구비된다.
본 실시예에 따른 이미지 센서는 상기 칼라 필터 아래에 평탄한 투명 절연막이 구비되지 않는다. 때문에, 상기 투명 절연막의 두께만큼 칼라 필터 및 마이크로 렌즈가 낮게 배치됨으로서 포토다이오드의 감도를 향상시킬 수 있다.
도 21은 도 20에 도시된 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 본 실시예에 따른 이미지 소자의 제조 방법은, 상기 칼라 필터 하부 에 평탄화막 패턴을 형성하는 단계가 생략되는 것을 제외하고는 실시예 1의 이미지 소자 제조 방법과 동일하다. 따라서, 중복되는 설명은 생략한다.
먼저, 실시예 1의 도 4 내지 도 12를 참조로 설명한 공정을 동일하게 수행하여, 기판상(100)에 액티브 픽셀 영역에는 제1 층간 절연막 구조물(200)을 형성하고, 주변 영역에는 제2 층간 절연막 구조물(202)을 형성한다.
다음에, 도 21을 참조하면, 상기 제1 층간 절연막 구조물(200)의 제1 투명 절연막 패턴 (180) 및 제2 층간 절연막 구조물(202) 상에 칼라 필터(184)를 형성한다. 상기 칼라 필터(184)는 블루, 그린 및 레드 칼라 필터의 어레이 구조를 갖는다.
다음에, 실시예 1의 도 14에서 설명한 바와 동일한 방법으로, 상기 칼라 필터(184) 상에 제2 투명 절연막 패턴(186) 및 마이크로 렌즈(188)를 형성함으로서 도 20에 도시된 이미지 센서를 완성한다.
실시예 4
도 22는 본 발명의 실시예 4에 따른 이미지 센서의 단면도이다.
본 실시예에 따른 이미지 센서는 제1 층간 절연막 구조물 및 제2 층간 절연막 구조물의 형상을 제외하고는 실시예 2의 이미지 센서와 동일하다. 구체적으로는, 본 실시예에 따른 이미지 센서는 제1 층간 절연막 구조물(210)이 실시예 2의 제1 층간 절연막 구조물(200)에 비하여, 제4 식각 저지막(132)상에 제5 층간절연막(250), 제5 식각 저지막(136), 제6 층간 절연막(138)이 제거되지 않고, 잔류한다. 따라서, 제2 층간 절연막 구조물(213)의 하부 구조물(213a)는 실시예 2의 제2 층간 절연막 구조물(212)의 하부 구조물(212a)에 비하여, 제4 식각 저지막(132)상에 제5 층간절연막(250), 제5 식각 저지막(136), 제6 층간 절연막(138)이 주변 영역으로 연장된 부위를 더 포함하고, 제2 층간 절연막 구조물(213b)의 상부 구조물은 제6 식각 저지막 패턴(146a), 제6 층간 절연막 패턴(148a), 제7 식각 저지막 패턴(150a), 및 제7 층간 절연막 패턴(152a)로 이루어진다. 따라서, 동일한 부재에 대하여는 동일한 참조 부호를 사용하여 설명한다.
도 22를 참조하면, 액티브 픽셀 영역 및 주변 영역으로 구분된 기판(100)이 마련된다. 상기 액티브 픽셀 영역의 기판에는 수광 소자로서 포토다이오드(106)가 구비된다. 또한, 상기 포토다이오드(106)와 인접한 부위의 기판 상에는 스위칭 소자인 트랜지스터(도시 안됨)들이 구비된다.
상기 액티브 픽셀 영역에는 각 단위 픽셀의 콘택 형성 영역들과 접속하는 제1 다층 배선이 포함되는 제1 층간 절연막 구조물(210)이 구비된다. 상기 제1 층간 절연막 구조물(210)의 상부면은 상기 제1 다층 배선의 최상부면 보다는 더 높게 위치한다. 또한, 상기 제1 층간 절연막 구조물(210)은 상기 포토다이오드(106) 각각에 대응하는 부위에 개구부(300)를 갖는다.
상기 제1 층간 절연막 구조물(210) 내에는 상기 제1 다층 배선에 포함되는 각 배선간의 계면과 접하는 부위 및 최상층 배선 상에는 구리의 확산을 방지하고 불투명한 재질의 식각 저지막들(108, 116, 120, 132)이 구비된다.
상기 액티브 픽셀 영역과 접하는 주변 영역에는 상기 제1 다층 배선의 최상부면보다 높게 최상부면이 위치하는 제2 다층 배선을 갖는 제2 층간 절연막 구조물(213)이 구비된다. 상기 제2 층간 절연막 구조물(213)의 상부면은 상기 제1 층간 절연막 구조물(210)의 상부면보다 높게 위치한다.
상기 제1 층간 절연막 구조물(210)에 형성되어 있는 개구부 내부에는 제1 투명 절연막 패턴(302)이 구비된다.
상기 제2 배선 구조를 갖는 제2 층간 절연막 구조물(213) 상에는 주변 영역에 형성되어 있는 하부 구조물들을 보호하기 위한 보호막 패턴(160a)이 구비된다. 상기 보호막 패턴(160a)은 실리콘 산화물, 실리콘 질화물 중 적어도 하나의 물질로 이루어질 수 있다.
상기 보호막 패턴(160a)에는 상기 제2 다층 배선의 최상부 배선을 노출시키는 콘택홀이 형성되어 있다.
상기 콘택홀 내부 및 상기 보호막 패턴(160a) 상에는 상기 제2 다층 배선의 최상부 배선과 접속하는 패드 전극(164)이 구비된다.
상기 제1 투명 절연막 패턴(302) 및 상기 제1 층간 절연막 구조물(210)상에 평탄화막 패턴이 구비된다.
상기 평탄화막 패턴 상에 상기 포토다이오드(106)와 서로 대응하는 칼라 필터(184)가 구비된다.
상기 칼라 필터(184) 상에는 제2 투명 절연막 패턴(190)이 구비된다.
상기 제2 투명 절연막 패턴(190) 상에는 상기 포토다이오드(106)로 광을 모아주기 위한 마이크로 렌즈(192)가 구비된다.
본 실시예에 따른 이미지 센서는 상기 실시예 1에 비해 제1 층간 절연막 구조물의 상부면이 더 높게 위치한다. 때문에, 상기 제1 층간 절연막 구조물의 형성을 위한 식각 공정시에 과도한 식각에 의해 금속 배선이 노출되는 등의 문제를 감소시킬 수 있다.
도 23 내지 도 24는 도 22에 도시된 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 이하에서 설명하는 방법은, 상기 제1 층간 절연막 구조물(210)를 형성하기 위한 식각 공정을 제외하고는 상기 실시예 2의 이미지 소자 제조 방법과 대체적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
우선, 실시예 2의 도 16을 참조로 설명한 바와 동일한 공정을 수행함으로서, 기판(100)상에, 제1 예비 층간 절연막 구조물(172)와 제2 예비 층간 절연막 구조물(174)을 형성한다.
도 23을 참조하면, 상기 주변 영역을 덮고 상기 액티브 픽셀 영역만을 선택적으로 노출시키는 제1 식각 마스크 패턴(166)을 형성한다.
다음에, 상기 제1 식각 마스크 패턴(166)을 사용하여 상기 액티브 픽셀 영역에 형성되어 있는 상기 보호막(160) 및 제2 예비 층간 절연막 구조물(174)을 부분적으로 식각한다. 상기 공정에 의해 상기 제2 예비 층간 절연막 구조물(174)을 일부가 저면에 남아있는 리세스부(310)를 형성한다.
상기 식각 공정은 상기 층간 절연막 및 식각 저지막의 식각비(etch rate)가 거의 차이가 없는 식각 조건으로 공정을 수행하는 것이 공정의 단순화 측면에서 바람직하다. 상기 식각 공정은 식각 대상 막들의 두께에 따라 식각 공정 시간을 조절하여 상기 제2 예비 층간 절연막 구조물(174)의 일부가 리세스부(310)의 저면에 남도록 한다. 본 실시예에서는 상기 리세스부(310) 저면에는 제6 층간 절연막(138)이 노출된 것으로 설명한다.
다음에, 도 24를 참조하면, 상기 액티브 픽셀 영역의 상기 제6 층간 절연막(138) 및 상기 주변 영역의 제2 층간 절연막 구조물(212) 상에 상기 포토다이오드(106)와 대응하는 부위만을 선택적으로 노출시키는 제2 식각 마스크 패턴(176)을 형성한다.
상기 제2 식각 마스크(176)로 사용하여 노출된 부위의 제6 층간 절연막(138)을 비롯하여, 연속적으로 제5 식각 저지막(136), 제4 층간 절연막(250), 제4 식각 저지막(132), 제3 층간 절연막(124), 제3 식각 저지막(120), 제2 층간 절연막(118), 제2 식각 저지막(116), 제1 층간 절연막(116) 및 제1 식각 저지막들을 순차적으로 하부 절연막(104)가 노출될 때까지 부분적으로 식각함으로서 개구부(300)를 형성한다. 이 때, 상기 개구부(300)의 저면에는 불투명한 물질로 이루어지는 식각 저지막이 남아있지 않도록 식각 공정을 수행하는 것이 바람직하다. 또한, 상기 포토다이오드(106)에 식각 어택이 발생되지 않도록 상기 포토다이오드(106)상에 상기 하부 절연막(104)이 대부분 남아있도록 식각하는 것이 바람직하다.
다음에, 제2 식각 마스크(176)을 제거한 후, 실시예 1의 도 12 내지 도 14에서 설명한 바와 동일한 방법으로 공정을 수행함으로서, 도 22에 도시된 이미지 센서를 완성한다.
실시예 5
도 25는 본 발명의 실시예 5에 따른 이미지 센서의 단면도이다.
본 실시예에 따른 이미지 센서는 액티브 픽셀 영역에 구비되는 개구부가 포토 다이오드(106)을 접하도록 형성되는 것을 제외하고는 실시예 1의 이미지 센서와 유사하다. 따라서, 동일한 부재에 대하여는 동일한 참조번호를 사용하고, 중복되는 설명은 생략한다.
도 25를 참조하면, 상기 제1 층간 절연막 구조물(220)에 구비되는 개구부(350)는 그 저면이 상기 포토다이오드(106)의 상부면과 완전히 접하도록 형성된다. 또는, 상기 개구부(350)는 상기 개구부(350)와 상기 포토다이오드(106) 사이에 10 내지 500Å정도의 얇은 층간 하부 절연막이 남아있도록 형성될 수도 있다. 본 실시예에서는 상기 개구부(350)가 상기 포토다이오드(106)의 상부면과 완전히 접하는 것을 예를 들어 설명한다.
상기 개구부(350) 내부에는 제1 투명 절연막 패턴(352)이 매립되어 있다. 상기 제1 투명 절연막 패턴(352)은 제1 층간 절연막 구조물(220) 내의 층간 절연막에 비해 높은 굴절률을 갖는 물질로 이루어진다. 구체적으로, 상기 제1 투명 절연막 패턴(352)은 굴절율(refractive index)이 1.5이상인 물질로 이루어진다.
본 실시예에 따른 이미지 센서는 단위 픽셀의 각 포토다이오드로 입사되는 경로에 주변의 층간 절연막에 비해 높은 굴절율을 갖는 제1 투명 절연막 패턴(352)만이 구비된다. 따라서, 하부 절연막(104)에서의 광의 누설을 방지할 수 있기 때문에, 상기 개구부(350) 저면에 층간 절연막이 일부 남아있는 구조의 이미지 센서에 비해 광 센싱 능력을 더욱 향상시킬 수 있다.
도 26는 도 25에 도시된 이미지 소자를 제조하기 위한 방법을 설명하기 위한 단면도이다. 본 실시예에 따른 이미지 소자의 제조 방법에서는, 상기 개구부(350)를 형성하기 위한 식각 단계를 제외하고는 상기 실시예 1의 이미지 소자 제조 방법과 유사하다. 따라서, 중복되는 설명은 생략한다.
우선, 도 4 내지 도 10를 참조로 설명한 공정을 동일하게 수행함으로서, 도 10에 도시한 바와 같이, 제1 예비 층간 절연막 구조물(172)상에 제2 층간 절연막 구조물(202)의 상부구조(202b)가 형성된 구조물을 형성한다.
다음에, 도 26을 참조하면, 도 11에서와 동일한 방법으로 상기 액티브 픽셀 영역의 상기 제4 식각 저지막(132) 및 상기 주변 영역의 제2 층간 절연막 구조물(202) 상에 상기 포토다이오드(106)와 대응하는 부위만을 선택적으로 노출시키는 제2 식각 마스크 패턴(176)을 형성한다. 상기 제2 식각 마스크(176)로 사용하여 노출된 제1 층간 절연막 구조물(220)의 제4 식각 저지막(132), 제3 층간 절연막(124), 제3 식각 저지막(120), 제2 층간 절연막(118), 제2 식각 저지막(116), 제1 층간 절연막(116), 제1 식각 저지막(108), 및 하부 절연막(104)를 포토 다이오드(106)이 노출될 때까지 식각 공정을 수행하여 저면에 포토다이오드의 상부면이 노출되는 개구부(350)를 형성한다. 다음에, 상기 제2 식각 마스크 패턴(176)을 제거한다.
다음에, 실시예 1의 도 12 내지 도 14를 참조로 설명한 바와 동일한 공정을 수행함으로서 도 25에 도시된 바와 같은 이미지 센서를 완성한다.
이미지 센서의 제조
비교를 위하여 도 1에 도시된 종래의 이미지 센서를 제조하였다. 제도된 이미지 센서는 텅스텐 콘택 및 알루미늄 보조 배선으로 이루어지는 배선 구조를 갖는다. 상기 알루미늄 배선 구조를 갖는 경우, 불투명막이 요구되지 않으므로 포토다이오드와 대응하는 부위에 개구부가 형성될 필요가 없다. 상기 배선 구조를 포함하는 각 층간 절연막 패턴은 4000 내지 6000Å의 두께를 갖는다.
또한 비교를 위하여, 도 2에 도시된 이미지 센서를 제조하였다. 제조된 이미지 센서는 상기 액티브 픽셀 영역 및 주변 영역에 구리 배선이 포함하였다. 상기 구리 배선을 포함하는 각 층간 절연막 패턴의 두께는 2000 내지 3000Å이었다. 그리고, 상기 액티브 픽셀 영역에서는 최하부 텅스텐 콘택 및 3층의 구리 배선이 형성되었고, 상기 주변 영역에서는 상기 액티브 픽셀 영역에 비해 4층의 구리 배선이 더 적층되어 있었다.
그리고, 상기 액티브 픽셀 영역에서 단위 픽셀의 광 투과면이 상기 주변 영역의 최상층 층간 절연막과 동일 평면상에 있다. 때문에, 도 1에 도시한 이미지 소자와 본 발명의 실시예 1에 따른 이미지 소자와 비교할 때, 도 1에 도시한 이미지 소자는 상기 포토다이오드와 대응하는 제1 투명 절연막 패턴이 더 높게 형성되어 있다. 구체적으로, 도 1에 도시한 이미지 소자의 제1 투명 절연막 패턴은 실시예 1의 이미지 소자에 비해 10000 내지 15000Å정도 더 높게 형성되어 있다.
실시예 1에 따른 이미지 센서는 상기 액티브 픽셀 영역 및 주변 영역에 구리 배선을 포함하였다. 상기 구리 배선을 포함하는 각 층간 절연막 패턴은 2000 내지 3000Å이었다. 그리고, 상기 액티브 픽셀 영역에서는 최하부 텅스텐 콘택 및 3층의 구리 배선을 포함하였고, 상기 주변 영역에서는 상기 액티브 픽셀 영역에 비해 4층의 구리 배선이 더 적층되어 있었다.
백점 (white spot) 비교 실험
상기에서 제조한 도 1 및 도 2에 도시한 이미지 센서와 본 발명의 실시예 2에 의해 제조된 이미지 센서를 사용하여 광이 입사되지 않은 상태에서 출력 전압 신호 크기별로 픽셀 수를 측정하였다.
도 27은 상기 실시예 2, 도 1 및 2의 이미지 센서에서 각 코드별로 누적 백점 불량 픽셀의 수를 나타내는 그래프이다. 도 28은 실시예 2, 도 1 및 2의 이미지 센서에서 코드의 각 구간별 백점 불량 픽셀의 수를 나타내는 그래프이다.
도 29는 상기 실시예 2, 도 1 및 2에 따른 또 다른 이미지 센서에서 각 코드별로 누적 백점 불량 픽셀의 수를 나타내는 그래프이다.
도 27 및 29에서, X축은 광이 입사되지 않은 상태에서 출력 전압 신호 크기에 비례하는 LSB(least significant bit) 코드수(code number)를 나타내고, Y축은 각 코드별로 측정되는 누적 백점 불량 픽셀의 수를 나타낸다.
또한, 도 28에서, X축은 광이 입사되지 않은 상태에서 출력 전압 신호 크기에 비례하는 LSB(least significant bit) 코드수(code number)를 나타내고, Y축은 각 코드의 구간별로 측정되는 백점 불량 픽셀의 수를 나타낸다.
도 27에서 그래프 400은 실시예 2에 따른 이미지 센서에서의 데이터이고, 그래프 402는 도 1에 도시한 이미지 센서에서의 데이터이고, 그래프 404는 도 2에 도시한 이미지 센서에서의 데이터이다.
도 28에서 그래프 410은 실시예 2에 따른 이미지 센서에서의 데이터이고, 그래프 412는 도 1에 도시한 이미지 센서에서의 데이터이고, 그래프 414는 도 2에 도시한 이미지 센서에서의 데이터이다.
도 29에서 그래프 420 및 422는 실시예 2에 따른 방법에 의해 제조된 서로 다른 이미지 센서들에서의 데이터이고, 그래프 424는 도 1에 도시한 방법에 따라 제조된 이미지 센서에서의 데이터이고, 그래프 426 및 428은 도 2에 도시한 방법에 따라 제조된 서로 다른 이미지 센서들에서의 데이터이다.
도 27 및 도 28을 참조하면, 본 발명의 실시예 2에 따른 이미지 센서는 180코드 이하로 출력되는 픽셀의 수가 도 1 및 2에 도시한 이미지 센서에 비해 작음을 알 수 있다. 또한, 본 발명의 실시예 2에 따른 이미지 센서는 180코드 이상으로 출력되는 픽셀의 수가 도 1 및 도 2에 도시한 이미지 센서와 유사한 수준임을 알 수 있다.
도 29를 참조하면, 본 발명의 실시예 2에 따른 이미지 센서는 도 1에 도시한 이미지 센서에 비해 불량 픽셀의 수가 감소된 것을 알 수 있다. 또한, 도 2에 도시한 이미지 센서와는 유사한 수준의 불량 픽셀 수가 검출되는 것을 알 수 있다.
따라서, 본 발명의 실시예 2에 따른 이미지 센서는 도 1에 도시한 종래의 알루미늄 배선이 사용되는 이미지 센서에 비해 백점 불량이 감소됨을 알 수 있다. 또 한, 본 발명의 실시예 2에 따른 이미지 센서는 도 2에 도시한 구리 배선이 사용되는 이미지 센서에 비해 서도 동등한 수준의 백점 불량률을 나타내는 것을 알 수 있다.
감도 비교 실험
도 15에 도시된 실시예 2의 이미지 센서를 사용하여 광의 감도를 측정하였다. 또한, 도 1 및 2에 도시한 이미지 센서를 사용하여 광의 감도를 각각 측정하였다.
도 30은 본 발명의 실시예 2, 도 1 및 2에 따른 이미지 센서를 사용하여 칼라별 감도를 측정한 그래프들이다.
도 30에서, 세로축은 감도(단위 mV/lux.sec)를 나타내고, 가로축은 칩 개수를 나타낸다. 그래프 430a, 430b, 430c 및 430d는 각각 실시예 2에 따른 이미지 센서에서 R, Gr, Gb 및 B의 센싱 감도에 대한 데이터이고, 그래프 432a, 432b, 432c 및 432d는 도 1에 도시한 이미지 센서에서 R, Gr, Gb 및 B의 센싱 감도에 대한 데이터이고, 그래프 432a, 432b, 432c 및 432d는 도 2에 따른 이미지 센서에서 R, Gr, Gb 및 B의 센싱 감도에 대한 데이터이다.
또한, 표 1은 실시예 2, 도 1 및 2에 따른 이미지 센서를 사용하여 측정된 칼라별 감도의 비율을 계산한 것이다.
[표 1]
Red Green-red Green-blue Blue
(실시예 2의 감도/도 1의 이미지 센서 감도) ×100 114% 103% 103% 114%
(실시예 2의 감도/도 2의 이미지 센서감도) ×100 102% 103% 103% 101%
도 30 및 표 1을 참조하면, 본 발명의 실시예 2에 따른 이미지 센서의 감도는 도 1의 이미지 센서에 비하여 Gr 및 Gb에서는 유사한 수준을 나타내었지만, 레드 및 블루에서는 매우 현저한 감도를 나타냈음을 알 수 있다. 또한, 도 2에 도시한 이미지 센서에 비해서도 우수한 감도를 갖고 있음을 알 수 있다.
상술한 바와 같이 본 발명에 따른 이미지 센서는 포토다이오드로 입사되는 광의 광경로가 단축되어 센싱 감도가 향상되며 인접 픽셀로의 광투과를 억제하여 혼색(Crosstalk)이 방지된다. 또한, 상기 광 경로가 단축됨에 따라 광의 입사각에 따른 포토다이오드의 센싱 마진이 증가됨으로서 이미지 센서의 성능이 향상된다. 특히, 줌 인 기능을 탑재하는 경우에 센싱 감도를 더욱 향상시킬 수 있다.
상기 공정에 의해 이미지 센서를 형성하는 경우 포토다이오드에 어택이 가해지는 것을 최소화됨으로서 이미지 센서의 동작 불량 발생을 최소화시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (61)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1 영역에 포토다이오드를 포함하는 기판;
    상기 제1 영역에 위치하고, 구리로 이루어지는 적어도 하나의 패턴이 적층된 제1 배선과, 적어도 하나의 식각 저지막을 포함하고, 상기 포토다이오드 각각에 대응하는 개구부를 구비하는 제1 층간 절연막 구조물;
    상기 개구부 내부를 매립하는 투명 절연막 패턴; 및
    상기 제1 영역에 접하는 제2 영역에 위치하고, 상기 제1 배선의 최상부면보다 높게 최상부면이 위치하고 구리로 이루어지는 적어도 하나의 패턴이 적층된 제2 배선과, 적어도 하나의 식각 저지막을 포함하고, 상기 제1 층간 절연막 구조물보다 높은 상부면을 갖는 제2 층간 절연막 구조물을 구비하는 것을 특징으로 하는 이미지 센서.
  13. 제12항에 있어서, 상기 제1 영역은 액티브 픽셀 어레이들이 구비되는 액티브 픽셀 센서 영역이고, 상기 제2 영역은 주변 회로 및 로직 회로들이 형성되어 있는 주변 영역인 것을 특징으로 하는 이미지 센서.
  14. 제12항에 있어서, 상기 제2 배선의 최상층에는 외부로부터 신호를 입출력하기 위한 패드가 더 포함되는 것을 특징으로 하는 이미지 센서.
  15. 제12항에 있어서, 상기 투명 절연막 패턴은 상기 제1 층간 절연막 구조물 내의 층간 절연막을 구성하는 물질보다 높은 굴절율을 갖는 물질로 이루어진 것을 특징으로 하는 이미지 센서.
  16. 제12항에 있어서, 상기 투명 절연막 패턴의 상부면은 상기 제1 배선의 상부면과 동일한 평면상에 위치하는 것을 특징으로 하는 이미지 센서.
  17. 제12항에 있어서, 상기 투명 절연막 패턴의 상부면은 제1 배선의 상부면보다 높게 위치하는 것을 특징으로 하는 이미지 센서.
  18. 제12항에 있어서, 상기 기판상에 형성되는 하부 절연막을 더 포함하고,
    상기 제1 층간 절연막 구조물 및 상기 제2 층간 절연막 구조물은 상기 하부 절연막상에 형성되어 있는 것을 특징으로 하는 이미지 센서.
  19. 제18항에 있어서, 상기 제1 층간 절연막 구조물은 상기 하부 절연막상에 형성된 제1 내지 제n 식각 저지막들 및 상기 제1 내지 제n 식각 저지막들 사이에 적층되어 있는 제1 내지 제n-1 층간 절연막을 포함하고,
    상기 제1 내지 제n (n은 2 이상의 정수)식각 저지막들 및 제1 내지 제n-1 층간 절연막이 주변 회로 및 로직 회로들이 형성되어 있는 주변 영역에까지 연장됨으로써 상기 제2 층간 절연막 구조물의 하부를 구성하고, 상기 제2 층간 절연막 구조물의 상부는 상기 제2 층간 절연막 구조물의 하부를 구성하는 제n 식각 저지막 상에 형성되어 있는 제1 내지 제m (m은 2 이상의 정수) 층간 절연막 패턴 및 상기 층간 절연막 패턴들 사이에 적층되어 있는 제1 내지 제m-1 식각 저지막 패턴을 포함하는 것을 특징으로 하는 이미지 센서.
  20. 제19항에 있어서, 상기 제2 층간 절연막 구조물의 상부를 이루는 상기 제1 층간 절연막 패턴은 상기 제m 층간 절연막 패턴보다 더 두꺼운 것을 특징으로 하는 이미지 센서.
  21. 제12항에 있어서, 상기 기판상에 형성되는 하부 절연막을 더 포함하고,
    상기 개구부는 상기 하부 절연막까지 연장되어 상기 포토 다이오드에 접하도록 형성되어 있는 것을 특징으로 하는 이미지 센서.
  22. 제1 영역에 포토다이오드를 포함하는 기판;
    상기 제1 영역에 위치하고, 구리로 이루어지는 적어도 하나의 패턴이 적층된 제1 배선과, 적어도 하나의 식각 저지막을 포함하고, 상기 포토다이오드 각각에 대응하는 부위에 개구부를 갖는 제1 층간 절연막 구조물;
    상기 개구부 내부를 매립하는 투명 절연막 패턴;
    상기 제1 영역에 접하는 제2 영역에 위치하고, 상기 제1 배선의 최상부면보다 높은 최상부면을 갖고 구리로 이루어지는 적어도 하나의 패턴이 적층된 제2 배선과, 적어도 하나의 식각 저지막을 포함하고, 상기 제1 층간 절연막 구조물보다 높은 상부면을 갖는 제2 층간 절연막 구조물;
    상기 투명 절연막 패턴상에 구비되는 칼라 필터; 및
    상기 칼라 필터 상에 구비되는 마이크로 렌즈를 포함하는 것을 특징으로 하는 이미지 센서.
  23. 제22항에 있어서, 상기 기판상에 형성되는 하부 절연막을 더 포함하고,
    상기 제1 층간 절연막 구조물 및 상기 제2 층간 절연막 구조물은 상기 하부 절연막상에 형성되어 있는 것을 특징으로 하는 이미지 센서.
  24. 제23항에 있어서, 상기 제1 층간 절연막 구조물은 상기 하부 절연막상에 형성된 제1 내지 제n 식각 저지막들 및 상기 제1 내지 제n 식각 저지막들 사이에 적층되어 있는 제1 내지 제n-1 층간 절연막을 포함하고,
    상기 제1 내지 제n (n은 2 이상의 정수)식각 저지막들 및 제1 내지 제n-1 층간 절연막이 주변 회로 및 로직 회로들이 형성되어 있는 주변 영역에까지 연장됨으로써 상기 제2 층간 절연막 구조물의 하부를 구성하고, 상기 제2 층간 절연막 구조물의 상부는 상기 제2 층간 절연막 구조물의 하부를 구성하는 제n 식각 저지막상에 형성되어 있는 제1 내지 제m (m은 2이상의 정수) 층간 절연막 패턴 및 상기 층간 절연막 패턴들 사이에 적층되어 있는 제1 내지 제m-1 식각 저지막 패턴을 포함하는 것을 특징으로 하는 이미지 센서.
  25. 제22항에 있어서, 상기 투명 절연막 패턴 상에 평탄막 패턴이 더 구비되는 것을 특징으로 하는 이미지 센서.
  26. 제22항에 있어서, 상기 투명 절연막 패턴은 상기 제1 층간 절연막 구조물 내의 층간 절연막을 구성하는 물질보다 높은 굴절율을 갖는 물질로 이루어진 것을 특징으로 하는 이미지 센서.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 기판의 제1 영역에 포토다이오드를 형성하는 단계;
    상기 기판의 제1 영역 및 제2 영역에 구리로 이루어지는 적어도 하나의 패턴이 적층된 제1 및 제2 배선과, 적어도 하나의 식각 저지막을 포함하고, 평탄한 상부면을 갖는 예비 층간 절연막을 형성하는 단계;
    상기 제1 영역에 위치한 예비 층간 절연막을 부분적으로 식각하여 리세스부를 생성시킴으로써 상기 제2 영역에 제2 층간 절연막 구조물을 형성하는 단계;
    상기 1 영역에 위치한 예비 층간 절연막에서 상기 포토다이오드와 대향하는 부위를 부분적으로 식각하여 개구부를 형성함으로써 제1 층간 절연막 구조물을 형성하는 단계; 및
    상기 개구부 내부를 매립하는 투명 절연막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  32. 제31항에 있어서, 상기 제2 배선의 최상층에 외부로부터 신호를 입출력하기 위한 패드를 형성하는 단계를 더 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  33. 삭제
  34. 삭제
  35. 제31항에 있어서, 상기 투명 절연막 패턴을 형성하는 단계는,
    상기 개구부 내부를 채우면서 상기 제1 층간 절연막 구조물 및 제2 층간 절연막 구조물 상에 투명 절연막을 형성하는 단계; 및
    상기 개구부 내부에만 투명 절연막이 남도록 상기 투명 절연막을 전면 식각하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 제조 방법.
  36. 기판의 제1영역에 포토다이오드를 형성하는 단계;
    상기 기판의 제1 및 제2 영역에 구리로 이루어지는 적어도 하나의 패턴이 적층된 제1 및 제2 배선과, 적어도 하나의 식각 저지막을 포함하고, 평탄한 상부면을 갖는 예비 층간 절연막을 형성하는 단계;
    상기 제1 영역에 위치한 예비 층간 절연막을 부분적으로 식각하여 리세스부를 생성시켜 상기 제2 영역에 제2 층간 절연막 구조물을 형성하는 단계;
    상기 제1 영역에 위치한 예비 층간 절연막에서 상기 포토 다이오드와 대향하는 부위를 부분적으로 식각하여 개구부를 형성함으로써 제1 층간 절연막 구조물을 형성하는 단계;
    상기 개구부 내부를 매립하는 투명 절연막 패턴을 형성하는 단계;
    상기 투명 절연막 패턴 상에 칼라 필터를 형성하는 단계; 및
    상기 칼라 필터 상에 마이크로 렌즈를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  37. 삭제
  38. 제36항에 있어서, 상기 예비 층간 절연막을 형성하는 단계 전에,
    상기 기판 상에 하부 절연막을 형성하는 단계; 및
    상기 제1 영역에 형성된 하부 절연막에 제1 콘택들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  39. 제38항에 있어서, 상기 예비 층간 절연막을 형성하는 단계는,
    상기 하부 절연막 상에 제1 식각 저지막을 형성하는 단계;
    상기 제1 식각 저지막 상에 상기 제1 콘택들을 전기적으로 연결시키는 제1 보조 배선으로 이루어지는 제1 배선이 구비되는 제1 층간 절연막을 형성하는 단계;
    상기 제1 층간 절연막 상에 제2 식각 저지막을 형성하는 단계;
    상기 제2 식각 저지막 상에 제2 콘택들을 포함하는 제2 층간 절연막을 형성하는 단계;
    상기 제2 층간 절연막 상에 제3 식각 저지막을 형성하는 단계;
    상기 제3 식각 저지막 상에 상기 제2 콘택들을 전기적으로 연결시키는 제2 보조 배선을 포함하는 제3 층간 절연막을 형성하는 단계;
    상기 제3 층간 절연막 상에 제4 식각 저지막을 형성하는 단계;
    상기 제4 식각 저지막 상에 상기 제2 영역의 상기 제2 콘택들과 접촉하는 제3 콘택을 갖는 제4 층간 절연막을 형성하는 단계;
    상기 제4 층간 절연막 상에 제5 식각 저지막을 형성하는 단계;
    상기 제5 식각 저지막 상에 상기 제3 콘택들을 전기적으로 연결시키는 제3 보조 배선을 포함하는 제5 층간 절연막을 형성하는 단계;
    상기 제5 층간 절연막 상에 제6 식각 저지막을 형성하는 단계;
    상기 제6 식각 저지막 상에 상기 제3 보조 배선들을 전기적으로 연결시키는 제4 콘택을 포함하는 제6 층간 절연막을 형성하는 단계;
    상기 제6 층간 절연막 상에 제7 식각 저지막을 형성하는 단계;
    상기 제7 식각 저지막 상에 상기 제4 콘택들을 전기적으로 연결시키는 제4 보조 배선을 포함하는 제7 층간 절연막을 형성하는 단계; 및
    상기 제7 층간 절연막 상에 제8 식각 저지막을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 제조 방법.
  40. 제39항에 있어서, 상기 제1 내지 제7 식각 저지막은 실리콘 질화물 및 실리콘 탄화물 중 적어도 하나를 증착하여 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
  41. 제39항에 있어서, 상기 제2 층간 절연막 구조물을 형성하기 위하여 리세스부를 생성하는 단계는, 상기 제3 층간 절연막의 상부면이 노출되도록 상기 제1 영역의 예비 층간 절연막에 포함되는 제4 내지 제7 층간 절연막 및 제4 내지 제8 식각 저지막의 일부 영역을 식각하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  42. 제39항에 있어서, 상기 제2 층간 절연막 구조물을 형성하기 위하여 리세스부를 생성하는 단계는,
    상기 제4 층간 절연막의 상부면이 노출되도록 상기 제1 영역의 예비 층간 절연막에 포함되는 제5 내지 제7 층간 절연막 및 제5 내지 제8 식각 저지막과 상기 제4 층간 절연막의 일부를 동일한 조건으로 식각하는 단계; 및
    상기 제4 식각 저지막이 노출되도록 상기 제1 영역의 제4 층간 절연막의 나머지 부분을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  43. 제42항에 있어서, 상기 제4 층간 절연막은 다른 층간 절연막들보다 더 두껍게 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  44. 제38항에 있어서, 상기 개구부를 형성하는 단계는,
    상기 하부 절연막이 노출되도록 상기 예비 층간 절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  45. 제38항에 있어서, 상기 개구부를 형성하는 단계는,
    상기 포토 다이오드가 노출되도록 상기 하부 절연막 및 상기 예비 층간 절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  46. 제36항에 있어서, 상기 투명 절연막 패턴을 형성하는 단계는,
    상기 개구부 내부를 채우면서 상기 제1 층간 절연막 구조물 및 제2 층간 절연막 구조물 상에 수지 또는 유동성 산화막으로 이루어지는 제1 투명 절연막을 형성하는 단계; 및
    상기 개구부 내부에만 제1 투명 절연막이 채워지도록 제1 투명 절연막을 전면 식각하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 제조 방법.
  47. 제36항에 있어서, 상기 투명 절연막 패턴은 노볼락 수지, 폴리이미드 수지, 폴리카보네이트 수지로 이루어지는 군에서 선택된 적어도 하나의 물질로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  48. 제36항에 있어서, 상기 개구부를 형성하기 위하여, 상기 개구부 저면보다 높게 위치한 부위에만 상기 식각 저지막이 구비되도록 상기 예비 층간 절연막을 식각하는 것을 특징으로 하는 이미지 센서 제조 방법.
  49. 제12항에 있어서, 상기 개구부 저면보다 높게 위치한 부위에만 상기 식각 저지막이 구비되는 것을 특징으로 하는 이미지 센서.
  50. 제12항에 있어서, 상기 식각 저지막은 실리콘 질화물 및 실리콘 탄화물 중 적어도 하나로 이루어지는 것을 특징으로 하는 이미지 센서.
  51. 제12항에 있어서, 상기 투명 절연막 패턴은 노볼락 수지, 폴리이미드 수지, 폴리카보네이트 수지로 이루어지는 군에서 선택된 적어도 하나의 물질로 이루어진 것을 특징으로 하는 이미지 센서.
  52. 제18항에 있어서, 상기 하부 절연막에는 기판 표면과 전기적으로 연결되는 하부 배선이 구비되는 것을 특징으로 하는 이미지 센서.
  53. 제24항에 있어서, 상기 제2 층간 절연막 구조물의 상부를 이루는 상기 제1 층간 절연막 패턴은 상기 제m 층간 절연막 패턴보다 더 두꺼운 것을 특징으로 하는 이미지 센서.
  54. 제22항에 있어서, 상기 식각 저지막은 실리콘 질화물 및 실리콘 탄화물 중 적어도 하나로 이루어지는 것을 특징으로 하는 이미지 센서.
  55. 제22항에 있어서, 상기 개구부 저면보다 높게 위치한 부위에만 상기 식각 저지막이 구비되는 것을 특징으로 하는 이미지 센서.
  56. 제22항에 있어서, 상기 투명 절연막 패턴은 노볼락 수지, 폴리이미드 수지, 폴리카보네이트 수지로 이루어지는 군에서 선택된 적어도 하나의 물질로 이루어진 것을 특징으로 하는 이미지 센서.
  57. 제31항에 있어서, 상기 개구부를 형성하기 위하여, 상기 개구부 저면보다 높게 위치한 부위에만 상기 식각 저지막이 구비되도록 상기 예비 층간 절연막을 식각하는 것을 특징으로 하는 이미지 센서 제조 방법.
  58. 제31항에 있어서, 상기 예비 층간 절연막을 형성하는 단계 전에,
    상기 기판 상에 하부 절연막을 형성하는 단계; 및
    상기 제1 영역에 형성된 하부 절연막에 제1 콘택들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  59. 제31항에 있어서, 상기 식각 저지막은 실리콘 질화물 및 실리콘 탄화물 중 적어도 하나로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  60. 제31항에 있어서, 상기 투명 절연막 패턴은 노볼락 수지, 폴리이미드 수지, 폴리카보네이트 수지로 이루어지는 군에서 선택된 적어도 하나의 물질로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  61. 제31항에 있어서, 상기 예비 층간 절연막은 제1 내지 제n 식각 저지막들 및 상기 제1 내지 제n 식각 저지막들 사이에 적층되어 있는 제1 내지 제n-1 층간 절연막을 포함하고, 상기 예비 층간 절연막에 생성되는 리세스부의 저면이 위치하는 상기 층간 절연막은 상기 예비 층간 절연막을 이루는 나머지 층간 절연막들에 비해 상대적으로 두껍게 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
KR1020050011838A 2005-02-14 2005-02-14 향상된 감도를 갖는 이미지 센서 및 그 제조 방법 KR100807214B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050011838A KR100807214B1 (ko) 2005-02-14 2005-02-14 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
US11/244,189 US20060183265A1 (en) 2005-02-14 2005-10-05 Image sensor having improved sensitivity and method for making same
JP2006008977A JP2006229206A (ja) 2005-02-14 2006-01-17 向上された感度を有するイメージセンサ及びその製造方法
TW095102231A TW200629537A (en) 2005-02-14 2006-01-20 Image sensor having improved sensitivity and method for making same
CNA2006100070300A CN1828868A (zh) 2005-02-14 2006-02-14 具有改进的灵敏度的图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011838A KR100807214B1 (ko) 2005-02-14 2005-02-14 향상된 감도를 갖는 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060091343A KR20060091343A (ko) 2006-08-21
KR100807214B1 true KR100807214B1 (ko) 2008-03-03

Family

ID=36816168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011838A KR100807214B1 (ko) 2005-02-14 2005-02-14 향상된 감도를 갖는 이미지 센서 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20060183265A1 (ko)
KR (1) KR100807214B1 (ko)
CN (1) CN1828868A (ko)
TW (1) TW200629537A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024745B1 (ko) * 2008-10-09 2011-03-24 주식회사 동부하이텍 이미지센서 및 그 제조방법

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686201B2 (ja) * 2005-01-27 2011-05-25 パナソニック株式会社 固体撮像装置及びその製造方法
KR100672995B1 (ko) * 2005-02-02 2007-01-24 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서
JP4621048B2 (ja) 2005-03-25 2011-01-26 富士通セミコンダクター株式会社 固体撮像素子
KR100698099B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100649034B1 (ko) * 2005-09-21 2006-11-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100731128B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100654051B1 (ko) * 2005-12-28 2006-12-05 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조방법
KR100720466B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조방법
KR100654052B1 (ko) * 2005-12-28 2006-12-05 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조방법
KR100789625B1 (ko) * 2006-08-31 2007-12-27 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 이의 제조 방법
US20080054386A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Recessed color filter array and method of forming the same
KR100788375B1 (ko) 2006-09-12 2008-01-02 동부일렉트로닉스 주식회사 이미지 센서 제조 방법
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
US7875840B2 (en) * 2006-11-16 2011-01-25 Aptina Imaging Corporation Imager device with anti-fuse pixels and recessed color filter array
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
KR100896878B1 (ko) * 2006-12-27 2009-05-12 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
JP5159120B2 (ja) * 2007-02-23 2013-03-06 キヤノン株式会社 光電変換装置およびその製造方法
KR100872990B1 (ko) * 2007-03-19 2008-12-08 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조 방법
KR100873275B1 (ko) * 2007-03-19 2008-12-11 매그나칩 반도체 유한회사 이미지센서의 제조 방법
JP2008270500A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
KR100866250B1 (ko) * 2007-05-16 2008-10-30 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5276908B2 (ja) * 2007-08-10 2013-08-28 パナソニック株式会社 固体撮像素子及びその製造方法
US20090072282A1 (en) * 2007-09-14 2009-03-19 Lee Sun Chan Image Sensor and Method for Manufacturing the Same
JP4852016B2 (ja) * 2007-10-29 2012-01-11 株式会社東芝 半導体装置及びその製造方法
KR100935757B1 (ko) * 2007-12-24 2010-01-06 주식회사 동부하이텍 씨모스 이미지 센서 소자의 제조 방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US20090189233A1 (en) * 2008-01-25 2009-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor and method for manufacturing same
JP5288823B2 (ja) * 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
CN102983167B (zh) * 2008-03-13 2015-06-17 Soitec公司 半导体结构
KR100982585B1 (ko) * 2008-03-13 2010-09-15 주식회사 동부하이텍 이미지 센서 및 이미지 센서의 제조 방법
JP5357441B2 (ja) 2008-04-04 2013-12-04 キヤノン株式会社 固体撮像装置の製造方法
FR2930840B1 (fr) * 2008-04-30 2010-08-13 St Microelectronics Crolles 2 Procede de reprise de contact sur un circuit eclaire par la face arriere
JP4697258B2 (ja) * 2008-05-09 2011-06-08 ソニー株式会社 固体撮像装置と電子機器
US8222710B2 (en) 2008-06-13 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor structure for optical performance enhancement
KR20100045094A (ko) * 2008-10-23 2010-05-03 주식회사 동부하이텍 이미지 센서의 제조 방법
US20100144156A1 (en) * 2008-12-09 2010-06-10 Hui-Shen Shih Method to integrate micro electro mechanical system and cmos image sensor
JP2010239076A (ja) * 2009-03-31 2010-10-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5493461B2 (ja) * 2009-05-12 2014-05-14 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法
US8330840B2 (en) * 2009-08-06 2012-12-11 Aptina Imaging Corporation Image sensor with multilayer interference filters
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
KR101647779B1 (ko) * 2009-09-09 2016-08-11 삼성전자 주식회사 이미지 센서, 그 제조 방법, 및 상기 이미지 센서를 포함하는 장치
KR101672737B1 (ko) * 2010-01-21 2016-11-04 삼성전자 주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 영상 장치
JP5218460B2 (ja) 2010-03-26 2013-06-26 セイコーエプソン株式会社 焦電型光検出器、焦電型光検出装置及び電子機器
JP5468133B2 (ja) * 2010-05-14 2014-04-09 パナソニック株式会社 固体撮像装置
JP5241902B2 (ja) * 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
US20120202311A1 (en) * 2011-02-09 2012-08-09 United Microelectronics Corp. Method of manufacturing image sensor
US8466000B2 (en) 2011-04-14 2013-06-18 United Microelectronics Corp. Backside-illuminated image sensor and fabricating method thereof
US20130010165A1 (en) 2011-07-05 2013-01-10 United Microelectronics Corp. Optical micro structure, method for fabricating the same and applications thereof
US8533639B2 (en) 2011-09-15 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for active region design layout
US9312292B2 (en) 2011-10-26 2016-04-12 United Microelectronics Corp. Back side illumination image sensor and manufacturing method thereof
US8318579B1 (en) 2011-12-01 2012-11-27 United Microelectronics Corp. Method for fabricating semiconductor device
US8815102B2 (en) 2012-03-23 2014-08-26 United Microelectronics Corporation Method for fabricating patterned dichroic film
US9401441B2 (en) 2012-06-14 2016-07-26 United Microelectronics Corporation Back-illuminated image sensor with dishing depression surface
US8779344B2 (en) 2012-07-11 2014-07-15 United Microelectronics Corp. Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically
US8828779B2 (en) 2012-11-01 2014-09-09 United Microelectronics Corp. Backside illumination (BSI) CMOS image sensor process
KR101382422B1 (ko) * 2012-11-05 2014-04-08 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US8779484B2 (en) 2012-11-29 2014-07-15 United Microelectronics Corp. Image sensor and process thereof
EP2772939B1 (en) * 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
KR102083550B1 (ko) * 2013-03-15 2020-04-14 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9279923B2 (en) 2013-03-26 2016-03-08 United Microelectronics Corporation Color filter layer and method of fabricating the same
US9287308B2 (en) 2013-04-08 2016-03-15 Omnivision Technologies, Inc. Image sensor having metal contact coupled through a contact etch stop layer with an isolation region
US9537040B2 (en) 2013-05-09 2017-01-03 United Microelectronics Corp. Complementary metal-oxide-semiconductor image sensor and manufacturing method thereof
US9129876B2 (en) 2013-05-28 2015-09-08 United Microelectronics Corp. Image sensor and process thereof
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9841319B2 (en) 2013-11-19 2017-12-12 United Microelectronics Corp. Light detecting device
KR20150080825A (ko) 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
US9391113B2 (en) * 2014-01-17 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Image-sensor device structure and method of manufacturing
JP6235412B2 (ja) * 2014-05-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20160005854A (ko) * 2014-07-07 2016-01-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN105990377B (zh) * 2015-01-29 2019-01-29 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法
TWI550842B (zh) * 2015-04-09 2016-09-21 力晶科技股份有限公司 影像感應器
TWI615985B (zh) * 2015-12-25 2018-02-21 財團法人工業技術研究院 光感測元件及其製造方法
FR3074962A1 (fr) * 2017-12-08 2019-06-14 Stmicroelectronics (Crolles 2) Sas Dispositif electronique capteur d'images
EP3846204A4 (en) * 2018-08-31 2023-07-26 Sony Semiconductor Solutions Corporation Semiconductor device
TWI704658B (zh) * 2019-06-04 2020-09-11 恆勁科技股份有限公司 封裝基板
US12106598B2 (en) 2020-08-17 2024-10-01 Au Optronics Corporation Fingerprint sensing device
US20220285422A1 (en) * 2021-03-04 2022-09-08 Taiwan Semiconductor Manufacturing Company Limited Image sensor device and methods of forming the same
CN115188779A (zh) * 2022-07-12 2022-10-14 苏州华星光电技术有限公司 一种cmos图像芯片、相机及其调试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150846A (ja) * 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298175A (ja) * 2000-04-12 2001-10-26 Toshiba Corp 撮像システム
FR2829875B1 (fr) * 2001-09-14 2004-01-02 Atmel Grenoble Sa Capteur d'image avec creusement des couches de planarisation et procede de fabrication
JP2004111867A (ja) * 2002-09-20 2004-04-08 Canon Inc 固体撮像素子
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US7061028B2 (en) * 2003-03-12 2006-06-13 Taiwan Semiconductor Manufacturing, Co., Ltd. Image sensor device and method to form image sensor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150846A (ja) * 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Electron Device Letters, v.25, no.1, pp.22-24(2004.01)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024745B1 (ko) * 2008-10-09 2011-03-24 주식회사 동부하이텍 이미지센서 및 그 제조방법

Also Published As

Publication number Publication date
KR20060091343A (ko) 2006-08-21
CN1828868A (zh) 2006-09-06
TW200629537A (en) 2006-08-16
US20060183265A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
KR100807214B1 (ko) 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
KR100687102B1 (ko) 이미지 센서 및 그 제조 방법.
US7400003B2 (en) Structure of a CMOS image sensor and method for fabricating the same
US6861686B2 (en) Structure of a CMOS image sensor and method for fabricating the same
KR100614793B1 (ko) 이미지 센서 및 이의 제조 방법.
US9842878B2 (en) Semiconductor device and a manufacturing method thereof
US9666628B2 (en) Solid-state imaging device and method for manufacturing the same
KR100660714B1 (ko) 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
KR100477789B1 (ko) 이미지센서의 제조 방법
KR100499174B1 (ko) 이미지 소자
US8211740B2 (en) Solid state imaging device having wirings with diffusion prevention film
KR100666371B1 (ko) 이미지 소자의 제조 방법
US7977141B2 (en) Solid-state image pickup device and method of manufacturing the same
US7365298B2 (en) Image sensor and method for manufacturing the same
KR100524200B1 (ko) 이미지 소자 및 그 제조 방법
KR20100078110A (ko) 반도체 소자의 제조 방법
KR100720466B1 (ko) Ｃｍｏｓ 이미지 센서의 제조방법
KR20050059740A (ko) 이미지 센서 제조방법
US20230215891A1 (en) Image sensor integrated chip and method for forming the same
KR100667650B1 (ko) 이미지 소자 및 그 제조 방법
US20100102367A1 (en) Image sensor and method of fabricating the same
KR20000044581A (ko) 높은 광감도를 갖는 이미지센서
KR20050038354A (ko) 이미지 센서의 제조방법
KR20080101156A (ko) 씨모스 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050214

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051222

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050214

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061030

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070725

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080115

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109