[go: up one dir, main page]

KR100796748B1 - 액정 표시 장치와 이의 구동 장치 - Google Patents

액정 표시 장치와 이의 구동 장치 Download PDF

Info

Publication number
KR100796748B1
KR100796748B1 KR1020010025816A KR20010025816A KR100796748B1 KR 100796748 B1 KR100796748 B1 KR 100796748B1 KR 1020010025816 A KR1020010025816 A KR 1020010025816A KR 20010025816 A KR20010025816 A KR 20010025816A KR 100796748 B1 KR100796748 B1 KR 100796748B1
Authority
KR
South Korea
Prior art keywords
data
frame
write
read
segment data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010025816A
Other languages
English (en)
Other versions
KR20020086101A (ko
Inventor
이백운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010025816A priority Critical patent/KR100796748B1/ko
Priority to TW090117718A priority patent/TW513685B/zh
Priority to JP2001243643A priority patent/JP4808872B2/ja
Priority to US10/142,284 priority patent/US7884793B2/en
Publication of KR20020086101A publication Critical patent/KR20020086101A/ko
Application granted granted Critical
Publication of KR100796748B1 publication Critical patent/KR100796748B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 동화상 구현에 적합하도록 보상된 데이터 전압이 인가되는 액정 표시 장치와 이의 구동 장치이다.
본 발명에 따르면, 데이터 계조 신호 보정부는 하나의 프레임 메모리와 4개 또는 그 이하의 버퍼 메모리로 이루어져, 한 프레임의 데이터를 소정 갯수의 연속된 픽셀들로 이루어진 세그먼트 데이터들을 버퍼 메모리와 프레임 메모리에 축차적으로 저장하고, 프레임 메모리와 버퍼 메모리로부터 이전 프레임의 세그먼트 데이터들을 축차적으로 추출하여, 이전 프레임의 세그먼트 데이터와 현재 프레임의 세그먼트 데이터를 근거로 보정 계조 데이터를 데이터 드라이버부에 출력한다.
그 결과, 동화상 구현에 적합하도록 이전 프레임의 계조 데이터와 현재 프레임의 계조 데이터를 고려하여 보정된 데이터 전압을 출력하는 데이터 계조 신호 변환기의 구성을 하나의 프레임과 4개 이하의 버퍼 메모리로 구성할 수 있어 액정 표시 장치의 제조 원가를 절감할 수 있다.
액정, LCD, 동화상, 응답속도, 고속, 계조, 프레임 메모리, 버퍼

Description

액정 표시 장치와 이의 구동 장치{LIQUID CRYSTAL DISPLAY DEVICE, AND DRIVING APPARATUS THEREOF}
도 1은 액정 표시 장치에서 각 화소의 등가회로를 나타내는 도면이다.
도 2는 종래 구동 방식으로 인가되는 데이터 전압 및 화소 전압을 나타내는 도면이다.
도 3은 종래 구동 방식에 따른 액정 표시 장치의 투과율을 나타내는 도면이다.
도 4는 액정 표시 장치의 전압-유전율간의 관계를 모델링한 도면이다.
도 5는 본 발명의 일 실시예에 따른 데이터 전압 인가방법을 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따라 데이터 전압을 인가한 경우의 액정 표시 장치의 투과율을 나타내는 도면이다.
도 7은 본 발명의 다른 실시예에 따라 데이터 전압을 인가한 경우의 액정 표시 장치의 투과율을 나타내는 도면이다.
도 8은 본 발명에 따른 액정 표시 장치를 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따른 데이터 계조 신호 보정부를 나타내는 도면이다.
도 10a 내지 도 10b는 본 발명의 다른 실시예에 따른 데이터 계조 신호 보정부를 설명하기 위한 도면으로, 상기한 도 9의 프레임 메모리를 보다 상세히 설명한다.
도 11a 내지 도 11d는 본 발명의 또 다른 실시예에 따른 데이터 계조 신호 보정부의 버퍼 메모리 공유를 설명하기 위한 도면이다.
도 12a 내지 도 12b는 본 발명의 또 다른 실시예에 따른 데이터 계조 신호 보정부의 버퍼 메모리 공유를 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 액정 표시 장치 패널 200 : 게이트 드라이버부
300 : 데이터 드라이버부 400 : 데이터 계조 신호 보정부
410 : 합성기 420 : 프레임 메모리부
424 : 프레임 메모리 430 : 컨트롤러
440 : 데이터 계조 신호 변환기 450 : 분리기
422-Wa, 422-Wb : 라이트용 버퍼 메모리
422-Ra, 422-Rb : 리드용 버퍼 메모리
본 발명은 액정 표시 장치와 이의 구동 장치에 관한 것으로서, 특히 동화상 구현에 적합하도록 보상된 데이터 전압이 인가되는 액정 표시 장치와 이의 구동 장 치에 관한 것이다.
근래 퍼스널 컴퓨터나 텔레비전 등의 경량, 박형화에 따라 디스플레이 장치도 경량화, 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관 (cathode ray tube: CRT) 대신 액정 표시 장치(liquid crystal display: LCD)와 같은 플랫 패널형 디스플레이가 개발되고 있다.
LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(electric field)를 인가하고 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시장치이다. 이러한 LCD는 휴대가 간편한 플랫 패널형 디스플레이 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor: TFT)를 스위칭 소자로 이용한 TFT LCD가 주로 이용되고 있다.
최근에는 TFT LCD가 컴퓨터의 디스플레이 장치뿐만 아니라 텔레비전의 디스플레이 장치로 널리 사용됨에 따라 동화상을 구현할 필요가 증가하게 되었다. 그러나, 종전의 TFT LCD는 응답속도가 느리기 때문에 동화상을 구현하기 어렵다는 단점이 있다.
이러한 응답 속도 문제를 개선하기 위해 종래에는 OCB(Optically Compensated Band) 모드를 사용하거나, 강유전성 액정(FLC : Ferro-electric Liquid Crystal) 물질을 사용한 TFT LCD를 사용하였다.
그러나, 이와 같은 OCB 모드나 FLC를 사용하기 위해서는 종래의 TFT LCD 패널 구조를 바꾸어야 하는 문제점이 있다.
이에 본 발명의 기술과 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 TFT LCD의 패널 구조를 변경하지 않더라도 액정의 구동 장치를 변경함으로써 액정의 응답 속도를 개선시키기 위한 액정 표시 장치를 제공하는 것이다.
또한 본 발명의 다른 목적은 상기한 액정 표시 장치의 구동 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치는,
데이터 계조 신호 소스로부터 제공되는 계조 신호를 내장된 하나의 프레임 메모리에 저장하고, 현재 프레임의 계조 신호와 이전 프레임의 계조 신호를 고려하여 보정 계조 신호를 출력하는 데이터 계조 신호 보정부;
상기 보정 계조 신호에 대응하는 데이터 전압으로 바꾸어 화상 신호를 출력하는 데이터 드라이버부;
주사 신호를 순차적으로 공급하는 게이트 드라이버부; 및
상기 주사 신호를 전달하는 다수의 게이트 라인과, 상기 화상 신호를 전달하며 상기 게이트 라인과 절연되어 교차하는 다수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트 라인과 상기 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 매트릭스 형태로 배열된 다수의 화소를 포함하는 액정 표시 패널을 포함하여 이루어진다.
여기서, 상기 데이터 계조 신호 보정부는, 현재 프레임의 k번째 세그먼트 데이터가 입력됨에 따라 기저장된 현재 프레임의 (k-1)번째 세그먼트 데이터를 출력하고, 이전 프레임의 (k+1)번째 세그먼트 데이터가 입력됨에 따라 기저장된 이전 프레임의 k번째 세그먼트 데이터를 출력하는 버퍼 메모리부; 상기 버퍼 메모리부로부터 현재 프레임의 (k-1)번째 세그먼트 데이터가 입력됨에 따라 이를 저장하고, 이전 프레임의 (k+1)번째 세그먼트 데이터를 상기 버퍼 메모리부에 출력하는 프레임 메모리; 상기 버퍼 메모리부와 상기 프레임 메모리의 라이트와 리드 동작을 제어하는 컨트롤러; 및 상기 데이터 계조 신호 소스로부터 수신되는 현재 프레임의 계조 데이터와 상기 버퍼 메모리부로부터 수신되는 이전 프레임의 k번째 세그먼트 데이터를 고려하여 상기 보정 계조 신호를 출력하는 데이터 계조 신호 변환기를 포함하는 것을 특징으로 한다.
특히, 상기한 버퍼 메모리부는, 현재 프레임의 k번째 세그먼트 데이터가 입력됨에 따라 기저장된 현재 프레임의 (k-1)번째 세그먼트 데이터를 상기 프레임 메모리부에 제공하는 라이트용 버퍼; 및 상기 프레임 메모리부로부터 이전 프레임의 (k+1)번째 세그먼트 데이터가 입력됨에 따라 기저장된 이전 프레임의 k번째 세그먼트 데이터를 상기 데이터 계조 신호 변환기에 출력하는 리드용 버퍼를 포함하는 것을 특징으로 한다.
또한 상기한 본 발명의 다른 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치의 구동 장치는, 주사 신호를 전달하는 다수의 게이트 라인과, 화상 신호 를 전달하며 상기 게이트 라인과 절연되어 교차하는 다수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트 라인과 상기 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 매트릭스 형태로 배열된 다수의 화소를 포함하는 액정 표시 패널을 포함하는 액정 표시 장치의 구동 장치에 있어서,
데이터 계조 신호 소스로부터 제공되는 계조 신호를 내장된 하나의 프레임 메모리에 저장하고, 현재 프레임의 계조 신호와 이전 프레임의 계조 신호를 고려하여 보정 계조 신호를 출력하는 데이터 계조 신호 보정부;
상기 보정 계조 신호에 대응하는 데이터 전압으로 바꾸어 화상 신호를 상기 데이터 라인에 출력하는 데이터 드라이버부; 및
주사 신호를 상기 게이트 라인에 순차적으로 공급하는 게이트 드라이버부를 포함하여 이루어진다.
이러한 액정 표시 장치와 이의 구동 장치에 의하면, 동화상 구현에 적합하도록 이전 프레임의 계조 데이터와 현재 프레임의 계조 데이터를 고려하여 보정된 데이터 전압을 출력하는 데이터 계조 신호 변환기의 구성을 하나의 프레임과 4개의 버퍼 메모리로 구성할 수 있어 액정 표시 장치의 제조 원가를 절감할 수 있다.
그러면, 통상의 지식을 지닌 자가 본 발명을 용이하게 실시할 수 있도록 실시예에 관해 설명하기로 한다.
일반적으로 LCD는 주사 신호를 전달하는 다수의 게이트 라인과, 이 게이트 라인에 교차하여 형성되며 데이터 전압을 전달하는 데이터 라인을 포함한다. 또한 LCD는 이들 게이트 라인과 데이터 라인에 의해 둘러싸인 영역에 형성되며, 각각 게이트 라인 및 데이터 라인과 스위칭 소자를 통해 연결되는 행렬 형태의 다수의 화소를 포함한다.
이러한 LCD에서 각 화소는 액정을 유전체로 가지는 커패시터 즉, 액정 커패시터(Cl)로 모델링할 수 있는데, 이러한 LCD에서의 각 화소의 등가회로는 도 1과 같다.
도 1에 도시한 바와 같이, 액정 표시 장치의 각 화소는 데이터 라인(Dm)과 게이트 라인(Sn)에 각각 소스 전극과 게이트 전극이 연결되는 TFT(10)와 TFT의 드레인 전극과 공통전압(Vcom) 사이에 연결되는 액정 커패시터(Cl)와 TFT의 드레인 전극에 연결되는 스토리지 커패시터(Cst)를 포함한다.
도 1에서, 게이트 라인(Sn)에 게이트 온 신호가 인가되어 TFT(10)가 턴온 되면, 데이터 라인에 공급된 데이터 전압(Vd)이 TFT를 통해 각 화소 전극(도시하지 않음)에 인가된다. 그러면, 화소 전극에 인가되는 화소 전압(Vp)과 공통 전압(Vcom)의 차이에 해당하는 전계가 액정(도 1에서는 등가적으로 액정 커패시터로 나타내었음)에 인가되어 이 전계의 세기에 대응하는 투과율로 빛이 투과되도록 한다. 이때, 화소 전압(Vp)은 1 프레임 동안 유지되어야 하는데, 도 1에서 스토리지 커패시터(Cst)는 화소 전극에 인가된 화소 전압(Vp)을 유지하기 위해 보조적으로 사용된다.
한편, 액정은 이방성 유전율을 갖기 때문에, 액정의 방향에 따라 유전율이 다른 특성이 있다. 즉, 전압이 인가됨에 따라 액정의 방향자가 변하면 유전율도 따 라서 변하고 이에 따라 액정 커패시터의 커패시턴스(이하에서는 이를 '액정 커패시턴스'라 한다.) 값도 변하게 된다. 일단 TFT가 온되는 구간동안 액정 커패시터에 전하를 공급한 후, TFT가 오프 상태로 되는데, Q=CV이므로 액정 커패시턴스가 변하면 액정에 걸리는 화소 전압(Vp)도 또한 변하게 된다.
노멀리 화이트 모드(Normally white mode) TN(twisted Nematics) LCD를 예를 들면, 화소에 공급되는 화소 전압이 0V인 경우에는 액정 분자가 기판에 평행한 방향으로 배열되어 있으므로 액정 커패시턴스는 C(0V)=
Figure 112001010947613-pat00001
A/d가 된다. 여기서,
Figure 112001010947613-pat00002
는 액정 분자가 기판에 평행한 방향으로 배열된 경우 즉, 액정 분자가 빛의 방향과 수직한 방향으로 배열된 경우의 유전율을 나타내며, A와 d는 각각 LCD 기판의 면적과 기판 사이의 거리를 나타낸다. 풀 블랙(full black)을 구현하기 위한 전압이 5V이고, 액정에 5V가 인가되는 경우 액정 분자가 기판에 수직한 방향으로 배열되므로 액정 커패시턴스는 C(5V)=
Figure 112001010947613-pat00003
A/d가 된다. TN 모드에 사용되는 액정의 경우에는
Figure 112001010947613-pat00004
-
Figure 112001010947613-pat00005
〉0 이므로 액정에 인가되는 화소 전압이 높아질수록 액정 커패시턴스가 더 커지게 된다.
n 번째 프레임에서 풀 블랙을 만들기 위해 TFT가 충전시켜야 하는 전하량은 C(5V)×5V이다. 그러나, 바로 전 프레임인 n-1 번째 프레임에서 풀 화이트(Vn-1= 0V)였다고 가정하면 TFT의 턴온 시간 동안에는 액정이 미처 응답하기 전이므로 액정 커패시턴스는 C(0V)가 된다. 따라서, 풀 블랙을 만들기 위해 n 번째 프레임에서 5V의 데이터 전압(Vd)을 인가하더라도 실제 화소에 충전되는 전하량은 C(0V)×5V가 되고, C(0V)〈 C(5V)이므로 액정에 실제 공급되는 화소 전압(Vp)은 5V에 못 미치게 되는 화소 전압(예를 들어 3.5V)이 인가되어 풀 블랙이 구현되지 않는다.
또한, 다음 프레임인 n+1 번째 프레임에서 풀 블랙을 구현하기 위해 데이터 전압(Vd)을 5V로 인가한 경우에는 액정에 충전되는 전하량은 C(3.5V)×5V가 되고, 결국 액정에 공급되는 전압(Vp)은 3.5V와 5V 사이가 된다. 이와 같은 과정을 되풀이하면 결국 몇 프레임 후에 화소 전압(Vp)이 원하는 전압에 도달하게 된다.
즉 이를 계조의 관점에서 설명하면, 임의의 화소에 인가되는 신호(화소전압)가 낮은 계조에서 높은 계조로(또는 높은 계조에서 낮은 계조로) 바뀌는 경우, 현재 프레임의 계조는 이전 프레임의 계조의 영향을 받기 때문에 바로 원하는 계조에 도달하지 못하고, 몇 프레임이 경과된 후에야 비로소 원하는 계조에 도달하게 된다. 마찬가지로, 현재 프레임의 화소의 투과율은 이전 프레임의 화소의 투과율의 영향을 받아 몇 프레임의 경과된 후에야 원하는 투과율을 얻을 수 있다.
한편, n-1 프레임이 풀 블랙이고 즉, 화소 전압(Vp)이 5V이고, n 프레임에서 풀 블랙을 구현하기 위해 5V의 데이터 전압이 인가되었다고 하면, 액정 커패시턴스는 C(5V)이므로 화소에는 C(5V)×5V에 해당하는 전하량이 충전되고 이에 따라 액정의 화소 전압(Vp)은 5V가 된다.
이와 같이, 액정에 실제 공급되는 화소 전압(Vp)은 현재 프레임에 공급되는 데이터 전압뿐만 아니라 이전 프레임의 화소 전압(Vp)에 의해서도 결정된다.
도 2는 종래의 구동방식으로 인가되는 경우의 데이터 전압 및 화소 전압을 나타내는 도면이다.
도 2에 도시한 바와 같이, 종래에는 이전 프레임의 화소 전압(Vp)을 고려하지 않고, 목표 화소 전압(Vw)에 해당하는 데이터 전압(Vd)을 매 프레임마다 인가하였다. 따라서, 실제 액정에 인가되는 화소 전압(Vp)은 앞서 설명한 바와 같이, 이전 프레임의 화소 전압에 대응하는 액정 커패시턴스에 의해 목표 화소 전압 보다 낮게 또는 높게 된다. 따라서, 몇 프레임이 지난 후에야 비로소 목표 화소 전압에 도달하게 된다.
도 3은 종래의 구동 방법에 따른 액정 표시 장치의 투과율을 나타내는 도면이다.
도 3에 도시한 바와 같이, 종래에는 실제 화소 전압이 목표 화소 전압 보다 낮게 되기 때문에 액정의 응답시간이 1프레임 이내인 경우에도 몇 프레임이 지난 후에야 비로소 목표 투과율에 도달하게 된다.
본 발명의 실시예에 따르면, 현재 프레임의 화상 신호(Sn)를 이전 프레임의 화상 신호(Sn-1)와 비교하여 화상 신호를 보정한 화상 신호(Sn')를 생성한 후, 보정된 화상 신호(Sn')를 각 화소에 인가한다. 여기서, 화상 신호(Sn)는 아날로그 구동 방식인 경우에는 데이터 전압을 의미하나, 디지털 구동 방식의 경우에는 데이터 전압을 제어하기 위하여 이진화된 계조 신호를 사용하므로 실제 화소에 인가되는 전압의 보정은 계조 신호의 보정을 통해서 이루어진다.
첫째, 현재 프레임의 화상 신호(계조 신호 또는 데이터전압)가 이전 프레임의 화상 신호와 같으면 보정을 행하지 않는다.
둘째, 현재 프레임의 계조 신호 또는 데이터 전압)가 이전 프레임의 계조 신호(데이터 전압)보다 높은 경우에는 현재의 계조 신호(데이터 전압) 보다 더 높은 보정된 계조 신호(데이터 전압)를 출력하고, 현재 프레임의 계조 신호(데이터 전압)가 이전 프레임의 계조 신호(데이터 전압)보다 낮은 경우에는 현재의 계조 신호(데이터 전압) 보다 더 낮은 보정된 계조 신호(데이터 전압)를 출력한다. 이때, 보정이 이루어지는 정도는 현재의 계조 신호(데이터 전압)와 이전 프레임의 계조 신호(데이터 전압)와의 차에 비례하는 것이 바람직하다.
이하에서는 본 발명의 실시예에 따른 데이터 전압 보정 방법을 계량적으로 설명한다.
도 4는 액정 표시 장치의 전압-유전율간의 관계를 간단하게 모델링한 도면이다.
도 4에서, 가로축은 화소 전압이며, 세로 축은 특정 화소 전압(v)에서의 유전율(
Figure 112001010947613-pat00006
(v))과 액정이 기판에 평행한 방향으로 배열된 경우 즉, 액정이 빛의 투과 방향과 수직한 경우의 유전율(
Figure 112001010947613-pat00007
)의 비를 나타낸다.
도 4에서는,
Figure 112001010947613-pat00008
(v)/
Figure 112001010947613-pat00009
의 최대값 즉,
Figure 112001010947613-pat00010
/
Figure 112001010947613-pat00011
을 3이라 가정하였고, Vth와 Vmax를 각각 1V, 4V로 가정하였다. 여기서, Vth와 Vmax는 각각 풀 화이트 및 풀 블랙(또는 그 반대)에 해당하는 화소 전압을 나타낸다.
스토리지 커패시터의 커패시턴스(이하에서는 이를 '스토리지 커패시턴스'라 한다.)가 액정 커패시턴스의 평균값과 같다고 하고, LCD 기판의 넓이 및 기판 사이 의 거리를 각각 A와 d라 하면, 스토리지 커패시턴스 Cst는 다음의 수학식 1로 나타낼 수 있다.
Figure 112001010947613-pat00012
여기서, Co=
Figure 112001010947613-pat00013
A/d이다.
도 4로부터,
Figure 112001010947613-pat00014
(v)/
Figure 112001010947613-pat00015
는 다음의 수학식 2로 나타낼 수 있다.
Figure 112001010947613-pat00016
한편, LCD의 총 커패시턴스 C(V)는 액정 커패시턴스와 스토리지 커패시턴스의 합이므로, LCD의 커패시턴스는 C(V)는 수학식 1 및 2로부터 다음의 수학식 3으로 나타낼 수 있다.
Figure 112001010947613-pat00017
화소에 인가되는 전하량(Q)은 보존되므로, 다음의 수학식 4가 성립한다.
Figure 112001010947613-pat00018
여기서, Vn은 현재 프레임에 인가될 데이터 전압(반전 구동 방식의 경우에는 데이터 전압의 절대값)을 나타내며, C(Vn-1)는 이전 프레임(n-1 프레임)의 화소 전압 에 대응하는 커패시턴스를 나타내며, C(Vf)는 현재 프레임(n 프레임)의 실제 화소 전압(Vf)에 대응하는 커패시턴스를 나타낸다.
수학식 3 및 수학식 4로부터 다음의 수학식 5가 유도될 수 있다.
Figure 112001010947613-pat00019
따라서, 실제 화소 전압 Vf는 다음의 수학식 6으로 나타낼 수 있다.
Figure 112001010947613-pat00020
상기한 수학식 6으로부터 명확히 알 수 있듯이, 실제 화소 전압(Vf)는 현재 프레임에 인가된 데이터 전압(Vn)과 이전 프레임에 인가된 화소 전압(Vn-1)에 의해서 결정된다.
한편, n 프레임에서 화소 전압이 목표 전압(Vn)에 도달하도록 하기 위해 인가되는 데이터 전압을 Vn'라고 하면, Vn'는 수학식 5로부터 하기하는 수학식 7로 나타낼 수 있다.
Figure 112001010947613-pat00021
따라서, Vn'는 하기하는 수학식 8로 나타낼 수 있다.
Figure 112001010947613-pat00022
이와 같이, 현재 프레임의 목표 화소 전압(Vn)과 이전 프레임의 화소 전압(Vn-1)을 고려하여 상기 수학식 8에 의해 구해지는 데이터 전압(Vn')을 인가하면, 목표로 하는 화소 전압(Vn)에 바로 도달할 수 있다.
위의 수학식 8은 도 4에 도시한 도면 및 몇몇 기본 가정으로부터 유도된 식이며, 일반적인 LCD에서 적용되는 데이터 전압(Vn')는 다음의 수학식 9로 나타낼 수 있다.
Figure 112001010947613-pat00023
여기서, 함수 f는 LCD의 특성에 의해 결정된다. 함수 f는 기본적으로 다음의 성질을 갖는다.
즉,
Figure 112001010947613-pat00024
과
Figure 112001010947613-pat00025
이 같은 경우에 f=0이 되며,
Figure 112001010947613-pat00026
이
Figure 112001010947613-pat00027
보다 큰 경우 f는 0 보다 크고,
Figure 112001010947613-pat00028
이
Figure 112001010947613-pat00029
보다 작은 경우 f는 0 보다 작다.
다음은 본 발명의 실시예에 따른 데이터 전압 인가방법을 설명한다.
도 5는 본 발명의 일 실시예에 따른 데이터 전압 인가방법을 나타내는 도면이다.
도 5에 도시한 바와 같이, 본 발명의 일 실시예에서는 현재 프레임의 목표 화소 전압과 이전 프레임의 화소 전압(데이터 전압)을 고려하여 보정된 데이터 전 압 Vn'을 인가하여, 화소 전압(Vp)이 바로 목표 전압에 도달하도록 한다. 즉, 본 발명의 제1 실시예에서는 현재 프레임의 목표 전압과 이전 프레임의 화소 전압이 다른 경우, 현재 프레임의 목표 전압 보다 더 높은 전압(또는 더 낮은 전압)을 보정된 데이터 전압으로서 인가하여 첫 번째 프레임에서 바로 목표 전압 레벨에 도달하도록 한 후 이후의 프레임에서는 목표 전압을 데이터 전압으로 인가한다. 이와 같이 함으로써 액정의 응답속도를 개선할 수 있다.
이때, 보정된 데이터 전압(전하량)은 이전 프레임의 화소 전압에 의해 결정되는 액정 커패시턴스를 고려하여 결정한다. 즉, 본원 발명은 이전 프레임의 화소 전압 레벨을 고려하여 전하량(Q)을 공급함으로써 첫 번째 프레임에서 바로 목표 전압 레벨에 도달하도록 한다.
도 6은 본 발명의 제1 실시예에 따라 데이터 전압을 인가한 경우의 액정 표시 장치의 투과율을 나타내는 도면이다. 도 6에 도시한 바와 같이, 본 발명의 제1 실시예에 따르면 보정된 데이터 전압을 인가하기 때문에, 현재 프레임에서 바로 목표 투과율에 도달한다.
한편, 본 발명의 제2 실시예에서는 목표 전압보다 약간 높은 보정된 전압 Vn'을 화소 전압으로 인가한다. 이와 같이 구동하는 경우에는 도 7에 도시한 바와 같이 액정의 응답 시간의 약 1/2 이전에서는 투과율이 목표치보다 작게 되나 그 이후에서는 목표치보다 과도하게 되어(overcompensate) 평균적인 투과율이 목표 투과율과 같아진다.
그러면, 본 발명의 실시예에 따른 동화상 구현에 적합한 액정 표시 장치를 설명한다.
도 8은 본 발명의 실시예에 따른 액정 표시 장치를 나타내는 도면으로, 본 발명의 실시예에 따른 액정표시장치는 디지털 구동 방법을 사용한다.
도 8에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 액정 표시 장치 패널(100), 게이트 드라이버부(200), 데이터 드라이버부(300) 및 데이터 계조 신호 보정부(400)를 포함한다.
액정 표시 장치 패널(100)에는 게이트 온 신호를 전달하기 위한 다수의 게이트 라인(S1, S2, S3, ..., Sn)이 형성되어 있으며, 보정된 데이터 전압을 전달하기 위한 데이터 라인(D1, D2, ..., Dm)이 형성되어 있다. 게이트 라인과 데이터 라인에 의해 둘러싸인 영역은 각각 화소를 이루며, 각 화소는 게이트 라인과 데이터 라인에 각각 게이트 전극 및 소스 전극이 연결되는 박막 트랜지스터(110)와 박막 트랜지스터(110)의 드레인 전극에 연결되는 화소 커패시터(Cl)와 스토리지 커패시터(Cst)를 포함한다.
게이트 드라이버부(200)는 게이트 라인에 순차적으로 게이트 온 전압을 인가하여, 게이트 온 전압이 인가된 게이트 라인에 게이트 전극이 연결되는 TFT를 턴온시킨다.
데이터 계조 신호 보정부(400)는 데이터 계조 신호 소스, 예를 들어 외부의 그래픽 콘트롤러로부터 데이터 계조 신호(Gn)를 수신한 후, 앞서 설명한 바와 같이 현재 프레임의 데이터 계조 신호와 이전 프레임의 데이터 계조 신호를 고려하여 보정된 데이터 계조 신호(Gn')을 출력한다. 이때, 데이터 계조 신호 보정부(400)는 스탠드 얼론(stand-alone) 유닛으로 존재할 수도 있고, 그래픽 카드나 LCD 모듈에 통합될 수도 있다.
데이터 드라이버부(300)는 데이터 계조 신호 보정부(400)로부터 수신된 보정된 계조 신호(Gn')를 해당 계조 전압(데이터 전압)으로 바꾸어 각각 데이터 라인에 인가한다.
도 9는 본 발명의 일 실시예에 따른 데이터 계조 신호 보정부를 나타내는 도면으로, 상기한 도 8의 데이터 계조 신호 보정부(400)를 상세하게 나타내는 블록도이다.
도 9에 도시한 바와 같이, 본 발명의 일 실시예에 따른 데이터 계조 신호 보정부(400)는 합성기(410), 프레임 메모리부(420), 컨트롤러(430), 데이터 계조 신호 변환기(440) 및 분리기(450)를 포함한다.
합성기(410)는 데이터 계조 신호 소스로부터 전송되는 계조 신호(Gn)를 수신하여, 데이터 계조 신호 보정부(400)가 처리할 수 있는 속도로 데이터 스트림의 주파수를 변환한다. 예컨대, 데이터 계조 신호 소스로부터 24 비트의 데이터가 65MHz 주파수에 동기하여 수신되고, 데이터 계조 신호 보정부(400)의 구성 요소들의 처리 속도가 50MHz가 한계라고 하면, 합성기(410)는 24 비트의 계조 신호를 2개씩 묶어 48 비트의 계조 신호(Gm)로 합성하여 프레임 메모리부(420)로 전송한다.
합성된 계조 신호(Gm)는 컨트롤러(430)의 제어에 의해 소정 어드레스에 저장되어 있는 이전 계조 신호(Gm-1)를 데이터 계조 신호 변환기(440)에 출력함과 동시 에, 합성기(410)로부터 전송되는 계조 신호(Gm)를 상기 소정 어드레스에 저장한다. 데이터 계조 신호 변환기(440)는 합성기로부터 출력되는 현재 프레임의 계조 신호(Gm)와 프레임 메모리부(420)로부터 출력되는 이전 프레임의 계조 신호(Gm-1)를 수신하고, 현재 프레임의 계조 신호와 이전 프레임의 계조 신호를 고려하여 보정된 계조 신호(Gm')를 생성한다.
분리기(450)는 데이터 계조 신호 변환기(440)로부터 출력되는 48비트의 보정된 데이터 계조 신호(Gm')를 분리하여 24 비트의 보정된 계조 신호(Gn')를 출력한다.
본 발명의 실시예에서는 데이터 계조 신호에 동기하는 클록 주파수가 프레임 메모리를 액세스하는 클록 주파수와 상이하기 때문에, 데이터 계조 신호를 합성 및 분리하는 합성기(410) 및 분리기(450)가 필요하였으나, 데이터 계조 신호에 동기하는 클록 주파수와 프레임 메모리부(420)를 액세스하는 클록 주파수가 같은 경우에는 이와 같은 합성기와 분리기는 불필요하게 된다.
본 발명의 실시예에 따른 데이터 계조 신호 변환기(440)로는 앞서 설명한 수학식 9를 만족하는 디지털 회로를 직접 제조하여 사용할 수 있다.
또한, 룩업 테이블(Look-up table)을 작성하여 ROM(read only memory)에 저장한 후 액세스하여 계조 신호를 보정할 수도 있다.
실제로 보정 데이터 전압(Vn')는 단순히 이전 프레임의 데이터 전압(Vn-1)과 현재 프레임의 데이터 전압(Vn)의 차에만 비례하는 것이 아니고 각각의 절대값에도 의존하는 복잡한 함수이므로 이처럼 룩업 테이블을 구성하면 연산처리에 의존하는 것보다 회로가 훨씬 간단하게 된다는 장점이 있다.
한편, 본 발명의 실시예에 따라 데이터 전압을 보정하기 위해서는 실제로 쓰이는 그레이 스케일 범위보다 더 넓은 다이내믹 레인지를 가져야 하는데, 아날로그 회로에서는 고전압 IC(integrated circuit)를 사용함으로써 해결할 수 있지만 디지털 방식에서는 나눌 수 있는 계조수가 한정되어 있다. 예를 들어, 6비트 계조의 경우 64개의 계조 레벨 중 일부분은 실제의 계조 표시가 아닌 변조된 전압을 위해 할당을 하여야 한다. 즉, 일부의 계조 레벨은 전압 보정용으로 할당해야 한다. 따라서, 표현해야 하는 계조의 수가 줄어들게 된다.
한편, 상기한 도 9에서 제시하는 프레임 메모리부는 현재 프레임의 계조 신호를 라이트-인 해야 하고, 이와 동시에 이전 프레임의 계조 신호를 리드-아웃하여 데이터 계조 신호 변환기(440)에 출력해야 한다.
그러나 통상적인 프레임 메모리로 사용되는 DRAM 계열의 메모리는 입출력 포트가 싱글 포트이기 때문에 리드-아웃과 라이트-인을 동시에 수행할 수 없다는 단점이 있다.
따라서 프레임 메모리부에 2개의 프레임 메모리를 한 쌍으로 구성하여 각 프레임마다 각각의 프레임 메모리가 리드-아웃 및 라이트-인 동작을 전담하고, 프레임이 바뀔 때마다 리드-아웃과 라이트-인 역할을 바꾸어 수행하는 방법이 일반적이다.
그러나, 프레임 메모리는 고가이기 때문에 액정 표시 장치의 원가를 상승시 키는 요인으로 작용한다.
이에, 본 발명의 다른 실시예에서는 동화상 구현에 적합하도록 보상된 데이터 전압을 인가하기 위한 데이터 계조 신호 보정부에서 구성되는 프레임 메모리부를 하나의 프레임 메모리로 구현더라도 상기한 2개의 프레임 메모리를 사용하는 효과와 동일하도록 하여 원가를 절감할 수 있는 액정 표시 장치를 제공한다.
도 10a 내지 도 10b는 본 발명의 다른 실시예에 따른 데이터 계조 신호 보정부를 설명하기 위한 도면으로, 상기한 도 9의 프레임 메모리를 보다 상세히 설명한다.
도 10a 내지 도 10b를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 라이트용 버퍼 메모리(422-Wa)(422-Wb)와 리드용 버퍼 메모리(422-Ra)(422-Rb)를 각각 2개씩 구비하는 버퍼 메모리부(422)와 하나의 프레임 메모리를 구비하는 프레임 메모리부(424)를 포함하여 이루어진다.
버퍼 메모리부(422)는 현재 프레임의 k번째 세그먼트 데이터가 입력됨에 따라 기저장된 현재 프레임의 (k-1)번째 세그먼트 데이터를 출력하고, 이전 프레임의 (k+1)번째 세그먼트 데이터가 입력됨에 따라 기저장된 이전 프레임의 k번째 세그먼트 데이터를 출력한다.
또한 프레임 메모리(424)는 버퍼 메모리부(422)로부터 현재 프레임의 (k-1)번째 세그먼트 데이터가 입력됨에 따라 이를 저장하고, 이전 프레임의 (k+1)번째 세그먼트 데이터를 상기 버퍼 메모리부에 출력한다.
이상에서 설명한 본 발명의 다른 실시예에 따른 액정 표시 장치는 상기한 본 발명의 일 실시예와 비교해서는 총 4개의 버퍼 메모리를 더 구비해야 하나, 버퍼 메모리의 가격은 프레임 메모리의 가격 보다 훨씬 저렴하기 때문에 액정 표시 장치의 제조 원가를 절감할 수 있다.
도 10a는 k번째 세그먼트(segment)의 픽셀 데이터가 X MHz의 속도로 제1 라이트용 버퍼 메모리(422-Wa)에 입력되는 것을 그 일례로 설명하고, 도 10b는 (k+1)번째 세그먼트의 픽셀 데이터가 X MHz의 속도로 제2 라이트용 버퍼 메모리(422-Wb)에 입력되는 것을 그 일례로 설명한다.
그러면, 상기한 도 10a 내지 도 10b를 참조하여 메모리 제어 방식을 보다 상세히 설명한다.
먼저, 한 프레임의 데이터를 m(여기서, m은 양의 정수)개의 연속된 픽셀들로 이루어진 세그먼트로 분할한다. 이때 세그먼트 분할은 합성기(410)에 의해서 수행될 수도 있고, 하나의 라이트용 버퍼 메모리 크기에 연동하여 세그먼트로 분할될 수도 있다.
X MHz의 속도로 입력되는 현재 프레임의 k번째 세그먼트 데이터는 제1 라이트용 버퍼 메모리(422-Wa)에 순차적으로 쓰여지게 된다.
한편, 제1 리드용 버퍼 메모리(422-Ra)에는 이전 프레임의 k번째 세그먼트 데이터(k')가 저장되어 있는데, 이전 프레임의 k번째 세그먼트 데이터(k')는 현재 프레임의 k번째 데이터(k)와 보조를 맞추어 X MHz의 속도로 리드-아웃되어 데이터 계조 신호 변환기(440)에 입력되어 보정값으로 바뀌게 된다.
제2 라이트용 버퍼 메모리(422-Wb)에는 현재 프레임의 2번째 세그먼트 데이 터(k-1)가 저장되어 있고, 현재 프레임의 (k-1)번째 세그먼트 데이터(k-1)는 αX MHz의 속도로 프레임 메모리부(424)에 출력되어 저장된다. 여기서, α는 양의 정수이고, 바람직하게는 2 이상의 양의 정수이다.
이러한 라이트-인 동작의 종료 후 프레임 메모리부(424)에 저장된 이전 프레임의 (k+1)번째 세그먼트 데이터{(k+1)'}가 αX MHz의 속도로 리드-아웃되어 제2 라이트용 버퍼 메모리(422-Wb)에 쓰여진다.
한편, 도 10b에 도시한 바와 같이, 외부로부터 현재 프레임의 (k+1)번째 세그먼트 데이터(k+1)가 들어오면 해당 데이터는 제2 라이트용 버퍼 메모리(422-Wb)에 쓰여지고, 제2 리드용 버퍼 메모리(422-Rb)에 쓰여진 이전 프레임의 (k+1)번째 세그먼트 데이터{(k+1)'}는 데이터 계조 신호 변환기(440)로 출력되어 보정값으로 바뀌게 된다.
이 동안 제1 라이트용 버퍼 메모리(422-Wa)에 저장된 현재 프레임의 k번째 세그먼트 데이터(k)는 프레임 메모리부(424)에 라이트-인하고, 프레임 메모리부(424)로부터는 이전 프레임의 (k+2)번째 세그먼트 데이터((k+2)')가 리드-아웃되어 제1 리드용 버퍼 메모리(422-Ra)에 저장된다.
다음 세그먼트 데이터에 대해서도 상기한 읽기/쓰기 동작은 계속 진행된다.
이상에서는 외부로부터 입력되는 세그먼트 데이터를 먼저 라이트-인하고, 프레임 메모리부에 저장된 세그먼트 데이터를 리드-인하여 출력하는 것을 설명하였으나, 이와는 반대로 프레임 메모리부에 저장된 세그먼트 데이터를 먼저 리드-아웃하고, 외부로부터 입력되는 세그먼트 데이터를 라이트-인하는 것도 당업자에게는 용 이할 것이다.
이상에서 설명한 바와 같이, 본 발명의 다른 실시예에 따른 세그먼트 데이터의 읽기/쓰기 동작은 외부로부터 1세그먼트의 데이터가 들어오는 동안 1세그먼트만큼의 데이터를 라이트-인하고, 1세그먼트만큼의 데이터를 리드해야 하므로, 프레임 메모리의 밴드폭은 세그먼트 데이터가 들어오는 밴드폭보다 커야한다. 즉, 클럭 속도가 픽셀 클럭 속도보다 크던지, 또는 메모리와의 인터페이스 폭이 커져야 한다.
이러한 프레임 메모리와의 인터페이스의 밴드폭 결정은 하기하는 수학식 10과 같다.
Figure 112001010947613-pat00030
여기서, m은 세그먼트 사이즈, FML(Frame Memory Latency)은 프레임 메모리(424)의 지연 클럭(예를 들어 2 내지 3클럭), BML(Buffer Memory Latency)은 버퍼 메모리(422)의 지연 클럭(예를들어, 1 내지 2클럭), Δ는 버퍼 메모리(422)로부터 프레임 메모리(424)까지 세그먼트가 이동하는데 소요 가능한 지연 클럭이다. 또한 프레임 메모리(424)에서는 I/O 버스 연결을 피하기 위해 리드와 라이트-인 동작 사이에 1클럭만큼의 마스킹(DQM)이 필요하다.
상기한 수학식 10에서 보는 바와 같이, α는 기본적으로 2보다 큰 값이나, 디스플레이 라인간에는 블랙 구간이 존재하므로 이보다는 여유있다.
Figure 112001010947613-pat00031
여기서, m은 세그먼트 사이즈, FML은 프레임 메모리(424)의 지연 클럭, BML은 버퍼 메모리(422)의 지연 클럭, Δ는 버퍼 메모리(422)로부터 프레임 메모리(424)까지 세그먼트가 이동하는데 소요 가능한 지연 클럭, k는 블랙 구간의 클럭 수, L은 1라인의 픽셀 수이다.
따라서, m값이 충분히 크면 밴드폭은 2배가 되지 않아도 된다.
상기한 수학식 10 또는 11에서 알 수 있듯이, 버퍼 메모리의 크기와 프레임 메모리와의 밴드폭은 반비례(trade-off) 관계에 있다. 즉, m을 키우면 밴드폭을 줄일 수 있으나, 버퍼 메모리의 크기가 커져야 하고, m이 작아지면 그 반대이다.
통상 1라인을 모두 저장해도 XGA의 경우 2KB에 불과한 반면, 밴드폭을 올리려면 클럭 속도가 높아져서 구동 마진이 줄어들거나 EMI 등이 발생할 수 있고, 인터페이스의 수가 늘어나기 때문에 m값이 충분히 큰 것이 바람직하다. 여기서, m이 L보다 큰 것은 의미가 없다.
상기한 도 10a 내지 도 10b의 경우는 라이트용 버퍼 메모리(422-Wa)(422-Wb)와 리드용 버퍼 메모리(422-Ra)(422-Rb)로 각각 2개의 버퍼 메모리, 총 4개의 버퍼 메모리를 필요로 하지만 라이트용 버퍼 메모리와 리드용 버퍼 메모리를 각각 하나씩 이용하여 버퍼 메모리간의 저장 공간을 공유하는 것도 가능하다.
그러면, 하나의 프레임 메모리를 사용하는 데이터 계조 신호 보정부에서 총 2개의 버퍼 메모리를 이용하더라도, 상기한 총 4개의 버퍼 메모리를 사용하는 효과와 동일하도록 하여 원가를 절감할 수 있는 액정 표시 장치를 제공한다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 버퍼 메모리 공유를 설명하기 위한 도면이다.
도 11a는 라이트-인 동작 이전에 리드-아웃 동작을 수행하는 라이트용 버퍼 메모리를 설명하기 위한 도면이고, 도 11b는 라이트-인 동작 이후에 (i-1)픽셀 이후에 리드-아웃을 시작하는 라이트용 버퍼 메모리를 설명하기 위한 도면이다.
도 11a에 도시한 바와 같이, m픽셀을 갖는 하나의 세그먼트가 저장된 라이트용 버퍼로부터 축차적으로 αX MHz 속도로 프레임 메모리에 리드-아웃하여 메모리 셀을 비우고, 비워진 메모리 셀에 X MHz 속도로 m픽셀을 갖는 하나의 세그먼트를 축차적으로 라이트-인한다.
물론, 도 11b에 도시한 바와 같이, 라이트-인 동작을 시작한지 (i-1)클럭만큼 후에 리드-아웃 동작을 시작한다면 버퍼 메모리내의 메모리 셀을 i개만큼 더 준비하여야 한다.
도 11c는 라이트-인 동작 종료 이전에 리드-아웃을 종료하는 리드용 버퍼 메모리를 설명하기 위한 도면이고, 도 11d는 라이트-인 동작 종료 이전에 (j-1)픽셀 이후에 리드-아웃을 종료하는 리드용 버퍼 메모리를 설명하기 위한 도면이다.
도 11c에 도시한 바와 같이, 데이터 계조 신호 변환기(440)로의 리드-아웃이 프레임 메모리(424)로부터의 라이트-인보다 일찍 끝난다면, 하나의 m 픽셀 블럭의 버퍼 메모리를 이용하여 라이트-인과 리드 동작을 수행하는 것이 가능하다.
물론, 도 11d에 도시한 바와 같이, 리드-아웃이 라이트-인 보다 (j-1)클럭만큼 늦게 끝난다면, 버퍼 메모리내의 메모리 셀을 j개만큼 더 준비하여야 한다.
이상의 본 발명의 또 다른 실시예에서 설명한 바와 같이, 라이트용 버퍼 메모리에는 현재 프레임의 현재 세그먼트 데이터를 저장하고, 현재 프레임의 이전 세그먼트 데이터를 프레임 메모리(424)에 출력하는 동작을 동시에 수행하므로써 버퍼 메모리간의 저장 공간을 공유할 수 있다.
또한, 리드용 버퍼 메모리에는 이전 프레임의 현재 세그먼트 데이터를 프레임 메모리(424)로부터 리드-아웃하여 저장하고, 저장된 이전 프레임의 이전 세그먼트 데이터를 계조 신호 변환기(440)에 라이트-아웃하는 기능을 동시에 수행하므로써 버퍼 메모리간의 저장 공간을 공유할 수 있다.
여기서, 프레임 메모리(424)로의 리드-아웃은 현재 세그먼트 데이터를 라이트-인 하는 것보다 α배 빠른 속도로 수행되면 가능하다. 따라서, 리드-아웃이 현재 세그먼트 데이터의 라이트-인보다 먼저 시작한다면, 상기한 두 동작은 동일 버퍼 메모리를 사용하여도 무방할 것이다.
그러나, 상기한 라이트용 버퍼 메모리와 리드용 버퍼 메모리를 각각 하나씩 이용하는 공유는 버퍼 메모리가 듀얼 포트 RAM이라면 상기한 도 11a 내지 도 11d에서 제시한 공유를 제한없이 사용할 수 있지만, 만일 버퍼 메모리가 싱글 포트 RAM이라면 약간의 제약이 필요하다.
즉, 라이트 동작과 리드 동작을 동시에 할 수 없으므로 라이트와 리드가 한 객체의 RAM에 동시에 요청되지 않도록 두 동작의 사이를 넓혀야 한다. 예를들어, 도 11a에 도시한 바와 같이, 라이트 속도보다 리드 속도가 α배만큼 빠르기 때문에 라이트-인이 시작된 직후가 라이트와 리드의 간격이 가장 좁다. 이 경우 싱글 포트 RAM의 크기가 1픽셀 이상이라면 두 동작은 한 RAM에 겹칠 수밖에 없다.
그러나 저장 공간이 h픽셀인 싱글 포트 RAM를 이용하는 경우, 상기한 겹침을 피하기 위해 라이트-인과 리드-아웃이 시작될 때 두 동작 사이를 h 픽셀 이상 떨어지도록 하면 된다.
마찬가지로, 리드용 버퍼 메모리의 경우에도 라이트-인 또는 리드-아웃이 끝나는 시기가 리드와 라이트 동작의 간격이 최소한으로 좁아지는 때이므로, 이때 간격을 h 픽셀 크기로 유지해주면 된다.
그러나, 도 11b나 도 11d와 같이, 리드 및 라이트 동작이 싱글 포트 RAM 각 객체의 첫 셀에서부터 시작하거나 마지막 셀에서 끝나지 않고 중간에서 시작하거나 끝나는 경우에는 고려해야 할 점이 있다.
그러면, 아래에서는 싱글 포트 RAM 각 객체에서 리드 및 라이트 동작이 메모리 셀의 중간에서 시작하거나 끝나는 경우의 문제를 해결하기 위한 방안을 제시한다.
도 12a 내지 도 12b는 본 발명의 또 다른 실시예에 따른 데이터 계조 신호 보정부의 버퍼 메모리 공유를 설명하기 위한 도면으로, 특히, 도 12a는 동시에 리드-아웃 동작과 라이트-인 동작이 수행되는 싱글 포트 RAM을 갖는 라이트용 버퍼를 설명하기 위한 도면이고, 도 12b는 동시에 리드-아웃 동작과 라이트-인 동작이 수행되는 싱글 포트 RAM을 갖는 리드용 버퍼를 설명하기 위한 도면이다.
도 12a에 도시한 라이트 버퍼 메모리의 경우를 예로 들면, 라이트-인과 리드-아웃이 처음으로 둘 다 동작할 때, 두 동작이 행해지는 셀들이 h 또는 그 이상의 픽셀만큼 이격된 서로 다른 RAM 객체에 위치하도록 한다.
이어 리드-아웃이 진행하여 처음으로 다음 RAM 객체로 넘어갈 때, 리드-아웃과 라이트-인과의 차이를 h 또는 그 이상의 픽셀만큼 이격되도록 한다.
또한, 리드용 버퍼 메모리의 경우는 라이트용 버퍼 메모리와는 대칭적이다. 즉, 도 12b에 도시한 바와 같이, 리드-아웃과 라이트-인이 마지막으로 둘 다 동작할 때, 두 동작이 행해지는 셀들이 h 또는 그 이상의 픽셀만큼 이격된 서로 다른 RAM 객체에 위치하도록 하고, 라이트-인이 진행하여 마지막 RAM 객체로 넘어갈 때 라이트-인과 리드-아웃과의 차이가 h 또는 그 이상의 픽셀만큼 이격되도록 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에 따라 동화상 구현에 적합하도록 이전 프레임의 계조 데이터와 현재 프레임의 계조 데이터를 고려하여 보정된 데이터 전압을 출력하는 데이터 계조 신호 변환기의 구성을 하나의 프레임과 4개의 버퍼 메모리로 구성할 수 있어 액정 표시 장치의 제조 원가를 절감할 수 있다.
또한 상기한 데이터 계조 신호 변환기에 구성되는 버퍼 메모리간의 저장 공 간을 공유할 수도 있어 버퍼 메모리의 수를 줄일 수 있어 액정 표시 장치의 부피나 원가를 줄일 수 있다.

Claims (21)

  1. 현재 프레임의 k번째 세그먼트 데이터가 입력됨에 따라 기저장된 현재 프레임의 (k-1)번째 세그먼트 데이터를 출력하고, 이전 프레임의 (k+1)번째 세그먼트 데이터가 입력됨에 따라 기저장된 이전 프레임의 k번째 세그먼트 데이터를 출력하는 버퍼 메모리부, 상기 버퍼 메모리부로부터 현재 프레임의 (k-1)번째 세그먼트 데이터가 입력됨에 따라 이를 저장하고, 이전 프레임의 (k+1)번째 세그먼트 데이터를 상기 버퍼 메모리부에 출력하는 프레임 메모리, 상기 버퍼 메모리부와 상기 프레임 메모리의 라이트(write)와 리드(read) 동작을 제어하는 컨트롤러 및 상기 데이터 계조 신호 소스로부터 수신되는 현재 프레임의 계조 데이터와 상기 버퍼 메모리부로부터 수신되는 이전 프레임의 k번째 세그먼트 데이터를 고려하여 상기 보정 계조 신호를 출력하는 데이터 계조 신호 변환기를 포함하는 데이터 계조 신호 보정부;
    상기 보정 계조 신호에 대응하는 데이터 전압으로 바꾸어 화상 신호를 출력하는 데이터 드라이버부;
    주사 신호를 순차적으로 공급하는 게이트 드라이버부; 및
    상기 주사 신호를 전달하는 다수의 게이트 라인과, 상기 화상 신호를 전달하며 상기 게이트 라인과 절연되어 교차하는 다수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트 라인과 상기 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 매트릭스 형태로 배열된 다수의 화소를 포함하는 액정 표시 패널
    을 포함하는 액정 표시 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 프레임 메모리부의 밴드폭은 세그먼트 데이터가 입력되는 밴드폭보다 큰 것을 특징으로 하는 액정 표시 장치.
  4. 제1항에 있어서,
    상기 버퍼 메모리부는,
    현재 프레임의 k번째 세그먼트 데이터가 입력됨에 따라 기저장된 현재 프레임의 (k-1)번째 세그먼트 데이터를 상기 프레임 메모리부에 제공하는 라이트용 버퍼; 및
    상기 프레임 메모리부로부터 이전 프레임의 (k+1)번째 세그먼트 데이터가 입력됨에 따라 기저장된 이전 프레임의 k번째 세그먼트 데이터를 상기 데이터 계조 신호 변환기에 출력하는 리드용 버퍼를 포함하는 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 라이트용 버퍼는, 현재 프레임의 k번째 세그먼트 데이터를 저장하는 제1 라이트용 버퍼와 현재 프레임의 (k-1)번째 세그먼트 데이터를 저장하는 제2 라이트용 버퍼로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 리드용 버퍼는, 이전 프레임의 k번째 세그먼트 데이터를 저장하는 제1 리드용 버퍼와 이전 프레임의 (k+1)번째 세그먼트 데이터를 저장하는 제2 리드용 버퍼로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  7. 제4항에 있어서,
    상기 라이트용 버퍼는, 제1 속도로 라이트-인 동작 이전에 상기 제1 속도보다는 고속의 제2 속도로 리드-아웃 동작을 시작하는 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 리드용 버퍼는, 상기 제2 속도로 라이트-인 동작 종료 이전에 상기 제1 속도로 리드-아웃 동작을 종료하는 것을 특징으로 하는 액정 표시 장치.
  9. 제4항에 있어서,
    상기 라이트용 버퍼는, 라이트-인 동작이 시작한지 (i-1)클럭 만큼 후에 리드-아웃 동작을 시작하는 경우에는 i개의 메모리 셀을 더 포함하여 이루어지고,
    제1 속도로 라이트-인 동작 이후에 상기 제1 속도보다는 고속의 제2 속도로 리드-아웃 동작을 시작하는 것을 특징으로 하는 액정 표시 장치.
  10. 제9항에 있어서,
    상기 리드용 버퍼는, 라이트-인 동작이 종료한 후 (j-1)클럭 만큼 지연되어 리드-아웃 동작이 종료되는 경우에는 j개의 메모리 셀을 더 포함하여 이루어지고,
    상기 제2 속도로 라이트-인 종료 이후에 상기 제1 속도로 리드-아웃 동작을 종료하는 것을 특징으로 하는 액정 표시 장치.
  11. 제1항에 있어서,
    상기 세그먼트 데이터는 한 프레임의 데이터를 소정 갯수의 연속된 픽셀로 이루어지며, 외부의 합성기 또는 상기 라이트용 버퍼 메모리 크기 중 어느 하나에 의해 분할되는 것을 특징으로 하는 액정 표시 장치.
  12. 주사 신호를 전달하는 다수의 게이트 라인과, 화상 신호를 전달하며 상기 게이트 라인과 절연되어 교차하는 다수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트 라인과 상기 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 매트릭스 형태로 배열된 다수의 화소를 포함하는 액정 표시 패널을 포함하는 액정 표시 장치의 구동 장치에 있어서,
    현재 프레임의 k번째 세그먼트 데이터가 입력됨에 따라 기저장된 현재 프레임의 (k-1)번째 세그먼트 데이터를 출력하고, 이전 프레임의 (k+1)번째 세그먼트 데이터가 입력됨에 따라 기저장된 이전 프레임의 k번째 세그먼트 데이터를 출력하는 버퍼 메모리부;
    상기 버퍼 메모리부로부터 현재 프레임의 (k-1)번째 세그먼트 데이터가 입력됨에 따라 이를 저장하고, 이전 프레임의 (k+1)번째 세그먼트 데이터를 상기 버퍼 메모리부에 출력하는 프레임 메모리;
    상기 버퍼 메모리부와 상기 프레임 메모리의 라이트와 리드 동작을 제어하는 컨트롤러; 및
    상기 데이터 계조 신호 소스로부터 수신되는 현재 프레임의 계조 데이터와 상기 버퍼 메모리부로부터 수신되는 이전 프레임의 k번째 세그먼트 데이터를 고려하여 상기 보정 계조 신호를 출력하는 데이터 계조 신호 변환기를 포함하는 데이터 계조 신호 보정부;
    상기 보정 계조 신호에 대응하는 데이터 전압으로 바꾸어 화상 신호를 상기 데이터 라인에 출력하는 데이터 드라이버부; 및
    주사 신호를 상기 게이트 라인에 순차적으로 공급하는 게이트 드라이버부
    를 포함하는 액정 표시 장치의 구동 장치.
  13. 삭제
  14. 제12항에 있어서,
    상기 버퍼 메모리부는,
    현재 프레임의 k번째 세그먼트 데이터가 입력됨에 따라 기저장된 현재 프레임의 (k-1)번째 세그먼트 데이터를 상기 프레임 메모리부에 제공하는 라이트용 버퍼; 및
    상기 프레임 메모리부로부터 이전 프레임의 (k+1)번째 세그먼트 데이터가 입력됨에 따라 기저장된 이전 프레임의 k번째 세그먼트 데이터를 상기 데이터 계조 신호 변환기에 출력하는 리드용 버퍼를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
  15. 제14항에 있어서,
    상기 라이트용 버퍼는, 현재 프레임의 k번째 세그먼트 데이터를 저장하는 제1 라이트용 버퍼와 현재 프레임의 (k-1)번째 세그먼트 데이터를 저장하는 제2 라이트용 버퍼로 이루어지는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
  16. 제15항에 있어서,
    상기 리드용 버퍼는, 이전 프레임의 k번째 세그먼트 데이터를 저장하는 제1 리드용 버퍼와 이전 프레임의 (k+1)번째 세그먼트 데이터를 저장하는 제2 리드용 버퍼로 이루어지는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
  17. 제14항에 있어서,
    상기 라이트용 버퍼는, 제1 속도로 라이트-인 동작 이전에 상기 제1 속도보다는 고속의 제2 속도로 리드-아웃 동작을 시작하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
  18. 제17항에 있어서,
    상기 리드용 버퍼는, 상기 제2 속도로 라이트-인 동작 종료 이전에 상기 제1 속도로 리드-아웃 동작을 종료하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
  19. 제14항에 있어서,
    상기 라이트용 버퍼는, 라이트-인 동작이 시작한지 (i-1)클럭 만큼 후에 리드-아웃 동작을 시작하는 경우에는 i개의 메모리 셀을 더 포함하여 이루어지고,
    제1 속도로 라이트-인 동작 이후에 상기 제1 속도보다는 고속의 제2 속도로 리드-아웃 동작을 시작하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
  20. 제19항에 있어서,
    상기 리드용 버퍼는, 라이트-인 동작이 종료한 후 (j-1)클럭 만큼 지연되어 리드-아웃 동작이 종료되는 경우에는 j개의 메모리 셀을 더 포함하여 이루어지고,
    상기 제2 속도로 라이트-인 종료 이후에 상기 제1 속도로 리드-아웃 동작을 종료하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
  21. 제12항에 있어서,
    상기 세그먼트 데이터는 한 프레임의 데이터를 소정 갯수의 연속된 픽셀로 이루어지며, 외부의 합성기 또는 상기 라이트용 버퍼 메모리 크기 중 어느 하나에 의해 분할되는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
KR1020010025816A 2001-05-11 2001-05-11 액정 표시 장치와 이의 구동 장치 Expired - Fee Related KR100796748B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020010025816A KR100796748B1 (ko) 2001-05-11 2001-05-11 액정 표시 장치와 이의 구동 장치
TW090117718A TW513685B (en) 2001-05-11 2001-07-19 Liquid crystal display device, and a driving apparatus thereof
JP2001243643A JP4808872B2 (ja) 2001-05-11 2001-08-10 液晶表示装置とその駆動装置
US10/142,284 US7884793B2 (en) 2001-05-11 2002-05-09 Liquid crystal display and method of modifying gray signals for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010025816A KR100796748B1 (ko) 2001-05-11 2001-05-11 액정 표시 장치와 이의 구동 장치

Publications (2)

Publication Number Publication Date
KR20020086101A KR20020086101A (ko) 2002-11-18
KR100796748B1 true KR100796748B1 (ko) 2008-01-22

Family

ID=19709359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010025816A Expired - Fee Related KR100796748B1 (ko) 2001-05-11 2001-05-11 액정 표시 장치와 이의 구동 장치

Country Status (4)

Country Link
US (1) US7884793B2 (ko)
JP (1) JP4808872B2 (ko)
KR (1) KR100796748B1 (ko)
TW (1) TW513685B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084736A (ja) * 2001-06-25 2003-03-19 Nec Corp 液晶表示装置
KR100890026B1 (ko) * 2002-11-20 2009-03-25 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
US7142186B2 (en) 2003-03-24 2006-11-28 Hivix Co., Ltd Method and apparatus for converting gradation data in STN LCD
KR100951352B1 (ko) * 2003-07-09 2010-04-08 삼성전자주식회사 액정 표시 장치의 구동 장치 및 방법
KR100959775B1 (ko) * 2003-09-25 2010-05-27 삼성전자주식회사 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법
KR101100879B1 (ko) * 2004-08-03 2012-01-02 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101018754B1 (ko) * 2004-10-04 2011-03-04 삼성전자주식회사 액정 표시 장치 및 영상 신호 보정 방법
KR100701090B1 (ko) * 2004-11-12 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 계조 구현 장치
KR100685820B1 (ko) 2005-02-22 2007-02-22 삼성에스디아이 주식회사 전향경로 회로부가 구비되는 액정표시장치
JP4075898B2 (ja) * 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
KR101341780B1 (ko) * 2006-12-29 2014-01-03 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR100800493B1 (ko) 2007-02-09 2008-02-04 삼성전자주식회사 임베디드 메모리 장치를 이용한 액정 표시 장치의 응답속도 보상 시스템 및 영상 프레임 데이터 제어 방법
KR100839741B1 (ko) * 2007-04-19 2008-06-19 삼성에스디아이 주식회사 다기능 키 패드용 표시 장치 및 이를 갖는 전자기기
KR101033681B1 (ko) * 2009-02-06 2011-05-12 김병섭 철근 커플러
KR101036591B1 (ko) * 2009-04-03 2011-05-24 김병섭 철근 커플러
TWI566229B (zh) * 2015-06-03 2017-01-11 友達光電股份有限公司 顯示裝置之時序控制器及其操作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
US5495265A (en) * 1990-11-19 1996-02-27 U.S. Philips Corporation Fast response electro-optic display device
JPH1039837A (ja) * 1996-07-22 1998-02-13 Hitachi Ltd 液晶表示装置
JPH10276349A (ja) * 1997-03-27 1998-10-13 Asahi Optical Co Ltd 画像信号補正装置
JPH11126050A (ja) * 1997-10-23 1999-05-11 Canon Inc 液晶表示パネル駆動装置と駆動方法
KR20010050512A (ko) * 1999-10-18 2001-06-15 가부시끼가이샤 히다찌 가조 죠호 시스템 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
KR20020010216A (ko) * 2000-07-27 2002-02-04 윤종용 액정 표시 장치 및 그의 구동 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823281A (en) * 1985-04-30 1989-04-18 Ibm Corporation Color graphic processor for performing logical operations
JP2650479B2 (ja) * 1989-09-05 1997-09-03 松下電器産業株式会社 液晶制御回路および液晶パネルの駆動方法
US5347294A (en) * 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
JPH0622284A (ja) * 1992-07-03 1994-01-28 Kokusai Electric Co Ltd 映像走査周波数変換装置
KR0129557B1 (ko) * 1992-10-07 1998-04-10 배순훈 움직임 보상을 이용한 동영상 신호처리기의 메모리 장치
JPH08328941A (ja) * 1995-05-31 1996-12-13 Nec Corp メモリアクセス制御回路
JPH0981083A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 表示装置
JPH10187124A (ja) * 1996-12-24 1998-07-14 Sony Corp 描画装置および描画方法
JP3359270B2 (ja) * 1997-10-24 2002-12-24 キヤノン株式会社 メモリー制御装置と液晶表示装置
JP4392992B2 (ja) * 1998-06-30 2010-01-06 エヌエックスピー ビー ヴィ メモリ内のデータストリーム処理
US6115092A (en) * 1999-09-15 2000-09-05 Rainbow Displays, Inc. Compensation for edge effects and cell gap variation in tiled flat-panel, liquid crystal displays
US6515672B1 (en) * 1999-12-23 2003-02-04 Intel Corporation Managing prefetching from a data buffer
JP4907753B2 (ja) * 2000-01-17 2012-04-04 エーユー オプトロニクス コーポレイション 液晶表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495265A (en) * 1990-11-19 1996-02-27 U.S. Philips Corporation Fast response electro-optic display device
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
JPH1039837A (ja) * 1996-07-22 1998-02-13 Hitachi Ltd 液晶表示装置
JPH10276349A (ja) * 1997-03-27 1998-10-13 Asahi Optical Co Ltd 画像信号補正装置
JPH11126050A (ja) * 1997-10-23 1999-05-11 Canon Inc 液晶表示パネル駆動装置と駆動方法
KR20010050512A (ko) * 1999-10-18 2001-06-15 가부시끼가이샤 히다찌 가조 죠호 시스템 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
KR20020010216A (ko) * 2000-07-27 2002-02-04 윤종용 액정 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
TW513685B (en) 2002-12-11
KR20020086101A (ko) 2002-11-18
JP2002341841A (ja) 2002-11-29
JP4808872B2 (ja) 2011-11-02
US7884793B2 (en) 2011-02-08
US20020180676A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP5095889B2 (ja) 液晶表示装置とその駆動方法及び装置
KR100840316B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR100796748B1 (ko) 액정 표시 장치와 이의 구동 장치
KR101310379B1 (ko) 액정표시장치와 그 구동방법
US7450101B2 (en) Liquid crystal display unit and driving method therefor
KR100870487B1 (ko) 광시야각을 위한 액정디스플레이의 구동 방법 및 장치
JP3305946B2 (ja) 液晶表示装置
US6940500B2 (en) Image display device and display driving method
US20080309600A1 (en) Display apparatus and method for driving the same
CN101017654B (zh) 显示装置及其驱动设备
KR20020010216A (ko) 액정 표시 장치 및 그의 구동 방법
KR100670048B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR100362475B1 (ko) 액정 표시 장치와 이의 구동 장치 및 방법
US8564521B2 (en) Data processing device, method of driving the same and display device having the same
US7583245B2 (en) Method and apparatus for driving memory of liquid crystal display device
KR20010055986A (ko) 응답시간이 짧은 액정표시소자 구동 장치 및 그 구동방법
JP2002311914A (ja) 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置、液晶表示装置および電子機器
KR100443830B1 (ko) 액정표시장치 및 그 구동방법
KR20040057758A (ko) 액정표시장치의 프리차징 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010511

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060511

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010511

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070713

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071220

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20101215

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111214

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121214

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20201026