[go: up one dir, main page]

KR100796125B1 - 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치 - Google Patents

쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치 Download PDF

Info

Publication number
KR100796125B1
KR100796125B1 KR1020060052155A KR20060052155A KR100796125B1 KR 100796125 B1 KR100796125 B1 KR 100796125B1 KR 1020060052155 A KR1020060052155 A KR 1020060052155A KR 20060052155 A KR20060052155 A KR 20060052155A KR 100796125 B1 KR100796125 B1 KR 100796125B1
Authority
KR
South Korea
Prior art keywords
signal
clk
output
shift register
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060052155A
Other languages
English (en)
Other versions
KR20070117924A (ko
Inventor
신동용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060052155A priority Critical patent/KR100796125B1/ko
Publication of KR20070117924A publication Critical patent/KR20070117924A/ko
Application granted granted Critical
Publication of KR100796125B1 publication Critical patent/KR100796125B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 데이터 구동회로는, n개의 채널에 각각 데이터 신호를 출력하는 데이터 구동회로에 있어서, 제 1, 2클럭신호 및 데이터를 입력받고, 상기 입력받은 데이터를 쉬프트 하여 출력하는 쉬프트 레지스터부와; 제 1, 2인에이블 신호를 입력받아, 상기 쉬프트 레지스터부로부터 입력받는 데이터를 동시에 출력하는 래치부가 포함됨을 특징으로 한다.
본 발명의 실시 예에 따른 쉬프트 레지스터, 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치에 의하면 데이터 구동부에 포함되는 쉬프트 레지스터들 및 래치들을 PMOS 트랜지스터들로만 구성하기 때문에 패널에 실장 가능하고, 이에 따라 제조비용을 절감할 수 있는 장점이 있다.

Description

쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기 전계발광 표시장치{shift register and data driver and Organic Light Emitting Display Using the same}
도 1은 본 발명의 실시예에 의한 유기 전계발광 표시장치를 나타내는 도면.
도 2는 본 발명의 실시예에 의한 유기 전계발광 표시장치의 한 프레임을 나타내는 도면.
도 3은 도 1에 도시된 화소의 실시예를 나타내는 도면.
도 4는 도 1에 도시된 데이터 구동부 및/또는 주사 구동부에 구비되는 쉬프트 레지스터의 회로 구성을 나타내는 도면.
도 5는 도 4에 도시된 쉬프트 레지스터의 동작을 나타내는 파형도.
도 6a 내지 도 6d는 본 발명의 제 2 내지 제 5 실시예에 의한 쉬프트 레지스터의 회로 구성을 나타내는 도면.
도 7은 본 발명의 실시예에 의한 쉬프트 레지스터의 다른 실시예 동작을 나타내는 파형도.
도 8은 본 발명의 실시예에 의한 데이터 구동회로를 나타내는 블록도.
도 9는 도 8에 도시된 데이터 구동회로의 구동방법을 나타내는 파형도.
도 10은 도 8에 도시된 쉬프트 레지스터부에 구비된 쉬프트 레지스터의 회로 구성을 나타내는 도면.
도 11은 도 8에 도시된 래치부에 구비된 래치의 회로 구성을 나타내는 도면.
도 12은 도 8에 도시된 쉬프트 레지스터부에 구비된 쉬프트 레지스터의 다른 실시예에 의한 회로 구성을 나타내는 도면.
도 13는 본 발명의 다른 실시예에 의한 데이터 구동회로의 구동방법을 나타내는 파형도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소부 40 : 화소
42 : 화소회로 50 : 타이밍 제어부
80 : 쉬프트 레지스터부 90: 래치부
본 발명은 쉬프트 레지스터, 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치에 관한 것으로, 특히 피모스 형태의 트랜지스터들로 구성되어 디지털 구동 시 적용할 수 있도록 한 쉬프트 레지스터, 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 전계발광 표시장치(Organic Light Emitting Display) 등이 있다.
평판표시장치 중 유기 전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode : OLED)를 이용하여 화상을 표시한다. 이러한, 유기 전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
이와 같은 유기 전계발광 표시장치는 매트릭스 형태로 배열된 화소들과, 화소들과 접속된 데이터선들을 구동하기 위한 데이터 구동부와, 화소들과 접속된 주사선들을 구동하기 위한 주사 구동부를 구비한다.
데이터 구동부는 수평기간마다 데이터에 대응하는 데이터신호를 공급함으로써 화소들에서 소정의 화상이 표시되게 한다. 주사 구동부는 수평기간마다 주사신호를 순차적으로 공급함으로써 데이터신호가 공급될 화소들을 선택한다.
한편, 유기 전계발광 표시장치가 대형 패널로 갈수록 사이즈, 무게 및 제조비용을 절감하기 위하여 데이터 구동부가 패널에 실장되어야 한다. 하지만, 종래의 데이터 구동부 및 데이터 구동부의 구성요소인 쉬프트 레지스터는 피모스(PMOS) 트랜지스터 및 엔모스(NMOS) 트랜지스터로 구성되기 때문에 패널에 실장되기 곤란했다. 따라서, 피모스(PMOS)로 구성되어 패널에 실장될 수 있는 데이터 구동부가 요구되고 있다.
본 발명은 피모스 형태의 트랜지스터들로 구성되어 디지털 구동 시 적용할 수 있도록 한 쉬프트 레지스터, 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 쉬프트 레지스터는, 제 1, 2클럭신호(CLK, /CLK) 및 입력신호(in)를 입력 받아 상기 입력신호(in)를 저장한 뒤 이를 출력하는 전달부(transfer unit)와; 제 1, 2클럭신호(CLK, /CLK) 및 입력신호(in)를 입력 받아 상기 입력신호를 저장한 뒤 이를 반전하여 출력하는 반전부(inversion unit)와; 풀업 트랜지스터 및 풀다운 트랜지스터로 구성되어 상기 전달부 및 반전부에서 출력되는 신호를 선택하여 최종 출력하는 버퍼부(buffer unit)로 구성됨을 특징으로 한다.
여기서, 상기 쉬프트 레지스터는 다수 개가 캐스캐이드 형태로 연결되어 최초 입력된 신호를 순차적으로 쉬프트하여 출력하며, 상기 입력신호(in)는 최초 스타트 펄스(SP) 또는 이전단의 출력신호임을 특징으로 한다.
또한. 상기 캐스케이드로 다수 연결된 쉬프트 레지스터 중 기수번째 쉬프트 레지스터의 경우에는 제 1 클럭단자에 제 1클럭신호(CLK)가 공급되고, 제 2클럭단 자에 제 2클럭신호(/CLK)가 공급되며, 상기 제 1클럭신호(CLK)가 로우 레벨, 제 2클럭신호(/CLK)가 하이 레벨로 공급되면 하이 임피던스(high impedance) 출력 상태로서 이전 구간의 출력을 유지하며, 제 1클럭신호(CLK)가 하이 레벨, 제 2클럭신호(/CLK)가 로우 레벨로 공급되면 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력함을 특징으로 한다.
또한, 상기 캐스케이드로 다수 연결된 쉬프트 레지스터 중 우수번째 쉬프트 레지스터의 경우에는 제 1 클럭단자에 제 2클럭신호(/CLK)가 공급되고, 제 2클럭단자에 제 1클럭신호(CLK)가 공급되며, 상기 제 2클럭신호(/CLK)가 로우 레벨, 제 1클럭신호(CLK)가 하이 레벨로 공급되면 하이 임피던스(high impedance) 출력 상태로서 이전 구간의 출력을 유지하며, 제 2클럭신호(/CLK)가 하이 레벨, 제 1클럭신호(CLK)가 로우 레벨로 공급되면 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력함을 특징으로 한다.
또한, 본 발명에 의한 데이터 구동회로는, n개의 채널에 각각 데이터 신호를 출력하는 데이터 구동회로에 있어서, 제 1, 2클럭신호 및 데이터를 입력받고, 상기 입력받은 데이터를 쉬프트 하여 출력하는 쉬프트 레지스터부와; 제 1, 2인에이블 신호를 입력받아, 상기 쉬프트 레지스터부로부터 입력받는 데이터를 동시에 출력하는 래치부가 포함됨을 특징으로 한다.
여기서, 상기 쉬프트 레지스터부는 캐스케이드로 연결된 2n개의 쉬프트 레지스터(S/R1 내지 S/R2n)로 구성되며, 상기 제 1쉬프트 레지스터(S/R1)는 데이터 신호를 입력받고, 제 2 내지 제 2n 쉬프트 레지스터(S/R2 ~ S/R2n)는 이전 쉬프트 레지스터의 출력 신호를 입력받음을 특징으로 한다.
또한, 상기 2n개의 쉬프트 레지스터 중 기수번째 쉬프트 레지스터는 제1클럭단자(clk)로 제 1클럭신호(CLK)를 입력받고, 제 2클럭단자(/clk)로 제 2클럭신호(/CLK)를 입력받으며, 우수번째 쉬프트 레지스터는 제1클럭단자(clk)로 제 2클럭신호(/CLK)를 입력받고, 제 2클럭단자(/clk)로 제 1클럭신호(CLK)를 입력받음을 특징으로 한다.
또한, 상기 래치부는 상기 쉬프트 레지스터부를 구성하는 2n개의 쉬프트 레지스터의 출력 중 기수번째 쉬프트 레지스터의 출력을 각각 입력으로 하는 n개의 래치로 구성되어, 상기 기수번째 쉬프트 레지스터부로부터 각각 입력받는 데이터를 동시에 출력함을 특징으로 한다.
또한, 본 발명에 의한 유기 전계발광 표시장치는, 디지털 방식으로 구동되는 유기 발광 표시장치에 있어서, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와, 데이터선들 각각으로 제 1데이터신호 또는 제 2데이터신호를 공급하기 위한 데이터 구동부와, 상기 주사신호가 공급될 때 선택되며 상기 제 1데이터신호 또는 제 2데이터신호를 공급받아 발광여부가 제어되는 화소들을 구비하며, 상기 데이터 구동부는,
제 1, 2클럭신호 및 데이터를 입력받고, 상기 입력받은 데이터를 쉬프트 하여 출력하는 쉬프트 레지스터부와, 제 1, 2인에이블 신호를 입력받아, 상기 쉬프트 레지스터부로부터 입력받는 데이터를 동시에 출력하는 래치부가 포함되어 구성됨을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 1 내지 도 13을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 유기 전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기 전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)과 접속된 복수의 화소들(40)을 포함하는 화소부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.
데이터 구동부(20)는 한 프레임에 포함된 복수의 서브 프레임 기간마다 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 여기서, 데이터신호는 화소(40)가 발광할 수 있는 제 1데이터신호와 화소(40)가 발광되지 않는 제 2데이터신호로 나뉘어 진다. 다시 말하여, 데이터 구동부(20)는 각각의 서브 프레임 기간마다 화 소(40)의 발광 여부를 제어하는 제 1데이터신호 또는 제 2데이터신호를 데이터선들(D1 내지 Dm)로 공급한다.
주사 구동부(10)는 각각의 서브 프레임 기간마다 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급한다. 주사선들(S1 내지 Sn)로 주사신호가 순차적으로 공급되면 화소들(40)이 라인별로 순차적으로 선택되고, 선택된 화소(40)들은 데이터선들(D1 내지 Dm)로부터 공급되는 제 1데이터신호 또는 제 2데이터신호를 공급받는다.
화소부(30)는 외부로부터 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받아 각각의 화소들(40)로 공급한다. 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받은 화소들(40) 각각은 주사신호가 공급될 때 데이터신호(제 1데이터신호 또는 제 2데이터신호)를 공급받고, 공급받은 데이터신호에 대응하여 각각의 서브 프레임 기간 동안 발광 또는 비발광된다.
도 2는 본 발명의 실시예에 의한 유기 전계발광 표시장치의 한 프레임을 간략하게 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 한 프레임이 8개의 서브 프레임으로 나누어지는 것으로 도시하였지만 본 발명이 이에 한정되는 것은 아니다.
도 2를 참조하면, 본 발명의 실시예에 의한 유기 전계발광 표시장치의 한 프레임(1F)은 다수의 서브 프레임(SF1 내지 SF8)으로 분할되어 구동된다. 그리고, 각각의 서브 프레임(SF1 내지 SF8)은 주사기간과 발광기간으로 나뉘어 구동된다.
주사기간 동안에는 주사선들(S1 내지 Sn)로 주사신호가 순차적으로 공급된다. 그리고, 주사기간 동안에는 데이터선들(D1 내지 Dm)로 주사신호와 동기되도록 데이터신호가 공급된다. 즉, 주사기간 동안에는 데이터신호에 대응하여 켜질 화소들(40)이 선택된다.
발광기간 동안에는 주사기간 동안 공급된 데이터신호에 대응하여 화소들(40)이 발광 또는 비발광 된다. 여기서, 주사기간은 각각의 서브 프레임(SF1 내지 SF8) 동안 동일하게 설정되는 반면 발광기간은 각각의 서브 프레임(SF1 내지 SF8)에서 상이하게 설정된다. 예를 들어, 발광기간은 각각의 서브 프레임(SF1 내지 SF8)에서 20, 21, 22, 23, 24, 25, 26, 27의 비율로 기간이 증가된다. 즉, 본 발명에서 화소들(40)은 한 프레임에 포함된 각각의 서브 프레임(SF1 내지 SF8)에서 발광 또는 비발광 되면서 소정 계조의 화상을 표시한다.
한편, 본 발명에서 한 프레임(1F)에 포함된 각각의 서브 프레임(SF1 내지 SF8)은 다양한 형태로 변경될 수 있다. 예를 들어, 각각의 서브 프레임(SF1 내지 SF8)에 리셋기간이 추가될 수 있다. 또한, 각각의 서브 프레임(SF1 내지 SF8)의 발광기간도 다양하게 변경될 수 있다.
도 3은 도 1에 도시된 화소의 구조를 나타내는 도면이다. 도 3에서는 설명의 편의성을 위하여 n번째 주사선(Sn) 및 m번째 데이터선(Dm)과 접속된 화소(40)를 도시하기로 한다.
도 3을 참조하면, 본 발명의 화소는 유기 발광 다이오드(OLED)와, 데이터선(Dm) 및 주사선(Sn)에 접속되어 유기 발광 다이오드(OLED)의 발광여부를 제어하기 위한 화소회로(42)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(42)에 접속되고, 캐소드전극은 제 2전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(42)로부터 공급되는 전류에 대응하여 서브 프레임(SF1 내지 SF8) 단위로 발광 또는 비발광 된다.
화소회로(42)는 주사선(Sn)에 주사신호가 공급될 때 데이터선(Dm)으로 공급되는 데이터신호에 대응되어 유기 발광 다이오드(OLED)의 발광 여부를 제어한다. 이를 위해, 화소회로(42)는 제 1전원(ELVDD)과 유기 발광 다이오드(OLED) 사이에 접속된 제 2트랜지스터(M2)와, 제 2트랜지스터(M2), 데이터선(Dm) 및 주사선(Sn)의 사이에 접속되는 제 1트랜지스터(M1)와, 제 2트랜지스터(M2)의 게이트전극과 제 1전극 사이에 접속된 스토리지 커패시터(C)를 구비한다.
제 1트랜지스터(M1)의 게이트전극은 주사선(Sn)에 접속되고, 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(M1)의 제 2전극은 스토리지 커패시터의 일측단자에 접속된다. 이와 같은 제 1트랜지스터(M1)는 서브 프레임(SF1 내지 SF8) 각각의 주사기간 동안 주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)으로 공급되는 데이터신호를 스토리지 커패시터(C)로 공급한다. 한편, 제 1전극은 소오스전극 및 드레인전극 중 어느 하나로 설정되고, 제 2전극은 제 1전극과 다른 전극으로 설정된다. 예를 들어, 제 1전극이 소오스전극으로 설정 되면 제 2전극은 드레인전극으로 설정된다.
제 2트랜지스터(M2)의 게이트전극은 스토리지 커패시터(C)의 일측단자에 접속되고, 제 1전극은 스토리지 커패시터(C)의 다른측단자 및 제 1전원(ELVDD)에 접속된다. 그리고, 제 2트랜지스터(M2)의 제 2전극은 유기 발광 다이오드(OLED)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 스토리지 커패시터(C)에 저장된 전압에 대응하여 유기 발광 다이오드(OLED)의 발광 및 비발광 여부를 제어한다. 예를 들어, 제 2트랜지스터(M2)는 스토리지 커패시터(C)에 제 1데이터신호에 대응되는 전압이 충전되는 경우 유기 발광 다이오드(OLED)가 발광될 수 있도록 소정의 전류를 공급한다. 그리고, 제 2트랜지스터(M2)는 스토리지 커패시터(C)에 제 2데이터신호에 대응되는 전압이 충전되는 경우 유기 발광 다이오드(OLED)가 비발광 될 수 있도록 전류를 공급하지 않는다.
도 4는 도 1에 도시된 데이터 구동부 및/또는 주사 구동부에 구비되는 쉬프트 레지스터의 회로 구성을 나타내는 도면이고, 도 5는 도 4에 도시된 쉬프트 레지스터의 동작을 나타내는 파형도이다.
도 4를 참조하면, 본 발명의 실시예에 의한 쉬프트 레지스터는, 입력신호(in)를 저장한 뒤 이를 출력하는 전달부(transfer unit)와, 상기 입력신호를 저장한 뒤 이를 반전하여 출력하는 반전부(inversion unit)와, 풀업 트랜지스터 및 풀다운 트랜지스터로 구성되어 상기 전달부 및 반전부에서 출력되는 신호를 선택하여 최종 출력하는 버퍼부(buffer unit)로 구성된다.
보다 구체적으로 상기 쉬프트 레지스터는, 입력신호(in)를 입력 받고, 제 1클럭단자에 게이트가 접속된 제 1PMOS 트랜지스터(M1)와; 상기 제 1클럭단자에 게이트가 접속되고, 제 1전원(VDD) 및 제 1노드(N1) 사이에 연결된 제 2PMOS 트랜지스터(M2)와; 상기 제 1PMOS 트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 2클럭단자 및 제 1노드 사이(N1)에 연결된 제 3POMS 트랜지스터(M3)와; 상기 입력신호(in)를 입력 받고, 상기 제 1클럭단자에 게이트가 접속되는 제 4PMOS 트랜지스터(M4)와; 상기 제 1클럭단자에 게이트가 접속되고, 제 2전원(VSS) 및 제 2노드(N2) 사이에 연결된 제 5PMOS 트랜지스터(M5)와; 상기 제 4PMOS 트랜지스터(M4)의 출력단에 게이트가 접속되고, 제 1클럭단자 및 제 2노드(N2) 사이에 접속된 제 6POMS 트랜지스터(M6)와; 제 1클럭단자에 게이트가 접속되고, 제 1전원(VDD) 및 제 3노드(N3) 사이에 연결된 제 7PMOS 트랜지스터(M7)와; 제 2노드에 게이트가 접속되고, 제 2클럭단자와 제 3노드(N3) 사이에 연결된 제 8PMOS 트랜지스터(M8)과; 상기 제 1노드(N2)에 게이트가 접속되고, 상기 제 2전원(VSS) 및 출력단(OUT) 사이에 접속된 제 9PMOS 트랜지스터(M9)와; 상기 제 3노드(N3)에 게이트가 접속되고, 상기 제 1전원(VDD) 및 출력단(OUT) 사이에 접속된 제 10PMOS 트랜지스터(M10)이 포함되어 구성된다.
또한, 상기 제 1PMOS 트랜지스터(M1)의 출력단 및 상기 제 1노드(N1) 사이에 연결된 제 1캐패시터(C1)와; 상기 제 1노드(N1) 및 상기 제 2전원(VSS) 사이에 연결된 제 2캐패시터(C2)와; 상기 제 4PMOS 트랜지스터(M4)의 출력단 및 상기 제 2전원(VSS) 사이에 연결된 제 3캐패시터(C3)와; 상기 제 2노드(N2) 및 제 3노드(N3) 사이에 연결된 제 4캐패시터(C4)와; 상기 제 3노드(N3) 및 상기 제 2전원(VSS) 사이에 접속된 제 5캐패시터(C5)가 더 포함되어 구성된다.
상기 제 1 및 제 3캐패시터(C1, C3)는 데이터 저장 캐패시터이고, 제 2 및 제 4, 제 5캐패시터(C2, C4, C5)는 프리차지 캐패시터이며, 이는 도시된 바와 같이 별도의 캐패시터를 연결하여 구현할 수 있을 뿐 아니라, 트랜지스터의 기생 캐패시턴스를 이용하여 구현할 수도 있다.
도시된 바와 같이 상기 전달부는 제 1, 2, 3 POMS 트랜지스터(M1, M2, M3) 및 제 1, 2 캐패시터(C1, C2)로 구성되고, 상기 반전부는 제 4, 5, 6, 7, 8 PMOS 트랜지스터(M4, M5, M6, M7, M8) 및 제 3, 4, 5 트랜지스터(C3, C4, C5)로 구성되고, 상기 버퍼부는 제 9, 10 PMOS 트랜지스터(M9, M10)로 구성된다.
이와 같은 회로로 구성되는 쉬프트 레지스터는 캐스케이드(cascade)로 연결되어, 최초 입력된 신호를 순차적으로 쉬프트 하여 출력하는 동작을 수행하며, 이에 따라 상기 입력신호(in)는 최초 스타트 펄스(SP) 또는 이전단의 출력신호가 된다.
또한, 상기 캐스케이드로 다수 연결된 쉬프트 레지스터 중 기수번째 쉬프트 레지스터의 경우에는 도시된 바와 같이 상기제 1 클럭단자에 제 1클럭신호(CLK)가 공급되고, 제 2클럭단자에 제 2클럭신호(/CLK)가 공급되나, 이와 반대로 상기 쉬프트 레지스터가 우수번째인 경우에는 상기 제 1 클럭단자에는 제 2클럭신호(/CLK)가 공급되며, 제 2클럭단자에는 제 1클럭신호(CLK)가 공급된다.
또한, 상기 제 2전원(VSS)에는 별도의 음의 전원이 인가될 수 있으나, 도시 된 바와 같이 접지(GND) 되어 구성될 수도 있다.
또한, 상기 제 1클럭신호(CLK) 및 제 2클럭신호(/CLK)의 로우레벨은 상기 제 2전원(VSS)보다 낮은 전압을 갖도록 하여 풀 다운 동작 시 동작 속도를 상승시킬 수 있음을 특징으로 한다.
도 4에 도시된 쉬프트 레지스터는 제 1 클럭단자에 제 1클럭신호(CLK)가 공급되고, 제 2클럭단자에 제 2클럭신호(/CLK)가 공급되는 것을 예로 하여 그 동작을 설명하도록 한다.
도 4 및 도 5를 참조하여 본 발명의 실시예에 의한 쉬프트 레지스터의 동작을 설명하면 다음과 같다.
먼저 제 1클럭신호(CLK)가 로우 레벨, 제 2클럭신호(/CLK)가 하이 레벨, 입력신호(in)가 로우 레벨인 제 1구간(T1)에서의 동작을 보면, 상기 전달부에서는 M1, M2가 턴온되며, 상기 M1의 턴온에 의해 로우레벨의 입력신호가 M3의 게이트에 전달되므로 상기 M3도 턴온된다.
따라서, 상기 C1에는 상기 입력신호와 상기 M3의 소스를 통해 입력되는 제 2클럭신호(/CLK)의 차이에 해당하는 전압이 저장되고, 상기 M2의 턴온에 의해 제 1전원(VDD)이 버퍼부에 포함되는 M9의 게이트 전극에 전달된다.
이 때, 상기 C2는 상기 전달부의 출력을 안정화하는 역할을 수행하는 것으로 앞서 설명한 바와 같이 트랜지스터의 기생 캐패시턴스를 이용하여 구현할 수도 있다.
또한, 상기 반전부에서는 M4, M7이 턴온되며, 이에 따라 C3에는 입력신 호(in)가 저장되고, 상기 M7의 턴온에 의해 제 1전원(VDD)이 버퍼부에 포함되는 M10의 게이트 전극에 전달된다. 이 때, 상기 C5는 상기 전달부의 출력을 안정화하는 역할을 수행하는 것으로 앞서 설명한 바와 같이 트랜지스터의 기생 캐패시턴스를 이용하여 구현할 수도 있다.
상기 M4의 턴온에 의해 로우레벨의 입력신호가 M6의 게이트에 전달되어 상기 M6가 턴온되고, 상기 M5도 턴온되어 상기 제 2노드(N2)에는 로우레벨의 전압(제 1클럭신호(CLK) 또는 제 2전원(VSS))이 형성된다.
반면에 상기 M7 및 M8의 턴온에 의해 상기 제 3노드(N3)에는 하이레벨의 전압(제 2클럭신호(/CLK) 또는 제 1전원(VDD))이 형성된다.
따라서, 상기 C4에는 제 2노드(N2)와 제 3노드(N3) 간의 차이에 해당하는 전압 즉, 입력신호(in)와 상관없는 전압이 저장된다.
또한, 상기 버퍼부의 M9 및 M10은 각각 전달부 및 반전부에 의한 출력 즉, 제 1전원(VDD)이 상기 M9 및 M10의 게이트 전극에 인가되어 모두 턴 오프되며, 이에 상기 쉬프트 레지스터의 출력단(OUT)은 하이 임피던스(high impedance) 상태가 되어 이전 구간의 출력을 유지한다.
즉, 상기 제 1구간(T1)에서 상기 쉬프트 레지스터는 이전 구간의 출력을 유지하는 하이 임피던스 상태가 된다.
다음으로 제 1클럭신호(CLK)가 하이 레벨, 제 2클럭신호(/CLK)가 로우 레벨, 입력신호(in)가 로우 레벨인 제 2구간(T2)에서의 동작을 보면, 상기 전달부에서는 M1, M2가 턴오프되고, 상기 제 1구간(T1)을 통해 상기 C1에 저장된 전압에 의 해 M3는 턴온된다.
이에 따라, 상기 M3의 소스로 입력되는 로우 레벨의 제 2클럭신호(/CLK)가 제 1노드에 전달되어 상기 로우 레벨의 전압이 버퍼부에 포함되는 M9의 게이트 전극에 전달된다. 즉, 상기 제 2클럭신호에 해당하는 전압(로우레벨)이 상기 전달부의 출력이 된다.
또한, 상기 반전부에서는 M4, M5, M7이 턴오프되며, 상기 제 1구간(T1)을 통해 상기 C3에 저장된 전압에 의해 M6는 턴온된다.
이에 따라 상기 M6의 소스로 입력되는 하이 레벨의 제 1클럭신호(CLK)가 M8의 게이트로 전달되어 M8은 턴오프된다. 단, 상기 C4의 제 2노드(N2)에 하이 레벨의 제 1클럭신호(CLK)가 전달되므로, 상기 제 2노드(N2)와 제 3노드(N3) 사이에 연결된 C4는 제 1구간에 저장된 전압이 상기 제 1클럭신호에 의해 부스팅 되어 저장되며, 이에 따라 상기 제 3노드(N3)에는 하이 레벨의 전압 형성되어 상기 버퍼부에 포함되는 M10의 게이트 전극에 전달된다. 즉, 상기 하이레벨 전압이 상기 반전부의 출력이 된다.
이에 따라 상기 버퍼부의 M9은 턴온되고, M10은 턴오프되며, 결과적으로 상기 쉬프트 레지스터의 출력단(OUT)으로는 상기 M9에 의해 로우레벨의 제 2전원(VSS)가 출력된다.
즉, 상기 제 2구간(T2)에서 상기 쉬프트 레지스터는 도 5에 도시된 바와 같이 로우레벨의 신호를 출력하는 상태가 된다.
다음으로 제 1클럭신호(CLK)가 로우 레벨, 제 2클럭신호(/CLK)가 하이 레 벨, 입력신호(in)가 하이 레벨인 제 3구간(T3)에서의 동작을 보면, 상기 전달부에서는 M1, M2가 턴온되며, 상기 M1의 턴온에 의해 하이레벨의 입력신호가 M3의 게이트에 전달되므로 상기 M3는 턴오프된다.
따라서, 상기 C1에는 상기 입력신호와 상기 M2의 소스를 통해 입력되는 제 1전원(VDD)의 차이에 해당하는 전압이 저장되고, 상기 M2의 턴온에 의해 제 1전원(VDD)이 버퍼부에 포함되는 M9의 게이트 전극에 전달된다.
또한, 상기 반전부에서는 M4, M7이 턴온되며, 이에 따라 C3에는 입력신호(in)가 저장되고, 상기 M7의 턴온에 의해 제 1전원(VDD)이 버퍼부에 포함되는 M10의 게이트 전극에 전달된다.
상기 M4의 턴온에 의해 하이레벨의 입력신호가 M6의 게이트에 전달되어 상기 M6가 턴오프되나, 상기 M5는 턴온되어 상기 제 2노드(N2)에는 로우레벨의 전압(제 2전원(VSS))이 형성되며, 이에 따라 상기 M8도 턴온된다.
반면에 상기 M7 및 M8의 턴온에 의해 상기 제 3노드(N3)에는 하이레벨의 전압(제 2클럭신호(/CLK) 또는 제 1전원(VDD))이 형성된다.
따라서, 상기 C4에는 제 2노드(N2)와 제 3노드(N3) 간의 차이에 해당하는 전압 즉, 입력신호(in)와 상관없는 전압이 저장된다.
또한, 상기 버퍼부의 M9 및 M10은 상기 전달부 및 반전부의 출력 신호에 의해 모두 턴 오프되며, 상기 쉬프트 레지스터의 출력단(OUT)은 하이 임피던스(high impedance) 상태가 되어 이전 구간의 출력을 유지한다.
즉, 상기 제 3구간(T3)에서 상기 쉬프트 레지스터는 이전 구간(T2)의 출력 을 유지하는 하이 임피던스 상태가 된다.
마지막으로 제 1클럭신호(CLK)가 하이 레벨, 제 2클럭신호(/CLK)가 로우 레벨, 입력신호(in)가 하이 레벨인 제 4구간(T4)에서의 동작을 보면, 상기 전달부에서는 M1, M2가 턴오프되고, 상기 제 3구간(T3)을 통해 상기 C1에 저장된 전압에 의해 M3는 턴오프되어 결과적으로 상기 전달부에 구비된 M1, M2, M3가 모두 턴오프된다.
또한, 상기 반전부에서는 M4, M5, M7이 턴오프되며, 상기 제 1구간(T3)을 통해 상기 C3에 저장된 전압에 의해 M6는 턴오프된다.
단, 상기 제 3구간(T3)을 통해 상기 C4에 저장된 전압에 의해 M8이 턴온되며, 이에 따라 상기 M8의 소스로 입력되는 로우 레벨의 제 2클럭신호(/CLK)가 제 3노드로 전달되고, 이는 상기 버퍼부에 포함되는 M10의 게이트 전극에 전달된다. 즉, 상기 로우레벨의 전압이 상기 반전부의 출력이 된다.
또한, 상기 전달부의 M1, M2, M3가 모두 턴 오프되어 상기 전달부의 출력단은 플로팅 상태가 되므로 상기 버퍼부의 M9은 턴오프되고, M10은 턴온되며, 이에 따라 상기 쉬프트 레지스터의 출력단(OUT)으로는 상기 M10에 의해 하이레벨의 제 1전원(VDD)가 출력된다.
즉, 상기 제 4구간(T4)에서 상기 쉬프트 레지스터는 도 5에 도시된 바와 같이 하이레벨의 신호를 출력하는 상태가 된다.
상기와 같은 제 1 내지 제 4구간(T1 ~ T4)을 통해 출력되는 쉬프트 레지스터의 출력은 이와 캐스케이드(cascade)로 연결되는 쉬프트 레지스터의 입력신호가 되므로 캐스캐이드 형태로 연결된 다수의 쉬프트 레지스터에 의해 상기 출력은 쉬프트 되어 계속 출력된다.
단, 우수번째 쉬프트 레지스터의 경우에는 앞서 설명한 바와 같이 상기 제 1 클럭단자에는 제 2클럭신호(/CLK)가 공급되며, 제 2클럭단자에는 제 1클럭신호(CLK)가 공급된다.
결과적으로 도 4의 회로 구성을 갖는 쉬프트 레지스터(기수번째 쉬프트 레지스터)는 제 1클럭신호(CLK)가 로우 레벨, 제 2클럭신호(/CLK)가 하이 레벨일 때 하이 임피던스(high impedance) 출력 상태 즉, 이전 구간의 출력을 유지하며, 제 1클럭신호(CLK)가 하이 레벨, 제 2클럭신호(/CLK)가 로우 레벨일 때 로우 또는 하이 레벨 출력 상태 즉, 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력하는 3-Stage 출력 상태를 갖음을 특징으로 한다.
도 6a 내지 도 6d는 본 발명의 제 2 내지 제 5 실시예에 의한 쉬프트 레지스터의 회로 구성을 나타내는 도면이다.
단, 도 4에 도시된 본 발명의 제 1실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 회로의 동작에 대한 설명은 앞서 설명한 바와 동일하므로 생략토록 한다.
먼저 도 6a를 참조하면, 본 발명의 제 2실시예에 의한 쉬프트 레지스터 회로는, 도 4에 도시된 제 1실시예와 비교할 때 반전부의 M4를 제거하고, M6의 게이트가 M1의 출력단에 접속되도록 구성된다. 이 때. 상기 제 1실시예의 M1 및 M4는 동일한 신호를 입력받고 게이트에 접속되는 제 1클럭단자에 입력되는 신호도 동일 하므로 상기 제 2실시예에서와 같이 M4를 제거하여도 그 동작은 동일하게 된다.
단, 이와 같이 입력을 위한 트랜지스터의 수를 줄일 경우 제 1실시예의 반전부에 구비된 C3의 일측이 C1에 연결되고, 다른 일측은 접지(GND)와 연결되는데, 이 경우 상기 구성을 갖는 회로가 로우 레벨의 출력을 낼 때 상기 C1에 저장된 전압에 의해 부트스트랩 동작을 하게 되어, 출력 전압이 내려가면서 상기 C1과 C3 사이에서 전하 재분배(charge redistribution)가 일어나 상기 C1의 전압이 줄어드는 현상이 발생되므로, 도 6a에 도시된 바와 같이 본 발명의 제 2실시예에서는 상기 C3를 제거한다.
다음으로 도 6b를 참조하면, 본 발명의 제 3실시예에 의한 쉬프트 레지스터 회로는, 도 6a에 의한 제 2실시예와 비교할 때 전달부의 M2, M3의 입력단이 제 2클럭단자와 접속되고, 반전부의 M7, M8의 입력단이 제 2클럭단자와 접속되도록 구성함에 그 특징이 있으며, 그 동작은 앞서 도 4 및 도 5를 통해 설명한 제 1실시예와 동일하다.
다음으로 도 6c 및 도 6d를 참조하면, 본 발명의 제 3 및 제 4실시예에 의한 쉬프트 레지스터 회로는, 각각 도 6a에 의한 제 2실시예와 비교할 때 반전부의 M8을 제거하고(도 6c), 반전부의 M5에 대해 게이트와 드레인을 연결하여 제 1클럭단자와 접속토록 하는 다이오드 커낵션 구조로 구현(도 6d)함에 그 특징이 있으며, 그 동작은 앞서 도 4 및 도 5를 통해 설명한 제 1실시예와 동일하다.
도 7은 본 발명의 실시예에 의한 쉬프트 레지스터의 다른 실시예 동작을 나타내는 파형도이다.
단, 상기 쉬프트 레지스터는 도 4 또는 도 6a 내지 도 6d에 도시된 쉬프트 레지스터 중 하나이며, 앞서 도 5의 파형도와 비교할 때 제 1클럭신호 및 제 2클럭신호가 하이레벨에서 소정부분 중첩되어 제공된다는 점에서 그 차이가 있다.
일 예로 도 4에 도시된 쉬프트 레지스터 회로 및 도 7을 참조하면, 먼저 제 1 및 제 2 클럭신호(CLK, /CLK)가 하이 레벨로 제공되면, 제 1클럭신호(CLK)에 의해 제어되는 M1, M2, M4, M5, M7이 모두 턴오프 되고, M3가 턴온되어 하이레벨인 제 2클럭신호가 C2에 저장되거나, M3가 턴오프되어 C2가 플로팅되고, M6 및/또는 M8이 턴온되어 하이레벨 전압이 C5에 저장되어 결과적으로 M9, M10이 턴오프되므로 이전 구간의 출력을 유지한다.
즉, 제 1클럭신호(CLK) 및 제 2클럭신호(/CLK)가 하이레벨에서 중첩되는 기간만큼 상기 쉬프트 레지스터의 출력신호 파형은 이전 구간의 출력 상태을 유지하게 된다.
도 8은 본 발명의 실시예에 의한 데이터 구동회로를 나타내는 블록도이고, 도 9는 도 8에 도시된 데이터 구동회로의 구동방법을 나타내는 파형도이다.
단, 상기 데이터 구동회로는 n개의 채널을 구비하는 것으로 가정한다.
도 8을 참조하면, 본 발명의 실시예에 의한 데이터 구동회로는 데이터를 입력받고, 상기 입력받은 데이터를 쉬프트 하여 출력하는 쉬프트 레지스터부(80)와, 상기 쉬프트 레지스터부로부터 입력받는 데이터를 동시에 출력하는 래치부(90)를 포함하여 구성된다.
상기 쉬프트 레지스터부(80)는 캐스케이드로 연결된 2n개의 쉬프트 레지스터(S/R1 내지 S/R2n)로 구성되는 것으로, 제 1쉬프트 레지스터(S/R1)는 데이터 신호를 입력받고, 제 2 내지 제 2n 쉬프트 레지스터(S/R2 ~ S/R2n)는 이전 쉬프트 레지스터의 출력 신호를 입력받는다.
또한, 상기 각각의 쉬프트 레지스터는 제 1클럭신호(CLK) 및 제 2클럭신호(CLK)를 입력받는데, 단, 기수번째 쉬프트 레지스터의 경우 제1클럭단자(clk)로 제 1클럭신호(CLK)를 입력받고, 제 2클럭단자(/clk)로 제 2클럭신호(/CLK)를 입력받으며, 우수번째 쉬프트 레지스터의 경우 제1클럭단자(clk)로 제 2클럭신호(/CLK)를 입력받고, 제 2클럭단자(/clk)로 제 1클럭신호(CLK)를 입력받는다.
도 10은 도 8에 도시된 쉬프트 레지스터부에 구비된 쉬프트 레지스터의 회로 구성을 나타내는 도면이다.
이는 앞서 도 6c에 도시된 쉬프트 레지스터의 회로 구성과 동일하며, 따라서 그 동작은 도 4 및 도 7을 통해 기 설명한 바와 동일하다.
즉, 기수번째 쉬프트 레지스터들은 제 1클럭신호(CLK)가 로우 레벨, 제 2클럭신호(/CLK)가 하이 레벨일 때 하이 임피던스(high impedance) 출력 상태 즉, 이전 구간의 출력을 유지하며, 제 1클럭신호(CLK)가 하이 레벨, 제 2클럭신호(/CLK)가 로우 레벨일 때 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력하는 동작을 수행한다.
또한, 우수번째 쉬프트 레지스터들은 제 2클럭신호(/CLK)가 로우 레벨, 제 1클럭신호(CLK)가 하이 레벨일 때 하이 임피던스(high impedance) 출력 상태 즉, 이전 구간의 출력을 유지하며, 제 2클럭신호(/CLK)가 하이 레벨, 제 1클럭신호(CLK)가 로우 레벨일 때 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력하는 동작을 수행한다.
단, 상기 제 1클럭신호(CLK) 및 제 2클럭신호(/CLK)가 모두 하이레벨일 경우에는 그 이전 구간의 출력 상태가 유지된다.
도 9 및 도 10을 참조하여 제 1쉬프트 레지스터(S/R1)에 의한 출력신호(S[1])를 설명하면, 먼저 데이터 신호(a1)가 입력되는 경우 제 2클럭신호(/CLK)가 로우레벨이고, 제 1클럭신호(CLK)가 하이레벨인 구간에서 상기 데이터신호(a1)가 출력되며, 상기 제 2클럭신호(/CLK)가 하이레벨이고, 제 1클럭신호(CLK)가 로우레벨인 구간은 하이 임피던스 상태이므로 이전 구간의 출력이 유지되어 상기 데이터 신호(a1)의 출력이 유지된다. 또한, 제 1 및 제 2클럭신호가 모두 하이레벨인 구간에서 역시 상기 데이터 신호(a1)가 유지되어 출력된다.
이 후 데이터 신호(a2) 내지 데이터 신호(an)가 입력되는 경우에도 도 10에 도시된 바와 같이 순차적으로 상기 데이터신호들(a2 내지 an)를 출력한다.
반면에 제 2쉬프트 레지스터(S/R2)는 우수번째 쉬프트 레지스터이고, 상기 제 1쉬프트 레지스터(S/R1)의 출력 신호를 입력받으므로, 상기 제 1쉬프트 레지스터(S/R1)으로부터 데이터 신호(a1)가 입력되는 경우 제 1클럭신호(CLK)가 로우레벨이고, 제 2클럭신호(/CLK)가 하이레벨인 구간에서 상기 데이터신호(a1)가 출력되며, 상기 제 1클럭신호(CLK)가 하이레벨이고, 제 2클럭신호(/CLK)가 로우레벨인 구간은 하이 임피던스 상태이므로 이전 구간의 출력이 유지되어 상기 데이터 신 호(a1)의 출력이 유지된다. 또한, 제 1 및 제 2클럭신호가 모두 하이레벨인 구간에서 역시 상기 데이터 신호(a1)가 유지되어 출력된다.
이 후 데이터 신호(a2) 내지 데이터 신호(an)가 입력되는 경우에도 도 9에 도시된 바와 같이 순차적으로 상기 데이터신호들(a2 내지 an)을 출력한다.
상기와 같은 동작은 나머지 기수번째 쉬프트 레지스터(S/R3 ~ S/R2n-1)들과, 우수번째 쉬프트 레지스터(S/R4 ~ S/R2n)도 동일하게 수행되어 도 9에 도시된 바와 같은 파형을 출력한다.
이에 래치부(90)는 상기 쉬프트 레지스터부(80)를 구성하는 2n개의 쉬프트 레지스터의 출력 중 기수번째 쉬프트 레지스터의 출력을 각각 입력으로 하는 n개의 래치로 구성되며, 상기 기수번째 쉬프트 레지스터부로부터 각각 입력받는 데이터를 동시에 출력하는 역할을 수행한다.
이 때, 상기 래치부(90)에 입력되는 데이터는 n개의 채널에 해당하는 n개의 데이터 즉, 일 예로 a1 내지 an이 된다.
즉, 제 1래치(Latch 1)는 제 1쉬프트 레지스터(S/R1)의 출력(S[1])을 입력으로 하며, 제 2래치(Latch 2)는 제 3쉬프트 레지스터(S/R3)의 출력(S[3])을 입력으로 하고, 제 n래치(Latch n)는 제 2n-1쉬프트 레지스터(S/R2n-1)의 출력(S[2n-1])을 입력으로 한다.
또한, 각각의 래치는 제 1인에이블 신호(EN1) 및 제 2인에이블 신호(EN2)를 입력받으며, 이 경우 기수번째, 우수번째 래치의 구분없이 제1클럭단자(clk)로 제 1인에이블 신호(EN1)를 입력받고, 제 2클럭단자(/clk)로 제 2인에이블 신호(EN2)를 입력받는다.
도 11는 도 8에 도시된 래치부에 구비된 래치의 회로 구성을 나타내는 도면이다.
이는 앞서 도 6c에 도시된 쉬프트 레지스터의 회로 구성과 동일하며, 따라서 그 동작은 도 4 및 도 7을 통해 기 설명한 바와 동일하다.
즉, 상기 래치들은 제 1인에이블 신호(EN1)가 로우 레벨, 제 2인에이블 신호(EN2)가 하이 레벨일 때 하이 임피던스(high impedance) 출력 상태 즉, 이전 구간의 출력을 유지하며, 제 1인에이블 신호(EN1)가 하이 레벨, 제 2인에이블 신호(EN2)가 로우 레벨일 때 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력하는 동작을 수행한다.
도 9 및 도 11을 참조하면, n개의 채널에 해당하는 각각의 신호(a1 내지 an)가 기수번째 쉬프트 레지스터들을 통해 출력(S[1] 내지 S[2n-1])되는 기간 중 2n-1 쉬프트 레지스터에 의해 a1이 출력되기 전까지의 기간에 대해서는 도 9에 도시된 바와 같이 상기 제1인에이블 신호(EN1)가 하이레벨을 유지하고, 상기 제 2인에이블 신호(EN2)가 로우레벨을 유지하여 각 래치에 기 저장된 초기화 전압이 상기 각 래치를 통해 출력된다.
도 9에 도시된 예에 의할 경우에는 상기 기간 중에는 각 래치는 입력받는 데이터에 관계없이 모두 로우 레벨을 출력한다.
이에 상기 2n-1 쉬프트 레지스터에 의해 a1이 출력되면, 이에 대응하여 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되며, 이와 같이 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되는 기간에 대해 각 래치는 상기 기간에 입력되는 데이터 신호를 저장하고, 그 후 상기 제 1인에이블 신호(EN1)이 하이레벨, 제 2인에이블 신호(EN2)가 로우레벨이 될 때 상기 저장된 데이터 신호에 해당하는 전압을 동시에 출력하게 된다.
즉, 제 1래치(Latch 1)은 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되는 기간 동안 도시된 바와 같이 an 데이터를 저장하고, 그 후 상기 제 1인에이블 신호(EN1)이 하이레벨, 제 2인에이블 신호(EN2)가 로우레벨이 될 때 상기 저장된 데이터 신호(an)에 해당하는 전압을 출력한다.
마찬가지로 제 2 내지 제 n래치(Latch 2 ~ Latch n)은 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되는 기간 동안 도시된 바와 같이 각각 an-1 내지 a1 데이터를 저장하고, 그 후 상기 제 1인에이블 신호(EN1)이 하이레벨, 제 2인에이블 신호(EN2)가 로우레벨이 될 때 상기 저장된 데이터 신호(an-1 내지 a1)에 해당하는 상기 전압을 동시에 출력하게 된다.
단, 앞서 설명한 데이터 구동회로의 동작에 있어, 상기 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)와 제 1인에이블 신호(EN1) 또는 제 2인에이블 신호(EN2)의 로우레벨은 제 2전원(VSS)보다 낮은 전압을 하는 것이 바람직하다.
도 12은 도 8에 도시된 쉬프트 레지스터부에 구비된 쉬프트 레지스터의 다른 실시예에 의한 회로 구성을 나타내는 도면이고, 도 13는 본 발명의 다른 실시예에 의한 데이터 구동회로의 구동방법을 나타내는 파형도이다.
단, 상기 쉬프트 레지스터부는 캐스케이드로 연결된 2n개의 쉬프트 레지스터(S/R1 내지 S/R2n)로 구성되는 것으로, 제 1쉬프트 레지스터(S/R1)는 데이터 신호를 입력받고, 제 2 내지 제 2n 쉬프트 레지스터(S/R2 ~ S/R2n)는 이전 쉬프트 레지스터의 출력 신호를 입력받는다.
또한, 상기 각각의 쉬프트 레지스터는 제 1클럭신호(CLK) 및 제 2클럭신호(CLK)를 입력받는데, 단, 기수번째 쉬프트 레지스터의 경우 제1클럭단자(clk)로 제 1클럭신호(CLK)를 입력받고, 제 2클럭단자(/clk)로 제 2클럭신호(/CLK)를 입력받으며, 우수번째 쉬프트 레지스터의 경우 제1클럭단자(clk)로 제 2클럭신호(/CLK)를 입력받고, 제 2클럭단자(/clk)로 제 1클럭신호(CLK)를 입력받는다.
도 12를 참조하면, 본 발명의 다른 실시예에 의한 쉬프트 레지스터(S/R)는 입력신호(데이터 신호 또는 이전단 출력신호)를 공급받으며 게이트전극이 제 1클럭단자와 접속되는 제 11트랜지스터(M11)와, 제 11트랜지스터(M11)와 출력단자(out) 사이에 접속되는 제 12트랜지스터(M12)와, 제 1클럭단자와 제 2전원(VSS) 사이에 접속되는 제 14트랜지스터(M14) 및 제 13트랜지스터(M13)와, 제 1전원(VDD)과 출력단자(out) 사이에 접속되는 제 15트랜지스터(M15)와, 제 12트랜지스터(M12)의 게이트전극과 제 2전극 사이에 접속되는 커패시터(C11)를 구비한다. 여기서, 제 11트래지스터(M11) 내지 제 15트랜지스터(M15)는 PMOS로 형성된다. 그리고, 제 1전원(VDD)은 제 2전원(VSS)보다 높은 전압값으로 설정된다.
제 11트랜지스터(M11)의 제 1전극은 입력신호 즉, 데이터 신호 또는 이전단 출력신호를 공급받는다. 그리고, 제 11트랜지스터(M11)의 게이트전극은 제 1클럭단 자에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. 이와 같은 제 11트랜지스터(M11)는 제 1클럭단자로 공급되는 제 1클럭신호(CLK) 또는 제 2클럭신호(/CLK)에 대응하여 턴-온 또는 턴-오프된다.
제 12트랜지스터(M12)의 게이트전극은 제 1노드(N1)에 접속되고, 제 1전극은 제 2클럭단자에 접속된다. 그리고, 제 12트랜지스터(M12)의 제 2전극은 출력단자(out)에 접속된다. 이와 같은 제 12트랜지스터(M12)는 제 1노드(N1)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프된다.
제 13트랜지스터(M13)의 제 1전극은 제 2노드(N2)에 접속되고, 제 2전극은 제 2전원(VSS)에 접속된다. 그리고, 제 13트랜지스터(M13)의 게이트전극은 제 1클럭단자에 접속된다. 이와 같은 제 13트랜지스터(M13)는 제 1클럭단자로 공급되는 제 1클럭신호(CLK) 또는 제 2클럭신호(/CLK)에 대응하여 턴-온 또는 턴-오프된다.
제 14트랜지스터(M14)의 제 1전극은 제 1클럭단자에 접속되고, 제 2전극은 제 2노드(N2)에 접속된다. 그리고, 제 14트랜지스터(M14)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 14트랜지스터(M14)는 제 1노드(N1)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프된다.
제 15트랜지스터(M15)의 제 1전극은 제 1전원(VDD)에 접속되고, 제 2전극은 출력단자(out)에 접속된다. 그리고, 제 15트랜지스터(M15)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 15트랜지스터(M15)는 제 2노드(N2)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프된다.
커패시터(C11)는 제 12트랜지스터(M12)의 게이트전극과 제 2전극 사이에 접 속된다. 이와 같은 커패시터(C11)는 제 11트랜지스터(M11)가 턴-온되었을 때 제 1노드(N1)로 인가되는 입력신호에 대응되는 전압을 충전한다.
도 12에 도시된 쉬프트 레지스터(S/R)가 제 1쉬프트 레지스터(S/R1)가 가정하여 동작과정을 설명하기로 한다.
먼저, 제 1클럭신호(CLK)가 로우레벨, 제 2클럭신호(/CLK)가 하이레벨이고, 로우레벨의 입력신호가 입력되는 경우를 가정하면, 로우레벨의 제 1클럭신호(CLK)를 입력받는 제 11트랜지스터(M11) 및 제 13트랜지스터(M13)가 턴-온된다. 제 11트랜지스터(M11)가 턴-온되면 입력신호가 제 1노드(N1)로 공급된다. 이 경우, 제 12트랜지스터(M12) 및 제 14트랜지스터(M14)가 턴-온된다.
제 14트랜지스터(M14)가 턴-온되면 로우레벨의 제 1클럭신호(CLK)가 제 2노드(N2)로 입력된다. 그리고, 제 13트랜지스터(M13)가 턴-온되면 제 2전원(VSS)이 제 2노드(N2)로 입력된다. 이 경우, 제 15트랜지스터(M15)가 턴-온되어 제 1전원(VDD)의 전압이 출력단자(out)로 공급된다. 한편, 제 12트랜지스터(M12)가 턴-온되면 하이레벨의 제 2클럭신호(/CLK)가 출력단자(out)로 공급된다.
이때, 커패시터(C11)에는 제 1노드(N1)와 출력단자(out)의 차에 대응되는 전압이 충전된다. 다시 말하여, 입력신호의 로우전압과 제 1전원(VDD)의 차에 대응되는 전압이 커패시터(C11)에 충전된다.
이후, 제 1클럭신호(CLK)가 하이레벨, 제 2클럭신호(/CLK)가 로우레벨로 전환되고 입력신호의 공급이 중단되는 것으로 가정하면, 하이레벨의 제 1클럭신호(CLK)를 입력받는 제 11트랜지스터(M11) 및 제 13트랜지스터(M13)가 턴-오프된 다. 이때, 제 1노드(N1)는 커패시터(C11)에 충전된 전압에 대응하여 로우레벨로 설정된다. 그러면, 제 12트랜지스터(M12)가 턴-온되어 출력단자(out)의 전압이 제 2클럭신호(/CLK)의 로우레벨의 전압으로 하강된다. 즉, 도 10에 도시된 바와 같이 입력신호로서의 데이터 신호(a1)가 출력된다.
한편, 제 1노드(N1)의 전압이 로우레벨로 설정되면 제 14트랜지스터(M14)가 턴-온된다. 제 14트랜지스터(M14)가 턴-온되면 하이레벨의 제 1클럭신호(CLK)가 제 2노드(N2)로 공급되어 제 15트랜지스터(M15)가 턴-오프된다.
이후, 제 2클럭신호(/CLK)가 하이레벨, 제 1클럭신호(CLk)가 로우레벨로 전환되면, 로우레벨의 제 1클럭신호(CLK)를 입력받은 제 11트랜지스터(M11) 및 제 13트랜지스터(M13)가 턴-온된다. 제 13트랜지스터(M13)가 턴-온되면 제 2노드(N2)로 제 2전원(VSS)의 전압이 공급되어 제 15트랜지스터(M15)가 턴-온되고, 이에 따라 출력단자(out)로 제 1전원(VDD)의 전압이 공급된다.
그리고, 제 11트랜지스터(M11)가 턴-온되면 하이레벨의 전압이 제 1노드(N1)로 공급된다. 그러면, 커패시터(C11)는 전압을 충전하지 않는다. 따라서, 다음번 클럭신호들(CLK1, CLK2)의 위상이 반전되어도 제 2트랜지스터(M2) 및 제 4트랜지스터(M4)는 턴-오프 상태를 유지하고, 이에 따라 쉬프트 레지스터(S/R)는 하이 상태의 출력을 유지한다.
또한, 상기 제 1 및 제 2클럭신호가 하이 레벨에서 소정부분 오버랩되어 제공되는 경우에는 상기 제 1, 2클럭신호(CLK1, CLK2)가 하이레벨에서 오버랩된 만큼 쉬프트 레지스터의 각 출력이 시간 간격을 두고 출력됨을 특징으로 한다.
결과적으로 상기 도 12에 도시된 쉬프트 레지스터중 기수번째 쉬프트 레지스터는 제 1클럭신호(CLK)가 로우 레벨, 제 2클럭신호(/CLK)가 하이 레벨일 때 프리차지 구간으로서 하이 레벨을 출력하며, 제 1클럭신호(CLK)가 하이 레벨, 제 2클럭신호(/CLK)가 로우 레벨일 때 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력하는 동작을 수행한다.
또한, 우수번째 쉬프트 레지스터들은 제 2클럭신호(/CLK)가 로우 레벨, 제 1클럭신호(CLK)가 하이 레벨일 때 프리차지 구간으로서 하이 레벨을 출력하며, 제 2클럭신호(/CLK)가 하이 레벨, 제 1클럭신호(CLK)가 로우 레벨일 때 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력하는 동작을 수행한다.
단, 상기 제 1클럭신호(CLK) 및 제 2클럭신호(/CLK)가 모두 하이레벨일 경우에는 하이 레벨을 출력하여 쉬프트 레지스터의 각 출력에 시간 간격을 두게 된다.
도 12 및 도 13을 참조하여 제 1쉬프트 레지스터(S/R1)에 의한 출력신호(S[1])를 설명하면, 먼저 데이터 신호(a1)가 입력되는 경우 제 2클럭신호(/CLK)가 로우레벨이고, 제 1클럭신호(CLK)가 하이레벨인 구간에서 상기 데이터 신호(a1)가 출력되며, 상기 제 2클럭신호(/CLK)가 하이레벨이고, 제 1클럭신호(CLK)가 로우레벨인 구간은 프리차지 구간으로서 하이 레벨을 출력한다. 또한, 제 1 및 제 2클럭신호가 모두 하이레벨인 구간에서 역시 하이 레벨을 출력한다.
이 후 데이터 신호(a2) 내지 데이터 신호(an)가 입력되는 경우에도 도 13에 도시된 바와 같이 소정 간격을 두고 상기 데이터신호들(a2 내지 an)을 출력한다.
반면에 제 2쉬프트 레지스터(S/R2)는 우수번째 쉬프트 레지스터이고, 상기 제 1쉬프트 레지스터(S/R1)의 출력 신호를 입력받으므로, 상기 제 1쉬프트 레지스터(S/R1)으로부터 데이터 신호(a1)가 입력되는 경우 제 1클럭신호(CLK)가 로우레벨이고, 제 2클럭신호(/CLK)가 하이레벨인 구간에서 상기 데이터신호(a1)가 출력되며, 상기 제 1클럭신호(CLK)가 하이레벨이고, 제 2클럭신호(/CLK)가 로우레벨인 구간은 프리차지 구간으로서 하이레벨을 출력한다. 또한, 제 1 및 제 2클럭신호가 모두 하이레벨인 구간에서 역시 하이레벨이 출력된다.
이 후 데이터 신호(a2) 내지 데이터 신호(an)가 입력되는 경우에도 도 13에 도시된 바와 같이 소정 간격을 두고 상기 데이터신호들(a2 내지 an)을 출력한다.
상기와 같은 동작은 나머지 기수번째 쉬프트 레지스터(S/R3 ~ S/R2n-1)들과, 우수번째 쉬프트 레지스터(S/R4 ~ S/R2n)도 동일하게 수행되어 도 13에 도시된 바와 같은 파형을 출력한다.
이에 래치부는 상기 쉬프트 레지스터부를 구성하는 2n개의 쉬프트 레지스터의 출력 중 기수번째 쉬프트 레지스터의 출력을 각각 입력으로 하는 n개의 래치로 구성되며, 상기 기수번째 쉬프트 레지스터부로부터 각각 입력받는 데이터를 동시에 출력하는 역할을 수행한다.
이 때, 상기 래치부에 입력되는 데이터는 n개의 채널에 해당하는 n개의 데이터 즉, 일 예로 a1 내지 an이 된다.
즉, 제 1래치(Latch 1)는 제 1쉬프트 레지스터(S/R1)의 출력(S[1])을 입력으로 하며, 제 2래치(Latch 2)는 제 3쉬프트 레지스터(S/R3)의 출력(S[3])을 입력 으로 하고, 제 n래치(Latch n)는 제 2n-1쉬프트 레지스터(S/R2n-1)의 출력(S[2n-1])을 입력으로 한다.
또한, 각각의 래치는 제 1인에이블 신호(EN1) 및 제 2인에이블 신호(EN2)를 입력받으며, 이 경우 기수번째, 우수번째 래치의 구분없이 제1클럭단자(clk)로 제 1인에이블 신호(EN1)를 입력받고, 제 2클럭단자(/clk)로 제 2인에이블 신호(EN2)를 입력받는다.
상기 래치부의 구성 및 동작은 앞서 도 9 및 도 11를 통해 설명한 바와 동일하다.
즉, 상기 래치들은 제 1인에이블 신호(EN1)가 로우 레벨, 제 2인에이블 신호(EN2)가 하이 레벨일 때 하이 임피던스(high impedance) 출력 상태 즉, 이전 구간의 출력을 유지하며, 제 1인에이블 신호(EN1)가 하이 레벨, 제 2인에이블 신호(EN2)가 로우 레벨일 때 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력하는 동작을 수행한다.
도 11 및 도 13을 참조하면, n개의 채널에 해당하는 각각의 신호(a1 내지 an)가 기수번째 쉬프트 레지스터들을 통해 출력(S[1] 내지 S[2n-1])되는 기간 중 2n-1 쉬프트 레지스터에 의해 a1이 출력되기 전까지의 기간에 대해서는 도 10에 도시된 바와 같이 상기 제1인에이블 신호(EN1)가 하이레벨을 유지하고, 상기 제 2인에이블 신호(EN2)가 로우레벨을 유지하여 각 래치에 기 저장된 초기화 전압이 상기 각 래치를 통해 출력된다.
도 13에 도시된 예에 의할 경우에는 상기 기간 중에는 각 래치는 입력받는 데이터에 관계없이 모두 로우 레벨을 출력한다.
이에 상기 2n-1 쉬프트 레지스터에 의해 a1이 출력되면, 이에 대응하여 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되며, 이와 같이 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되는 기간에 대해 각 래치는 상기 기간에 입력되는 데이터 신호를 저장하고, 그 후 상기 제 1인에이블 신호(EN1)이 하이레벨, 제 2인에이블 신호(EN2)가 로우레벨이 될 때 상기 저장된 데이터 신호에 해당하는 전압을 동시에 출력하게 된다.
즉, 제 1래치(Latch 1)은 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되는 기간 동안 도시된 바와 같이 an 데이터를 저장하고, 그 후 상기 제 1인에이블 신호(EN1)이 하이레벨, 제 2인에이블 신호(EN2)가 로우레벨이 될 때 상기 저장된 데이터 신호(an)에 해당하는 전압을 출력한다.
마찬가지로 제 2 내지 제 n래치(Latch 2 ~ Latch n)은 제 1인에이블 신호(EN1)이 로우레벨, 제 2인에이블 신호가 하이레벨로 제공되는 기간 동안 도시된 바와 같이 각각 an-1 내지 a1 데이터를 저장하고, 그 후 상기 제 1인에이블 신호(EN1)이 하이레벨, 제 2인에이블 신호(EN2)가 로우레벨이 될 때 상기 저장된 데이터 신호(an-1 내지 a1)에 해당하는 상기 전압을 동시에 출력하게 된다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 쉬프트 레지스터, 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치에 의하면 데이터 구동부에 포함되는 쉬프트 레지스터들 및 래치들을 PMOS 트랜지스터들로만 구성하기 때문에 패널에 실장 가능하고, 이에 따라 제조비용을 절감할 수 있는 장점이 있다. 또한, 본 발명에서는 데이터신호로써 제 1데이터신호 또는 제 2데이터신호를 공급하기 때문에 디지털 구동의 유기 전계발광 표시장치에 적용 가능하다.

Claims (26)

  1. 제 1, 2클럭신호(CLK, /CLK) 및 입력신호(in)를 입력 받아 상기 입력신호(in)를 저장한 뒤 이를 출력하는 전달부(transfer unit)와;
    제 1, 2클럭신호(CLK, /CLK) 및 입력신호(in)를 입력 받아 상기 입력신호를 저장한 뒤 이를 반전하여 출력하는 반전부(inversion unit)와;
    풀업 트랜지스터 및 풀다운 트랜지스터로 구성되어 상기 전달부 및 반전부에서 출력되는 신호를 선택하여 최종 출력하는 버퍼부(buffer unit)로 구성됨을 특징으로 하는 쉬프트 레지스터.
  2. 제 1항에 있어서, 상기 전달부에는,
    입력신호(in)를 입력 받고, 제 1클럭단자에 게이트가 접속된 제 1 트랜지스터(M1)와; 상기 제 1클럭단자에 게이트가 접속되고, 제 1전원(VDD) 또는 제 2클럭단자 및 제 1노드(N1) 사이에 연결된 제 2 트랜지스터(M2)와; 상기 제 1 트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 2클럭단자 및 제 1노드 사이(N1)에 연결된 제 3 트랜지스터(M3)가 포함됨을 특징으로 하는 쉬프트 레지스터.
  3. 제 2항에 있어서, 상기 전달부에는,
    상기 제 1 트랜지스터(M1)의 출력단 및 상기 제 1노드(N1) 사이에 연결된 제 1캐패시터(C1)와; 상기 제 1노드(N1) 및 제 2전원(VSS) 사이에 연결된 제 2캐패시터(C2)가 더 포함됨을 특징으로 하는 쉬프트 레지스터.
  4. 제 1항에 있어서, 상기 반전부에는,
    상기 입력신호(in)를 입력 받고, 제 1클럭단자에 게이트가 접속되는 제 4 트랜지스터(M4)와; 상기 제 1클럭단자에 게이트가 접속되고, 제 2전원(VSS) 및 제 2노드(N2) 사이에 연결된 제 5 트랜지스터(M5)와; 상기 제 4 트랜지스터(M4)의 출력단에 게이트가 접속되고, 제 1클럭단자 및 제 2노드(N2) 사이에 접속된 제 6 트랜지스터(M6)와; 제 1클럭단자에 게이트가 접속되고, 제 1전원(VDD) 또는 제 2클럭단자 및 제 3노드(N3) 사이에 연결된 제 7 트랜지스터(M7)와; 제 2노드에 게이트가 접속되고, 제 2클럭단자와 제 3노드(N3) 사이에 연결된 제 8 트랜지스터(M8)가 포함됨을 특징으로 하는 쉬프트 레지스터.
  5. 제 4항에 있어서, 상기 반전부에는,
    상기 제 4 트랜지스터(M4)의 출력단 및 상기 제 2전원(VSS) 사이에 연결된 제 3캐패시터(C3)와; 상기 제 2노드(N2) 및 제 3노드(N3) 사이에 연결된 제 4캐패시터(C4)와; 상기 제 3노드(N3) 및 상기 제 2전원(VSS) 사이에 접속된 제 5캐패시터(C5)가 더 포함됨을 특징으로 하는 쉬프트 레지스터.
  6. 제 2항에 있어서, 상기 반전부에는,
    제 1클럭단자에 게이트가 접속되고, 제 2전원(VSS) 및 제 2노드(N2) 사이에 연결된 제 5 트랜지스터(M5)와; 상기 제 1 트랜지스터(M1)의 출력단에 게이트가 접속되고, 제 1클럭단자 및 제 2노드(N2) 사이에 접속된 제 6 트랜지스터(M6)와; 제 2노드에 게이트가 접속되고, 제 2클럭단자와 제 3노드(N3) 사이에 연결된 제 8 트랜지스터(M8)가 포함됨을 특징으로 하는 쉬프트 레지스터.
  7. 제 6항에 있어서, 상기 반전부에는,
    상기 제 1클럭단자에 게이트가 접속되고, 제 1전원(VDD) 또는 제 2클럭단자 및 제 3노드(N3) 사이에 연결된 제 7 트랜지스터(M7)가 더 포함됨을 특징으로 하는 쉬프트 레지스터.
  8. 제 6항에 있어서, 상기 반전부에는,
    상기 제 2노드(N2) 및 제 3노드(N3) 사이에 연결된 제 4캐패시터(C4)와; 상기 제 3노드(N3) 및 상기 제 2전원(VSS) 사이에 접속된 제 5캐패시터(C5)가 더 포함됨을 특징으로 하는 쉬프트 레지스터.
  9. 삭제
  10. 제 1항에 있어서,
    상기 쉬프트 레지스터는 다수 개가 캐스캐이드 형태로 연결되어 최초 입력된 신호를 순차적으로 쉬프트하여 출력함을 특징으로 하는 쉬프트 레지스터.
  11. 제 10항에 있어서,
    상기 입력신호(in)는 최초 스타트 펄스(SP) 또는 이전단의 출력신호임을 특징으로 하는 쉬프트 레지스터.
  12. 제 10항에 있어서,
    상기 캐스케이드로 다수 연결된 쉬프트 레지스터 중 기수번째 쉬프트 레지스터의 경우에는 제 1 클럭단자에 제 1클럭신호(CLK)가 공급되고, 제 2클럭단자에 제 2클럭신호(/CLK)가 공급됨을 특징으로 하는 쉬프트 레지스터.
  13. 제 10항에 있어서,
    상기 캐스케이드로 다수 연결된 쉬프트 레지스터 중 우수번째 쉬프트 레지스터의 경우에는 제 1 클럭단자에 제 2클럭신호(/CLK)가 공급되고, 제 2클럭단자에 제 1클럭신호(CLK)가 공급됨을 특징으로 하는 쉬프트 레지스터.
  14. 제 13항에 있어서,
    상기 제 2클럭신호(/CLK)가 로우 레벨, 제 1클럭신호(CLK)가 하이 레벨로 공급되면 하이 임피던스(high impedance) 출력 상태로서 이전 구간의 출력을 유지하며, 제 2클럭신호(/CLK)가 하이 레벨, 제 1클럭신호(CLK)가 로우 레벨로 공급되면 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력함을 특징으로 하는 쉬프트 레지스터.
  15. n개의 채널에 각각 데이터 신호를 출력하는 데이터 구동회로에 있어서,
    제 1, 2클럭신호 및 데이터를 입력받고, 상기 입력받은 데이터를 쉬프트 하여 출력하는 쉬프트 레지스터부와,
    제 1, 2인에이블 신호를 입력받아, 상기 쉬프트 레지스터부로부터 입력받는 데이터를 동시에 출력하는 래치부가 포함됨을 특징으로 하는 데이터 구동회로.
  16. 제 15항에 있어서,
    상기 쉬프트 레지스터부는 캐스케이드로 연결된 2n개의 쉬프트 레지스터(S/R1 내지 S/R2n)로 구성되며, 상기 제 1쉬프트 레지스터(S/R1)는 데이터 신호를 입력받고, 제 2 내지 제 2n 쉬프트 레지스터(S/R2 ~ S/R2n)는 이전 쉬프트 레지스터의 출력 신호를 입력받음을 특징으로 하는 데이터 구동회로.
  17. 제 16항에 있어서,
    상기 쉬프트 레지스터는, 제 1, 2클럭신호(CLK, /CLK) 및 입력신호(데이터 신호 또는 이전 쉬프트 레지스터의 출력신호)를 입력 받아 상기 입력신호를 저장한 뒤 이를 출력하는 전달부(transfer unit)와; 제 1, 2클럭신호(CLK, /CLK) 및 입력신호(in)를 입력 받아 상기 입력신호를 저장한 뒤 이를 반전하여 출력하는 반전부(inversion unit)와; 풀업 트랜지스터 및 풀다운 트랜지스터로 구성되어 상기 전달부 및 반전부에서 출력되는 신호를 선택하여 최종 출력하는 버퍼부(buffer unit)로 구성됨을 특징으로 하는 데이터 구동회로.
  18. 제 16항에 있어서,
    상기 2n개의 쉬프트 레지스터 중 기수번째 쉬프트 레지스터는 제1클럭단자(clk)로 제 1클럭신호(CLK)를 입력받고, 제 2클럭단자(/clk)로 제 2클럭신호(/CLK)를 입력받으며, 우수번째 쉬프트 레지스터는 제1클럭단자(clk)로 제 2클럭신호(/CLK)를 입력받고, 제 2클럭단자(/clk)로 제 1클럭신호(CLK)를 입력받음을 특징으로 하는 데이터 구동회로.
  19. 제 18항에 있어서,
    상기 기수번째 쉬프트 레지스터들은 제 1클럭신호(CLK)가 로우 레벨, 제 2클럭신호(/CLK)가 하이 레벨로 입력되면 하이 임피던스(high impedance) 출력 상태로서 이전 구간의 출력을 유지하며, 제 1클럭신호(CLK)가 하이 레벨, 제 2클럭신호(/CLK)가 로우 레벨로 입력되면, 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력함을 특징으로 하는 데이터 구동회로.
  20. 제 18항에 있어서,
    상기 우수번째 쉬프트 레지스터들은 제 2클럭신호(/CLK)가 로우 레벨, 제 1클럭신호(CLK)가 하이 레벨로 입력되면 하이 임피던스(high impedance) 출력 상태로서 이전 구간의 출력을 유지하며, 제 2클럭신호(/CLK)가 하이 레벨, 제 1클럭신호(CLK)가 로우 레벨로 입력되면, 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력함을 특징으로 하는 데이터 구동회로.
  21. 제 19항 또는 제 20항에 있어서,
    상기 제 1클럭신호(CLK) 및 제 2클럭신호(/CLK)가 모두 하이레벨일 경우에는 그 이전 구간의 출력 상태가 유지됨을 특징으로 하는 데이터 구동회로.
  22. 제 16항에 있어서,
    상기 래치부는 상기 쉬프트 레지스터부를 구성하는 2n개의 쉬프트 레지스터의 출력 중 기수번째 쉬프트 레지스터의 출력을 각각 입력으로 하는 n개의 래치로 구성되어, 상기 기수번째 쉬프트 레지스터부로부터 각각 입력받는 데이터를 동시에 출력함을 특징으로 하는 데이터 구동회로.
  23. 제 22항에 있어서,
    상기 래치들은, 제 1, 2인에이블 신호(EN1, EN2) 및 기수번째 쉬프트 레지 스터로부터 출력되는 데이터 신호를 입력 받아 상기 데이터 신호를 저장한 뒤 이를 출력하는 전달부(transfer unit)와; 제 1, 2인에이블 신호(EN1, EN2) 및 기수번째 쉬프트 레지스터로부터 출력되는 데이터 신호를 입력 받아 상기 데이터 신호를 저장한 뒤 이를 반전하여 출력하는 반전부(inversion unit)와; 풀업 트랜지스터 및 풀다운 트랜지스터로 구성되어 상기 전달부 및 반전부에서 출력되는 신호를 선택하여 최종 출력하는 버퍼부(buffer unit)로 구성됨을 특징으로 하는 데이터 구동회로.
  24. 제 23항에 있어서,
    상기 제 1인에이블 신호(EN1)는 제 1클럭단자로 입력되고, 제 2인에이블 신호는 제 2클럭단자로 입력됨을 특징으로 하는 데이터 구동회로.
  25. 제 22항에 있어서,
    상기 래치들은 제 1인에이블 신호(EN1)가 로우 레벨, 제 2인에이블 신호(EN2)가 하이 레벨일 때 하이 임피던스(high impedance) 출력 상태로서 이전 구간의 출력을 유지하며, 제 1인에이블 신호(EN1)가 하이 레벨, 제 2인에이블 신호(EN2)가 로우 레벨일 때 이전 구간에 입력되어 저장된 입력 신호와 동일한 파형을 출력함을 특징으로 하는 데이터 구동회로.
  26. 디지털 방식으로 구동되는 유기 발광 표시장치에 있어서,
    주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와,
    데이터선들 각각으로 제 1데이터신호 또는 제 2데이터신호를 공급하기 위한 데이터 구동부와,
    상기 주사신호가 공급될 때 선택되며 상기 제 1데이터신호 또는 제 2데이터신호를 공급받아 발광여부가 제어되는 화소들을 구비하며,
    상기 데이터 구동부는,
    제 1, 2클럭신호 및 데이터를 입력받고, 상기 입력받은 데이터를 쉬프트 하여 출력하는 쉬프트 레지스터부와,
    제 1, 2인에이블 신호를 입력받아, 상기 쉬프트 레지스터부로부터 입력받는 데이터를 동시에 출력하는 래치부가 포함되어 구성됨을 특징으로 하는 유기 전계발광 표시장치.
KR1020060052155A 2006-06-09 2006-06-09 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치 Expired - Fee Related KR100796125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060052155A KR100796125B1 (ko) 2006-06-09 2006-06-09 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052155A KR100796125B1 (ko) 2006-06-09 2006-06-09 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20070117924A KR20070117924A (ko) 2007-12-13
KR100796125B1 true KR100796125B1 (ko) 2008-01-21

Family

ID=39142939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052155A Expired - Fee Related KR100796125B1 (ko) 2006-06-09 2006-06-09 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치

Country Status (1)

Country Link
KR (1) KR100796125B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679514B2 (en) 2014-06-30 2017-06-13 Shanghai Tianma AM-OLED Co., Ltd. OLED inverting circuit and display panel

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120033672A (ko) 2010-09-30 2012-04-09 삼성모바일디스플레이주식회사 구동 장치 및 이를 포함하는 표시 장치
CN108053799A (zh) * 2018-01-23 2018-05-18 深圳市华星光电技术有限公司 放大电路、源极驱动器及液晶显示器
CN119968671A (zh) * 2023-09-07 2025-05-09 京东方科技集团股份有限公司 显示基板和显示装置
CN120108470A (zh) * 2023-12-04 2025-06-06 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032199A (ko) * 2001-10-16 2003-04-26 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
KR20040003287A (ko) * 2002-07-02 2004-01-13 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR20050070195A (ko) * 2003-12-29 2005-07-07 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20050096568A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20050121357A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032199A (ko) * 2001-10-16 2003-04-26 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
KR20040003287A (ko) * 2002-07-02 2004-01-13 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR20050070195A (ko) * 2003-12-29 2005-07-07 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20050096568A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20050121357A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679514B2 (en) 2014-06-30 2017-06-13 Shanghai Tianma AM-OLED Co., Ltd. OLED inverting circuit and display panel
US10235932B2 (en) 2014-06-30 2019-03-19 Shanghai Tianma AM-OLED Co., Ltd. OLED inverting circuit and display panel

Also Published As

Publication number Publication date
KR20070117924A (ko) 2007-12-13

Similar Documents

Publication Publication Date Title
KR100646992B1 (ko) 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
KR100729099B1 (ko) 주사 구동회로와 이를 이용한 유기 전계발광 장치
JP4887334B2 (ja) エミッション駆動部及び有機電界発光表示装置
KR100748321B1 (ko) 주사 구동회로와 이를 이용한 유기 전계발광 표시장치
US8780102B2 (en) Pixel, display device, and driving method thereof
US8717272B2 (en) Scan driver and organic light emitting display device
US7808471B2 (en) Scan driving circuit and organic light emitting display using the same
CN108122538B (zh) 显示装置的发光控制器和包括发光控制器的发光显示装置
KR100748335B1 (ko) 데이터 구동부 및 이를 이용한 유기 발광 표시장치
KR101581401B1 (ko) 주사 구동 장치
KR20080027062A (ko) 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치
KR20050105388A (ko) 일렉트로-루미네센스 표시장치
KR100796125B1 (ko) 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치
KR100719665B1 (ko) 데이터 구동회로와 이를 이용한 유기 전계발광 표시장치
KR100719666B1 (ko) 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
KR100732836B1 (ko) 주사 구동부 및 이를 이용한 발광 표시장치
KR100604067B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100707617B1 (ko) 데이터 구동부 및 이를 이용한 유기 전계 발광 표시장치
KR100732809B1 (ko) 데이터 구동부 및 이를 이용한 유기 발광표시장치
KR100748334B1 (ko) 데이터 구동부 및 이를 이용한 유기 전계 발광 표시장치
KR100629576B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100719667B1 (ko) 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
KR100707616B1 (ko) 데이터 구동부 및 이를 이용한 유기 전계 발광 표시장치
US20230335062A1 (en) Scan driver
KR100707618B1 (ko) 데이터 구동부 및 이를 이용한 유기 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060609

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070830

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171022