[go: up one dir, main page]

KR100787940B1 - 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 - Google Patents

고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 Download PDF

Info

Publication number
KR100787940B1
KR100787940B1 KR1020060063941A KR20060063941A KR100787940B1 KR 100787940 B1 KR100787940 B1 KR 100787940B1 KR 1020060063941 A KR1020060063941 A KR 1020060063941A KR 20060063941 A KR20060063941 A KR 20060063941A KR 100787940 B1 KR100787940 B1 KR 100787940B1
Authority
KR
South Korea
Prior art keywords
pumping
high voltage
clock signal
circuit
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060063941A
Other languages
English (en)
Inventor
강용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060063941A priority Critical patent/KR100787940B1/ko
Priority to US11/774,054 priority patent/US7489566B2/en
Application granted granted Critical
Publication of KR100787940B1 publication Critical patent/KR100787940B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 개시된 고전압 발생회로는, 펌핑클럭신호에 응답해서 고전압을 발생하는 챠지펌프, 상기 펌핑클럭신호에 응답해서 상기 고전압을 충전하고 상기 충전 결과를 샘플링하는 충방전회로, 상기 샘플링 결과와 소정의 기준전압을 비교하는 비교회로, 그리고 상기 비교 결과를 근거로 하여 상기 챠지 펌프의 펌핑 기울기를 조절하는 펌핑제어회로를 포함한다. 여기서, 상기 펌핑제어회로는 상기 고전압이 목표로 하는 전압 레벨에 도달하기 이전의 펌핑 기울기 보다 상기 고전압이 목표로 하는 전압 레벨에 도달한 이후의 상기 펌핑 기울기가 작은 값을 갖도록 상기 펌핑 기울기를 조절한다.

Description

고전압 발생회로 및 그것을 구비한 플래시 메모리 장치{HIGH VOLTAGE GENERATOR AND FLASH MEMORY DEVICE INCLUDING THE SAME}
도 1은 종래 기술에 따른 고전압 발생회로의 회로도;
도 2는 도 1에 도시된 종래 기술에 따른 고전압 발생회로의 출력 파형을 보여주는 도면;
도 3은 본 발명의 실시예에 따른 플래시 메모리 장치의 개략적인 구성을 보여주는 블록도;
도 4는 도 3에 도시된 본 발명에 따른 고전압 발생회로의 상세 블록도;
도 5는 도 4에 도시된 펌핑제어회로의 회로도; 그리고
도 6은 본 발명에 따른 고전압 발생회로의 출력 파형을 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 고전압 발생회로 110 : 챠지펌프
120 : 제 1 고전압 스위치 130 : 제 2 고전압 스위치
140 : 제 1 충방전회로 150 : 제 2 충방전회로
160 : 비교회로 170 : 펌핑제어회로
본 발명은 전기적으로 소거 및 프로그램 가능한 불 휘발성 메모리 장치에 관한 것으로, 좀 더 구체적으로는 플래시 메모리를 동작시키는데 필요한 고전압을 발생하는 고전압 발생회로에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불휘발성 메모리 장치로 구분된다. 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 경우 데이터는 소실된다. 반면, 불휘발성 메모리 장치는 전원이 차단된다 하더라도 데이터를 저장할 수 있다. 불휘발성 메모리 장치의 종류로는 MROM(MASK ROM), PROM(Programmable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM) 등이 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 높은 동작 속도를 필요로 하는 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트 라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 노어형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 그리고, 낸드형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어형 플래시 메모리는 전류 소모가 크기 때문 에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있다. 그리고, 낸드형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
플래시 메모리 장치는 프로그램, 소거, 및 읽기를 포함하는 3개의 동작 모드를 포함하며, 각각의 동작을 수행하기 위해서는 전원 전압보다 높은 고전압들을 필요로 한다. 예시적인 고전압/프로그램 전압 발생회로가 U.S. Patent No. 5,642,309에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 게재되어 있다.
도 1은 종래 기술에 따른 고전압 발생회로(50)를 보여주는 회로도로서, 도 1에 도시된 고전압 발생회로(50)는 '309 특허의 도 1에 대응된다. 그리고, 도 2는 도 1에 도시된 고전압 발생회로(50)의 출력 파형을 보여주는 도면이다.
도 1을 참조하면, 고전압 발생기(10)에서 생성된 프로그램 전압(VPGM)은, 전압 분배 회로로 알려진 트리밍 회로(30)를 통해 분배된다. 분배된 전압은 비교 회로(40)에 의해서 기준 전압(VREF)과 비교된다. 고전압 발생 제어 회로(20)는 비교 결과에 따라 고전압 발생기(10)로의 클럭 공급을 제어한다. 챠지펌프(charge pump) 회로로 잘 알려져 있는 고전압 발생기(10)는, 고전압 발생 제어 회로(20)로부터의 클럭 신호(ΦPP, /ΦPP)에 응답하여 프로그램 전압(VPGM)을 발생한다. 종래 기술에 따른 고전압 발생회로(50)는 분배된 전압과 기준 전압의 비교 결과에 따라서, 고전압 발생기(10)의 온/오프를 제어한다.
그러나, 종래 기술에 따른 고전압 발생 스킴에 따르면 프로그램 전압(VPGM) 이 목표 레벨(V_TARGET)에 도달한 시점에서부터 챠지펌프가 꺼지는 시점까지 소정의 지연 시간이 소요된다. 이와 같은 지연 시간은 피드백 루프를 갖는 고전압 발생 스킴에서는 불가피한 것으로, 상기 지연 시간은 피드백 루프 경로에 존재하는 R-C 딜레이에 의해 발생된다. 상기 지연 시간 동안 추가적으로(불필요하게) 생성된 클럭 신호들(ΦPP, /ΦPP)은 고전압 발생기(10)로 인가되어, 도 2에 도시된 바와 같이 프로그램 전압(VPGM)을 목표 레벨(V_TARGET) 이상 증가시킨다. 그 결과, 프로그램 전압(VPGM)이 일정하게 유지되지 않는 리플 현상이 발생하게 된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 리플을 최소화하여 안정된 정전압을 발생할 수 있는 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치를 제공하는 데 있다.
상기의 과제를 이루기 위하여 본 발명에 의한 고전압 발생회로는, 펌핑클럭신호에 응답해서 고전압을 발생하는 챠지펌프; 상기 펌핑클럭신호에 응답해서 상기 고전압을 충전하고, 상기 충전 결과를 샘플링하는 충방전회로; 상기 샘플링 결과와 소정의 기준전압을 비교하는 비교회로; 그리고 상기 비교 결과를 근거로 하여 상기 챠지 펌프의 펌핑 기울기를 조절하는 펌핑제어회로를 포함하며, 상기 펌핑제어회로는 상기 고전압이 목표로 하는 전압 레벨에 도달하기 이전의 펌핑 기울기 보다 상기 고전압이 목표로 하는 전압 레벨에 도달한 이후의 상기 펌핑 기울기가 작은 값을 갖도록 상기 펌핑 기울기를 조절하는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 플래시 메모리 장치는, 워드라인들과 비트라인들의 교차영역에 배열된 복수 개의 메모리 셀들을 구비한 메모리 셀 어레이; 그리고 선택된 워드라인으로 인가될 고전압을 발생하는 고전압 발생회로를 포함하며, 상기 고전압 발생회로는 펌핑클럭신호에 응답해서 상기 고전압을 발생하는 챠지펌프; 상기 펌핑클럭신호에 응답해서 상기 고전압을 충전하고, 상기 충전 결과를 샘플링하는 충방전회로; 상기 샘플링 결과와 소정의 기준전압을 비교하는 비교회로; 그리고 상기 비교 결과를 근거로 하여 상기 챠지 펌프의 펌핑 기울기를 조절하는 펌핑제어회로를 포함하며, 상기 펌핑제어회로는 상기 고전압이 목표로 하는 전압 레벨에 도달하기 이전의 펌핑 기울기 보다 상기 고전압이 목표로 하는 전압 레벨에 도달한 이후의 상기 펌핑 기울기가 작은 값을 갖도록 상기 펌핑 기울기를 조절하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 펌핑제어회로는 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 펌핑클럭의 펄스 폭, 주파수, 및 크기 중 어느 하나를 감소시키는 것을 특징으로 한다.
이 실시예에 있어서, 상기 펌핑제어회로는 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 펌핑클럭신호의 제 1 위상과 상기 제 2 위상 중 적어도 하나에 대응되는 펄스폭을 감소시키는 것을 특징으로 한다.
이 실시예에 있어서, 상기 펌핑제어회로는 클럭신호를 반전하여 출력하는 제 1 인버터; 상기 비교 결과에 응답해서 상기 제 1 인버터로 입력된 상기 클럭신호가 반전되는 속도를 조절하는 제어회로; 그리고 상기 제 1 인버터의 출력을 반전하여 상기 펌핑 클럭신호로서 출력하는 제 2 인버터를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 펌핑제어회로는 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 챠지 펌프에 구비되어 있는 커패시터들의 구동 커패시턴스 값을 감소시키는 것을 특징으로 한다.
이 실시예에 있어서, 상기 펌핑제어회로는 복수 개의 커패스터들과 복수 개의 스위치들을 포함하며, 상기 펌핑제어회로에 구비된 복수 개의 커패스터들은 상기 스위치들의 스위칭 동작에 의해서 상기 챠지 펌프에 구비된 커패스터와 선택적으로 접속되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 충방전회로는 상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 챠지펌프로부터 출력되는 고전압을 충전하고, 상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 충전 결과를 출력하는 제 1 충방전회로; 그리고 상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 제 1 충반전회로로부터 출력되는 전압을 상기 비교회로로 제공하는 제 2 충방전회로를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 충방전회로는 상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 고전압을 출력하는 제 1 고전압 스위치; 상기 제 1 고전압 스위치로부터 출력되는 고전압을 충전하는 제 1 커패시터; 그리고 상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 커패시터에 충전된 전압을 출력하는 제 2 고전압 스위치를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 충방전회로는 상기 제 2 고전압 스위치로부터 출력되는 전압을 상기 비교회로로 출력하는 제 2 커패시터; 그리고 상기 펌핑클 럭신호의 제 1 위상에 응답해서 상기 제 1 커패시터가 충전되는 동안 상기 제 2 커패시터에 충전되어 있는 전압을 접지 레벨로 방전하는 방전 스위치를 포함하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 고전압 발생회로는, 프로그램 전압이 소정의 전압 레벨에 이르고 나면, 펌핑 클럭의 펄스 폭(또는, 주파수(frequency), 크기(amplitude)을 조절하거나, 챠지펌프 외부에서 챠지 펌프의 구동 커패시턴스(drive capacitance) 값을 변경하여 펌핑 기울기가 완만해지도록(즉, 펌핑 용량이 작아지도록) 조절한다. 그 결과, 프로그램 전압의 리플이 줄어들게 되어, 안정된 레벨의 프로그램 전압을 발생할 수 있게 된다. 아래에서는 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 플래시 메모리와 같은 불휘발성 메모리 장치에서 필요로 하는 고전압 발생회로가 사용된다. 하지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다. 본 발명에 따른 고전압 발생회로 및 이를 구비한 플래시 메모리 장치의 구성은 다음과 같다.
도 3은 본 발명의 실시예에 따른 플래시 메모리 장치의 개략적인 구성을 보여주는 블록도이다. 도 3에는 낸드형 플래시 메모리 장치의 구성이 예시적으로 도시되어 있다.
도 3을 참조하면, 본 발명에 따른 플래시 메모리 장치는 고전압 발생회 로(high voltage generating circuit ; 100), 메모리 셀 어레이(memory cell array ; 210), 행 디코더 회로(row decoder ; 220)(도면에는 'X-DEC'으로 표기됨), 페이지 버퍼(page buffer ; 230), 및 컨트롤러(controller ; 250)를 포함한다.
고전압 발생회로(100)는 컨트롤러(250)로부터 발생된 제어 신호에 응답해서 전원 전압보다 높은 고전압(예를 들면, 프로그램 전압(VPGM ; program voltage), 패스 전압(pass voltage), 디커플링 전압(decoupling voltage), 읽기 전압(read voltage) 등)을 발생한다. 아래에서는 본 발명이 적용되는 예로서 프로그램 전압(VPGM)을 발생하는 고전압 발생회로(100)의 구성에 대해서 설명하기로 한다. 그러나, 아래에서 설명될 고전압 발생회로(100)의 고전압 발생의 특성은 프로그램 전압(VPGM)에만 국한되는 것은 아니며, 패스 전압, 디커플링 전압, 읽기 전압 등과 같은 다양한 종류의 고전압들에도 적용될 수 있다.
데이터가 프로그램되는 사이클은 복수 개의 프로그램 루프들로 이루어진다. 각각의 프로그램 루프는 프로그램 구간과, 프로그램 검증 구간으로 구분된다. 고전압 발생회로(100)로부터 발생된 프로그램 전압(VPGM)은 프로그램 구간 동안 선택된 워드라인으로 인가된다. 그리고, 프로그램 검증 구간에는 프로그램 전압(VPGM) 대신 읽기 전압(VREAD)이 선택된 워드라인으로 인가된다. 여기서, 읽기 전압(VREAD)을 발생하는 회로 구성은 비록 도면에는 도시되어 있지는 않으나, 프로그램 전압(VPGM)을 발생하는 챠지펌프와는 별로도 구성된 챠지펌프로부터 발생된다.
본 발명에 따른 고전압 발생회로(100)는 내부에 펌핑제어회로(clock modification circuit ; 170)를 구비한다. 펌핑제어회로(170)는, 프로그램 전 압(VPGM)이 일정 레벨에 도달하게 되면 챠지펌프의 펌핑 동작을 제어하는 펌핑 클럭의 펄스 폭(또는, 주파수(frequency), 크기(amplitude)을 조절하거나, 챠지 펌프의 구동 커패시턴스(drive capacitance) 값을 변경한다. 이와 같은 구성에 따르면, 프로그램 전압(VPGM)이 일정 레벨에 도달한 이후에 펌핑 기울기가 완만하게 조절된다. 따라서, 프로그램 전압(VPGM)이 일정 레벨에 도달한 이후에 원치않는 펌핑 동작이 수행된다 하더라도, 낮아진 펌핑 기울기로 인해 프로그램 전압(VPGM)의 리플이 줄어들게 된다.
컨트롤러(250)는 플래시 메모리 장치의 전반적인 프로그램 동작을 제어한다. 컨트롤러(250)는 입출력 핀들을 통해 입력되는 프로그램 명령에 응답해서 프로그램 전압(VPGM)을 발생하는데 필요한 복수 개의 제어 신호들을 발생한다.
메모리 셀 어레이(210)는 복수 개의 메모리 셀 블럭들로 구성된다. 각 메모리 셀 블럭은 복수 개의 메모리 셀 스트링들("낸드 스트링들")을 포함한다. 각각의 셀 스트링에는 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터가 구비된다. 그리고, 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터 사이에는 메모리 셀로서의 기능을 수행하는 복수 개의 플로팅 게이트 트랜지스터들이 구비된다. 플로팅 게이트 트랜지스터들의 채널들은, 스트링 선택 트랜지스터의 채널과 그라운드 선택 트랜지스터의 채널 사이에 직렬로 연결된다. 각각의 워드라인은, 동일 워드라인에 연결된 플로팅 게이트 트랜지스터들의 제어 게이트들과 공통으로 연결된다. 그리고, 각각의 비트라인은 대응하는 셀 스트링과 연결된다.
메모리 셀 어레이(210)의 행(row)들은 행 디코더 회로(220)에 의해서 구동되 고, 열(column)들은 페이지 버퍼 회로(230)에 의해서 각각 구동된다. 행 디코더 회로(220)는 행 어드레스 정보에 따라서 복수 개의 워드라인들 중 하나의 워드라인을 선택한다. 그리고 나서, 행 디코더 회로(220)는 선택된 워드라인과 비선택된 워드라인들로 각 동작 모드에 따른 워드라인 전압들을 공급한다. 예를 들면, 행 디코더 회로(220)는 프로그램 동작 모드시 선택된 워드라인으로 프로그램 전압(program voltage ; VPGM)을 공급하고, 비선택된 워드라인들로 패스 전압(pass voltage)과 디커플링 전압(decoupling voltage) 중 어느 하나를 공급한다. 그리고, 행 디코더 회로(220)는 읽기 동작 모드시 선택된 워드라인으로 접지 전압(GND)을 공급하고, 비선택된 워드라인들로 읽기 전압(read voltage)을 공급한다.
메모리 셀 어레이(210) 상에 배열된 비트라인들은, 페이지 버퍼 회로(230)에 전기적으로 연결된다. 페이지 버퍼 회로(230)에는 각각의 비트라인에 대응하는 페이지 버퍼들이 제공될 수 있다. 각각의 페이지 버퍼는 한 쌍의 비트라인들을 공유하도록 구현될 수 있다. 페이지 버퍼 회로(230)는 컨트롤러(250)에 의해 제어된다. 각각의 페이지 버퍼는 동작 모드에 따라 감지 증폭기로서의 기능과, 기입 드라이버로서의 기능을 수행한다. 예를 들면, 페이지 버퍼 회로(230)는 프로그램 동작 모드시 프로그램될 데이터에 따라 비트라인들로 전원 전압(또는, 프로그램 금지 전압: program-inhibited voltage) 또는 접지 전압(또는, 프로그램 전압: program voltage)을 각각 공급한다. 그리고, 페이지 버퍼 회로(230)는 읽기/검증 동작 모드시, 비트라인들을 통해 선택된 워드라인의 메모리 셀들로부터 데이터를 감지한다. 페이지 버퍼 회로(230)의 감지 동작을 통해 메모리 셀이 프로그램된 셀인지 소거된 셀인지 여부가 확인된다.
플래시 메모리 장치를 프로그램함에 있어서 프로그램 전압(VPGM)의 레벨을 안정되게 발생하는 것은, 프로그램의 정확도를 높이는 데 있어 매우 중요하다. 본 발명에서는 프로그램 전압(VPGM)을 안정적으로 발생하기 위해, 펌핑 클럭의 펄스 폭(또는, 주파수(frequency), 크기(amplitude)을 조절하거나, 챠지펌프 외부에서 챠지 펌프의 구동 커패시턴스(drive capacitance) 값을 변경하여 펌핑 기울기를 조절한다. 그 결과, 프로그램 전압(VPGM)의 리플이 제거되고, 보다 안정된 레벨의 프로그램 전압(VPGM)을 발생할 수 있게 된다. 본 발명에 따른 고전압 발생회로(100)의 상세 구성 및 동작을 살펴보면 다음과 같다.
도 4는 도 3에 도시된 본 발명에 따른 고전압 발생회로(100)의 상세 블록도이다.
도 4를 참조하면, 본 발명에 따른 고전압 발생회로(100)는 챠지펌프(110), 제 1 충방전회로(140), 제 2 충방전회로(150), 비교회로(160), 및 펌핑제어회로(170)를 포함한다. 이들 구성 중에서 제 1 및 제 2 충방전회로(140, 150)는, 챠지펌프(110)로부터 발생된 프로그램 전압(VPGM)을 충전하는 충전회로로서의 기능과, 상기 프로그램 전압(VPGM)을 샘플링하여 출력하는 샘플링 회로로서의 기능을 수행한다. 제 1 및 제 2 충방전회로(140, 150)를 통해 샘플링된 프로그램 전압(VPGM)은 비교회로(160)를 통해 소정의 기준전압(VREF)과 비교된다. 펌핑제어회로(170)는 비교회로(160)로부터 발생된 비교 결과(COMP)를 근거로 하여 펌핑클럭신호(PUMP_CLK)를 변경한다. 고전압 발생회로(100)의 구체적인 구성은 다음과 같다.
챠지펌프(110)는 펌핑제어회로(170)로부터 발생된 펌핑클럭신호(PUMP_CLK)에 응답해서 프로그램 전압(VPGM)을 발생한다. 펌핑제어회로(170)는 프로그램 전압(VPGM)의 레벨을 조절하는 제어회로로서의 기능을 수행한다. 펌핑제어회로(170)는, 프로그램 전압(VPGM)이 소정의 레벨에 도달하게 되면, 펌핑 기울기가 완만해지도록 펌핑클럭신호(PUMP_CLK)의 발생을 제어한다.
펌핑 기울기가 완만해지도록 펌핑클럭신호(PUMP_CLK)를 발생하는 방법으로는, 펌핑클럭신호(PUMP_CLK)의 펄스 폭을 조절하는 방법과, 펌핑클럭신호(PUMP_CLK)의 주파수(frequency)를 조절하는 방법, 그리고 펌핑클럭신호(PUMP_CLK)의 크기(amplitude)를 조절하는 방법이 있다. 본 발명에서는 상기 방법들 중 펄스 폭을 조절하는 방법을 예로 들어 설명하기로 한다. 만일 펌핑 기울기를 조절하는 방법으로 핑클럭신호(PUMP_CLK)의 주파수(frequency)를 조절하는 경우, 펌핑제어회로(170) 내부에는 주파수 변조회로(frequency modulator)가 구비될 수 있다. 그리고 만일 펌핑 기울기를 조절하는 방법으로 핑클럭신호(PUMP_CLK)의 크기(amplitude)를 조절하는 경우, 펌핑제어회로(170) 내부에는 이득 변환 회로 등이 구비될 수 있다.
이 외에도, 펌핑 기울기가 완만해지도록 펌핑클럭신호(PUMP_CLK)를 발생하는 방법으로, 챠지 펌프의 구동 커패시턴스(drive capacitance) 값을 변경하는 방법이 있다. 이 경우, 펌핑제어회로(170) 내부에는 복수 개의 커패시터들과 복수 개의 스위치들이 구비되어, 챠지 펌프(110) 내부에 구비된 커패시터들(미 도시됨)과 선택적으로 연결될 수 있다. 이와 같은 커패시터들의 선택적인 용량성 결합에 의하면, 챠지 펌프(110)의 구동 커패스턴스 값이 달라지게 된다. 이상과 같은 펌핑제어회로(170)의 펌핑 기울기 조절에 따르면, 챠지펌프(110)로부터 발생되는 프로그램 전압(VPGM)의 리플이 제거된다. 따라서, 보다 안정된 레벨의 프로그램 전압(VPGM)을 발생할 수 있게 된다. 본 발명에 따른 고전압 발생회로(100)의 상세 구성 및 동작을 살펴보면 다음과 같다.
제 1 충방전회로(140)는, 제 1 고전압 스위치(120)와, 제 2 고전압 스위치(130), 그리고 제 1 커패시턴스 값을 가지는 제 1 커패시터(145)로 구성된다. 챠지펌프(110)로부터 발생된 프로그램 전압(VPGM)은 제 1 고전압 스위치(120)로 입력된다. 제 1 고전압 스위치(120)는 펌핑 클럭신호(PUMP_CLK)(또는 클럭신호(CLK))의 제 1 위상(φ)에 응답해서 턴 온 된다. 제 1 고전압 스위치(120)가 턴 온 됨에 따라, 제 1 고전압 스위치(120)로 입력되는 프로그램 전압(VPGM)이 제 2 고전압 스위치(130)와 제 1 커패시터(145)로 제공된다. 제 1 커패시터(145)는 제 1 고전압 스위치(120)가 턴 온 되어 있는 구간 동안 제 1 고전압 스위치(120)로부터 제공되는 프로그램 전압(VPGM)에 의해 충전된다.
챠지펌프(110)로부터 발생된 프로그램 전압(VPGM)이 목표로 하는 전압 레벨에 이르기 전까지 클럭신호(CLK)와 펌핑 클럭신호(PUMP_CLK)는 서로 일치한다. 그리고, 프로그램 전압(VPGM)이 목표로 하는 전압 레벨에 이르게 되면 펌핑 클럭신호(PUMP_CLK)의 펄스폭(즉, 각 위상이 유지되는 구간의 길이)은 클럭신호(CLK)와 달라지게 된다. 펌핑 클럭신호(PUMP_CLK)의 펄스폭 조절은 펌핑제어회로(170)에서 수행된다. 제 1 고전압 스위치(120)가 턴 온 되는 구간(즉, 제 1 커패시터(145)가 충전되는 구간)은, 제 1 위상(φ)이 유지되는 구간의 길이에 따라 달라지게 된다.
계속해서, 펌핑 클럭신호(PUMP_CLK)의 위상이 제 1 위상(φ)에서 제 2 위상(
Figure 112006048861243-pat00001
)으로 바뀌게 되면, 제 1 고전압 스위치(120)는 펌핑 클럭신호(PUMP_CLK)의 제 2 위상(
Figure 112006048861243-pat00002
)에 응답해서 턴 오프 되고, 제 2 고전압 스위치(130)는 상기 제 2 위상(
Figure 112006048861243-pat00003
)에 응답해서 턴 온 된다. 제 1 및 제 2 고전압 스위치들(120, 130)의 스위칭 동작에 따라, 제 1 커패시터(145)에 충전된 전압(V1)은 제 2 고전압 스위치(130)를 통해 제 2 충방전회로(150)로 제공된다.
제 2 충방전회로(150)는 제 2 커패시턴스 값을 갖는 제 2 커패시터(155)와, 상기 제 2 커패시터(155)의 충방전 동작을 스위칭하는 스위칭 트랜지스터(157)로 구성된다. 스위칭 트랜지스터(157)는 펌핑 클럭신호(PUMP_CLK)의 제 1 위상(φ)에 응답해서 턴 온 되어, 제 2 커패시터(155)에 충전되었던 전하들을 접지로 방전한다. 그 결과, 제 2 커패시터(155)가 초기화 된다.
계속해서, 스위칭 트랜지스터(157)는 펌핑 클럭신호(PUMP_CLK)의 제 2 위상(
Figure 112006048861243-pat00004
)에 응답해서 턴 오프되고, 스위칭 트랜지스터(157)와 병렬로 연결된 제 2 커패시터(155)가 활성화된다. 이때, 제 2 고전압 스위치(130)는 펌핑 클럭신호(PUMP_CLK)의 제 2 위상(
Figure 112006048861243-pat00005
)에 응답해서 턴 온 되어, 제 1 충방전회로(140)에 충전되어 있는 전압(V1)을 출력한다. 제 2 고전압 스위치(130)로부터 출력되는 전압(V1)은 제 2 커패시터(155)로 제공됨과 동시에 비교회로(160)로 제공된다. 이때, 비교회로(160)로 제공되는 전압을 감지전압(VSENSE)이라 하며, 감지전압(VSENSE)의 레벨은 챠지펌프(110)로부터 발생된 프로그램 전압(VPGM)의 레벨 보다는 낮은 레벨을 갖는다. 이는 제 2 커패시터(155)가 가지고 있는 커패시턴스 용량에 기인한다. 그러므로, 제 2 커패시터(155)의 커패시턴스 용량을 얼마로 설정함에 따라서, 펌핑 기울기를 조절하는 시점을 결정할 수 있게 된다. 이와 같은 구성에 따르면, 펌핑 기울기를 조절하기 위한 시점을 결정하는 별도의 비교기가 필요 없게 된다. 이는 회로 구성을 간단하게 해 줄 뿐만 아니라, 칩 사이즈 및 비용을 감소시키는 효과를 가져 온다.
비교회로(160)는 제 2 고전압 스위치(130)로부터 제공되는 감지전압(VSENSE)을 받아들이고, 상기 감지전압(VSENSE)과 소정의 기준 전압(VREF)을 비교하여 비교신호(COMP)를 발생한다. 예를 들면, 감지전압(VSENSE)이 기준 전압(VREF) 보다 낮을 때에는 양의 비교신호(COMP)를 발생한다. 그리고, 감지전압(VSENSE)이 기준 전압(VREF) 보다 높을 때에는 음의 비교신호(COMP)를 발생한다.
펌핑제어회로(170)는 비교회로(160)로부터 발생된 비교신호(COMP)와, 클럭 신호(CLK)에 응답해서 펌핑클럭신호(PUMP_CLK)의 펄스 폭을 조절한다. 예를 들면, 감지전압(VSENSE)이 기준 전압(VREF) 보다 낮을 때에는 양의 비교신호(COMP)에 응답해서, 펌핑클럭신호(PUMP_CLK)의 펄스 폭이 클럭 신호(CLK)의 펄스 폭과 같도록 조절한다. 이 경우, 챠지펌프(110)는 정상적인 펌핑 동작을 수행하게 된다. 그리고, 감지전압(VSENSE)이 기준 전압(VREF) 보다 높을 때에는 음의 비교신호(COMP)에 응답해서, 펌핑클럭신호(PUMP_CLK)의 펄스 폭이 클럭 신호(CLK)의 펄스 폭 보다 작 아지도록 조절한다. 감지전압(VSENSE)이 기준 전압(VREF) 보다 높다는 것은 챠지펌프(110)로부터 발생된 프로그램 전압(VPGM)의 레벨이 목표로 하는 레벨에 도달하였음을 의미한다.
이 경우, 챠지펌프(110)는 원칙적으로는 펌핑 동작을 수행하지 않도록 제어된다. 그러나, 본 발명과 같은 고전압 발생 스킴에서는 펌핑 결과를 감지하여 펌핑 동작을 제어하는 과정이 피드백 루프 형태로 구성되기 때문에, 프로그램 전압(VPGM)이 목표 레벨(V_TARGET)에 도달한 시점에서부터 챠지펌프(110)가 꺼지는 시점까지 소정의 지연 시간이 존재하게 된다. 그리고, 상기 지연 시간 동안 원치않는 펌핑 동작이 수행된다. 이와 같은 지연 시간은 피드백 루프를 갖는 고전압 발생 스킴에서는 불가피한 것이다.
본 발명에서는 이와 같은 고전압 발생 스킴이 가지고 있는 문제점을 해결하기 위해, 프로그램 전압(VPGM)의 레벨이 목표로 하는 레벨에 도달한 이후에 펌핑클럭신호(PUMP_CLK)의 펄스 폭을 작게 조절한다. 그 결과, 프로그램 전압(VPGM)이 목표로 하는 레벨에 도달한 이후에 원치않는 펌핑 동작이 수행된다 하더라도 프로그램 전압(VPGM)의 레벨 상승 폭이 작아지게 되어, 프로그램 전압(VPGM)의 전압 변동(즉 리플)이 최소화 된다.
앞에서 설명한 바와 같이, 본 발명에 따른 고전압 발생회로(100)는 프로그램 전압(VPGM)을 분압하는 저항회로를 구비하지 않고, 제 1 및 제 2 고전압 스위치(120, 130)와 제 1 및 제 2 충방전 회로(140, 150)를 통해 발생된 감지전압(VSENSE)을 이용하여 펌핑 동작을 제어한다. 따라서, 회로의 구조가 간단해지고 칩 사이즈 또한 줄어들게 된다. 또한, 본 발명에서는 다순한 스위칭 동작과 충방전 동작에 의해 감지전압(VSENSE)이 결정되므로, 고속 동작이 가능해 진다.
또한, 본 발명에서는 단 하나의 비교회로(160)를 구비하고서도 프로그램 전압(VPGM)의 레벨이 목표 레벨(V_TARGET)에 도달하기 이전과 이후 각각에 대해 펌핑클럭신호(PUMP_CLK)의 펄스 폭을 서로 다르게 조절할 수 있다. 그러므로, 프로그램 전압(VPGM)의 레벨이 목표 레벨(V_TARGET)에 도달하기 이전에 미리 펌핑 용량을 조절할 필요가 없게 된다. 따라서, 제어 방식이 간단해지고 회로의 구성 또한 간단해 진다.
도 5는 도 4에 도시된 펌핑제어회로(170)의 회로도이다.
도 5를 참조하면, 펌핑제어회로(170)는 전류 통로가 전원전압(VDD)과 접지 사이에 직렬로 연결된 제 1 내지 제 3 트랜지스터들(171-173)과, 제 1 및 제 2 트랜지스터(171, 172)의 출력을 반전하는 인버터(175)를 포함한다.
제 1 및 제 2 트랜지스터(171, 172)는 게이트 단자들이 공통으로 연결된 인버터 회로이다. 제 1 및 제 2 트랜지스터(171, 172)의 게이트 단자로는 클럭신호(CLK)가 입력된다. 제 1 및 제 2 트랜지스터(171, 172)는, 입력된 클럭신호(CLK)를 반전한다. 제 1 트랜지스터(171)와 제 2 트랜지스터(172)의 접점인 제 1 트랜지스터(171)의 드레인 단자를 통해서, 반전된 클럭신호(CLK')가 출력된다. 반전된 클럭신호(CLK')는 인버터(175)를 통해 펌핑 클럭 신호(PUMP_CLK)로서 출력된다.
제 3 트랜지스터(173)는 게이트 단자로 비교신호(COMP)를 받아들여, 제 1 및 제 2 트랜지스터(171, 172)로부터 방전되는 전류의 양을 조절한다. 제 1 및 제 2 트랜지스터(171, 172)로부터 출력되는 반전된 클럭신호(CLK')의 펄스 폭은, 제 3 트랜지스터(173)의 게이트로 인가되는 비교신호(COMP)의 레벨에 의해 결정된다. 예를 들면, 비교신호(COMP)가 양의 값을 가질 경우(즉, 펌핑 동작이 필요할 경우) 제 3 트랜지스터(173)는 턴 온 되고, 제 1 및 제 2 트랜지스터(171, 172)의 출력은 접지 레벨로 급격하게 떨어지게 된다. 이 경우, 제 1 및 제 2 트랜지스터(171, 172)의 출력(CLK')은, 비록 도면에는 도시되지 않았지만, 입력된 클럭신호(CLK)와 동일한 펄스 폭을 가지되, 반대의 위상을 가지는 파형을 가지게 된다.
반면에 비교신호(COMP)가 음의 값을 가질 경우(즉, 펌핑 동작이 필요하지 않을 경우), 제 3 트랜지스터(173)는 턴 오프 된다. 그 결과, 제 1 및 제 2 트랜지스터(171, 172)의 출력이 접지 레벨로 서서히 떨어지게 된다. 이 경우, 제 1 및 제 2 트랜지스터(171, 172)의 출력, 즉 클럭신호(CLK)와 반대 위상을 가지는 반전 클럭신호(CLK')의 하강 에지는 도 5에 도시된 바와 같이 완만하게 형성된다. 완만해진 반전 클럭신호(CLK')의 하강 에지는 대응되는 위상의 펄스 폭이 작아지게 한다. 작아진 반전 클럭신호(CLK')의 펄스 폭은, 결국 펌핑 클럭 신호(PUMP_CLK)의 펄스 폭을 작게 만든다. 펌핑 클럭 신호(PUMP_CLK)의 펄스 폭은 챠지 펌프(110)의 펌핑 기울기를 완만하게 만들어 준다. 그 결과, 프로그램 전압(VPGM)이 목표 레벨(V_TARGET)에 도달한 시점에서부터 챠지펌프(110)가 꺼지는 시점까지 소정의 지연 시간 동안 펌핑 동작이 발생된다 하더라도, 작아진 펄스 폭으로 인해 프로그램 전압(VPGM)의 리플이 작아지게 된다.
도 6은 본 발명에 따른 고전압 발생회로(100)의 출력 파형을 보여주는 도면 이다.
도 4 및 도 6을 참조하면, 챠지펌프(110)로부터 발생된 프로그램 전압(VPGM)이 목표 레벨(V_TARGET)에 도달한 이후의 펌핑 기울기는, 상기 프로그램 전압(VPGM)이 목표 레벨(V_TARGET)에 도달하기 이전의 펌핑 기울기 보다 작아짐을 알 수 있다. 작아진 펌핑 기울기로 인해, 프로그램 전압(VPGM)의 리플이 종래(도 2 참조)에 비해 현저히 줄어들게 된다.
작아진 펌핑 기울기는 펌핑 클럭 신호(PUMP_CLK)의 펄스 폭이 작아짐에 의해 실현될 수 있다. 그러나, 이는 본 발명의 일 실시예에 불과하며, 다양한 형태로 변경 및 변화가 가능하다. 예를 들면, 챠지 펌프(110)의 펌핑 기울기를 조절하는 방법으로, 펌핑클럭신호(PUMP_CLK)의 펄스 폭을 조절하는 방법, 펌핑클럭신호(PUMP_CLK)의 주파수(frequency)를 변조(modulation)하는 방법, 펌핑클럭신호(PUMP_CLK)의 크기(amplitude)를 조절하는 방법이 사용될 수 있다. 그리고, 챠지 펌프(110)의 펌핑 기울기를 조절하는 다른 방법으로, 펌핑제어회로(170)에서 챠지펌프회로(110)의 구동 용량(drive capacitance)을 선택적으로 변경하는 방법 등이 사용될 수 있다.
한편, 이상에서는 본 발명이 적용되는 예로서 프로그램 전압(VPGM)을 발생하는 고전압 발생회로(100)의 구성에 대해 설명되었다. 그러나, 본 발명에 따른 고전압 발생회로(100)의 고전압 발생의 특성은 프로그램 전압(VPGM)에만 국한되는 것은 아니며, 패스 전압, 디커플링 전압, 읽기 전압 등과 같은 다양한 종류의 고전압들에도 적용될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 고전압 발생회로로부터 발생되는 고전압의 리플이 제거되어, 플래시 메모리 장치에서 필요로 하는 고전압을 안정적으로 발생할 수 있게 된다.

Claims (18)

  1. 펌핑클럭신호에 응답해서 고전압을 발생하는 챠지펌프;
    상기 펌핑클럭신호에 응답해서 상기 고전압을 충전하고, 상기 충전 결과를 샘플링하는 충방전회로;
    상기 샘플링 결과와 소정의 기준전압을 비교하는 비교회로; 그리고
    상기 비교 결과를 근거로 하여 상기 챠지 펌프의 펌핑 기울기를 조절하는 펌핑제어회로를 포함하며,
    상기 펌핑제어회로는 상기 고전압이 목표로 하는 전압 레벨에 도달하기 이전의 펌핑 기울기 보다 상기 고전압이 목표로 하는 전압 레벨에 도달한 이후의 상기 펌핑 기울기가 작은 값을 갖도록 상기 펌핑클럭신호를 제어하는 것을 특징으로 하는 고전압 발생회로.
  2. 제 1 항에 있어서,
    상기 펌핑제어회로는, 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 펌핑클럭의 펄스 폭, 주파수, 및 크기 중 어느 하나를 감소시키는 것을 특징으로 하는 고전압 발생회로.
  3. 제 1 항에 있어서,
    상기 펌핑제어회로는, 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 펌핑클럭신호의 제 1 위상과 상기 제 2 위상 중 적어도 하나에 대응되는 펄스폭을 감소시키는 것을 특징으로 하는 고전압 발생회로.
  4. 제 1 항에 있어서,
    상기 펌핑제어회로는,
    클럭신호를 반전하여 출력하는 제 1 인버터;
    상기 비교 결과에 응답해서 상기 제 1 인버터로 입력된 상기 클럭신호가 반전되는 속도를 조절하는 제어회로; 그리고
    상기 제 1 인버터의 출력을 반전하여 상기 펌핑 클럭신호로서 출력하는 제 2 인버터를 포함하는 것을 특징으로 하는 고전압 발생회로.
  5. 펌핑클럭신호에 응답해서 고전압을 발생하는 챠지펌프;
    상기 펌핑클럭신호에 응답해서 상기 고전압을 충전하고, 상기 충전 결과를 샘플링하는 충방전회로;
    상기 샘플링 결과와 소정의 기준전압을 비교하는 비교회로; 그리고
    상기 비교 결과를 근거로 하여 상기 챠지 펌프의 펌핑 기울기를 조절하는 펌핑제어회로를 포함하며,
    상기 펌핑제어회로는 상기 고전압이 목표로 하는 전압 레벨에 도달하기 이전의 펌핑 기울기 보다 상기 고전압이 목표로 하는 전압 레벨에 도달한 이후의 상기 펌핑 기울기가 작은 값을 갖도록, 상기 고전압이 상기 기준전압보다 높을 경우, 상기 챠지 펌프에 구비되어 있는 커패시터들의 구동 커패시턴스 값을 감소시키는 것을 특징으로 하는 고전압 발생회로.
  6. 제 5 항에 있어서,
    상기 펌핑제어회로는, 복수 개의 커패스터들과 복수 개의 스위치들을 포함하며,
    상기 펌핑제어회로에 구비된 복수 개의 커패스터들은 상기 스위치들의 스위 칭 동작에 의해서 상기 챠지 펌프에 구비된 커패스터와 선택적으로 접속되는 것을 특징으로 하는 고전압 발생회로.
  7. 제 1 항에 있어서,
    상기 충방전회로는,
    상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 챠지펌프로부터 출력되는 고전압을 충전하고, 상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 충전 결과를 출력하는 제 1 충방전회로; 그리고
    상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 제 1 충반전회로로부터 출력되는 전압을 상기 비교회로로 제공하는 제 2 충방전회로를 포함하는 것을 특징으로 하는 고전압 발생회로.
  8. 제 7 항에 있어서,
    상기 제 1 충방전회로는,
    상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 고전압을 출력하는 제 1 고전압 스위치;
    상기 제 1 고전압 스위치로부터 출력되는 고전압을 충전하는 제 1 커패시터; 그리고
    상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 커패시터에 충전된 전압을 출력하는 제 2 고전압 스위치를 포함하는 것을 특징으로 하는 고전압 발생회로.
  9. 제 8 항에 있어서,
    상기 제 2 충방전회로는,
    상기 제 2 고전압 스위치로부터 출력되는 전압을 상기 비교회로로 출력하는 제 2 커패시터; 그리고
    상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 제 1 커패시터가 충전되는 동안 상기 제 2 커패시터에 충전되어 있는 전압을 접지 레벨로 방전하는 방전 스위치를 포함하는 것을 특징으로 하는 고전압 발생회로.
  10. 워드라인들과 비트라인들의 교차영역에 배열된 복수 개의 메모리 셀들을 구비한 메모리 셀 어레이; 그리고
    선택된 워드라인으로 인가될 고전압을 발생하는 고전압 발생회로를 포함하며,
    상기 고전압 발생회로는,
    펌핑클럭신호에 응답해서 상기 고전압을 발생하는 챠지펌프;
    상기 펌핑클럭신호에 응답해서 상기 고전압을 충전하고, 상기 충전 결과를 샘플링하는 충방전회로;
    상기 샘플링 결과와 소정의 기준전압을 비교하는 비교회로; 그리고
    상기 비교 결과를 근거로 하여 상기 챠지 펌프의 펌핑 기울기를 조절하는 펌핑제어회로를 포함하며,
    상기 펌핑제어회로는 상기 고전압이 목표로 하는 전압 레벨에 도달하기 이전의 펌핑 기울기 보다 상기 고전압이 목표로 하는 전압 레벨에 도달한 이후의 상기 펌핑 기울기가 작은 값을 갖도록 상기 펌핑클럭신호를 제어하는 것을 특징으로 하는 플래시 메모리 장치.
  11. 제 10 항에 있어서,
    상기 펌핑제어회로는, 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 펌핑클럭의 펄스 폭, 주파수, 및 크기 중 어느 하나를 감소시키는 것을 특징으로 하는 플래시 메모리 장치.
  12. 제 10 항에 있어서,
    상기 펌핑제어회로는, 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 펌핑클럭신호의 제 1 위상과 상기 제 2 위상 중 적어도 하나에 대응되는 펄스폭을 감소시키는 것을 특징으로 하는 플래시 메모리 장치.
  13. 제 10 항에 있어서,
    상기 펌핑제어회로는,
    클럭신호를 반전하여 출력하는 제 1 인버터;
    상기 비교 결과에 응답해서 상기 제 1 인버터로 입력된 상기 클럭신호가 반전되는 속도를 조절하는 제어회로; 그리고
    상기 제 1 인버터의 출력을 반전하여 상기 펌핑 클럭신호로서 출력하는 제 2 인버터를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  14. 워드라인들과 비트라인들의 교차영역에 배열된 복수 개의 메모리 셀들을 구비한 메모리 셀 어레이; 그리고
    선택된 워드라인으로 인가될 고전압을 발생하는 고전압 발생회로를 포함하며,
    상기 고전압 발생회로는,
    펌핑클럭신호에 응답해서 상기 고전압을 발생하는 챠지펌프;
    상기 펌핑클럭신호에 응답해서 상기 고전압을 충전하고, 상기 충전 결과를 샘플링하는 충방전회로;
    상기 샘플링 결과와 소정의 기준전압을 비교하는 비교회로; 그리고
    상기 비교 결과를 근거로 하여 상기 챠지 펌프의 펌핑 기울기를 조절하는 펌핑제어회로를 포함하며,
    상기 펌핑제어회로는 상기 고전압이 목표로 하는 전압 레벨에 도달하기 이전의 펌핑 기울기 보다 상기 고전압이 목표로 하는 전압 레벨에 도달한 이후의 상기 펌핑 기울기가 작은 값을 갖도록, 상기 고전압이 상기 기준전압 보다 높을 경우, 상기 챠지 펌프에 구비되어 있는 커패시터들의 구동 커패시턴스 값을 감소시키는 것을 특징으로 하는 플래시 메모리 장치.
  15. 제 14 항에 있어서,
    상기 펌핑제어회로는, 복수 개의 커패스터들과 복수 개의 스위치들을 포함하며,
    상기 펌핑제어회로에 구비된 복수 개의 커패스터들은 상기 스위치들의 스위칭 동작에 의해서 상기 챠지 펌프에 구비된 커패스터와 선택적으로 접속되는 것을 특징으로 하는 플래시 메모리 장치.
  16. 제 10 항에 있어서,
    상기 충방전회로는,
    상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 챠지펌프로부터 출력되는 고전압을 충전하고, 상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 충전 결과를 출력하는 제 1 충방전회로; 그리고
    상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 제 1 충반전회로로부터 출력되는 전압을 상기 비교회로로 제공하는 제 2 충방전회로를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  17. 제 16 항에 있어서,
    상기 제 1 충방전회로는,
    상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 고전압을 출력하는 제 1 고전압 스위치;
    상기 제 1 고전압 스위치로부터 출력되는 고전압을 충전하는 제 1 커패시터; 그리고
    상기 펌핑클럭신호의 제 2 위상에 응답해서 상기 커패시터에 충전된 전압을 출력하는 제 2 고전압 스위치를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  18. 제 17 항에 있어서,
    상기 제 2 충방전회로는,
    상기 제 2 고전압 스위치로부터 출력되는 전압을 상기 비교회로로 출력하는 제 2 커패시터; 그리고
    상기 펌핑클럭신호의 제 1 위상에 응답해서 상기 제 1 커패시터가 충전되는 동안 상기 제 2 커패시터에 충전되어 있는 전압을 접지 레벨로 방전하는 방전 스위치를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
KR1020060063941A 2006-07-07 2006-07-07 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 Active KR100787940B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060063941A KR100787940B1 (ko) 2006-07-07 2006-07-07 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
US11/774,054 US7489566B2 (en) 2006-07-07 2007-07-06 High voltage generator and related flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063941A KR100787940B1 (ko) 2006-07-07 2006-07-07 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치

Publications (1)

Publication Number Publication Date
KR100787940B1 true KR100787940B1 (ko) 2007-12-24

Family

ID=39029008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063941A Active KR100787940B1 (ko) 2006-07-07 2006-07-07 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치

Country Status (2)

Country Link
US (1) US7489566B2 (ko)
KR (1) KR100787940B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843472B2 (ja) * 2006-03-13 2011-12-21 株式会社東芝 電圧発生回路
KR101511762B1 (ko) * 2008-07-01 2015-04-14 삼성전자주식회사 기준 전압 발생 회로
KR101066762B1 (ko) * 2008-09-04 2011-09-21 주식회사 하이닉스반도체 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
US7902915B2 (en) * 2009-06-08 2011-03-08 Freescale Semiconductor, Inc. Method and circuit for charging and discharging a circuit node
US8120412B2 (en) * 2009-08-07 2012-02-21 Freescale Semiconductor, Inc. Voltage boosting system with slew rate control and method thereof
US8164321B2 (en) * 2010-03-09 2012-04-24 Freescale Semiconductor, Inc. Current injector circuit for supplying a load transient in an integrated circuit
US9257194B1 (en) * 2014-11-24 2016-02-09 Winbond Electronics Corp. Drain regulator for NOR flash memory
FR3050308A1 (fr) * 2016-04-18 2017-10-20 Stmicroelectronics Rousset Procede et dispositif de commande d'au moins un circuit de pompe de charge
US10283207B2 (en) * 2016-06-03 2019-05-07 Samsung Electronics Co., Ltd. Non-volatile memory devices comprising high voltage generation circuits and operating methods thereof
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11482298B2 (en) * 2020-05-29 2022-10-25 Micron Technology, Inc. Device field degradation and factory defect detection by pump clock monitoring
US11437117B2 (en) 2020-05-29 2022-09-06 Micron Technology, Inc. NAND flash array defect real time detection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016235A (ko) * 1992-12-02 1994-07-22 김광호 반도체 메모리장치
KR20010011502A (ko) * 1999-07-28 2001-02-15 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
JP2002233135A (ja) 2000-12-18 2002-08-16 Hitachi Ltd 周波数変調型負電圧発生装置
JP2003348822A (ja) 2002-05-28 2003-12-05 Sony Corp 電圧変換制御回路及び方法
JP2005057972A (ja) 2003-08-07 2005-03-03 Sanyo Electric Co Ltd リングオシレータに利用される定電流回路およびチャージポンプ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184688B2 (ja) * 1993-12-10 2001-07-09 キヤノン株式会社 光学的情報再生装置
FR2753320B1 (fr) * 1996-09-09 1999-01-15 Sgs Thomson Microelectronics Boucle a verrouillage de phase avec dispositif de limitation de courant de pompe de charge
KR100264206B1 (ko) 1997-12-26 2000-08-16 김영환 내부전압 발생장치
JP3293577B2 (ja) * 1998-12-15 2002-06-17 日本電気株式会社 チャージポンプ回路、昇圧回路及び半導体記憶装置
KR100626367B1 (ko) 2003-10-02 2006-09-20 삼성전자주식회사 내부전압 발생장치
JP4257196B2 (ja) 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
US6989718B2 (en) * 2004-01-20 2006-01-24 Infineon Technologies Ag Circuit and method for phase locked loop charge pump biasing
JP4357351B2 (ja) * 2004-04-23 2009-11-04 株式会社東芝 不揮発性半導体記憶装置
KR100735010B1 (ko) * 2005-09-08 2007-07-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016235A (ko) * 1992-12-02 1994-07-22 김광호 반도체 메모리장치
KR20010011502A (ko) * 1999-07-28 2001-02-15 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
JP2002233135A (ja) 2000-12-18 2002-08-16 Hitachi Ltd 周波数変調型負電圧発生装置
JP2003348822A (ja) 2002-05-28 2003-12-05 Sony Corp 電圧変換制御回路及び方法
JP2005057972A (ja) 2003-08-07 2005-03-03 Sanyo Electric Co Ltd リングオシレータに利用される定電流回路およびチャージポンプ回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US6989718, US6215361

Also Published As

Publication number Publication date
US20080031078A1 (en) 2008-02-07
US7489566B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
KR100787940B1 (ko) 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
US6542411B2 (en) Nonvolatile memory and semiconductor device with controlled voltage booster circuit
CN101136249B (zh) 能够基于操作模式产生不同电压的电压产生电路
KR100332001B1 (ko) 반도체불휘발성기억장치
US7362616B2 (en) NAND flash memory with erase verify based on shorter evaluation time
US8737132B2 (en) Charge cycling by equalizing the source and bit line levels between pulses during no-verify write operations for NAND flash memory
US8363466B2 (en) Nonvolatile semiconductor memory device and method of reading data from nonvolatile semiconductor memory device
KR100769866B1 (ko) 반도체 기억 장치
JP2007520029A (ja) 非揮発性メモリの雑／ファインプログラミングのための可変電流シンキング
JP2007520028A (ja) 非揮発性メモリの雑／ファインプログラミングのためのチャージパケット測定
US7440332B2 (en) Low power multiple bit sense amplifier
US6278639B1 (en) Booster circuit having booster cell sections connected in parallel, voltage generating circuit and semiconductor memory which use such booster circuit
KR20130091909A (ko) 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
KR100764740B1 (ko) 플래시 메모리 장치 및 그것을 위한 고전압 발생회로
US7952935B2 (en) Nonvolatile memory device and program or verification method using the same
US10176871B2 (en) NAND flash memory comprising a current sensing page buffer preventing voltage from discharging from a node during operation
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
US8743620B2 (en) Nonvolatile memory device and program verify method thereof
US6990021B2 (en) Low voltage sense amplifier for operation under a reduced bit line bias voltage
KR100274590B1 (ko) 낮은전원전압에서안정된독출동작이가능한플래시메모리장치
CN217444073U (zh) 集成电路
JP3145981B2 (ja) 半導体不揮発性記憶装置
KR20090123511A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US6229735B1 (en) Burst read mode word line boosting
EP1752989B1 (en) NAND flash memory with erase verify based on shorter delay before sensing

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060707

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070619

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071205

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071214

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20191129

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20201130

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20211124

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20221123

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 18

End annual number: 18