[go: up one dir, main page]

KR100787233B1 - 집적 소자 및 그 제조 방법 - Google Patents

집적 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100787233B1
KR100787233B1 KR1020060113303A KR20060113303A KR100787233B1 KR 100787233 B1 KR100787233 B1 KR 100787233B1 KR 1020060113303 A KR1020060113303 A KR 1020060113303A KR 20060113303 A KR20060113303 A KR 20060113303A KR 100787233 B1 KR100787233 B1 KR 100787233B1
Authority
KR
South Korea
Prior art keywords
electrode layer
substrate
resonator
region
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060113303A
Other languages
English (en)
Inventor
박은석
남광우
송인상
김철수
박윤권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060113303A priority Critical patent/KR100787233B1/ko
Priority to US11/812,878 priority patent/US7701312B2/en
Application granted granted Critical
Publication of KR100787233B1 publication Critical patent/KR100787233B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

FBAR와 가변 커패시터가 일체화된 구조로 형성되는 집적 소자가 개시된다. 본 집적 소자는, 기판, 기판 상에 형성된 공진부, 기판 상에서 상기 공진부와 이격된 위치에 형성된 구동 전극층, 기판 상측 방향으로 이격되어 상기 공진부에 대응되는 형태로 형성된 제1 전극층 및 기판 상측 방향으로 이격되어 상기 구동전극층에 대응되는 형태로 형성되며, 상기 제1 전극층과 단차를 이루는 제2 전극층을 포함한다. 이에 따라, 튜닝범위를 높일 수 있고 기생 저항을 줄일 수 있는 집적소자를 제공할 수 있게 된다.
집적 소자, 가변 커패시터, FBAR

Description

집적 소자 및 그 제조 방법 {Integrated device and method thereof}
도 1a 및 도 1b는 종래 기술을 설명하기 위한 도면들이다.
도 2는 본 발명의 동작을 개략적으로 설명하기 위한 모식도이다.
도 3은 도 2에 도시된 집적 소자의 등가 회로 모델을 나타내는 모식도이다.
도 4는 본 발명의 일 실시 예에 따른 집적 소자의 구성을 나타내는 단면도이다.
도 5는 도 4의 구조물을 제조하는 방법을 단계적으로 도시한 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
210, 310 : 공진부 220, 320 : 가변 커패시터
511 : 기판 510 : 공진부
514 : 구동전극층 521 : 접합부
522 : 지지부 531 : 힌지부
524: 제2 전극층 525 : 제1 전극층
본 발명은 집적 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 일 체화된 FBAR와 가변 커패시터를 이용하여 튜닝범위를 높이고 descrete 한 연결에서 발생하는 기생저항을 줄일 수 있는 집적 소자 및 그 제조 방법에 관한 것이다.
최근, 휴대전화로 대표되는 이동통신기기가 광범위하게 보급됨에 따라, 이러한 이동통신기기의 성능을 보다 더 좋게 하고, 보다 소형경량으로 제조하기 위한 노력이 계속되고 있다. 이에 따라, 이동통신기기에 사용되는 구성부품의 성능을 향상시키는 동시에 소형화 경량화시키기 위한 연구가 진행되고 있다.
한편, 이동통신기기의 핵심부품 중 하나로 듀플렉서(Duplexer)를 들 수 있다. 듀플렉서란 필터(Filter)를 복합적으로 이용하는 대표적인 소자의 한 종류로써, 주파수 분할 방식(FDD)방식으로 구현되는 통신 시스템에서 하나의 안테나를 통하여 송신되는 신호 및 수신되는 신호를 적절하게 분기함으로써, 같은 안테나를 효율적으로 공유할 수 있도록 하는 역할을 하는 소자이다.
듀플렉서의 기본 구조는 안테나를 제외하고 크게 송신단 필터 및 수신단 필터로 이루어 진다. 송신단 필터는 송신하고자 하는 주파수대역 내의 신호만을 통과시켜주는 밴드 패스 필터(Band Pass Filter), 수신단 필터는 수신하고자 하는 주파수대역 내의 신호만을 통과시켜주는 밴드 패스 필터인데, 듀플렉서는 이러한 송신단 필터 및 수신단 필터에서 패스시키는 주파수를 달리 조정함으로써, 하나의 안테나로 송수신이 이루어 질수 있도록 한다.
듀플렉서의 기본 구조를 형성하는 상기 송신단 필터 및 수신단 필터는 FBAR (Film Bulk Acoustic Resonator)를 사용할 수 있다. 소형경량으로 구현되면서, 대전력의 용도에 적합한 필터를 구성하기 위한 유력한 수단으로 알려져 있는 FBAR은 최소한의 비용으로 대량 생산이 가능하며, 최소형으로 구현할수 있다는 장점이 있다. 또한, 필터의 주요한 특성인 높은 품질계수(Quality Factor: Q)값을 구현하는 것이 가능하고, 마이크로주파수 대역에서도 사용이 가능하며, 특히 PCS(Personal Communication System)와 DCS(Digital Cordless System) 대역까지도 구현할수 있는 장점을 가지고 있다.
FBAR란, 일반적으로 하부전극, 압전층 및 상부전극이 차례로 적층된 구조로 제조되어, 외부 전계가 인가되면 공진현상을 일으키는 소자를 의미한다. 즉, FBAR의 상하부전극에 전기적에너지를 인가하여 압전층내에 시간적으로 변화하는 전계를 유기하면, 압전층이 전기적에너지를 음향파 형태의 기계적에너지로 변환하는 압전효과를 일으켜 공진이 발생하게 되는데, 이 경우, 공진 주파수를 중심으로 소정 대역내의 신호만을 통과시키게 되므로, 일종의 밴드패스필터로써 동작하게 된다.
한편, 정보 통신 기기의 소형화, 복잡화가 진행되면서 소형이면서 여러 주파수 대역이 사용 가능한 단말기의 필요성이 오래 전부터 부각되었다. 하나의 단말기에서 여러 대역의 주파수를 사용하기 위해서는 여러 개의 필터를 이용한 필터 뱅크(Filter Bank)를 이용하는 방법이 있다. 하지만. 이 경우는 소형화하려는 최근의 추세와는 달리 단말기의 크기를 줄이는데 중요한 걸림돌이 된다. 이 문제점을 해결하기 위하여 가변 필터(Tunable Filter)가 사용된다. 전기 전압으로 주파수가 약 30% 정도 변화하는 하나 또는 두 개의 가변 필터의 사용으로 이 필터 뱅크의 사용을 대신할 수 있다. 이런 가변 필터는 튜닝이 가능한 MEMS 공진기의 개발로 구현 가능하다. 현재 2 ~ 5 GHz 대역에서 가장 소형이고 특성이 뛰어난 공진기는 벌크 공진 특성을 이용한 FBAR 이다. 또한, FBAR은 가격이 저렴하고 IC 와의 집적화 호환성이 가능한 실리콘 기판을 이용하고 있으므로 주파수 튜닝을 위한 MEMS tunable L/C와의 집적화가 용이하다.
도 1a 및 도 1b는 가변 FBAR에 관한 이해를 돕기 위한 도면들이다.
도 1a는 가변 소자와 FBAR가 연결된 구조(10)에 대해 개시한다. 이 경우, FBAR(11)과 가변 커패시터부(12)가 집적화되어 있지 않고 descrete 하게 연결되어 있으므로 기생 저항이 생길 수 있고 소형으로 만드는데 한계가 있다는 문제점이 있다.
도 1b는 가변 커패시터와 FBAR이 집적된 구조(20)에 대해 개시한다. 이 경우, 외팔보 구조로 고정된 FBAR(22)을 아래 위로 움직이면서 커패시턴스를 변화시키는 방법을 이용하는데, Pull-in effect 로 인해 튜닝 비율이 1 : 1.5로 제한되고 FBAR(22) 전체가 움직이므로 FBAR의 특성이 변화(Q 값 변화)될 수 있다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은, 일체로 제작된 FBAR 및 가변 커패시터를 이용하여 튜닝 범위를 높이고 기생 저항을 줄일 수 있는 집적 소자 및 집적 소자 제조 방법에 관한 것이다.
이상과 같은 목적을 달성하기 위하여, 본 집적 소자는, 기판, 상기 기판 상에 형성된 공진부, 상기 기판 상에서 상기 공진부와 이격된 위치에 형성된 구동 전 극층, 상기 기판 상측 방향으로 이격되어 상기 공진부에 대응되는 형태로 형성된 제1 전극층 및 상기 기판 상측 방향으로 이격되어 상기 구동전극층에 대응되는 형태로 형성되며, 상기 제1 전극층과 단차를 이루는 제2 전극층을 포함한다.
바람직하게는, 상기 제1 전극층은, 상기 제2 전극층 및 상기 구동전극층 사이에 형성되는 전위차에 의해 상기 공진부 방향으로 이동가능하다.
보다 바람직하게는, 상기 제1 전극층 및 상기 제2 전극층은 일체로 형성되며, 상기 제1 전극층은, 상기 제2 전극층 및 상기 구동전극층 사이에 형성되는 전위차에 의해 상기 공진부 방향으로 휨 가능할 수 있다.
또한 바람직하게는, 상기 제2 전극층은, 상기 기판 표면을 기준으로 상기 제1 전극층이 배치되는 위치보다 상측에 형성되어 상기 제1 전극층과의 단차를 이룰 수 있다.
또한 바람직하게는, 상기 제1 전극층 및 상기 제2 전극층을 지지하며, 상기 제2 전극층 및 상기 구동전극층 사이에 소정 크기 이상의 전위차가 형성되면 상기 제1 전극층을 상기 공진부 방향으로 이동시키는 상부 기판을 더 포함할 수 있다.
또한 바람직하게는, 상기 상부 기판은, 상기 제1 전극층 및 상기 제2 전극층을 지지하는 지지부, 상기 기판과 접하는 접합부 및, 상기 지지부가 요동 가능하도록 상기 접합부 및 상기 지지부를 연결하는 힌지부를 포함할 수 있다.
또한 바람직하게는, 상기 지지부는, 상기 제1 전극층을 지지하는 제1 영역 및 표면으로부터 함몰되어 상기 제2 전극층을 지지하는 제2 영역을 포함할 수 있다.
또한 바람직하게는, 상기 구동 전극층은, 상기 공진부를 중심으로 일측에 배치되는 제1 구동 전극층 및, 상기 공진부를 중심으로 타측에 배치되는 제2 구동 전극층을 포함할 수 있다.
또한 바람직하게는, 상기 공진부는, 상기 기판에 마련된 캐비티, 상기 캐비티 상측에 형성된 하부전극층, 상기 하부전극층 상측에 형성된 압전막 및 상기 압전막 상측에 형성된 상부전극층을 포함할 수 있다.
또한 바람직하게는, 상기 제1 전극층 및 상기 기판 표면 사이의 이격거리 h1는, 상기 제2 전극층 및 상기 기판 표면 사이의 이격 거리 h2의 1/3배보다 작은 것일 수 있다.
한편, 본 집적 소자의 제조 방법은, (a) 제1 기판 상에 공진부 및 구동 전극층을 형성하는 단계, (b) 제2 기판 상에 제1 전극 층 및 상기 제1 전극층과 단차가 지는 제2 전극층을 형성하는 단계 및, (c) 상기 제1 전극층이 상기 공진부에 대응되는 위치에 배치되고, 상기 제2 전극층이 상기 구동전극층에 대응되는 위치에 배치되도록 상기 제1 기판 및 상기 제2 기판을 결합하는 단계를 포함한다.
바람직하게는, 상기 (a)단계는, 상기 제1 기판 상에 도전물질을 적층 및 패터닝하여 하부전극층, 상기 구동전극층 및 본딩층을 형성하는 단계 및, 상기 하부전극층 상에 압전층 및 상부 전극층을 순차적으로 적층하고, 상기 하부전극층 하측의 제1 기판영역을 식각하여 캐비티(cavity)를 형성함으로써 상기 공진부를 제작하는 단계를 포함한다.
보다 바람직하게는, 상기 (b) 단계는, (b1) 상기 제2 기판의 일 표면을 소정 패턴으로 식각하여 상기 제1 전극층 및 상기 제2 전극층을 지지하기 위한 지지부와 상기 제1 기판과 접합하기 위한 접합부를 형성하는 단계, (b2) 상기 지지부 내에 상기 제1 전극층 및 상기 제2 전극층을 형성하는 단계 및, (b3) 상기 지지부 및 상기 접합부 사이의 영역을 소정 형태로 패터닝하여 상기 지지부를 요동 가능한 형태로 지지하는 힌지부를 형성하는 단계를 포함할 수 있다.
또한 바람직하게는, 상기 (b1)단계는, 상기 제2 기판 표면을 1차 식각하는 단계 및, 상기 1차 식각된 영역을 포함하는 제2 기판 영역을 2차 식각하여, 서로 다른 깊이의 제1 함몰 영역 및 제2 함몰 영역을 형성하는 단계를 포함할 수 있다.
또한 바람직하게는, 상기 (b2)단계는, 상기 제1 및 제2 함몰 영역을 포함하는 제2 기판 표면에 도전물질을 적층하고 패터닝하여, 상기 제1 및 제2 함몰 영역 중 상대적으로 큰 깊이를 가지는 제1 함몰 영역에 상기 제1 전극층을 형성하고, 상기 제2 함몰 영역에 상기 제2 전극층을 형성할 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세히 설명한다.
도 2는 본 발명에 따른 집적 소자의 동작을 개략적으로 설명하기 위한 모식도이다. 도 2에 따르면, 본 집적 소자(200)는 공진부(210) 및 가변 커패시터(220)가 일체화된 구성으로 이루어져 있으며, 가변 커패시터(220)는 공진부(210) 상부에 위치하는 제1 전극(232)과 공진부(210) 사이에서 형성된다. 즉, 구동 전극(240) 및 구동전극(240) 상부에 위치하는 제2 전극(231) 사이에 전위차 V가 형성됨에 따라 제1 전극(232)이 공진부 방향으로 이동하여 공진부(210)와 공진부(210) 상부에 위치하는 제1 전극(232) 간의 거리 h2 에 변화를 주어 커패시턴스 C 를 변하게 할 수 있다.
도 3은 도 2에 도시된 집적 소자의 등가 회로 모델을 도시한 도면이다. 도 3에 따르면, 공진부(310) 및 가변 커패시터(320)가 일체로 연결된 회로 구조임을 확인할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 집적 소자(500)의 구성을 나타내는 단면도이다. 도 4에 따르면, 기판(511) 상의 소정 영역에 공진부(510)가 형성되어 있고 공진부(510)의 양측으로 소정 거리 이격된 영역에는 구동전극층(514)이 형성되어 있다. 또한, 기판(511) 상측 방향으로 이격되어 공진부(510)에 대응되는 위치에제1 전극층(525)이 형성되어 있으며, 기판(511) 상측 방향으로 이격되어 구동 전극층(514)에 대응되는 위치에는 제1 전극층(525)과 단차를 이루는 제2 전극층(524)이형성되어 있다.
공진부(510)는 기판(511)에 마련된 캐비티(540), 하부전극층(515), 압전막(Piezoelectric layer : 516) 및 상부전극층(517)이 차례로 적층되어 형성된다. 공진부(510)란, 상부전극층(517) 및 하부전극층(515)에 외부전계가 인가되면, 압전막(516)에서 압전효과가 발생하여 공진이 발생하는 부분을 의미한다. 여기서, 압전 효과란 압전막(516) 외부에서 기계적 압력이 가해질 경우 압전막(516) 내에서 전자가 발생되어 전압을 발생시키는 현상을 의미한다. 또한 공진 현상이란 압전막(516)의 두께 및 두 전극층(515, 517)간의 거리, 압전막(516)의 종류에 의해 일정 주파수 대역에 대해서는 공진이 발생하며 다른 주파수 대역의 주파수에 대해서는 차단시키는 현상을 말한다.
제1 전극층(525)은 제2 전극층(524) 및 구동 전극층(514) 사이에 형성되는 전위차에 의해 공진부(510) 방향으로 이동할 수 있다. 이 경우 전위차는 구동전극층(514)과 제2 전극층(524) 사이에 직류 전압을 인가함으로써 형성될 수 있다.
제2 전극층(524)은 기판(511) 표면을 기준으로 제1 전극층(525)이 배치되는 위치보다 상측에서 제1 전극층(525)과 단차를 이루도록 형성될 수 있다.
제2 전극층(524)은 공진부(510)의 상부전극층(517)과 함께 가변 커패시터의 전극 역할을 하며, 제2 전극층(524)과 공진부(510)의 상부전극층(517) 사이의 공기는 유전체 역할을 한다. 제2 전극층(524) 및 공진부(510)의 상부전극층(517)의 면적을 A, 두 전극 사이의 거리를 d, 두 전극 사이 공기의 유전율을 ε이라고 하면, 커패시턴스 C는 식 C = εㆍA/d 에 의해 계산될 수 있다. 따라서, 제2 전극층(524)이 공진부(510)의 상부전극층(517) 방향으로 이동하면, 전극 간 거리 d가 달라지게 되므로 커패시턴스 C 도 변하게 된다.
이 경우 제1 전극층(525) 및 공진부(510)의 상부 전극 간 거리 h1은 제2 전극층(524) 및 구동전극층(514) 간 거리 h2 의 1/3 보다 작은 것이 바람직하다. 즉, 지지부(522)의 기판(511) 방향 이동 거리를 h 라 할 때, h가 h2 /3 보다 작게 이동되는 경우, 제1 전극층(525)은 공진부(510)의 상부전극층(517)까지 이동하므로 튜닝 범위가 무한대가 될 수 있다. 또한, h1이 h2 /3와 동일한 경우 h가 h2 /3만큼 기판(511) 방향으로 이동되어 pull-in effect 효과가 발생하는 경우(이 경우, 제1 전극층(525)이 공진부(510)의 상부 전극층(517)까지 내려오게 된다), 공진부(510)의 상부전극층(517)의 두께가 두꺼워지는 효과(제1 전극층(525)과 상부전극층(517) 이 모두 공진부의 상부 전극 역할을 하게 된다)가 있으므로 FBAR의 특성은 그대로 유지할 수 있다. 이는 도 1b에서 도시된 종래 기술이 pull-in effect 효과에 의해 FBAR의 특성을 상실하는 것을 극복할 수 있다는 장점이 있다.
본 실시 예에서는 제1 전극층(525)과 제2 전극층(524)가 별도로 형성된 경우에 대해 도시하였지만, 경우에 따라서는 제1 전극층(525)과 제2 전극층(524)은 일체로 형성될 수 있다. 이 경우 상기 제1 전극층(525)은 제2 전극층(524) 및 구동 전극층(514) 사이에 형성되는 전위차에 의해 공진부(510) 방향으로 휘어질 수 있다.
상부기판은 제1 전극층(525) 및 제2 전극층(524)을 지지하며, 제2 전극층(524) 및 구동전극층(514) 사이에 소정 크기 이상의 전위차가 형성되면 제1 전극층(525)을 공진부(510) 방향으로 이동시키는 역할을 한다.
상부기판은 접합부(521), 지지부(522) 및 힌지부(531)를 구성될 수 있다. 접합부(521)는 지지부(522) 및 힌지부(531)를 기판(511)과 접합시키는 역할을 한다. 접합부(521)는 기판(511) 제작시에 형성되는 제1 본딩부(513)와 상부 기판 제작시에 형성되는 제2 본딩부(513)를 본딩시킴으로써 기판(511)과 접할 수 있다.
지지부(522)는 제1 전극층(525) 및 제2 전극층(524)을 지지하는 역할을 한다. 지지부(522)는 제1 전극층(525)을 지지하는 제1 영역 및 표면으로부터 함몰되어 제2 전극층(524)을 지지하는 제2 영역으로 형성될 수 있다.
힌지부(531)는 스프링 형태로 형성되어 지지부(522)가 요동 가능하도록 접합부(521) 및 지지부(522)를 연결하는 역할을 한다.
도 5a 내지 도 5j는 도 4의 구조물을 제조하는 방법을 단계적으로 도시한 공정도이다.
도 5a에 도시된 바와 같이, 먼저, 제1 기판(511) 상에 실리콘 산화막(512)을 20μm ~ 30μm 의 두께로 증착한다. 이 경우 실리콘 산화막(512)은 탄성파 소자의 구현 과정 중 탄성파 소자를 유지하기 위한 교각의 상판 역할 및 캐비티(cavity)구현을 위한 용도 이외에 온도 변화에 따른 탄성파 소자의 주파수 천이 및 손실의 발생을 방지하기 위한 온도 보상용 박막으로 사용된다. 이러한 온도 보상용 박막으로는 실리콘 산화막 이외에 실리콘나이트라이드(SiN) 또는 자성체 박막을 이용할 수 있다.
다음으로, 제1 기판(511)의 하면에 감광막 패턴(미도시)을 형성하고 감광막 패턴(미도시)을 식각 마스크로 하고 BOE(Buffered Oxide Etchant)용액을 사용하여 제1 기판(511) 하면을 식각하되, 실리콘 산화막(512)의 표면이 노출될 때까지 식각하여 캐비티(540)를 형성한다.
도 5b에 도시된 바와 같이, 실리콘 산화막(512) 상에 도전 물질을 적층하고 패터닝하여 하부전극층(515), 구동전극층(514) 및 제1 본딩층(513)을 형성한다. 여기서, 도전 물질의 적층 공정은 디씨 스퍼터링(DC sputtering), 이베포레이션(evaporation), 화학기상증착(chemical vapordeposition : CVD)등을 사용할 수 있고, 도전 물질의 패터닝 공정은 습식 식각, 건식 식각, 리프트-오프(lift-off)방법 등을 사용할 수 있다. 또한, 도전 물질은 알루미늄(AL), 텅스텐(W), 금(Au), 백금(Pt), 백금(Pt), 몰리브덴(Mo) 등이 사용될 수 있다.
다음으로, 하부 전극층(515) 상에 압전층(516) 및 제2 전극층을 적층 및 패터닝 과정에 의해 형성한다. 이러한 공진부(510) 제조과정은 공지된바 있으므로 더 이상의 자세한 설명은 생략한다.
도 5c에 도시된 바와 같이, 제2 기판(521) 하면에 산화물층(520)을 증착하고 패터닝하여 접합부가 형성될 영역을 마련한다.
도 5d에 도시된 바와 같이, 산화물층(520) 및 제2 기판(521) 영역을 PR(Photo Register) 코팅(523)을 하고 패터닝하여 제1 전극층 및 제2 전극층을 지지하기 위한 지지부 및 접합부가 형성될 영역을 마련한다.
도 5e에 도시된 바와 같이, 제2 기판의 표면을 상기 PR(Photo Register) 코팅 패턴에 따라 1차 식각를 수행하여 제1 전극층 및 제2 전극층을 지지하기 위한 지지부(522) 및 제1 기판(511)과 접합하기 위한 접합부(521)를 형성한다.
도 5f에 도시된 바와 같이, 제2 기판 상부에 형성된 PR 코팅을 제거하고, 1차 식각된 영역을 포함하는 제2 기판 영역(522)을 2차 식각하여 함몰 깊이를 다르게 형성한다. 이 경우, 제1 전극층이 형성될 제1 함몰 영역의 깊이가 제2 전극층이 형성될 제2 함몰 영역의 깊이보다 상대적으로 큰 깊이를 갖도록 형성하는 것이 바람직하다.
도 5g에 도시된 바와 같이, 제1 함몰 영역 및 제2 함몰 영역을 포함하는 제2 기판의 표면에 도전물질을 적층하고 PR 코팅(미도시)을 마련하여 패터닝하여 제1 전극층(525), 제2 전극층(524) 및 제2 본딩층(526)을 형성할 수 있다. 이때 도전 물질은 금(Au)인 것이 바람직하며, 접합부(521), 제1 함몰 영역 및 제2 함몰 영역 간의 단차 극복을 위해 Spray coater를 이용해 PR 코팅을 마련할 수 있다.
도 5h에 도시된 바와 같이, 제1 기판(511) 상에 마련된 제1 본딩층(513) 및 제2 기판 중 접합부(521)에 마련된 제2 본딩층(526)을 접합함으로써 제1 기판(511) 및 제2 기판(521, 522)을 결합할 수 있다.
도 5i에 도시된 바와 같이, 제2 기판(521, 522)의 상부 전면을 에칭하여 지지부(522)의 두께를 조절한다.
도 5j에 도시된 바와 같이, 제2 기판(521, 522)의 상부에 패턴을 형성하고 식각함으로써 힌지부(531)를 형성한다. 이 때, 상부 패턴은 auto track 으로 형성할 수 있으며, ion 가속에 반응성 가스(reactive gas)를 사용하는 RIE(reactive ion etching) 에칭 방식을 이용하여 선택적으로 에칭함으로써 힌지부(531)를 형성할 수 있다. 이러한 방법으로 FBAR 과 가변 커패시터가 일체형으로 형성된 집적 소자(500)를 제조할 수 있다. 집적 소자(500)가 제조되면, 이를 이용하여 도 6에 도시된 바와 같이 집적 소자(500)로 구성되는 가변 필터를 제조할 수 있게 된다.
이상 상술한 바와 같이, 본 발명에 따르면, FBAR 및 가변 커패시터를 일체형으로 제작하여 소형의 집적화된 가변 FBAR을 제작할 수 있게 된다. 본 집적 소자는 디스크리트(descrete)한 연결시에 생길 수 있는 기생 저항을 줄일 수 있다. 또한, two gap 구조를 이용하여 pull-in effect로 인한 1.5 : 1로 제한되는 튜닝 범위를 높일 수 있게 된다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였 지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.

Claims (15)

  1. 기판;
    상기 기판 상에 형성된 공진부;
    상기 기판 상에서 상기 공진부와 이격된 위치에 형성된 구동 전극층;
    상기 기판 상측 방향으로 이격되어 상기 공진부에 대응되는 형태로 형성된 제1 전극층; 및
    상기 기판 상측 방향으로 이격되어 상기 구동전극층에 대응되는 형태로 형성되며, 상기 제1 전극층과 단차를 이루는 제2 전극층;을 포함하는 것을 특징으로 하는 집적 소자.
  2. 제1항에 있어서,
    상기 제1 전극층은,
    상기 제2 전극층 및 상기 구동전극층 사이에 형성되는 전위차에 의해 상기 공진부 방향으로 이동가능한 것을 특징으로 하는 집적 소자.
  3. 제2항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층은 일체로 형성되며,
    상기 제1 전극층은, 상기 제2 전극층 및 상기 구동전극층 사이에 형성되는 전위차에 의해 상기 공진부 방향으로 휨 가능한 것을 특징으로 하는 집적 소자.
  4. 제1항에 있어서,
    상기 제2 전극층은,
    상기 기판 표면을 기준으로 상기 제1 전극층이 배치되는 위치보다 상측에 형성되어 상기 제1 전극층과의 단차를 이루는 것을 특징으로 하는 집적 소자.
  5. 제1 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층을 지지하며, 상기 제2 전극층 및 상기 구동전극층 사이에 소정 크기 이상의 전위차가 형성되면 상기 제1 전극층을 상기 공진부 방향으로 이동시키는 상부 기판;을 더 포함하는 것을 특징으로 하는 집적 소자.
  6. 제5항에 있어서,
    상기 상부 기판은,
    상기 제1 전극층 및 상기 제2 전극층을 지지하는 지지부;
    상기 기판과 접하는 접합부; 및,
    상기 지지부가 요동 가능하도록 상기 접합부 및 상기 지지부를 연결하는 힌지부;를 포함하는 것을 특징으로 하는 집적 소자.
  7. 제6항에 있어서,
    상기 지지부는,
    상기 제1 전극층을 지지하는 제1 영역 및 표면으로부터 함몰되어 상기 제2 전극층을 지지하는 제2 영역을 포함하는 것을 특징으로 하는 집적 소자.
  8. 제5항에 있어서,
    상기 구동 전극층은,
    상기 공진부를 중심으로 일측에 배치되는 제1 구동 전극층; 및,
    상기 공진부를 중심으로 타측에 배치되는 제2 구동 전극층;을 포함하는 것을 특징으로 하는 집적 소자.
  9. 제5항에 있어서,
    상기 공진부는,
    상기 기판에 마련된 캐비티;
    상기 캐비티 상측에 형성된 하부전극층;
    상기 하부전극층 상측에 형성된 압전막; 및
    상기 압전막 상측에 형성된 상부전극층;을 포함하는 것을 특징으로 하는 집적 소자.
  10. 제5항에 있어서,
    상기 제1 전극층 및 상기 기판 표면 사이의 이격거리 h는, 상기 제2 전극층 및 상기 기판 표면 사이의 이격 거리 h2의 1/3배보다 작은 것을 특징으로 하는 집적 소자.
  11. (a) 제1 기판 상에 공진부 및 구동 전극층을 형성하는 단계;
    (b) 제2 기판 상에 제1 전극 층 및 상기 제1 전극층과 단차가 지는 제2 전극층을 형성하는 단계; 및,
    (c) 상기 제1 전극층이 상기 공진부에 대응되는 위치에 배치되고, 상기 제2 전극층이 상기 구동전극층에 대응되는 위치에 배치되도록 상기 제1 기판 및 상기 제2 기판을 결합하는 단계;를 포함하는 것을 특징으로 하는 집적 소자 제작 방법.
  12. 제11항에 있어서,
    상기 (a)단계는,
    상기 제1 기판 상에 도전물질을 적층 및 패터닝하여 하부전극층, 상기 구동전극층 및 본딩층을 형성하는 단계; 및,
    상기 하부전극층 상에 압전층 및 상부 전극층을 순차적으로 적층하고, 상기 하부전극층 하측의 제1 기판영역을 식각하여 캐비티(cavity)를 형성함으로써 상기 공진부를 제작하는 단계;를 포함하는 것을 특징으로 하는 집적 소자 제작 방법.
  13. 제11항에 있어서,
    상기 (b) 단계는,
    (b1) 상기 제2 기판의 일 표면을 소정 패턴으로 식각하여 상기 제1 전극층 및 상기 제2 전극층을 지지하기 위한 지지부와 상기 제1 기판과 접합하기 위한 접합부를 형성하는 단계;
    (b2) 상기 지지부 내에 상기 제1 전극층 및 상기 제2 전극층을 형성하는 단계; 및,
    (b3) 상기 지지부 및 상기 접합부 사이의 영역을 소정 형태로 패터닝하여 상기 지지부를 요동 가능한 형태로 지지하는 힌지부를 형성하는 단계;를 포함하는 것을 특징으로 하는 집적 소자 제조 방법.
  14. 제13항에 있어서,
    상기 (b1)단계는,
    상기 제2 기판 표면을 1차 식각하는 단계; 및,
    상기 1차 식각된 영역을 포함하는 제2 기판 영역을 2차 식각하여, 서로 다른 깊이의 제1 함몰 영역 및 제2 함몰 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 집적 소자 제조 방법.
  15. 제14항에 있어서,
    상기 (b2)단계는,
    상기 제1 및 제2 함몰 영역을 포함하는 제2 기판 표면에 도전물질을 적층하고 패터닝하여, 상기 제1 및 제2 함몰 영역 중 상대적으로 큰 깊이를 가지는 제1 함몰 영역에 상기 제1 전극층을 형성하고, 상기 제2 함몰 영역에 상기 제2 전극층을 형성하는 것을 특징으로 하는 집적 소자 제조 방법.
KR1020060113303A 2006-11-16 2006-11-16 집적 소자 및 그 제조 방법 Active KR100787233B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060113303A KR100787233B1 (ko) 2006-11-16 2006-11-16 집적 소자 및 그 제조 방법
US11/812,878 US7701312B2 (en) 2006-11-16 2007-06-22 Integrated device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060113303A KR100787233B1 (ko) 2006-11-16 2006-11-16 집적 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100787233B1 true KR100787233B1 (ko) 2007-12-21

Family

ID=39147503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113303A Active KR100787233B1 (ko) 2006-11-16 2006-11-16 집적 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7701312B2 (ko)
KR (1) KR100787233B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834524B2 (en) * 2009-01-30 2010-11-16 Integrated Device Technology, Inc. Micro-electromechanical devices having variable capacitors therein that compensate for temperature-induced frequency drift in acoustic resonators
US8362853B2 (en) 2009-06-19 2013-01-29 Qualcomm Incorporated Tunable MEMS resonators
KR101853740B1 (ko) * 2011-07-27 2018-06-14 삼성전자주식회사 체적 음향 공진기 및 체적 음향 공진기를 이용한 듀플렉서
US9054671B2 (en) * 2011-11-09 2015-06-09 International Business Machines Corporation Tunable filter structures and design structures
US9178256B2 (en) 2012-04-19 2015-11-03 Qualcomm Mems Technologies, Inc. Isotropically-etched cavities for evanescent-mode electromagnetic-wave cavity resonators
US8884725B2 (en) 2012-04-19 2014-11-11 Qualcomm Mems Technologies, Inc. In-plane resonator structures for evanescent-mode electromagnetic-wave cavity resonators
US20130278359A1 (en) * 2012-04-19 2013-10-24 Qualcomm Mems Technologies, Inc. Two- and three-substrate level processes for producing evanescent mode electromagnetic wave cavity resonators
JP2014076527A (ja) * 2012-10-12 2014-05-01 Seiko Epson Corp Ｍｅｍｓセンサー、および電子機器、ロボット、移動体
US10312882B2 (en) * 2015-07-22 2019-06-04 Cindy X. Qiu Tunable film bulk acoustic resonators and filters
KR101872599B1 (ko) * 2016-08-26 2018-06-28 삼성전기주식회사 탄성파 필터 장치
FR3076126A1 (fr) * 2017-12-26 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite
CN109831172B (zh) * 2018-12-20 2022-03-01 苏州敏芯微电子技术股份有限公司 一种体声波谐振器的制备方法
US11870422B2 (en) 2020-12-03 2024-01-09 Akoustis, Inc. Bulk acoustic wave resonator filters with integrated capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097701A (ko) * 2000-04-25 2001-11-08 구자홍 고주파용 ｆｂａｒ 공진기 및 그 제조방법
KR20040043483A (ko) * 2002-11-18 2004-05-24 엘지전자 주식회사 Ｆｂａｒ을 이용한 듀플렉스필터
KR20050063701A (ko) * 2003-12-22 2005-06-28 인피네온 테크놀로지스 아게 박막 공진기 사다리형 필터, 송수전환기 및 사다리형 필터접지 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI108583B (fi) * 1998-06-02 2002-02-15 Nokia Corp Resonaattorirakenteita

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097701A (ko) * 2000-04-25 2001-11-08 구자홍 고주파용 ｆｂａｒ 공진기 및 그 제조방법
KR20040043483A (ko) * 2002-11-18 2004-05-24 엘지전자 주식회사 Ｆｂａｒ을 이용한 듀플렉스필터
KR20050063701A (ko) * 2003-12-22 2005-06-28 인피네온 테크놀로지스 아게 박막 공진기 사다리형 필터, 송수전환기 및 사다리형 필터접지 방법

Also Published As

Publication number Publication date
US7701312B2 (en) 2010-04-20
US20080116999A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
KR100787233B1 (ko) 집적 소자 및 그 제조 방법
US7671427B2 (en) Method of manufacturing film bulk acoustic resonator using internal stress of metallic film and resonator manufactured thereby
KR100506729B1 (ko) 박막 벌크 어코스틱 공진기（ＦＢＡＲｓ）소자 및 그제조방법
JP4590446B2 (ja) 基板接合を利用して製造されたデュプレクサとその製造方法
US7095298B2 (en) Film bulk acoustic resonator having supports and manufacturing method therefore
US6909221B2 (en) Piezoelectric on semiconductor-on-insulator microelectromechanical resonators
US7224245B2 (en) Duplexer fabricated with monolithic FBAR and isolation part and a method thereof
WO2011036995A1 (ja) 弾性波デバイス
KR100631216B1 (ko) 에어갭형 박막벌크음향공진기 및 그 제조방법
CN101741343A (zh) 谐振器、滤波器、以及电子装置
WO2011036979A1 (ja) 弾性波デバイス
JP2008117813A (ja) 可変容量素子、共振器および変調器
US7619492B2 (en) Film bulk acoustic resonator and a method for manufacturing the same
KR100348270B1 (ko) 고주파용 ｆｂａｒ 공진기 및 그 제조방법
Li CMOS-MEMS resonators and their applications
JP5555466B2 (ja) 弾性波デバイス
JP2008005443A (ja) 音響波共振子およびフィルタならびに通信装置
KR20040090891A (ko) 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법
KR100400741B1 (ko) 가변 대역통과필터 및 그 제조방법
US6965274B2 (en) Thin film bulk acoustic resonator for controlling resonance frequency and voltage controlled oscillator using the same
US20240322792A1 (en) Piezoelectric thin film filter
KR20030069543A (ko) 박막 용적 탄성파 공진기를 이용한 전압제어발진기 및 그박막 용적 탄성파 공진기 제조방법
JP2005311568A (ja) フィルタ装置及び送受信機
KR20030073843A (ko) 박막 용적 공진기 필터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061116

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101011

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111010

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121115

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131122

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141119

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151116

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20171120

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20181119

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20191119

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20201119

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20211115

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20221114

Start annual number: 16

End annual number: 16