[go: up one dir, main page]

KR100774561B1 - 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스 - Google Patents

박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스 Download PDF

Info

Publication number
KR100774561B1
KR100774561B1 KR1020010042458A KR20010042458A KR100774561B1 KR 100774561 B1 KR100774561 B1 KR 100774561B1 KR 1020010042458 A KR1020010042458 A KR 1020010042458A KR 20010042458 A KR20010042458 A KR 20010042458A KR 100774561 B1 KR100774561 B1 KR 100774561B1
Authority
KR
South Korea
Prior art keywords
thin film
channel layer
amorphous silicon
single crystal
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020010042458A
Other languages
English (en)
Other versions
KR20030006619A (ko
Inventor
최준후
김현재
최범락
강명구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010042458A priority Critical patent/KR100774561B1/ko
Publication of KR20030006619A publication Critical patent/KR20030006619A/ko
Application granted granted Critical
Publication of KR100774561B1 publication Critical patent/KR100774561B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기 전계발광 디바이스가 개시되어 있다. 도체 또는 부도체 특성을 갖는 채널층을 아몰퍼스 실리콘으로부터 폴리 실리콘으로 폴리 실리콘에서 단결정 실리콘으로 결정화하여 복수개의 트랜지스터의 전류 특성이 균일하도록 한다. 이로써 전류 특성 차이에 의한 디스플레이 특성 저하를 방지하는 효과를 갖는다.
박막 트랜지스터, 단결정 실리콘, 액정표시장치, 유기 전계발광 디바이스

Description

박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기 전계발광 디바이스{THIN FILM TRANSISTOR AND METHOD FOR FABRICATING THE SAME AND ELECTROLUMINESCENCE DEVICE USING THE SAME}
도 1a는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 기판의 상면에 블록킹층이 형성된 것을 도시한 공정도이다.
도 1b는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 블록킹층의 상면에 아몰퍼스 실리콘으로 게이트 박막을 형성한 것을 도시한 공정도이다.
도 1c는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 게이트 박막을 패터닝한 것을 도시한 공정도이다.
도 1d는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 게이트 전극을 게이트 절연막으로 절연시킨 것을 도시한 공정도이다.
도 1e는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 게이트 절연막의 상면에 게이트 메탈 박막층을 형성한 것을 도시한 공정도이다.
도 1f는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 게이트 메탈 박막층을 패터닝하여 게이트 전극을 형성 및 게이트 전극을 소오스/드레인 절연막을 절연시킨 것을 도시한 공정도이다.
도 1g는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 소오스/드레인 절연막의 상면에 소오스/드레인 메탈을 증착 및 이들을 패터닝하여 소오스 전극, 드레인 전극을 형성한 것을 도시한 공정도이다.
도 2는 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 아몰퍼스 실리콘을 폴리 실리콘으로 제조하는 과정을 도시한 공정도이다.
도 3은 본 발명의 일실시예에 의한 박막 트랜지스터를 제조하기 위하여 폴리 실리콘을 단결정 실리콘으로 제조하는 과정을 도시한 공정도이다.
도 4a 내지 도 4c는 폴리 실리콘을 단결정 실리콘으로 결정 성장시키는 과정을 도시한 공정도이다.
도 5a 또는 도 5b는 폴리 실리콘을 단결정 실리콘으로 결정 성장시키는 또 다른 실시예를 도시한 공정도이다.
도 6은 본 발명의 일실시예에 의한 박막 트랜지스터가 적용된 유기 전계발광 디바이스의 일부를 도시한 단면도이다.
도 7은 본 발명의 일실시예에 의한 박막 트랜지스터가 적용된 유기 전계발광 디바이스의 회로도이다.
본 발명은 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기 전계발광 디바이스에 관한 것으로, 더욱 상세하게는 기판에 형성되어 때로는 도체 특성 때로 는 부도체 특성을 갖음으로써 전류를 선택적으로 통과/차단시키는 반도체 물질의 전류 공급 균일성을 크게 향상시켜 디스플레이 특성을 향상시킨 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기 전계발광 디바이스에 관한 것이다.
최근 들어 전기, 전자, 통신 분야의 급속한 발전이 이루어지면서 방대한 데이터를 단 시간 내 처리 및 단위 면적 당 방대한 데이터를 저장할 수 있는 정보처리장치의 개발이 이루어지고 있다.
이와 같이 정보처리 장치에서 처리된 결과 데이터는 전기적 시그널 형태를 갖기 때문에 사용자가 이를 인식하기는 거의 불가능하다.
이와 같은 이유로 정보처리 장치에서 처리된 결과 데이터는 "디스플레이 장치"에 의하여 사용자가 인식할 수 있도록 컨버팅된다.
이와 같이 정보처리 장치와 사용자 사이를 연결하는 인터페이스 역할을 하는 디스플레이 장치는 다시 아날로그 방식 디스플레이 장치와 디지털 방식 디스플레이 장치로 분류된다.
대표적인 아날로그 방식 디스플레이 장치로는 전자의 흐름을 정밀하게 제어하여 화상을 디스플레이 하는 CRT 방식 디스플레이 장치(Cathode Ray Tube type display device) 등이 있다.
한편, 디지털 방식 디스플레이 장치로는 액정표시장치(Liquid Crystal Display device, LCD) 및 유기 전계발광 디바이스(electroluminescence display device)등이 대표적이다.
이들 중 액정표시장치는 전계에 따라서 외부에서 공급된 광의 투과량을 조절 하는 액정(Liquid Crystal)을 정밀하게 제어하여 디스플레이를 수행하는 디스플레이 장치로, CRT 방식 디스플레이 장치에 비하여 부피 및 중량이 매우 작은 장점을 갖는다.
한편, 유기 전계발광 디바이스는 순방향 전류가 흐를 경우, 전자와 정공의 결합에 따라 유기 발광물질로부터 빛을 발생시켜 디스플레이를 수행하는 장치로 정의된다.
이와 같은 유기 전계발광 디바이스는 액정표시장치에서 필요로 하는 어떠한 광학 구조도 필요로 하지 않는다. 이는 액정표시장치에 비하여 부피 및 무게를 보다 감소시킬 수 있음을 의미하며, 이로 인하여 초박형 디스플레이 장치의 구현이 가능하다.
이와 같은 유기 전계발광 디바이스가, 예를 들어, 600 ×800의 해상도로 풀 컬러 디스플레이 되도록 하기 위해서는 600 ×800 ×3 개의 개수를 갖는 박막 트랜지스터(Thin Film Transistor), 박막 트랜지스터로부터 출력된 전원이 인가되는 애노드 전극, 캐소드 전극 및 이들 사이에 개재되도록 형성된 유기 발광층 등을 필요로 한다.
이때, 박막 트랜지스터는 채널층, 게이트 절연층, 게이트 전극, 소오스/드레인 절연층, 소오스 전극 및 드레인 전극으로 구성된다.
구체적으로 채널층은 기판의 상면에 형성된 아몰퍼스 실리콘 박막층을 레이저 결정화 방식에 의하여 폴리 실리콘 박막층으로 결정 성장시켜 형성된다.
이처럼 아몰퍼스 실리콘 박막층을 폴리 실리콘 박막층으로 결정 성장시켜 채 널층을 형성하는 이유는 폴리 실리콘 박막층의 전기적 특성이 아몰퍼스 실리콘 박막층에 비하여 우수함과 동시에, 비교적 저온 공정이 가능하기 때문이다.
그러나, 이와 같이 레이저 결정화 방식에 의하여 박막 트랜지스터의 채널층을 아몰퍼스 실리콘으로부터 결정화된 폴리 실리콘으로 사용할 경우, 폴리 실리콘의 결정 성장이 항상 균일하지 않기 때문에 모든 박막트랜지스터의 전기적 특성, 특히 전류 특성이 균일하지 않게 된다.
구체적으로, 전기적 특성이 균일하지 않은 폴리 실리콘으로 채널층을 형성한 모든 박막 트랜지스터들은 스위칭 기능 측면에서의 성능 저하는 그다지 큰 문제점을 발생시키지 않지만, 전류 공급 특성 측면에서는 매우 불균일한 특성을 갖는다.
이와 같은 이유로 레이저 결정화 방식에 의하여 형성된 폴리 실리콘을 채널층으로 사용하는 박막 트랜지스터가 유기 전계발광 디바이스 또는 액정표시장치에 적용될 경우 디스플레이 특성 저하가 발생된다.
일실시예로, 전류에 의하여 광을 생성하는 유기 전계발광 디바이스의 경우, 유기 전계발광 디바이스에 폴리 실리콘을 채널층으로 갖는 복수개의 박막 트랜지스터가 사용될 경우, 각각의 박막 트랜지스터의 전류 특성은 모두 상이하다.
이는 폴리 실리콘의 결정 배열, 결정 크기 등이 모두 동일하지 않기 때문이다.
이처럼 각각의 박막 트랜지스터로부터 동일한 전류가 입력되었음에도 불구하고 출력되는 전류가 모두 다를 경우, 결국 원하는 색과 다른 색이 유기 전계발광 디바이스로부터 디스플레이 되는 디스플레이 특성이 크게 저하되는 문제점을 갖는 다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 제 1 목적은 균일한 전류 특성을 갖음으로써 디스플레이 특성을 크게 향상시키는 박막 트랜지스터를 제공함에 있다.
본 발명의 제 2 목적은 스위칭 작동 및 균일한 전류 특성을 갖음으로서 디스플레이 특성을 크게 향상시키는 박막 트랜지스터의 제조 방법을 제공함에 있다.
본 발명의 제 3 목적은 스위칭 작동 및 균일한 전류 특성을 갖음으로서 유효 디스플레이 화면 전면적에 걸쳐 디스플레이 특성이 저하되지 않도록 한 유기 전계발광 디바이스를 제공함에 있다.
이와 같은 본 발명의 제 1 목적을 구현하기 위한 박막 트랜지스터는 기판에 형성한 아몰퍼스 실리콘을 폴리 실리콘으로 결정 성장시키고 폴리 실리콘을 단결정 실리콘으로 결정 성장시켜 형성된 단결정 실리콘 채널층; 단결정 실리콘 채널층의 상면에 형성된 게이트 절연막; 게이트 절연막의 상면에 형성된 게이트 박막을 패터닝하여 형성된 게이트 전극; 게이트 전극은 절연되도록 하고, 게이트 전극의 양쪽에 해당하는 단결정 실리콘 채널층의 일부가 노출되도록 콘택홀들이 형성된 소오스/드레인 절연막; 및 콘택홀을 매개로 단결정 실리콘 채널층과 접촉되도록 패터닝되어 형성된 소오스 전극 및 드레인 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 제 2 목적을 구현하기 위한 박막 트랜지스터의 제조 방법은 ⅰ) 기판에 형성한 아몰퍼스 실리콘을 결정 성장하여 단결정 실리콘 채널층을 형성하는 단계; ⅱ) 단결정 실리콘 채널층이 게이트 절연막에 의하여 절연되도록 하는 단계; ⅲ) 게이트 절연막의 상면에 형성된 게이트 박막을 패터닝하여 게이트 전극을 형성하는 단계; ⅳ) 게이트 전극은 절연되도록 하고, 게이트 전극의 양쪽에 해당하는 단결정 실리콘 채널층의 일부가 노출되도록 콘택홀들이 형성된 소오스/드레인 절연막을 형성하는 단계; 및 ⅴ) 콘택홀을 매개로 단결정 실리콘 채널층과 접촉되도록 패터닝되어 형성된 소오스 전극 및 드레인 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 제 3 목적을 구현하기 위한 유기 전계발광 디바이스는 기판에 형성한 아몰퍼스 실리콘을 폴리 실리콘으로 결정 성장시키고 폴리 실리콘을 단결정 실리콘으로 결정 성장시켜 형성된 단결정 실리콘 채널층; 단결정 실리콘 채널층의 상면에 형성된 게이트 절연막; 게이트 절연막의 상면에 형성된 게이트 박막을 패터닝하여 형성된 게이트 전극; 게이트 전극은 절연되도록 하고, 게이트 전극의 양쪽에 해당하는 단결정 실리콘 채널층의 일부가 노출되도록 콘택홀들이 형성된 소오스/드레인 절연막; 콘택홀을 매개로 단결정 실리콘 채널층과 접촉되도록 패터닝되어 형성된 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 박막 트랜지스터로부터 원하는 전류가 출력되도록 박막 트랜지스터에 전원을 공급하는 구동신호선; 드레인 전극에 전기적으로 연결된 투명한 애노드 전극; 투명 전극의 상면에 형성된 유기 발광층; 및 유기 발광층의 상면에 형성된 캐소드 전극을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 기판상에 형성하기 어려운 단결정 실리콘을 형성이 용이한 아몰퍼스 실리콘을 레이저 결정화 방식에 의하여 폴리실리콘으로 폴리 실리콘을 단결정 실리콘으로 변경하여 사용한다. 이로 인하여 박막 트랜지스터간 상이한 전류 특성을 균일하게 하여 유기 전계발광 디바이스 등에서의 디스플레이 특성을 보다 향상시킬 수 있다.
이하, 본 발명의 목적들을 구현하기 위한 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기 전계발광 디바이스의 보다 구체적인 구성 및 구성에 따른 독특한 작용 및 효과를 첨부된 도면을 참조하여 설명하면 다음과 같다.
첨부된 도 1g에는 본 발명의 일실시예에 의한 박막 트랜지스터의 내부 구조가 개념적으로 도시되어 있다.
본 발명의 일실시예에 의한 박막 트랜지스터(176)는 전체적으로 보아 단결정 실리콘 채널층(122,124), 게이트 절연막(135), 게이트 전극(142,144), 소오스/드레인 절연막(155), 소오스 전극(162,166) 및 드레인 전극(164,168)으로 구성된다.
이와 같은 박막 트랜지스터(176)를 보다 구체적으로 설명하면 다음과 같다.
일실시예로 기판(100)에는 도면부호 110으로 도시된 블록킹층의 형성된다.
이후, 블록킹층(110)의 상면에는 비결정 아몰퍼스 실리콘을 레이저 결정화 방식으로 다결정 폴리 실리콘으로 결정화한 후, 다시 다결정 폴리 실리콘을 단결정 실리콘으로 결정화하여 단결정 채널층(122,124)이 형성된다.
이 단결정 채널층(122,124)은 기판(100)의 상면에 형성된 모든 박막 트랜지스터(172,174)가 모두 균일한 전류 특성을 갖도록 함과 동시에 우수한 스위칭 동작 특성을 갖도록 한다.
이는 단결정 채널층(122,124)은 결정 구조가 모두 동일한 실리콘이 사용되기 때문으로, 모든 채널층이 단결정 실리콘으로 형성될 경우, 결정 경계면, 결정의 개수에 따라 전류 특성이 변경되는 것을 최소화할 수 있다.
이와 같은 단결정 채널층(122,124)의 상면에는 다른 도전성 박막, 예를 들면, 상세하게 후술될 게이트와 단결정 채널층(122,124)이 쇼트 되지 않도록 게이트 절연막(135)이 형성된다. 게이트 절연막(135)은 저항이 매우 높으면서 투명한 물질이 사용된다.
이때, 게이트 절연막(135)중 단결정 채널층(122,124)의 상면에는 게이트 전극(142,144)이 형성된다. 이 게이트 전극(142,144)은 단결정 채널층(122,124)이 선택적으로 도체 또는 부도체가 되도록 하는 역할을 한다.
한편, 게이트 전극(142,144)은 소오스/드레인 절연막(155)에 의하여 다른 도전성 박막, 예를 들면, 후술될 소오스 전극 및 드레인 전극과 상호 절연된다.
이와 같이 게이트 전극(142,144)을 절연시키는 소오스/드레인 절연막(155) 및 게이트 절연막(135)에는 단결정 채널층(122,124)의 상면이 외부에 대하여 노출되도록 콘택홀(135a,135b,135c,135d)이 형성된다.
구체적으로, 콘택홀(135a,135b,135c,135d)은 각 게이트 전극(142)(144)을 중심으로 게이트 전극(142,144)의 좌우 양쪽에 형성된다.
이하, 이들 중 도면부호 135a, 135c로 도시된 콘택홀을 소오스 전극 콘택홀이라 정의하기로 하고, 도면부호 135b, 135d로 도시된 콘택홀을 드레인 전극 콘택 홀이라 정의하기로 한다.
이때, 소오스 전극 콘택홀(135a,135c)을 매개로 단결정 채널층(122,124)에는 소오스 전극(162,166)이 전기적으로 연결되고, 드레인 전극 콘택홀(135b,135d)을 매개로 단결정 채널층(122,124)에는 드레인 전극(164,168)이 전기적으로 연결된다.
이와 같은 구성을 갖는 본 발명의 일실시예에 의한 박막 트랜지스터의 작용을 설명하면 다음과 같다.
먼저, 소오스 전극(162,166)에 전원이 인가된 상태에서는 단결정 채널층(122,124)이 전자를 운반할 수 없음으로 드레인 전극(164,168)으로는 소오스 전극(162,166)에 인가된 전원이 출력될 수 없다.
반면, 소오스 전극(162,166)에 전원이 인가된 상태에서 게이트 전극(142,144)에 전원이 인가될 경우, 단결정 채널층(122,124)의 전기적 특성이 부도체로부터 도체로 바뀌면서 소오스 전극(162,166)에 인가된 전원은 단결정 채널층(122,124)을 경유하여 드레인 전극(164,168)으로 출력된다.
이와 같은 작용을 수행하는 박막 트랜지스터(176)는 아몰퍼스 실리콘 또는 폴리 실리콘을 사용한 채널층을 갖는 박막 트랜지스터에 비하여 전기적으로 우수한 특성을 나타낸다.
구체적으로, 단결정 실리콘 채널층(122,124)을 사용한 박막 트랜지스터(176)는 아몰퍼스 실리콘 또는 폴리 실리콘을 사용한 채널층을 갖는 박막 트랜지스터와 동일한 스위칭 기능을 갖는다.
반면, 아몰퍼스 실리콘 또는 폴리 실리콘을 사용한 채널층을 갖는 박막 트랜 지스터는 전류 특성이 매우 좋지 않은 반면 단결정 실리콘 채널층(122,124)을 사용한 박막 트랜지스터(176)는 매우 우수한 전류 특성을 갖는다.
예를 들면, 도 1g에 도시된 바와 같이 단결정 실리콘을 사용한 2 개의 박막 트랜지스터(172,174)의 소오스 전극(162,166)에 동일한 크기의 전원을 인가한 상태에서 게이트 전극(142,144)에 문턱 전압(Vth) 이상의 전원을 인가하였을 경우 2 개의 박막 트랜지스터(172,174)의 드레인 전극(164,168)으로 출력되는 전원은 거의 동일하다.
그러나, 아몰퍼스 실리콘 또는 폴리 실리콘을 사용한 채널층을 갖는 2 개의 박막 트랜지스터의 경우, 각 박막 트랜지스터의 소오스 전극에 동일한 크기의 전원을 인가한 상태에서 게이트 전극에 문턱 전압 이상의 전원을 인가할 경우 2 개의 박막 트랜지스터의 드레인 전극으로 출력되는 전원은 서로 다르다.
이와 같은 이유로 아몰퍼스 실리콘 또는 폴리 실리콘을 사용한 채널층을 갖는 박막 트랜지스터들은 박막 트랜지스터의 스위칭 기능이 중요시되는 액정표시장치 등에서 어쩔 수 없이 사용될 수 있지만, 전류 균일성 특성이 중요시되는 유기 전계발광 디바이스에 적용될 경우 디스플레이용 구동 시그널이 아무리 정확하더라도 원하는 디스플레이가 수행되지 않게 된다.
이와 같이 전류 특성이 중요시되는 유기 전계발광 디바이스에 사용되는 본 발명의 일실시예에 의한 박막 트랜지스터의 제조 방법을 첨부된 도 1 내지 도 1g를 참조하여 보다 구체적으로 설명하면 다음과 같다.
도 1a를 참조하면, 투명 기판, 바람직하게 광투과도가 높은 유리 기판(100)의 상면에는 소정 두께를 갖도록 투명한 블록킹층(110)이 화학 기상 증착(Chemical Mechanical Deposition, CVD) 등의 공정에 의하여 균일한 두께로 형성된다.
이 블록킹층(110)은 유리 기판(100)으로부터 반도체 물질에 치명적인 악영향을 미치는 나트륨 이온(Na+) 등이 블록킹층(110)의 상면에 형성되는 반도체 물질에 영향을 미치지 않도록 차단하는 역할을 한다.
이후, 도 1b에 도시된 바와 같이, 블록킹층(110)의 상면에는 비결정질 아몰퍼스 실리콘 박막층(120)이 형성된다.
이 아몰퍼스 실리콘 박막층(120)은 아몰퍼스 실리콘으로 구성되며, 화학 기상 증착 공정 또는 스퍼터링 공정에 의하여 제조된다.
이후, 아몰퍼스 실리콘 박막층(120)의 상면에는 스핀 코팅 등의 방법에 의하여 포토레지스트 물질(미도시)이 도포되어 포토레지스트 박막이 형성된다.
이후, 포토레지스트 박막에는 패턴 마스크(미도시)가 얼라인된 상태에서 노광이 수행되어 포토레지스트 박막 중 채널층이 형성될 위치에만 포토레지스트 박막이 남겨진다.
이어서, 아몰퍼스 실리콘 박막층(120)은 플라즈마 식각 설비 등에 의하여 정밀하게 패터닝되어 도 1c에 도시된 바와 같이 아몰퍼스 실리콘 채널층(122a,124a)이 형성된다.
이후, 아몰퍼스 실리콘 채널층(122a,124a)은 다시 폴리 실리콘 채널층으로 가공되고, 폴리 실리콘 채널층은 다시 단결정 실리콘 채널층(122,124)으로 변경된다.
이를 도 2 또는 도 3 도 4a 또는 도 4b를 참조하여 보다 구체적으로 설명하기로 한다.
먼저, 도 2 또는 도 3에 도시된 바와 같이 기판(100)의 상면에는 패턴 마스크(500)가 아몰퍼스 실리콘 채널층(122a,124a)에 대하여 얼라인먼트된다.
이 패턴 마스크(500)에는 레이저 빔이 지정된 곳으로만 투과되도록 개구 패턴(510,520)이 형성된다.
이 개구 패턴(510,520)은 일실시예로 길이가 약 10㎛ 정도이며, 폭은 약 3∼4㎛인 직육면체 형상을 갖는다. 이와 같은 형상을 갖는 개구 패턴(510,520)의 면적은 아몰퍼스 실리콘 채널층(122a,124a)의 면적보다 작게 형성한다.
도 2를 참조하면, 이와 같은 개구 패턴(510,520)을 갖는 패턴 마스크(500)는 아몰퍼스 실리콘 채널층(122a,124a)의 일측 에지(edge)에 얼라인먼트다.
이후, 엑시머 레이저(Excimer laser;530)가 패턴 마스크(500)의 전면적에 걸쳐 균일하게 주사된다.
이처럼 엑시머 레이저(530)가 패턴 마스크(500)에 주사될 경우, 엑시머 레이저(530) 중 일부만이 개구 패턴(510,520)을 통해서 패턴 마스크(500)를 통과한다.
패턴 마스크(500)를 통과한 엑시머 레이저(530)는 도 2에 도시된 바와 같이 아몰퍼스 실리콘 채널층(122,124)의 일측 에지에 도달된다. 이로써 아몰퍼스 실리콘 채널층(122a,124a)은 엑시머 레이저에 의하여 용융(melting)된다. 용융된 아몰 퍼스 실리콘은 폴리 실리콘(122b,124b)으로 결정화된다.
폴리 실리콘(122b,124b)의 결정 배열이 도 4a에 도시되어 있다.
첨부된 도 4a를 참조하면, 아몰퍼스 실리콘으로부터 결정 배열이 변경된 폴리 실리콘(122b,124b)은 엑시머 레이저(530)가 도달한 경계의 양쪽으로부터 안쪽으로 실리콘 결정이 뻗도록 결정화된다. 미설명 도면부호 330은 성장된 폴리 실리콘(122b,124b)의 경계이다.
이후, 도 3에 도시된 바와 같이, 패턴 마스크(500)의 개구 패턴(510,520)은 폴리 실리콘(122b,124b)이 형성된 부분으로부터 아몰퍼스 실리콘 쪽으로 오프셋(offset)된다.
이때, 오프셋 되는 거리는 폴리 실리콘(122b,124b)이 형성된 영역을 벗어나지 않도록 한다.
이어서, 개구 패턴(510,520)으로부터는 다시 엑시머 레이저(530)가 주사되어 폴리 실리콘(122b,124b)과 아몰퍼스 실리콘은 동시에 다시 한번 용융된다.
이로써, 도 4b에 도시된 바와 같이 폴리 실리콘(122b,124b)은 결정 배열이 바뀌면서 각 실리콘 결정이 비대하게 성장하고, 아몰퍼스 실리콘은 폴리 실리콘(122c,124c)으로 결정화된다. 미설명 도면부호 335는 폴리 실리콘의 결정 경계면이다.
이와 같은 과정을 반복할 경우, 아몰퍼스 실리콘 채널층은 폴리 실리콘 채널층으로 결정 성장이 이루어지고, 도 4c에 도시된 바와 같이 폴리 실리콘의 결정은 단결정 실리콘(129)으로 결정화된다.
다르게는 도 5a, 도 5b에 도시된 바와 같이 아몰퍼스 실리콘은 엑시머 레이저에 의하여 폴리 실리콘으로 결정 배열이 바뀐 상태에서 폴리 실리콘의 단부에 개구 패턴이 폴리 실리콘과 직교하도록 패턴 마스크의 위치를 변경한 상태에서 다시 한번 엑시머 레이저를 주사한다. 이어서, 개구 패턴을 옵셋 하면서 엑시머 레이저를 반복하여 주사하여 단결정 실리콘 채널층을 형성할 수도 있다.
이와 같은 과정을 거쳐 기판(100)에는 도 1c에 도시된 바와 같이 단결정 실리콘 채널층(129)이 형성된다.
이후, 도 1d에 도시된 바와 같이 단결정 실리콘 채널층(129)의 상면에는 단결정 실리콘 채널층(129)을 절연시키는 게이트 절연막(130)이 화학 기상 증착 등의 방법에 의하여 소정 두께로 형성된다.
이어서, 도 1e에 도시된 바와 같이, 게이트 절연막(130)의 상면에는 스퍼터링 등의 방식에 의하여 알루미늄, 알루미늄 합금, 알루미늄-네오디뮴 합금 물질로 후박한 게이트 박막(140)이 형성된다.
이후, 게이트 박막(140)에는 스핀 코팅 방식에 의하여 포토레지스트 물질이 도포된 상태에서 노광 공정 및 현상 공정이 진행되어 단결정 실리콘 채널층(129)의 상면에는 도 1f에 도시된 바와 같이 게이트 전극(142,144)이 패터닝된다.
이때, 게이트 전극(142,144)은 전원의 인가 여부에 따라서 선택적으로 단결정 실리콘 채널층(129)이 도체 또는 부도체가 되도록 하는 역할을 한다.
이후, 도 1f에 도시된 바와 같이 게이트 전극(142,144)이 포함되도록 기판(100)의 상면에는 소오스/드레인 절연막(150)이 형성된다.
이 소오스/드레인 절연막(150)은 후술될 소오스/드레인 전극과 게이트 전극(142,144)이 상호 쇼트 되는 것을 방지하는 역할을 수행한다.
이어서, 도 1g에 도시된 바와 같이, 소오스/드레인 절연막(150)에는 고밀도 플라즈마 공정 또는 플라즈마 식각 공정 등에 의하여 단결정 실리콘 채널층(129)이 외부에 대하여 노출되도록 콘택홀(135a,135b,135c,135d)이 형성된다.
이때, 콘택홀(135a,135b,135c,135d)이 형성되는 위치는 각 게이트 전극(142,144)을 기준으로 게이트 전극(142,144)의 양측에 형성된다.
이후, 소오스/드레인 절연막(150)의 상면에는 전면적에 걸쳐 다시 메탈 물질로 구성된 소오스/드레인 메탈 박막이 소정 두께로 증착된다.
이후, 소오스/드레인 메탈 박막은 사진/식각 공정에 의하여 패터닝되어 소오스 전극(162,166) 및 드레인 전극(164,168)이 형성된다.
이때, 소오스 전극(162,166)은 소스 전원이 인가되며, 드레인 전극(164,168)으로는 게이트 전극(142,144)에 전원이 인가됨에 따라 소오스 전극(162,166)에 인가되었던 전원이 단결정 실리콘 채널층(129)을 경유하여 출력된다.
이와 같은 제조 방법에 의하여 제조된 박막 트랜지스터(176)는 특히 순방향 전류에 의하여 광이 발생하는 유기 발광물질을 이용하여 디스플레이를 수행하는 유기 전계발광 디바이스에 특히 적합하다.
이 유기 전계발광 디바이스를 도 6의 단면 또는 도 7의 회로도를 참조하여 설명하면 다음과 같다.
유기 전계발광 디바이스(96)는 복수개의 유기 전계발광 소자로 구성된다. 본 발명에서는 일실시예로 2 개의 유기 전계발광 소자가 도시 및 설명되고 있다.
첨부된 도 7을 참조하면, 유기 전계발광 소자는 공통적으로 2 개의 박막 트랜지스터(Thin Film Transistor, TFT(40,50)(60,80), 구동 신호선(10,20,30), 애노드 전극, 캐소드 전극 및 애노드 전극과 캐소드 전극의 사이에 형성되는 유기 발광층을 포함한다.
이하, 본 발명에서는 일실시예로 2 개의 박막 트랜지스터 중 어느 하나를 스위칭 박막 트랜지스터(40,60)라 정의하기로 하고, 나머지 하나의 박막 트랜지스터를 구동 박막 트랜지스터(70,80)라 정의하기로 한다.
이때, 스위칭 박막트랜지스터(40,60) 또는 구동 박막 트랜지스터(70,80)는 앞서 도 1a 내지 도 1g에 도시된 것과 동일한 방법으로 제작된다.
즉, 스위칭 박막트랜지스터(40,60) 또는 구동 박막 트랜지스터(70,80)는 레이저 결정화 방식에 의하여 제작된 단결정 실리콘으로 구성된다.
한편, 구동 신호선(10,20,30)은 도 7에 도시된 바와 같이 도전성 메탈 물질로 스위칭 트랜지스터(40,60)의 게이트 전극에 연결되는 게이트 라인(30), 스위칭 트랜지스터(40,60)의 소오스 전극에 연결되며 게이트 라인(30)과 절연되도록 직교하는 데이터 라인(10) 및 데이터 라인(10)과 평행한 바이어스 라인(20)으로 구성된다.
이때, 스위칭 트랜지스터(40,60)의 출력 전극인 드레인 전극은 바이어스 라인(20) 및 구동 박막 트랜지스터(70,80)의 게이트 전극에 병렬 연결되어 이들에 전원을 공급한다.
미설명 도면부호 50은 화상 유지용 커패시턴스, 도면부호 52는 드레인 전극으로부터 전원이 인가되는 화상 유지용 커패시턴스의 제 1 전극, 도면부호 54는 바이어스 라인(20)으로부터 전원이 인가되는 제 2 전극이다.
이 화상 유지용 커패시턴스(50)는 한 프레임의 시간동안 후술될 구동 박막 트랜지스터(70,80)의 게이트 전극에 방전에 의한 전원이 인가되도록 한다.
한편, 도 6을 참조하면, 구동 박막 트랜지스터(70,80)에 형성된 소오스 전극(76)은 바이어스 라인(20)에 연결되고, 구동 박막 트랜지스터(70,80)의 드레인 전극은 애노드 전극(92) - 유기 발광층(94)- 캐소드 전극(96)과 연결된다.
이들의 구동을 간략하게 설명하면, 데이터 라인(10)에 소정 전원이 인가된 상태에서 어느 하나의 게이트 라인(30)에 연결된 모든 스위칭 박막 트랜지스터(40,60)를 턴-온 시키기에 충분한 전원이 짧은 시간 동안 인가될 경우, 데이터 라인(10)에 인가되었던 전원은 스위칭 박막 트랜지스터(40,60)의 소오스 전극 및 단결정 실리콘 채널층을 거쳐 드레인 전극으로 출력된다.
이처럼 스위칭 트랜지스터(40,60)의 드레인 전극으로 출력된 전원은 2 가지 경로, 즉, 화상 유지용 커패시턴스(50)를 충전되도록 함과 동시에 구동 박막 트랜지스터(70,80)의 게이트 전극(72)에 인가됨으로써 구동 박막 트랜지스터(70,80)의 바이어스 라인(20)의 전원이 소오스 전극(76)으로부터 드레인 전극(78)으로 출력되어 애노드 전극(92), 유기 발광층(94)으로 인가되도록 한다.
이로써 유기 발광층(94)에서는 애노드 전극(92) 및 캐소드 전극(96)에 인가된 전원의 세기에 대응한 광이 발생된다.
이와 같이 작동되는 유기 전계발광 디바이스의 유기 전계발광 소자는 앞서 설명한 구동 박막 트랜지스터(70,80)로부터 공급되는 전류의 세기에 따라서 유기 발광층(92)에서 발생되는 광의 색이 결정됨으로 전류 특성이 매우 중요하다.
이때, 구동 박막 트랜지스터(70,80)로부터 전류를 공급받아 광을 발생시키는 유기 전계발광 소자들간 특성은 모든 박막 트랜지스터의 채널층을 단결정 실리콘으로 형성할 경우 가장 우수하고, 폴리 실리콘으로 채널층을 형성할 경우, 각 채널층의 결정 상태가 균일하지 않기 때문에 크게 저하된다.
본 발명에서는 독특한 레이저 결정화 방법에 의하여 제작된 단결정 실리콘을 이용한 채널층이 사용됨으로써 유기 전계발광 소자들간 전류 특성이 균일하고 이에 따라 디스플레이 특성이 크게 개량된다.
이상에서 상세하게 설명한 바에 의하면, 유리 기판의 상면에 형성되는 박막 트랜지스터의 채널층을 단결정 실리콘을 사용함으로써 박막 트랜지스터의 스위칭 동작 특성을 향상시킴은 물론 폴리 실리콘을 채널층으로 사용할 때에 비하여 월등히 향상된 전류 특성을 갖도록 하여, 전류에 의하여 광을 발생하는 유기 전계발광 디바이스 등에서 매우 향상된 디스플레이 특성을 갖는 효과를 갖는다.
본 발명에서는 바람직한 일실시예로 본 발명의 기술적 사상을 설명하였지만, 본 발명이 속한 분야에 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 하기에 기재된 특허청구범위의 내에서 다양하게 변경한 변형 실시예의 구현이 가능함은 명백하며, 이와 같은 변형 실시예 또한 본 발명의 권리 범위에 속함은 자명한 것이 다.

Claims (7)

  1. 삭제
  2. ⅰ) 기판에 형성한 아몰퍼스 실리콘을 결정 성장하여 단결정 실리콘 채널층을 형성하는 단계;
    ⅱ) 상기 단결정 실리콘 채널층이 게이트 절연막에 의하여 절연되도록 하는 단계;
    ⅲ) 상기 게이트 절연막의 상면에 형성된 게이트 박막을 패터닝하여 게이트 전극을 형성하는 단계;
    ⅳ) 상기 게이트 전극은 절연되도록 하고, 상기 게이트 전극의 양쪽에 해당하는 상기 단결정 실리콘 채널층의 일부가 노출되도록 콘택홀들이 형성된 소오스/드레인 절연막을 형성하는 단계; 및
    ⅴ) 상기 콘택홀을 매개로 상기 단결정 실리콘 채널층과 접촉되도록 패터닝되어 형성된 소오스 전극 및 드레인 전극을 포함하고,
    상기 단결정 실리콘 채널층을 형성하는 단계는 a) 기판에 아몰퍼스 실리콘(a-Si)을 도포하여 아몰퍼스 실리콘 박막을 형성하는 단계, b) 상기 아몰퍼스 실리콘 박막을 패터닝하여 아몰퍼스 실리콘 채널층을 형성하는 단계, c) 상기 아몰퍼스 실리콘 채널층의 일부분을 용융(melting)하여 상기 아몰퍼스 실리콘 채널층을 폴리 실리콘 채널층으로 변환하는 단계, d) 상기 폴리 실리콘 채널층의 일부를 중첩하여 용융시켜 상기 폴리 실리콘 채널층의 결정 성장에 의한 단결정 실리콘 채널층을 형성하는 단계로 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 삭제
  4. 제 2항에 있어서, 상기 아몰퍼스 실리콘을 용융하는 단계, 상기 폴리 실리콘을 용용하는 단계는 고에너지 레이저 빔에 의하여 수행되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 제 4 항에 있어서, 상기 레이저 빔은 제 1 길이를 갖는 폭, 상기 제 1 길이보다 긴 제 2 길이를 갖는 직육면체 형태로 개구된 개구 패턴을 갖는 패턴 마스크를 통하여 상기 아몰퍼스 실리콘 채널층, 상기 폴리 실리콘 채널층에 주사되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  6. 제 5 항에 있어서, 상기 패턴 마스크에 형성된 개구 패턴이 옵셋(offset) 이동하면서 상기 아몰퍼스 실리콘 패턴층, 상기 폴리 실리콘 채널층에 레이저 빔이 주사되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 삭제
KR1020010042458A 2001-07-13 2001-07-13 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스 Expired - Lifetime KR100774561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010042458A KR100774561B1 (ko) 2001-07-13 2001-07-13 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010042458A KR100774561B1 (ko) 2001-07-13 2001-07-13 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스

Publications (2)

Publication Number Publication Date
KR20030006619A KR20030006619A (ko) 2003-01-23
KR100774561B1 true KR100774561B1 (ko) 2007-11-08

Family

ID=27715079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010042458A Expired - Lifetime KR100774561B1 (ko) 2001-07-13 2001-07-13 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스

Country Status (1)

Country Link
KR (1) KR100774561B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675936B1 (ko) * 2004-08-06 2007-02-02 비오이 하이디스 테크놀로지 주식회사 단결정실리콘막 형성방법
KR101043992B1 (ko) 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101037322B1 (ko) 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048998B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048903B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101050899B1 (ko) 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101192746B1 (ko) 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR101078360B1 (ko) 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101066489B1 (ko) 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101153297B1 (ko) 2004-12-22 2012-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101086487B1 (ko) 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107251B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101125252B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
CN106057735B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026941A (ko) * 1994-12-08 1996-07-22 사토 후미오 반도체장치
KR100299024B1 (ko) * 1990-09-05 2001-10-22 핫토리 쥰이치 광밸브기판반도체장치
KR100324286B1 (ko) * 1999-06-04 2002-02-21 구본준, 론 위라하디락사 박막트랜지스터 소자와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299024B1 (ko) * 1990-09-05 2001-10-22 핫토리 쥰이치 광밸브기판반도체장치
KR960026941A (ko) * 1994-12-08 1996-07-22 사토 후미오 반도체장치
KR100324286B1 (ko) * 1999-06-04 2002-02-21 구본준, 론 위라하디락사 박막트랜지스터 소자와 그 제조방법

Also Published As

Publication number Publication date
KR20030006619A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
KR100774561B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스
US5470768A (en) Method for fabricating a thin-film transistor
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
US7157847B2 (en) Display device
US5852481A (en) Liquid crystal display with two gate electrodes each having a non-anodizing and one anodizing metallic layer and method of fabricating
US7785942B2 (en) Active matrix organic EL display device and manufacturing method thereof
KR100496287B1 (ko) 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
KR101061843B1 (ko) 다결정용 마스크 및 이를 이용한 규소 결정화 방법
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US6864134B1 (en) Manufacturing method of thin film transistor substrate
US8975145B2 (en) Method for manufacturing a display panel
US7385223B2 (en) Flat panel display with thin film transistor
KR20050090732A (ko) 평판 표시 장치 및 그의 제조 방법
KR20060070345A (ko) 박막 트랜지스터 표시판
KR100815145B1 (ko) 유기 전계발광 디바이스 및 이의 제조방법
KR20030034325A (ko) 유기 전계발광표시소자 및 그 제조방법
US7144686B2 (en) Method of forming an active matrix organic light emitting display
KR101588448B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
US7148095B2 (en) Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus
KR100592264B1 (ko) 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR19990016120A (ko) 박막트랜지스터 및 그 제조방법
KR20060001268A (ko) 표시 장치용 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010713

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060621

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010713

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070507

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071022

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071101

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101014

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111017

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121015

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131031

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141030

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151030

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20171101

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20181101

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20191028

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20201102

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20220113

Termination category: Expiration of duration