KR100769069B1

KR100769069B1 - 전기 광학 장치 및 그 제조 방법, 및 전자 기기

Info

Publication number: KR100769069B1
Application number: KR1020060032305A
Authority: KR
Inventors: 야스지 야마사키
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2005-04-11
Filing date: 2006-04-10
Publication date: 2007-10-22
Anticipated expiration: 2026-04-10
Also published as: KR20060107929A; JP4442570B2; JP2006317903A; US7352005B2; US20060226423A1

Abstract

액정 등의 전기 광학 장치에 있어서, 적층 구조나 제조 프로세스의 단순화를 도모하고, 또한 고품질의 표시를 가능하게 한다.

전기 광학 장치는, 데이터선 및 주사선과, 데이터선보다 하층측에 배치된 화 소 스위칭용 TFT 와, 기판 상에서 평면적으로 보아 화소 스위칭용 TFT 의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 데이터선보다 상층측에 배치되어 있으며, 고정 전위측 전극, 유전체막 및 화소 전위측 전극으로 이루어지는 축적 용량을 구비한다. 또한, 화소마다 배치된 화소 전극과, 화소가 배열된 화소 어레이 영역 주변의 주변 영역에 배치된 주변 회로를 구비한다. 유전체막은 기판 상에서 평면적으로 보아, 화소마다 개구 영역의 간극에 위치하는 비개구 영역과, 주변 회로를 구성하는, 축적 용량보다 하층측에 배치된 주변 회로용 TFT 의 채널 영역에 대향하는 영역을 포함하는 주변 유전체막 영역에 형성되어 있다.

화소 전극, 주변 회로, 유전체막

Description

전기 광학 장치 및 그 제조 방법, 및 전자 기기 {ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC APPARATUS}

도 1 은 제 1 실시 형태에 관련된 액정 장치의 전체 구성을 나타내는 평면도.

도 2 는 도 1 의 H-H' 의 단면도.

도 3 은 제 1 실시 형태에 관련된 액정 장치의 전기적인 구성을 나타내는 블록도.

도 4 는 제 1 실시 형태에 관련된 TFT 어레이 기판 상의 화소군의 평면도로서, 하층 부분 (도 7 에 있어서의 부호 (6a)(데이터선) 까지의 하층 부분) 에 관련된 구성만을 나타내는 것임.

도 5 는 제 1 실시 형태에 관련된 TFT 어레이 기판 상의 화소군의 평면도로서, 상층 부분 (도 7 에 있어서의 부호 (6a)(데이터선) 을 넘어 상층 부분) 에 관련된 구성만을 나타내는 것임.

도 6 은 도 4 및 도 5 를 중첩시킨 경우의 평면도로서, 일부를 확대한 것임.

도 7 은 도 4 및 도 5 를 중첩시킨 경우의 A-A' 단면도.

도 8 은 제 1 실시 형태에 관련된 샘플링 회로에 있어서의 샘플링 스위칭를 포함하는 단면도.

도 9 는 제 1 실시 형태에 관련된 주변 유전체막 영역에 있어서의 유전체막의 TFT 어레이 기판 상에서 평면적으로 본 형상을 나타내는 평면도.

도 10 은 변형예에 있어서의 도 9 와 동일한 취지의 평면도.

도 11 은 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 1).

도 12 는 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 2).

도 13 은 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 3).

도 14 는 제 1 실시 형태에 관련된 유전체막을 형성하는 공정에 있어서의 주변 회로의 적층 구조를 나타내는 단면도.

도 15 는 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 4).

도 16 은 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 5).

도 17 은 전기 광학 장치를 적용한 전자 기기의 일례인 프로젝터의 구성을 나타내는 평면도.

도 18 은 전기 광학 장치를 적용한 전자 기기의 일례인 퍼스널 컴퓨터의 구성을 나타내는 사시도.

도 19 는 전기 광학 장치를 적용한 전자 기기의 일례인 휴대 전화의 구성을 나타내는 사시도.

부호의 설명

1a…반도체층, 1a'…채널 영역,

3a, 3b…게이트 전극, 6a…데이터선,

7…샘플링 회로, 7…샘플링 회로 영역,

9…화소부, 9a…화소 전극,

10…TFT 어레이 기판, 10a…화상 표시 영역,

11a…주사선, 12…하지 절연막,

12cv…콘택트홀, 16…배향막,

20…대향 기판, 21…대향 전극,

22…배향막, 23…차광막,

30…화소 스위칭용 TFT, 41, 42, 43…층간 절연막,

50…액정층, 70…축적 용량,

71…하부 전극, 75…유전막,

75e…주변 유전체막의 가장자리, 81, 83, 84, 85…콘택트홀,

90…인회 배선, 101… 데이터선 구동 회로,

01r…데이터선 구동 회로 영역, 104…주사선 구동 회로,

104r…주사선 구동 회로 영역, 110a…차광막,

118…액정 소자, 173…분기 배선,

202…샘플링 스위칭, 202a'…채널 영역,

202ga, 202gb…게이트 전극, 300…용량 전극,

400…용량 배선, 500…슬릿,

600…중계층, 810, 830…콘택트홀.

[특허문헌 1] 일본 공개특허공보 제2002-156652호

[특허문헌 2] 일본 공개특허공보 평6-3703호

[특허문헌 3] 일본 공개특허공보 평7-49508호

기술분야

본 발명은 예를 들어, 액정 장치 등과 같은 전기 광학 장치 및 그 제조 방법, 및 예를 들어, 액정 프로젝터 등의 전자 기기의 기술 분야에 관한 것이다.

배경기술

이러한 종류의 전기 광학 장치는, 기판 상에, 화소 전극과, 이 화소 전극의 선택적인 구동을 실시하기 위한 주변 회로, 주사선, 데이터선, 및 화소 스위칭용 소자로서의 TFT (Thin Film Transistor) 를 구비하여, 액티브 매트릭스 구동이 가능하도록 구성된다. 또, 고콘트라스트화 등을 목적으로 하여, TFT 와 화소 전극 사이에 축적 용량이 형성되는 경우가 있다. 이상의 구성 요소는 기판 상에 고밀도로 만들어져, 화소 개구율의 향상이나 장치의 소형화가 도모된다 (예를 들 어, 특허문헌 1 참조).

이와 같이, 전기 광학 장치에는 더욱 더 표시의 고품질화나 소형화·고세밀화가 요구되고 있으며, 상기 이외에도 여러가지 대책이 강구되고 있다. 예를 들어, TFT 의 반도체층에 광이 입사되면, 광 리크 전류가 발생하여, 표시 품질이 저하되어 버리기 때문에, 그 반도체층의 주위에 차광층이 형성된다. 또한, 축적 용량은 가능한 한 용량이 큰 편이 바람직하지만, 그 반면에, 화소 개구율을 희생시키지않도록 설계하는 것이 바람직하다. 또한, 이들 많은 회로 요소는, 장치를 소형화하기 위해, 기판에 고밀도로 만들어지는 것이 바람직하다.

한편, 이러한 종류의 전기 광학 장치에 있어서의 축적 용량 등의 전자 소자의 형상이나 제조 방법을 연구하여, 장치 성능이나 제조 수율을 높이기 위한 각종 기술도 제안되어 있다 (예를 들어, 특허문헌 2 및 3 참조).

그러나, 상술한 종래의 각종 기술에 의하면, 고기능화 또는 고성능화에 따라, 기판 상에서의 적층 구조가, 기본적으로 복잡 고도화되고 있다. 이것은 또한 제조 방법의 복잡 고도화, 제조 수율의 저하 등을 초래하고 있다. 반대로, 기판 상에서의 적층 구조나 제조 프로세스를 단순화하고자 하면, 차광 성능의 저하나, 특히 화소 및 주변 회로를 구성하는 TFT 의 수분이나 습기에 의한 열화를 초래하고, 이에 따른 화상 신호의 열화 등에 의한 표시 품위의 저하를 초래할지도 모른다는 기술적 문제가 있다.

본 발명은 예를 들어, 상기 문제점을 감안하여 이루어진 것으로서, 적층 구 조나 제조 프로세스의 단순화를 도모하는데 적합하고, 또한 고품질의 표시가 가능한 전기 광학 장치 및 그 제조 방법, 그리고 그러한 전기 광학 장치를 구비하여 이루어지는 전자 기기를 제공하는 것을 과제로 한다.

과제를 해결하기 위한 수단

본 발명의 전기 광학 장치는, 상기 과제를 해결하기 위해, 기판 상에, 서로 교차하여 연재하는 데이터선 및 주사선과, 상기 기판 상에서 상기 데이터선보다 하층측에 배치되어 있으며, 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다 형성된 화소 스위칭용 박막 트랜지스터와, 상기 기판 상에서 평면적으로 보아 상기 화소 스위칭용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 상기 데이터선보다 상층측에 배치되어 있으며, 고정 전위측 전극, 유전체막 및 화소 전위측 전극이 적층되어 이루어지는 축적 용량과, 상기 화소마다 배치되고 또한 상기 축적 용량보다도 상층측에 배치되어 있으며, 상기 화소 전위측 전극 및 상기 화소 스위칭용 박막 트랜지스터에 전기적으로 접속된 화소 전극과, 상기 화소가 배열된 화소 어레이 영역의 주변에 위치하는 주변 영역에 배치되어 있으며, 상기 데이터선 및 상기 주사선을 통해 상기 화소 전극을 구동시키기 위한 주변 회로를 구비하고 있으며, 상기 유전체막은, 상기 기판 상에서 평면적으로 보아, 상기 화소마다의 개구 영역의 간극에 위치하는 비개구 영역과, 상기 주변 회로를 구성하는, 상기 축적 용량보다 하층측에 배치된 주변 회로용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 주변 유전체막 영역에 형성되어 있다.

본 발명의 전기 광학 장치에 의하면, 그 동작시에는, 주변 회로의 일례로서의 데이터선 구동 회로에 의해 화상 신호가, 주변 회로용 박막 트랜지스터 (이하, 적절히 「주변 회로용 TFT」라고 함) 의 일례로서의 샘플링 스위칭를 포함하는 주변 회로의 일례로서의 샘플링 회로에 공급된다. 샘플링 회로에 공급된 화상 신호는, 샘플링 스위칭에 의해 공급해야 할 타이밍에 데이터선을 통해 각 화소에 공급된다. 이와 함께, 주변 회로의 일부로서의 주사선 구동 회로에 의해 주사선을 통해 주사 신호가 각 화소에 공급된다. 화소마다 형성된 화소 스위칭용 박막 트랜지스터 (이하, 적절히 「화소 스위칭용 TFT」라고 함) 는, 주사선에 게이트가 접속되어 있으며, 주사 신호에 따라 화상 신호를 화소 전극에 선택적으로 공급한다. 이들에 의해, 예를 들어, 화소 전극 및 대향 전극간에 협지된, 예를 들어, 액정 등의 전기 광학 물질을 각 화소로 구동시킴으로써, 액티브 매트릭스 구동이 가능하다. 이 때, 축적 용량에 의해, 화소 전극에 있어서의 전위 유지 특성이 향상되어, 표시의 고콘트라스트화가 가능해진다. 또한, 축적 용량은, 고정 전위측 전극, 유전체막 및 화소 전위측 전극이 하층측부터 이 순서로 적층되어 있어도 되고, 역의 순서로 적층되어 있어도 된다.

본 발명에서는 특히, 유전체막은, 비개구 영역에 형성되어 있는, 즉 비개구 영역의 전부 또는 일부에 형성되어 있다. 즉, 유전체막을, 개구 영역에 거의 또는 전혀 형성되어 있지 않도록 할 수 있다. 따라서, 유전체막이, 가령 불투명한 막이라하더라도, 개구 영역에 있어서의 투과율을 저하시키지 않게 할 수 있다. 따라서, 용량의 유전체막에 대해서, 투과율을 고려하지 않아도 되어, 유전 율이 높은 실리콘 질화막 등을 이용할 수 있다.

이 때문에 또한, 유전체막은, 수분이나 습기를 방지하기 위한 막, 즉 패시베이션막으로서도 기능시키는 것이 가능해진다. 즉, 축적 용량은, 기판 상에서 평면적으로 보아 스위칭용 TFT 의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되기 때문에, 화소 스위칭용 TFT 의 내수성, 내습성을 높이는 것도 가능해진다.

한편, 유전체막은, 데이터선 구동 회로, 주사선 구동 회로, 샘플링 회로 등의 주변 회로를 구성하는 주변 회로용 TFT 의 채널 영역에 대향하는 영역을 포함하는 주변 유전체막 영역에도 형성되어 있다. 즉, 주변 영역의 바람직하게는, 전부 또는 대부분 또는 일부에 형성되어 있다. 유전체막은, 상술한 바와 같이 패시베이션막으로서 기능시킬 수 있기 때문에, 주변 회로용 TFT 의 채널 영역이 수분이나 습기에 의해 열화되는 것을 방지하여, 주변 회로용 TFT 의 내수성, 내습성을 높이는 것도 가능해진다. 패시베이션막으로서의 기능을 높이려면, 주변 영역에 있어서의 가능한 한 넓은 부분에 또는 전체 부분에 유전체막을 형성하는 것이 좋다.

특히 TFT 가 p 채널형인 경우에는, TFT 의 채널 영역은 수분이나 습기에 의해 열화되기 쉽기 때문에, 이러한 유전체막에 의해, TFT 의 채널 영역의 수분이나 습기에 의한 열화를 보다 한층 유효하게 방지할 수 있다.

또한, 상술한 바와 같이, 유전체막은, 축적 용량의 용량막 및 패시베이션막으로서 기능하기 때문에, 패시베이션막으로서 새로운 막을 적층할 필요가 없다. 따라서, 주변 회로 구조의 복잡화를 초래하지 않고, 주변 회로의 내수성, 내습성을 높일 수 있다.

이상의 결과, 기판 상에서의 적층 구조의 단순화를 도모하면서, 유전체막의 존재에 의해, 화소 스위칭용 TFT 및 주변 회로용 TFT 의 내수성, 내습성을 향상시킬 수 있으며, 고품위의 화상 표시가 가능해진다. 또한, 전기 광학 장치의 신뢰성도 향상된다. 또한, 기판 상에 있어서의 적층 구조의 단순화는, 제조 프로세스의 단순화, 수율의 향상으로도 이어진다.

본 발명의 전기 광학 장치의 일 태양에서는, 상기 유전체막은, 상기 주변 유전체막 영역에서 슬릿을 갖는다.

이 태양에 의하면, 유전체막은, 주변 영역에서 슬릿, 즉, 끊어진 곳 또는 개구를 갖기 때문에, 유전체막이 상하의 층에 협지되어 있어 발생하는 응력을 저감시킬 수 있다. 예를 들어, 이러한 응력은, 전기 광학 장치의 제조 공정 중에 있어서의 열처리에 의해 현저하게 발생하기 쉬우며, 슬릿의 존재에 의해, 이러한 응력을 효율적으로 저감시킬 수 있다. 또한, 제품 완성 후나 동작시에서도 발생하는 응력을 저감시키는 것도 가능하다. 이 때문에, 유전체막에 있어서 응력에 의한 크랙 등의 손상이 발생하는 것을 방지할 수 있다. 따라서, 전기 광학 장치의 신뢰성을 향상시킬 수 있다.

상술한 슬릿을 갖는 태양에서는, 상기 슬릿은, 상기 기판 상에서 평면적으로 보아, 상기 주변 유전체막 영역의 가장자리와 상기 주변 회로가 위치하는 주변 회로 영역 사이, 상기 주변 회로 영역간 및 상기 화소 어레이 영역과 상기 주변 회로 영역 사이의 적어도 일부분에 형성되어 있어도 된다.

이 경우, 주변 회로의 내수성, 내습성을 높이면서, 유전체막에 있어서 응력에 의한 크랙 등의 손상이 발생하는 것을 보다 한층 유효하게 방지할 수 있다.

상술한 슬릿을 갖는 태양에서는, 상기 슬릿은, 상기 주변 유전체막 영역의 가장자리부터 잘라끼우도록 상기 가장자리까지 연장되어 형성되어 있어도 된다.

이 경우, 슬릿은, 주변 유전체막 영역의 가장자리부터 잘라 끼우도록, 즉, 기판 상에서 평면적으로 보아 슬릿 내부터 주변 유전체막 영역의 가장자리를 향해 개구 또는 개방하도록 형성되어 있다. 따라서, 주변 회로의 내수성, 내습성을 높이면서, 유전체막에 있어서 응력에 의한 크랙 등의 손상이 발생하는 것을 보다 한층 유효하게 방지할 수 있다.

본 발명의 전자 기기는, 상술한 본 발명의 전기 광학 장치를 구비하여 이루어지기 때문에, 고품위의 화상을 표시할 수 있는, 텔레비전, 휴대 전화, 전자 수첩, 워드 프로세서, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 워크 스테이션, 텔레비전 전화, POS 단말, 터치 패널 등, 게다가 전기 광학 장치를 노광용 헤드로서 사용한 프린터, 복사기, 팩시밀리 등의 화상 형성 장치 등 각종 전자 기기를 실현시킬 수 있다. 또한, 본 발명의 전자 기기로서, 예를 들어, 전자 페이퍼 등의 전기 영동 장치, 전자 방출 장치 (Field Emission Display 및 Conduction Electron - Emitter Display) 등을 실현시키는 것도 가능하다.

본 발명의 전기 광학 장치의 제조 방법은 상기 과제를 해결하기 위해, 기판 상에, 서로 교차하여 연재하는 데이터선 및 주사선과, 상기 데이터선보다 하층측에 배치된 톱게이트형의 화소 스위칭용 박막 트랜지스터와, 상기 데이터선보다 상층측에 배치된 축적 용량과, 상기 축적 용량보다도 상층측에 배치된 화소 전극과, 상기 화소 전극을 구동시키기 위한 주변 회로를 구비한 전기 광학 장치의 제조 방법으로서, 상기 기판 상에서 평면적으로 보아 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다, 상기 화소 스위칭용 박막 트랜지스터를 형성하는 공정과, 상기 화소 스위칭용 박막 트랜지스터보다 상층측에, 상기 데이터선을 형성하는 공정과, 상기 축적 용량을, 상기 기판 상에서 평면적으로 보아 상기 화소 스위칭용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에, 상기 데이터선보다 상층측에 고정 전위측 전극, 유전체막 및 화소 전위측 전극이 적층되어 이루어지도록, 또한 상기 유전체막을, 상기 기판 상에서 평면적으로 보아 상기 화소마다의 개구 영역의 간극에 위치하는 비개구 영역 및 상기 주변 회로를 구성하는, 상기 축적 용량보다 하층측에 배치된 주변 회로용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 주변 유전체막 영역에 형성하는 공정과, 상기 축적 용량보다도 상층측에, 상기 화소마다, 상기 화소 스위칭용 박막 트랜지스터 및 상기 화소 전위측 전극에 전기적으로 접속되도록, 상기 화소 전극을 형성하는 공정을 포함한다.

본 발명의 전기 광학 장치의 제조 방법에 의하면, 상술한 본 발명의 전기 광학 장치를 제조할 수 있다. 여기에서 특히, 축적 용량을 구성하는 유전체막을 주변 유전체막 영역에 패시베이션막으로서 형성하기 때문에, 주변 회로의 내수성, 내습성을 향상시키면서, 제조 프로세스의 단순화를 도모할 수 있으며, 수율도 향상시킬 수 있다. 또한, 축적 용량의 제조 공정에 있어서는, 고정 전위측 전극, 유전체막 및 화소 전위측 전극을 이 순서로 적층해도 되고, 역의 순서로 적층해도 된다.

본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시 형태로부터 분명해진다.

발명을 실시하기 위한 최선의 형태

이하에서는, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다. 이하의 실시 형태에서는, 본 발명의 전기 광학 장치의 일례인 구동 회로 내장형의 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.

<제 1 실시 형태>

본 발명의 제 1 실시 형태에 관련된 액정 장치에 대하여, 도 1 내지 도 10 을 참조하여 설명한다.

먼저, 도 1 및 도 2 를 참조하여, 본 실시 형태에 관련된 액정 장치의 전체 구성에 대하여 설명한다. 여기에 도 1 은, 본 실시 형태에 관련된 액정 장치의 전체 구성을 나타내는 평면도이고, 도 2 는, 도 1 의 H-H' 선에서의 단면도이다.

도 1 및 도 2 에 있어서, 본 실시 형태에 관련된 액정 장치에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 액정층 (50) 이 밀봉되어 있으며, TFT 어레이 기판 (10) 과 대향 기판 (20) 은, 본 발명에 관련된 「화소 어레이 영역」의 일례로서의 화상 표시 영역 (1Oa) 의 주위에 위치하는 시일 영역에 형성된 시일재 (52) 에 의해 상호 접착되어 있다.

도 1 에 있어서, 시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 프레임 영역을 규정하는 차광성의 프레임 차광막 (53) 이, 대향 기판 (20) 측에 형성되어 있다. 주변 영역 중, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 본 발명에 관련된 「주변 회로」의 일례로서의 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 한 변을 따라 형성되어 있다. 이 한 변을 따른 시일 영역보다도 내측에, 본 발명에 관련된 「주변 회로」의 일례로서의 샘플링 회로 (7) 가 프레임 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또, 본 발명에 관련된 「주변 회로」의 일례로서의 주사선 구동 회로 (104) 는, 이 한 변에 인접하는 2 개의 변을 따른 시일 영역의 내측에, 프레임 차광막 (53) 으로 덮이도록 하여 형성되어 있다. 또한, TFT 어레이 기판 (10) 상에는, 대향 기판 (20) 의 4 개의 코너부에 대향하는 영역에, 양 기판 사이를 상하 도통재 (107) 로 접속시키기 위한 상하 도통 단자 (106) 가 배치되어 있다. 이들에 의해, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에서 전기적인 도통을 취할 수 있다.

TFT 어레이 기판 (10) 상에는, 외부 회로 접속 단자 (102) 와, 데이터선 구동 회로 (101), 주사선 구동 회로 (104), 상하 도통 단자 (106) 등을 전기적으로 접속시키기 위한 인회 배선 (90) 이 형성되어 있다.

도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 구동 소자인 화소 스위칭용 TFT (Thin Film Transistor) 나 주사선, 데이터선 등의 배선이 만들어진 적층 구조가 형성된다. 화상 표시 영역 (10a) 에는, 화소 스위칭용의 TFT 나 주사선, 데 이터선 등의 배선의 상층에 화소 전극 (9a) 이 형성되어 있다. 한편, 대향 기판 (20) 에 있어서의 TFT 어레이 기판 (10) 과의 대향면 상에, 차광막 (23) 이 형성되어 있다. 그리고, 차광막 (23) 상에, ITO 등의 투명 재료로 이루어지는 대향 전극 (21) 이 복수의 화소 전극 (9a) 과 대향하여 형성된다.

또한, TFT 어레이 기판 (10) 상에는, 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 외에, 제조 도중이나 출하시의 당해 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로, 검사용 패턴 등이 형성되어 있어도 된다. 이들 검사 회로도 본 발명에 관련된 「주변 회로」의 일례이다.

다음으로, 액정 장치의 전기적인 구성에 대하여 도 3 을 참조하여 설명한다. 여기에, 도 3 은, 액정 장치의 전기적인 구성을 나타내는 블록도이다.

도 3 에 나타내는 바와 같이, 화상 표시 영역 (10a) 의 주변 영역에, 주사선 구동 회로 (104), 데이터선 구동 회로 (101), 샘플링 회로 (7) 를 포함하는 주변 회로가 형성되어 있다. 또한, 도 3 에서는, 인회 배선 (90) 을, 전기적인 접속 관계를 알기 쉽게 설명하기 위해서 대개 스트라이프상으로 나타내고 있다. 그러나, 그 실제 평면 레이아웃 또는 배선 레이아웃은, 보다 복잡한 인회 형상을 하고 있다 (도 1 참조).

주사선 구동 회로 (104) 에는, Y 클록 신호 (CLY), 반전 Y 클록 신호 (CLYinv), 및 Y 스타트 펄스 (DY) 가 공급된다. 주사선 구동 회로 (104) 는, Y 스타트 펄스 (DY) 가 입력되면, Y 클록 신호 (CLY) 및 반전 Y 클록 신호 (CLYinv) 에 기초하는 타이밍으로, 주사 신호 (Y1, …, Ym) 을 순차적으로 생성하여 출력한 다.

데이터선 구동 회로 (101) 에는, X 클록 신호 (CLX), 반전 X 클록 신호 (CLXinv), 및 X 스타트 펄스 (DX) 가 공급된다. 데이터선 구동 회로 (101) 는, X 스타트 펄스 (DX) 가 입력되면, X 클록 신호 (CLX) 및 반전 X 클록 신호 (XCLXinv) 에 기초하는 타이밍으로, 샘플링 신호 (S1,…, Sn) 을 순차적으로 생성하여 출력한다.

샘플링 회로 (7) 는, 본 발명에 관련된 「주변 회로용 박막 트랜지스터」의 일례로서의 P 채널형 또는 N 채널형의 편(片) 채널형 TFT, 혹은 상보형의 TFT 로 구성된 샘플링 스위칭 (202) 을 복수 구비한다.

액정 장치는 또한, 그 TFT 어레이 기판 (10) 의 중앙을 차지하는 화상 표시 영역 (10a) 에, 종횡으로 배선된 데이터선 (6a) 및 주사선 (11a) 을 구비하고, 그들 교점에 대응하는 각 화소부 (9) 에, 매트릭스상으로 배열된 액정 소자 (118) 의 화소 전극 (9a), 및 화소 전극 (9a) 을 스위칭 제어하기 위한 화소 스위칭용 TFT (30) 을 구비한다. 또한, 본 실시 형태에서는 특히, 주사선 (11a) 의 총 개수를 m 개 (단, m 은 2 이상의 자연수) 로 하고, 데이터선 (6a) 의 총 개수를 n 개 (단, n 은 2 이상의 자연수) 로서 설명한다.

6 상(相) 으로 시리얼-패럴렐 전개된 화상 신호 (VID1∼VID6) 는, N 개, 본 실시 형태에서는 6 개의 화상 신호선 (171) 을 통해 액정 패널 (100) 로 공급된다. 그리고, n 개의 데이터선 (6a) 은, 이하에 설명하는 바와 같이, 화상 신호선 (171) 의 개수에 대응하는 12 개의 데이터선 (6a) 을 1 군으로 하는 데이터선군마다 순차 적으로 구동된다.

데이터선 구동 회로 (101) 로부터, 데이터선군에 대응하는 샘플링 스위칭 (202) 마다 샘플링 스위칭 신호 (Si) (i=1,2, …, n) 가 순차적으로 공급되고, 샘플링 신호 (Si) 에 따라 각 샘플링 스위칭 (202) 은 온 상태가 된다. 각 샘플링 스위칭 (202) 은, 분기 배선 (173) 을 통해 화상 신호선 (171) 에 접속되어 있다.

따라서, 6 개의 화상 신호선 (171) 으로부터 화상 신호 (VID1∼VID6) 가, 온 상태가 된 샘플링 스위칭 (202) 을 통해, 데이터선군에 속하는 데이터선 (6a) 에 동시에, 또한 데이터선군마다 순차적으로 공급된다. 따라서, 데이터선군에 속하는 데이터선 (6a) 은 서로 동시에 구동되게 된다. 따라서, 본 실시 형태에서는, n 개의 데이터선 (6a) 을 데이터선군마다 구동시키기 위해서, 구동 주파수가 억제된다.

도 3 중, 하나의 화소부 (9) 의 구성에 주목하면, 화소 스위칭용 TFT (30) 의 소스 전극에는, 화상 신호 (VIDk) (단, k=1, 2, 3, …, 6) 가 공급되는 데이터선 (6a) 이 전기적으로 접속되어 있는 한편, 화소 스위칭용 TFT (30) 의 게이트 전극에는, 주사 신호 (Yj) (단, j=1, 2, 3, …, m) 가 공급되는 주사선 (11a) 이 전기적으로 접속됨과 함께, 화소 스위칭용 TFT (30) 의 드레인 전극에는, 액정 소자 (118) 의 화소 전극 (9a) 이 접속되어 있다. 여기에서, 각 화소부 (9) 에서, 액정 소자 (118) 는, 화소 전극 (9a) 과 대향 전극 (21) 사이에 액정을 개재하여 이루어진다. 따라서, 각 화소부 (9) 는, 주사선 (11a) 과 데이터선 (6a) 의 각 교점에 대응하여 매트릭스상에 배열되게 된다.

주사선 구동 회로 (104) 로부터 출력되는 주사 신호 (Y1, …, Ym) 에 의해, 각 주사선 (11a) 은 순차적으로 선택된다. 선택된 주사선 (11a) 에 대응하는 화소부 (9) 에 있어서, 화소 스위칭용 TFT (30) 에 주사 신호 (Yj) 가 공급되면, 화소 스위칭용 TFT (30) 는 온 상태가 되고, 해당 화소부 (9) 는 선택 상태가 된다. 액정 소자 (118) 의 화소 전극 (9a) 에는, 화소 스위칭용 TFT (30) 를 일정 기간만큼 닫음으로써, 데이터선 (6a) 으로부터 화상 신호 (VIDk) 가 소정의 타이밍으로 공급된다. 이에 따라, 액정 소자 (118) 에는, 화소 전극 (9a) 및 대향 전극 (21) 의 각각의 전위에 따라 규정되는 인가 전압이 인가된다. 액정은 인가되는 전압 레벨에 따라 분자 집합의 배향이나 질서가 변화됨으로써, 광을 변조시키고, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체적으로 액정 장치로부터는 화상 신호 (VID1∼VID6) 에 따른 콘트라스트를 갖는 광이 출사된다.

여기에서, 유지된 화상 신호가 리크되는 것을 방지하기 위해, 축적 용량 (70) 이, 액정 소자 (118) 와 병렬로 부가되어 있다. 축적 용량 (70) 의 일방의 전극은, 화소 전극 (9a) 과 병렬하여 화소 스위칭용 TFT (30) 의 드레인에 접속되고, 타방의 전극은 정전위가 되도록, 전위 고정의 용량 배선 (400) 에 접속되어 있다. 예를 들어, 화소 전극 (9a) 의 전압은, 소스 전압이 인가된 시간보다 3 자릿수나 긴 시간만큼 축적 용량 (70) 에 의해 유지되기 때문에, 유지 특성이 개선된 결과, 고콘트라스트비가 실현되게 된다.

다음으로, 상술한 동작을 실현시키는 화소부의 구체적 구성에 대하여, 도 4 내지 도 7 을 참조하여 설명한다. 도 4 내지 도 6 은, TFT 어레이 기판 상의 화소부에 관련된 부분 구성을 나타내는 평면도이다. 도 4 및 도 5 는 각각, 후술하는 적층 구조 중 하층 부분 (도 4) 과 상층 부분 (도 5) 에 상당한다. 도 6 은 적층 구조를 확대한 평면도이고, 도 4 및 도 5 를 중첩되도록 되어 있다. 도 7 은 도 4 및 도 5 를 중첩한 경우의 A-A' 단면도이다. 또한, 도 7 에 있어서는, 각 층·각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해, 그 각 층·각 부재마다 축척을 상이하게 하고 있다.

도 4 내지 도 7 에서는, 상술한 화소부의 각 회로 요소가 패턴화되어, 적층된 도전막으로서 TFT 어레이 기판 (10) 상에 구축되어 있다. TFT 어레이 기판 (10) 은 예를 들어, 유리 기판, 석영 기판, SOI 기판, 반도체 기판 등으로 이루어지고, 예를 들어, 유리 기판이나 석영 기판으로 이루어지는 대향 기판 (20) 과 대향 배치되어 있다. 또한, 각 회로 요소는, 아래부터 순서대로, 주사선 (11a) 을 포함하는 제 1 층, 화소 스위칭용 TFT (30) 등을 포함하는 제 2 층, 데이터선 (6a) 등을 포함하는 제 3 층, 축적 용량 (70) 등을 포함하는 제 4 층, 화소 전극 (9a) 등을 포함하는 제 5 층으로 이루어진다. 또한, 제 1 층-제 2 층 사이에는 하지 절연막 (12), 제 2 층-제 3 층 사이에는 제 1 층간 절연막 (41), 제 3 층-제 4 층 사이에는 제 2 층간 절연막 (42), 제 4 층-제 5 층 사이에는 제 3 층간 절연 막 (43) 이 각각 형성되어, 상술한 각 요소간이 단락되는 것을 방지하고 있다. 또한, 이 중, 제 1 층 내지 제 3 층이 하층 부분으로서 도 4 에 나타나고, 제 4 층 내지 제 5 층이 상층 부분으로서 도 5 에 나타나 있다.

(제 1 층의 구성 -주사선 등-)

제 1 층은 주사선 (11a) 으로 구성되어 있다. 주사선 (11a) 은, 도 4 의 X 방향을 따라 연장되는 본선부와, 데이터선 (6a) 가 연재하는 도 4 의 Y 방향에 연장되는 돌출부로 이루어지는 형상으로 패터닝되어 있다. 이러한 주사선 (11a) 은 예를 들어, 도전성 폴리실리콘으로 이루어지고, 그 밖에도 티탄 (Ti), 크롬 (Cr), 텅스텐 (W), 탄탈 (Ta), 몰리브덴 (Mo) 등의 고융점 금속 중 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드 또는 이들의 적층체 등에 의해 형성할 수 있다.

(제 2 층의 구성 -TFT 등-)

제 2 층은 화소 스위칭용 TFT (30) 로 구성되어 있다. 화소 스위칭용 TFT (30) 는, 예를 들어 LDD (Lightly Doped Drain) 구조로 되고, 게이트 전극 (3a), 반도체층 (1a), 게이트 전극 (3a) 과 반도체층 (1a) 을 절연하는 게이트 절연막을 포함한 절연막 (2) 을 구비하고 있다. 게이트 전극 (3a) 은, 예를 들어 도전성 폴리규소로 형성된다. 반도체층 (1a) 은, 예를 들어 폴리규소로 이루어지고, 채널 영역 (1a'), 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c), 그리고 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 으로 이루어진다. 또한, 화소 스위칭용 TFT (30) 는, LDD 구조를 갖는 것이 바람직하지만, 저농도 소스 영역 (1b), 저농도 드레인 영역 (1c) 에 불순물 주입을 하지 않는 오프셋 구조이어도 되고, 게이트 전극 (3a) 을 마스크로 하여 불순물을 고농도로 주입하여 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 자기 정합형이어도 된다.

화소 스위칭용 TFT (30) 의 게이트 전극 (3a) 은, 그 일부분 (3b) 에서, 하지 절연막 (12) 에 형성된 콘택트홀 (12cv) 을 통해 주사선 (11a) 에 전기적으로 접속되어 있다. 하지 절연막 (12) 은, 예를 들어 규소 산화막 등으로 이루어지고, 제 1 층과 제 2 층의 층간 절연 기능 외에, TFT 어레이 기판 (10) 의 전체 면에 형성됨으로써, 기판 표면의 연마에 의한 거칠함이나 더러움 등이 야기하는 화소 스위칭용 TFT (30) 의 소자 특성의 변화를 방지하는 기능을 갖고 있다.

또한, 본 실시 형태에 관련된 화소 스위칭용 TFT (30) 는, 톱게이트형이지만, 보텀 게이트형이어도 상관없다.

(제 3 층의 구성 -데이터선 등-)

제 3 층은 데이터선 (6a) 및 중계층 (600) 으로 구성되어 있다.

데이터선 (6a) 은 예를 들어, 아래부터 순서대로 알루미늄, 질화티탄, 질화 규소의 3 층막으로서 형성되어 있다. 또한, 데이터선 (6a) 은, 제 1 층간 절연막 (41) 을 관통하는 콘택트홀 (81) 을 통해, 화소 스위칭용 TFT (30) 의 고농도 소스 영역 (1d) 과 전기적으로 접속되어 있다.

중계층 (600) 은 데이터선 (6a) 과 동일막으로서 형성되어 있다. 중계층 (600) 과 데이터선 (6a) 은, 도 4 에 나타낸 바와 같이, 각각이 분단되도록 형성되어 있다. 또한, 중계층 (600) 은, 제 1 층간 절연막 (41) 을 관통하는 콘택트 홀 (83) 을 통해, 화소 스위칭용 TFT (30) 의 고농도 드레인 영역 (1e) 과 전기적으로 접속되어 있다.

제 1 층간 절연막 (41) 은 예를 들어, NSG (비 규산염 유리) 에 의해 형성되어 있다. 그 밖에, 제 1 층간 절연막 (41) 에는, PSG (인 규산염 유리), BSG (붕소 규산염 유리), BPSG (붕소 인 규산염 유리) 등의 규산염 유리, 질화 규소나 산화 규소 등을 사용할 수 있다.

(제 4 층의 구성 -축적 용량 등-)

제 4 층은 축적 용량 (70) 으로 구성되어 있다. 축적 용량 (70) 은 용량 전극 (300) 과 하부 전극 (71) 이 유전체막 (75) 을 사이에 두고 대향 배치된 구성으로 되어 있다. 여기에 용량 전극 (300) 은, 본 발명에 관련된 「화소 전위측 전극」의 일례이고, 하부 전극 (71) 은, 본 발명에 관련된 「고정 전위측 전극」의 일례이다. 용량 전극 (300) 의 연재부는, 제 2 층간 절연막 (42) 을 관통하는 콘택트홀 (84) 을 통해, 중계층 (600) 과 전기적으로 접속되어 있다.

용량 전극 (300) 또는 하부 전극 (71) 은, 예를 들어, Ti, Cr, W, Ta, Mo 등의 고융점 금속 중 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드, 이들을 적층한 것, 또는 바람직하게는 텅스텐 실리사이드로 이루어진다.

도 5 에 나타내는 바와 같이, 본 실시 형태에서는 특히, 유전체막 (75) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아 화소마다의 개구 영역의 간극에 위치하는 비개구 영역에 형성되어 있는, 즉, 개구 영역에 거의 형성되어 있지 않다. 따라서, 유전체막 (75) 이, 가령 불투명한 막이라 하더라도, 개구 영역에 있어서의 투과율을 저하시키지 않을 수 있다 . 따라서, 유전체막 (75) 은, 투과율을 고려하지 않고, 유전율이 높은 실리콘 질화막 등으로 형성되어 있다. 또한, 유전체막으로서는, 실리콘 질화막 외에, 예를 들어, 산화 하프늄 (HfO2), 알루미나 (Al2O3), 산화탄탈 (Ta2O5) 등의 단층막 또는 다층막을 사용해도 된다. 이로 인해 또한, 유전체막 (75) 은, 수분이나 습기를 방지하기 위한 막, 즉 패시베이션막으로서도 기능시키는 것이 가능해진다. 즉, 축적 용량 (70) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아 화소 스위칭용 TFT (30) 의 채널 영역 (1a') 에 대향하는 영역을 포함하는 영역에 배치되기 때문에, 화소 스위칭용 TFT (30) 의 내수성, 내습성을 높이는 것도 가능해진다. 또한, 유전체막 (75) 은, 후술하는 바와 같이, 데이터선 구동 회로 (101), 주사선 구동 회로 (104), 샘플링 회로 (202) 등의 주변 회로를 구성하는 주변 회로용 TFT 의 채널 영역에 대향하는 영역을 포함하는 주변 유전체막 영역에도 형성되어 있다.

제 2 층간 절연막 (42) 은, 예를 들어 NSG 에 의해 형성되어 있다. 그 밖에, 제 2 층간 절연막 (42) 에는, PSG, BSG, BPSG 등의 규산염 유리, 질화 규소나 산화 규소 등을 사용할 수 있다. 제 2 층간 절연막 (42) 의 표면은, 화학적 연마 처리 (Chemical Mechanical Polishing:CMP) 나 연마 처리, 스핀 코트 처리, 오목부로의 매립 처리 등의 평탄화 처리가 이루어지고 있다.

(제 5 층의 구성 -화소 전극 등-)

제 4 층의 전체 면에는 제 3 층간 절연막 (43) 이 형성되고, 또한 그 위에, 제 5 층으로서 화소 전극 (9a) 이 형성되어 있다. 제 3 층간 절연막 (43) 은, 예를 들어 NSG 에 의해 형성되어 있다. 그 밖에, 제 3 층간 절연막 (43) 에는, PSG, BSG, BPSG 등의 규산염 유리, 질화 규소나 산화 규소 등을 사용할 수 있다. 제 3 층간 절연막 (43) 의 표면은, 제 2 층간 절연막 (42) 과 동일하게 CMP 등의 평탄화 처리가 이루어지고 있다.

화소 전극 (9a) (도 5 중, 파선 (9a') 으로 윤곽이 나타남) 은, 종횡으로 구획 배열된 화소 영역의 각각에 배치되고, 그 경계에 데이터선 (6a) 및 주사선 (11a) 이 격자형상으로 배열되도록 형성되어 있다 (도 4 및 도 5 참조). 또한, 화소 전극 (9a) 은, 예를 들어 ITO (Indium Tin Oxide) 등의 투명 도전막으로 이루어진다.

화소 전극 (9a) 은, 층간 절연막 (43) 을 관통하는 콘택트홀 (85) 을 통해, 용량 전극 (300) 의 연재부와 전기적으로 접속되어 있다 (도 7 참조).

또한, 상술한 바와 같이, 용량 전극 (300) 의 연재부와 중계층 (600), 및 중계층 (600) 과 화소 스위칭용 TFT (30) 의 고농도 드레인 영역 (1e) 은, 각각 콘택트홀 (84 및 83) 을 통해, 전기적으로 접속되어 있다. 즉, 화소 전극 (9a) 과 화소 스위칭용 TFT (30) 의 고농도 드레인 영역 (1e) 은, 중계층 (600) 및 용량 전극 (300) 의 연재부를 중계하여 중계 접속되어 있다.

화소 전극 (9a) 의 상측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막 (16) 이 형성되어 있다.

이상이, TFT 어레이 기판 (10) 측의 화소부의 구성이다.

한편, 대향 기판 (20) 에는, 그 대향면의 전체 면에 대향 전극 (21) 이 형성되어 있으며, 또한 그 위 (도 7 에서는 대향 전극 (21) 의 하측) 에 배향막 (22) 이 형성되어 있다. 대향 전극 (21) 은, 화소 전극 (9a) 과 동일하게, 예를 들어 ITO 막 등의 투명 도전성막으로 이루어진다. 또한, 대향 기판 (20) 과 대향 전극 (21) 사이에는, 화소 스위칭용 TFT (30) 에 있어서의 광 리크 전류의 발생 등을 방지하기 위해, 적어도 화소 스위칭용 TFT (30) 와 정면 대향하는 영역을 덮도록 차광막 (23) 이 형성되어 있다.

이와 같이 구성된 TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에는, 액정층 (50) 이 형성되어 있다. 액정층 (50) 은, 기판 (10 및 20) 의 둘레 가장자리부를 시일재에 의해 밀봉하여 형성한 공간에 액정을 밀봉하여 형성된다. 액정층 (50) 은, 화소 전극 (9a) 과 대향 전극 (21) 사이에 전계가 인가되어 있지 않은 상태에서, 러빙 처리 등의 배향 처리가 실시된 배향막 (16) 및 배향막 (22) 에 의해, 소정의 배향 상태를 취하도록 되어 있다.

이상에 설명한 화소부의 구성은, 도 4 및 도 5 에 나타내는 바와 같이, 각 화소부에 공통이다. 상술한 화상 표시 영역 (1Oa)(도 1 참조) 에는, 이러한 화소부가 주기적으로 형성되어 있게 된다. 한편, 이러한 액정 장치에서는 화상 표시 영역 (1Oa) 의 주위에 위치하는 주변 영역에, 도 1 및 도 2 를 참조하여 설명한 바와 같이, 주사선 구동 회로 (104) 및 데이터선 구동 회로 (101) 등의 주변 회로가, 화소부와 동일한 적층 구조로 형성되어 있다.

다음으로, 주변 회로의 구체적 구성에 대하여, 도 8 내지 도 10 을 참조하여 설명한다. 여기에서는, 주변 회로의 일례로서의 샘플링 회로의 구체적 구성을 중심으로 설명한다. 도 8 은, 샘플링 회로에 있어서의 샘플링 스위칭을 포함하는 단면도이다. 또한, 도 8 에서는, 각 층·각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해, 그 각 층·각 부재마다 축척을 상이하게 하고 있다. 도 9 는, 주변 유전체막 영역에 있어서의 유전체막의 TFT 어레이 기판 상에서 평면적으로 본 형상을 나타내는 평면도이다. 도 10 은, 변형예에 있어서의 도 9 와 동일한 취지의 평면도이다.

도 8 에 나타내는 바와 같이, 샘플링 회로 (7) 는, 화소부 (9) 와 동일한 적층 구조로 이루어진다. 즉, TFT 어레이 기판 (10) 상에 제 1 층으로서, 주사선 (11a) 및 동일층에 위치하는 차광막 (110a) 이 형성되어 있다. 그 상층측에 제 1 층간 절연막 (41) 을 통해, 제 2 층으로서, 화소 스위칭용 TFT (30) 및 동일층에 위치하는 샘플링 스위칭 (202) 이 형성되어 있다. 샘플링 스위칭 (202) 은, 화소 스위칭용 TFT (30) 와 동일하게, 예를 들어 LDD 구조가 되고, 게이트 전극 (202ga), 반도체층 (202a), 게이트 전극 (202ga) 과 반도체층 (202a) 을 절연하는 게이트 절연막을 포함한 절연막 (2) 을 구비하고 있다. 게이트 전극 (202ga) 은, 화소 스위칭용 TFT (30) 의 게이트 전극 (3a) 과 동일층에 형성되고, 반도체층 (202a) 은, 화소 스위칭용 TFT (30) 의 반도체층 (1a) 과 동일층에 형성된다. 반도체층 (202a) 은, 채널 영역 (202a'), 저농도 소스 영역 (202b) 및 저농도 드레인 영역 (202c), 그리고 고농도 소스 영역 (202d) 및 고농도 드레인 영역 (202e) 으로 이루어진다. 또한, 샘플링 스위칭 (202) 은, LDD 구조를 갖는 것이 바람 직하지만, 저농도 소스 영역 (202b), 저농도 드레인 영역 (202c) 에 불순물 주입을 하지 않는 오프셋 구조이어도 되고, 게이트 전극 (202ga) 을 마스크로 하여 불순물을 고농도로 주입하여 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 자기 정합형이어도 된다.

샘플링 스위칭 (202) 의 게이트 전극 (202ga) 은, 그 일부분 (202gb) 에 있어서, 하지 절연막 (12) 에 형성된 콘택트홀 (14cv) 을 통해 차광막 (110a) 에 전기적으로 접속되어 있다. 또한, 본 실시 형태에 관련된 샘플링 스위칭 (202) 은 톱게이트형이지만, 보텀 게이트형이어도 된다.

샘플링 스위칭 (202) 의 상층측에는, 제 1 층간 절연막 (41) 을 통해, 제 3 층으로서, 분기 배선 (173) 및 데이터선 (6a) 이 형성되어 있다. 분기 배선 (173) 은, 제 1 층간 절연막 (41) 을 관통하는 콘택트홀 (810) 을 통해, 샘플링 스위칭 (202) 의 고농도 소스 영역 (202d) 과 전기적으로 접속되어 있다. 데이터선 (6a) 은, 제 1 절연막 (41) 을 관통하는 콘택트홀 (830) 을 통해, 샘플링 스위칭 (202) 의 고농도 드레인 영역 (202e) 과 전기적으로 접속되어 있다.

본 실시 형태에서는 특히, 화소부 (9) 에 있어서의 유전체막 (75) 은, 도 8 및 도 9 에 나타내는 바와 같이, 샘플링 스위칭 (202) 의 채널 영역 (202a') 에 대향하는 영역을 포함하는 주변 유전체막 영역 (75r)(도 9 중, 우측으로 올라가는 사선부) 에도 형성되어 있다. 또한, 주변 유전체막 영역 (75r) 은, 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 등의 주변 회로를 구성하는 주변 회로용 TFT 의 채널 영역에 대향하는 영역을 포함하고 있다. 또한, 본 실시 형태에서 는, 외부 회로 접속 단자 (102) 가 위치하는 외부 회로 접속 단자 영역 (102r) 에 대향하는 영역을 포함하는 영역에 유전체막 (75) 이 형성되어 있지 않지만, 형성해도 된다. 유전체막 (75) 은, 상술한 바와 같이 패시베이션막으로서 기능시킬 수 있기 때문에, 샘플링 스위칭 (202) 의 채널 영역 (202a') 이 수분이나 습기에 의해 열화되는 것을 방지하고, 샘플링 스위칭 (202) 의 내수성, 내습성을 높이는 것도 가능해진다. 또한, 패시베이션막으로서의 기능을 높이기 위해, 유전체막 (75) 은, 주변 영역에 있어서의 가능한 한 넓은 부분에, 바람직하게는 전체 부분에 형성하면 좋다. 특히, 샘플링 스위칭 (202) 이 p 채널형인 경우에는, 채널 영역 (202a') 은 수분이나 습기에 의해 열화되기 쉽기 때문에, 이러한 유전체막 (75) 에 의해, 샘플링 스위칭 (202) 의 채널 영역 (202a') 의 수분이나 습기에 의한 열화를 더욱 유효하게 방지할 수 있다.

또한, 본 실시 형태에서는 특히, 상술한 바와 같이, 유전체막 (75) 은, 축적용량 (70) 의 용량막 및 패시베이션막으로서 기능하기 때문에, 패시베이션막으로서 새로운 막을 적층할 필요가 없다. 따라서, 샘플링 스위칭 회로 (202), 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 등의 주변 회로의 구조의 복잡화를 초래하지 않고, 이들 주변 회로의 내수성, 내습성을 높일 수 있다.

이상의 결과, TFT 어레이 기판 (10) 상에 있어서의 적층 구조의 단순화를 도모하면서, 유전체막 (75) 의 존재에 의해, 화소 스위칭용 TFT (30) 및 샘플링 스위칭 (202) 등의 주변 회로용 TFT 의 내수성, 내습성을 향상시킬 수 있다.

도 9 에 나타내는 바와 같이, 본 실시 형태에서는 특히, 유전체막 (75) 에 는, 주변 유전체막 영역 (75r)(도 9 중, 우측으로 올라가는 사선부) 에 있어서 슬릿 (500) 이 형성되어 있다. 즉, 유전체막 (75) 에는, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 주변 유전체막 영역 (75r) 의 가장자리 (75e) 와 주사선 구동 회로 (104) 가 위치하는 주사선 구동 회로 영역 (104r) 사이, 주변 유전체막 영역의 가장자리 (75e) 와 데이터선 구동 회로 (101) 가 위치하는 데이터선 구동 회로 영역 (101r) 사이, 샘플링 회로 (202) 가 위치하는 샘플링 회로 영역 (7r) 과 데이터선 구동 회로 영역 (101r) 사이, 주사선 구동 회로 영역 (104r) 과 화상 표시 영역 (10a) 사이, 데이터선 구동 회로 영역 (101r) 과 화상 표시 영역 (10a) 사이, 샘플링 회로 영역 (7r) 과 화상 표시 영역 (10a) 사이 등에 슬릿 (500) 이 형성되어 있다. 이 때문에, 유전체막 (75) 이 상하의 층에 협지되어 있어 발생하는 응력을 저감시킬 수 있다. 이러한 응력은, 전기 광학 장치의 제조 공정 중에 있어서의 열 처리에 의해 현저하게 발생하기 쉬우며, 슬릿의 존재에 의해, 이러한 응력을 효율적으로 저감시킬 수 있다. 또한, 제품 완성 후나 동작시에 있어서도 발생하는 응력을 저감시키는 것도 가능하다. 따라서, 유전체막 (75) 에서 응력에 의한 크랙 등의 손상이 발생하는 것을 방지할 수 있다. 따라서, 전기 광학 장치의 신뢰성을 향상시킬 수 있다.

도 10 에 변형예로서 나타내는 바와 같이, 슬릿 (500) 은, 주변 유전체막 영역 (75r) 의 가장자리 (75e) 부터 잘라 끼우도록 형성되어 있어도 된다 (도 10 중, 원 (C500) 참조).

이 경우, 주사선 구동 회로 (104), 데이터선 구동 회로 (101), 샘플링 회로 (202) 등의 주변 회로의 내수성, 내습성을 높이면서, 유전체막 (75) 에서 응력에 의한 크랙 등의 손상이 발생하는 것을 더욱 유효하게 방지할 수 있다.

<제조 방법>

다음으로, 이러한 전기 광학 장치의 제조 방법에 대하여, 도 8, 도 9 및 도 11 내지 도 16 을 참조하여 설명한다. 도 11 내지 도 13, 도 15 및 도 16 은, 제조 프로세스의 각 공정에 있어서의 전기 광학 장치의 적층 구조를, 도 7 에 대응하는 단면으로 순서대로 나타내는 단면도이다. 도 14 는, 유전체막을 형성하는 공정에 있어서의 주변 회로의 적층 구조를, 도 8 에 대응하는 단면으로 나타내는 단면도이다. 또한, 여기에서는, 본 실시 형태에 있어서의 액정 장치 중, 주요 부분인 주사선, TFT, 데이터선, 축적 용량 및 화소 전극, 그리고 주변 회로의 일례로서의 샘플링 회로의 형성 공정에 관하여 주로 설명하기로 한다.

먼저, 도 11 에 나타낸 공정에 있어서, 화상 표시 영역 (10a)(도 9 참조) 에서는, TFT 어레이 기판 (10) 상에 주사선 (11a) 부터 제 1 층간 절연막 (41) 까지의 각 층 구조를 형성하고, 적층한다. 이 때, 화소 스위칭용 TFT (30) 는, 주사선 (11a) 및 나중에 형성되는 데이터선 (6a) 의 교차로 대응하는 영역에 형성된다.

이 공정시, 도 8 에 나타낸 바와 같이, 샘플링 회로 영역 (7r)(도 9 참조) 에서는, TFT 어레이 기판 (10) 상에 주사선 (11a) 과 동일층의 차광막 (110a) 부터 제 1 층간 절연막 (41) 까지의 각 층 구조를 형성하고, 적층한다.

또한, 각 공정에는, 통상의 반도체 집적화 기술을 사용할 수 있다. 또, 제 1 층간 절연막 (41) 의 형성 후, 그 표면을, CMP 처리 등에 의해서 평탄화해도 된다.

다음으로, 도 12 에 나타낸 공정에 있어서, 화상 표시 영역 (10a) 에서는, 제 1 층간 절연막 (41) 표면의 소정 위치에 에칭을 실시하여, 고농도 소스 영역 (1d) 에 달하는 깊이의 콘택트홀 (81) 및 고농도 드레인 영역 (1e) 에 달하는 깊이의 콘택트홀 (83) 을 형성한다.

이 공정시, 도 8 에 나타낸 바와 같이, 샘플링 회로 영역 (7r) 에서는, 제 1 층간 절연막 (41) 표면의 소정 위치에 에칭을 실시하여, 고농도 소스 영역 (202d) 에 달하는 깊이의 콘택트홀 (810) 및 고농도 드레인 영역 (202e) 에 달하는 깊이의 콘택트홀 (830) 을 형성한다.

다음으로, 화상 표시 영역 (10a) 에서는, 소정 패턴으로 도전성 차광막을 적층하고, 데이터선 (6a) 및 중계층 (600) 을 형성한다. 데이터선 (6a) 은, 콘택트홀 (81) 에 의해 고농도 소스 영역 (1d) 과 하나로 이어져 접속된다. 중계층 (600) 은, 콘택트홀 (83) 에 의해 고농도 드레인 영역 (1e) 과 하나로 이어져 접속된다.

이 공정시, 도 8 에 나타낸 바와 같이, 샘플링 회로 영역 (7r) 에서는, 분기 배선 (173) 및 데이터선 (6a) 을 형성한다. 분기 배선 (173) 은, 콘택트홀 (810) 에 의해 고농도 소스 영역 (202d) 과 하나로 이어져 접속된다. 데이터선 (6a) 은, 콘택트홀 (830) 에 의해 고농도 드레인 영역 (202e) 과 하나로 이어져 접속된다.

다음으로, TFT 어레이 기판 (10) 의 전체 면, 즉, 화상 표시 영역 (10a) 과 샘플링 회로 영역 (7r) 을 포함하는 주변 영역 모두를 포함하는 영역에, 제 2 층간 절연막 (42) 의 전구막 (42a) 을 형성한다. 전구막 (42a) 의 표면에는, 하층측의 화소 스위칭용 TFT (30), 데이터선 (6a), 콘택트홀 (81 및 83) 등에 기인한 요철이 생긴다. 그래서, 전구막 (42a) 를 두껍게 막 형성하고, 예를 들어 CMP 처리에 의해 도면 중의 점선의 위치까지 깍아내어, 그 표면을 평탄화함으로써 제 2 층간 절연막 (42) 을 얻는다.

다음으로, 도 13 에 나타낸 공정에 있어서, 화상 표시 영역 (10a) 에서는, 제 2 층간 절연막 (42) 의 표면의, 채널 영역 (1a') 에 대향하는 영역을 포함하는 소정 영역에 도전성 차광막을 적층하여 하부 전극 (71) 을 형성한다. 다음으로, TFT 어레이 기판 (10) 상의 비개구 영역에 소정 패턴으로 유전체막 (75) 을 형성한다. 이 때, 소정 패턴은, 채널 영역 (1a') 에 대향하는 영역을 포함하도록 한다.

이 공정시, 도 14 에 나타낸 바와 같이, 샘플링 회로 영역 (7r) 에서는, 채널 영역 (202a') 에 대향하는 영역을 포함하는 영역에 소정 패턴으로 유전체막 (75) 을 형성한다. 이 때, 도 9 에 나타내는 바와 같이 다른 주변 영역에 대해서도 동일하게 유전체막 (75) 을 형성한다. 즉, 데이터선 구동 회로 영역 (101r) 및 주사선 구동 회로 영역 (104r) 등에 대해서도, 데이터선 구동 회로 (101) 및 주사선 구동 회로 (104) 를 구성하는 TFT 의 채널 영역에 대향하는 영역을 포함하는 영역에 소정 패턴으로 유전체막 (75) 을 형성한다. 다음으로, 도 9 에 나타내는 바와 같이, 유전체막 (75) 표면의 소정 위치에 에칭을 실시하고, 슬릿 (500) 을 형성한다. 이러한 슬릿 (500) 을 형성함으로써, 유전체막 (75) 이 상하의 층에 협지되어 있어 발생하는 응력을 저감시킬 수 있다. 이러한 응력은, 액정 장치의 제조 공정 중에 있어서의 열 처리에 의해 현저하게 발생하기 쉬워, 슬릿의 존재에 의해, 이러한 응력을 효율적으로 저감시킬 수 있다. 따라서, 유전체막 (75) 에 있어서 응력에 의한 크랙 등의 손상이 발생하는 것을 방지할 수 있다.

다음으로, 도 15 에 나타낸 공정에 있어서, 화상 표시 영역 (10a) 에서는, 유전체막 (75) 표면의 소정 위치에 에칭을 실시하여, 중계층 (600) 에 달하는 깊이의 콘택트홀 (84) 을 형성한다. 다음으로, 채널 영역 (1a') 에 대향하는 영역을 포함하는 소정 영역에 도전성 차광막을 적층하여, 용량 전극 (300) 을 형성한다.

다음으로, TFT 어레이 기판 (10) 의 전체 면에, 즉, 화상 표시 영역 (10a) 과 샘플링 회로 영역 (7r) 을 포함하는 주변 영역 모두를 포함하는 영역에 제 3 층간 절연막 (43) 의 전구막 (43a) 을 형성한다. 전구막 (43a) 의 표면에는, 축적 용량 (70) 이나 콘택트홀 (84) 에 기인한 요철이 생긴다. 그래서, 전구막 (43a) 을 두껍게 막형성하고, 예를 들어 CMP 처리에 의해 도면 중의 점선의 위치까지 깍아내고, 그 표면을 평탄화함으로써 제 3 층간 절연막 (43) 을 얻는다 (주변 영역에 대하여, 도 8 참조).

다음으로, 도 16 에 나타낸 공정에서, 화상 표시 영역 (10a) 에서는, 제 3 층간 절연막 (43) 의 표면 소정 위치에 에칭을 실시하고, 용량 전극 (300) 의 연재부에 달하는 깊이의 콘택트홀 (85) 을 형성한다. 다음으로, 제 3 층간 절연막 (43) 표면의 소정 위치에 화소 전극 (9a) 을 형성한다. 이 때, 화소 전극 (9a) 은 콘택트홀 (85) 내부에도 형성되지만, 콘택트홀 (85) 의 구멍 직경이 크기 때문에, 커버리지는 양호해진다.

이상 설명한 액정 장치의 제조 방법에 의하면, 상술한 본 실시 형태의 액정 장치를 제조할 수 있다. 여기에서 특히, 축적 용량 (300) 을 구성하는 유전체막 (75) 을 샘플링 회로 영역 (7r), 데이터선 구동 회로 영역 (101r), 주사선 구동 회로 영역 (104r) 등을 포함하는 주변 유전체막 영역 (75r) 에 패시베이션막으로서 형성하기 때문에, 샘플링 회로 (202), 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 등의 주변 회로의 내수성, 내습성을 향상시키면서, 제조 프로세스의 단순화를 도모할 수 있고, 수율도 향상 시킬 수 있다.

<전자 기기>

다음으로, 상술한 전기 광학 장치인 액정 장치를 각종의 전자 기기에 적용하는 경우에 대하여 설명한다.

우선, 이 액정 장치를 라이트 밸브로서 사용한 프로젝터에 대하여 설명한다.

도 17 은, 프로젝터의 구성예를 나타내는 평면도이다. 이 도 17 에 나타나는 바와 같이, 프로젝터 (1100) 의 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛 (1102) 이 형성되어 있다. 이 램프 유닛 (1102) 으로부터 사출된 투사광은, 라이트 가이드 (1104) 내에 배치된 4 장의 미러 (1106) 및 2 장의 다 이크로익 미러 (1108) 에 의해 RGB 의 3 원색으로 분리되고, 각 원색에 대응하는 라이트 밸브로서의 액정 패널 (1110R, 1110B 및 1110G) 에 입사된다.

액정 패널 (1110R, 1110B 및 1110G) 의 구성은, 상술한 액정 장치와 동등하고, 화상 신호 처리 회로로부터 공급되는 R, G, B 의 원색 신호로 각각 구동된다. 그리고, 이들 액정 패널에 의해 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향으로부터 입사된다. 이 다이크로익 프리즘 (1112) 에서는, R 및 B 의 광이 90 도로 굴절되는 한편, G 의 광은 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈 (1114) 를 통해, 스크린 등에 컬러 화상이 투사되게 된다.

여기에서, 각 액정 패널 (1110R, 1110B 및 1110G) 에 의한 표시 이미지에 대하여 주목하면, 액정 패널 (1110G) 에 의한 표시 이미지는, 액정 패널 (1110R, 1110B) 에 의한 표시 이미지에 대하여 좌우 반전하는 것이 필요해진다.

또한, 액정 패널 (1110R, 1110B 및 1110G) 에는, 다이크로익 미러 (1108) 에 의해, R, G, B 의 각 원색에 대응하는 광이 입사되기 때문에, 컬러 필터를 형성할 필요는 없다.

다음으로, 액정 장치를, 모바일형 퍼스널 컴퓨터에 적용한 예에 대하여 설명한다. 도 18 은, 이 퍼스널 컴퓨터의 구성을 나타내는 사시도이다. 도 18 에서, 컴퓨터 (1200) 는, 키보드 (1202) 를 구비한 본체부 (1204) 와, 액정 표시 유닛 (1206) 으로 구성되어 있다. 이 액정 표시 유닛 (1206) 은, 상술한 액정 장치 (1005) 의 배면에 백라이트를 부가함으로써 구성되어 있다.

또한, 액정 장치를 휴대 전화에 적용한 예에 대하여 설명한다. 도 19 는 , 이 휴대 전화의 구성을 나타내는 사시도이다. 도 19 에 있어서, 휴대 전화 (1300) 는, 복수의 조작 버튼 (1302) 과 함께, 반사형의 액정 장치 (1005) 를 구비하는 것이다. 이 반사형의 액정 장치 (1005) 에 있어서는, 필요에 따라 그 전면에 프론트 라이트가 형성된다.

또한, 도 17 내지 도 19 를 참조하여 설명한 전자 기기 외에도, 액정 텔레비전이나, 뷰파인더형, 모니터 직시형의 비디오 테이프 레코더, 카네비게이션 장치, 페이저, 전자 수첩, 전자식 탁상 계산기, 워드 프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치 패널을 구비한 장치 등을 들 수 있다. 그리고, 이들의 각종 전자 기기에 적용 가능하다는 것은 말할 필요도 없다.

또 본 발명은, 상술한 실시 형태에서 설명한 액정 장치 이외에도, 규소 기판상에 소자를 형성하는 반사형 액정 장치 (LCOS), 플라즈마 디스플레이(PDP), 전계 방출형 디스플레이 (FED, SED), 유기 EL 디스플레이 등에도 적용 가능하다.

본 발명은, 상술한 실시 형태에 한정되지 않고, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지 또는 사상에 반하지 않은 범위에서 적절히 변경 가능하고, 그러한 변경을 따르는 전기 광학 장치, 이 전기 광학 장치를 구비하여 이루어지는 전자 기기 및 그 전기 광학 장치의 제조 방법 또한 본 발명의 기술적 범위에 포함되는 것이다.

기판 상에서의 적층 구조의 단순화를 도모하면서, 유전체막의 존재에 의해, 화소 스위칭용 TFT 및 주변 회로용 TFT 의 내수성, 내습성을 향상시킬 수 있으며, 고품위의 화상 표시가 가능해진다. 또한, 전기 광학 장치의 신뢰성도 향상된다. 또한, 기판 상에 있어서의 적층 구조의 단순화는, 제조 프로세스의 단순화, 수율의 향상으로도 이어진다.

Claims

기판 상에, 서로 교차하여 연장되는 데이터선 및 주사선;

상기 기판 상에서 상기 데이터선보다 하층측에 배치되며, 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다 형성된 화소 스위칭용 박막 트랜지스터;

상기 기판 상에서 평면적으로 보아 상기 화소 스위칭용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 상기 데이터선보다 상층측에 배치되고, 고정 전위측 전극, 유전체막, 및 화소 전위측 전극이 적층된 축적 용량;

상기 화소마다 배치되고, 상기 축적 용량보다도 상층측에 배치되며, 상기 화소 전위측 전극 및 상기 화소 스위칭용 박막 트랜지스터에 전기적으로 접속된 화소 전극; 및

상기 화소가 배열된 화소 어레이 영역의 주변에 위치하는 주변 영역에 배치되며, 상기 데이터선 및 상기 주사선을 통해 상기 화소 전극을 구동시키기 위한 주변 회로를 구비하고,

상기 유전체막은, 상기 기판 상에서 평면적으로 보아 상기 화소마다의 개구 영역의 간극에 위치하는 비개구 영역, 및 상기 주변 회로를 구성하는, 상기 축적 용량보다 하층측에 배치된 주변 회로용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 주변 유전체막 영역에 형성되는 것을 특징으로 하는 전기 광학 장치.
제 1 항에 있어서,

상기 유전체막은, 상기 주변 유전체막 영역에 있어서 슬릿을 갖는 것을 특징으로 하는 전기 광학 장치.
제 2 항에 있어서,

상기 슬릿은, 상기 기판 상에서 평면적으로 보아, 상기 주변 유전체막 영역의 가장자리와 상기 주변 회로가 위치하는 주변 회로 영역 사이, 상기 주변 회로 영역사이, 및 상기 화소 어레이 영역과 상기 주변 회로 영역 사이의 적어도 일부분에 형성되는 것을 특징으로 하는 전기 광학 장치.
제 2 항 또는 3 항에 있어서,

상기 슬릿은, 상기 주변 유전체막 영역의 가장자리부터 잘라 끼우도록, 상기 가장자리까지 연장되어 형성되는 것을 특징으로 하는 전기 광학 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 기재된 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자 기기.
기판 상에, 서로 교차하여 연장되는 데이터선 및 주사선,

상기 데이터선보다 하층측에 배치된 톱 게이트형의 화소 스위칭용 박막 트랜 지스터,

상기 데이터선보다 상층측에 배치된 축적 용량,

상기 축적 용량보다도 상층측에 배치된 화소 전극, 및

상기 화소 전극을 구동시키기 위한 주변 회로를 구비한 전기 광학 장치의 제조 방법으로서,

상기 기판 상에서 평면적으로 보아 상기 데이터선 및 상기 주사선에 대응하여 규정되는 화소마다, 상기 화소 스위칭용 박막 트랜지스터를 형성하는 공정;

상기 화소 스위칭용 박막 트랜지스터보다 상층측에, 상기 데이터선을 형성하는 공정;

상기 축적 용량을, 상기 기판 상에서 평면적으로 보아 상기 화소 스위칭용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에, 상기 데이터선 보다 상층측에 고정 전위측 전극, 유전체막, 및 화소 전위측 전극이 적층되어 이루어지도록하고, 또한 상기 유전체막을, 상기 기판 상에서 평면적으로 보아 상기 화소마다의 개구 영역의 간극에 위치하는 비개구 영역 및 상기 주변 회로를 구성하는 상기 축적 용량보다 하층측에 배치된 주변 회로용 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 주변 유전체막 영역에 형성하는 공정; 및

상기 축적 용량보다도 상층측에, 상기 화소마다, 상기 화소 스위칭용 박막 트랜지스터 및 상기 화소 전위측 전극에 전기적으로 접속되도록, 상기 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.