[go: up one dir, main page]

KR100764050B1 - 반사투과 복합형 액정표시장치 및 그 형성방법 - Google Patents

반사투과 복합형 액정표시장치 및 그 형성방법 Download PDF

Info

Publication number
KR100764050B1
KR100764050B1 KR1020010001903A KR20010001903A KR100764050B1 KR 100764050 B1 KR100764050 B1 KR 100764050B1 KR 1020010001903 A KR1020010001903 A KR 1020010001903A KR 20010001903 A KR20010001903 A KR 20010001903A KR 100764050 B1 KR100764050 B1 KR 100764050B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
region
reflective
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010001903A
Other languages
English (en)
Other versions
KR20020060844A (ko
Inventor
장용규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010001903A priority Critical patent/KR100764050B1/ko
Priority to TW090103136A priority patent/TW526359B/zh
Publication of KR20020060844A publication Critical patent/KR20020060844A/ko
Application granted granted Critical
Publication of KR100764050B1 publication Critical patent/KR100764050B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

반사투과 복합형 액정표시장치 및 그 형성방법이 개시된다. 본 발명의 액정표시장치는, 기판과 기판에 형성되는 박막트랜지스터 및 그 배선, 박막트랜지스터 및 그 배선 위로 기판 전면에 걸쳐 적층되며 상기 박막트랜지스터의 소오스 전극 일부를 드러내는 비아 홀이 형성된 절연막, 상기 절연막 위에서 화소전극 영역 전체를 커버하는 투명전극, 화소전극의 영역의 일부인 반사영역에서 상기 투명전극 위에 형성되는 반사전극 및 중간전극으로 이루어지는 불투명전극을 포함한다. 투명전극은 IZO(Indium Zinc Oxide)가 바람직하며, 반사전극은 알미늄 함유 물질로 이루어지며, 중간전극층은 텅스텐 몰리브덴층으로 이루어지는 것이 바람직하다.

Description

반사투과 복합형 액정표시장치 및 그 형성방법 {REFLECTIVE-TRANSMISSIVE TYPE THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY AND METHOD OF FORMING THE SAME}
도1 내지 도7은 본 발명의 일 실시예에 따른 반사투과 복합형 액정표시장치의 형성방법의 중요 단계를 나타내는 공정 측단면도들이다.
도8은 도7 상태에 대응하는 박막트랜지스터 액정표시장치의 화소부 레이아웃을 나타내는 평면도.
도9는 본 발명 실시예에서 게이트 패드부 및 데이타 패드부의 측단면을 나타내는
본 발명은 반사투과 복합형 박막트랜지스터 액정표시장치 및 그 형성방법에 관한 것이다.
액정표시장치의 종류 및 제작방법은 트랜지스터의 구조, 반도체의 구체적 종류 등에 따라 다양한 구분이 있을 수 있다. 이런 구분들 가운데 하나로, 반사형 LCD와 투과형 LCD의 구분이 있다. 반사형은 화소전극으로 금속 같은 반사막으로 형 성하고, 외부 입사광을 반사하여 화상을 표시한다. 투과형은 판넬 뒤에 독립적인 광원인 백라이트를 설치하고 이 광원의 빛이 판넬을 통과하거나 통과하지 않도록 액정의 배열을 조절하여 화상과 색상을 구현할 수 있다. 따라서 투과형은 화소전극으로 투과막 즉, 투명 도전막을 사용하게 된다.
노트북 컴퓨터와 같이 대화면 고품위의 화상을 요구하는 곳에서 전력의 소모를 줄이면서 외광을 이용하여 최대한 고품위의 화상을 구현할 수 있는 반사형도 많이 모색이 되고 있다. 또한, 반사형과 투과형 두 가지 장점을 살려서 주변 광도의 변화에도 불구하고 사용 환경에 맞게 적절한 시인성을 확보할 수 있는 반사 투과 복합형 LCD도 이미 샤프사를 통해 소개된 바 있다.
소개된 샤프사의 반사투과 복합형 LCD는 기존의 TFT측 기판의 전극 형성 과정에서 투과막 화소전극을 소오스 전극과 연결되도록 형성한다. 그리고, 보호막을 적층하고, 보호막에 콘택 홀을 형성한다. 그 위에 금속층을 적층하고 패터닝하면 콘택 홀을 통해 소오스 전극과 금속층으로 이루어진 반사막 화소전극이 연결된다. 이때, 반사막 화소전극은 일부 화소 영역에서 제거된다. 따라서, 이 제거 영역 즉, 투광창에는 투과막 화소전극만 존재하여 투과영역을, 반사막이 존재하는 영역은 반사영역을 정의하게 된다.
그런데, 이러한 반사투과 복합형 박막트랜지스터 액정표시장치의 제조방법에서, 절연막 위에 반사막과 투과막 화소전극을 적층할 경우 투광창을 정의하기 위해 화소전극 패터닝 외에 투광창 부분의 반사전극을 제거하기 위한 한 번의 노광공정이 더 필요하다. 그러므로 반사투과 복합형 액정표시장치는 통상의 투과형이나 반 사형에 비해 공정상 부담이 큰 문제가 있다. 또한, 투과막 화소전극과 반사막 화소전극의 재질에 따라 문제가 발생할 수 있다. 즉, 투과막 화소전극으로 가장 많이 사용되는 인듐 금속 산화물 계열인 ITO가 반사막 화소전극으로 가장 많이 사용하는 알미늄 함유 금속과 접하게 되면 계면에 절연성의 산화막이 형성되기 쉽다. 또한, 화소전극 패터닝 과정에서 현상액에 화소전극 표면이 노출되는 때에 바테리 효과로 불리는 전기화학적 현상으로 인하여 반사막을 이루는 알루미늄층이 상당부분 훼손되어 반사도를 떨어뜨리는 문제가 발생한다.
본 발명은 상술한 종래의 반사투과 복합형 액정표시장치의 문제점을 해결하기 위한 것으로, 통상의 투과형 혹은 반사형 액정표시장치의 공정에 비해 추가되는 공정 부담을 경감할 수 있는 반사투과 복합형 액정표시장치 형성방법과 그 방법에 의해 형성될 수 있는 반사투과 복합형 액정표시장치를 제공함을 목적으로 한다.
또한, 본 발명은 부가적으로, 화소전극으로 투과막과 반사막을 사용하는 반사투과형 액정표시장치에서 반사막과 투과막 사이의 바테리 효과와 같은 전기화학적 현상으로 인한 문제점을 방지할 수 있는 반사투과 복합형 액정표시장치 형성방법과 그 방법에 의해 형성될 수 있는 반사투과 복합형 액정표시장치를 제공함을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치는 기판과 기판에 형성되는 박막트랜지스터 및 그 배선, 박막트랜지스터 및 그 배선 위로 기판 전면에 걸쳐 적층되며 상기 박막트랜지스터의 소오스 전극 일부를 드러내는 비아 홀이 형성된 절연막, 상기 절연막 위로 형성되며 상기 콘택홀을 통해 상기 소오스 전극과 연결되며 상기 박막트랜지스터와 대응관계에 있는 화소전극을 포함한다. 또한, 상기 화소전극은 상기 화소전극의 영역 전체를 커버하는 투명전극 및 상기 화소전극 영역의 일부인 반사영역에서 상기 투명전극 위에 형성되는 반사전극 및 중간전극으로 이루어지는 불투명전극을 포함한다.
상기 중간전극은 상기 투명전극 및 상기 반사전극 사이에 구비된다. 통상 투명전극은 ITO(Indium Tin Oxide)를 많이 사용하나, 본 발명에서의 상기 투명전극은 IZO(Indium Zinc Oxide)가 바람직하며, 상기 반사전극은 알미늄이나 알미늄 네디뮴 같은 알미늄 함유 물질로 이루어지는 것이 보통이나 APC와 같은 은 합금을 배재하는 것은 아니다. 상기 중간전극은 텅스텐 몰리브덴층 혹은 크롬층 가운데 하나를 고려할 수 있으며, 상기 투명전극과 상기 반사전극을 패터닝하는 과정에서 심각한 문제가 될 수 있는 바테리 효과를 효과적으로 저지할 수 있다.
또한, 박막트랜지스터 및 그 배선이라 함은 통상, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선, 드레인 전극 및 소오스 전극, 드레인 전극과 연결되며, 데이타 패드를 포함하는 데이타 배선, 상기 드레인 전극과 연결된 드레인 영역, 상기 소오스 전극과 연결된 소오스 영역, 상기 드레인 영역과 상기 소오스 영역 사이의 채널 영역을 구비한 반도체 패턴, 게이트 절연막을 포함한다.
본 발명의 화소전극 영역 가운데 투명전극만을 구비하는 투과영역은 불투명전극 내의 창(window)의 형태로 이루어질 수 있으며, 절연막은 감광성 유기 절연막으로 이루어질 수 있다. 이때, 절연막을 액정층과 동일한 두께로 형성하고 투명전극만을 구비하는 투과영역에서 비아 콘택 홀 형성단계를 통해 절연막을 제거하면 투과 영역과 반사 영역 모두에서 액정배열이 최고로 빛을 통과시킬 수 있도록 이루어지므로 바람직하다. 또한, 절연막 상부는 집광기능을 하는 마이크로 렌즈를 이루도록 엠보싱이 형성되는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 반사투과 복합형 액정표시장치 형성방법은, 기판에 박막트랜지스터 및 연관 배선들을 형성하는 단계, 박막트랜지스터 및 연관 배선들이 형성된 기판에 절연막을 적층하고 패터닝하여 박막트랜지스터의 소오스 전극을 드러내는 콘택 홀을 형성하는 단계, 절연막 위에 투명전극층을 적층하는 단계, 적어도 반사전극층을 포함하는 불투명 전극층을 반사전극층이 위에 있도록 적층하는 단계, 반사전극층 위에 포토레지스트막을 도포하고 화소전극 영역을 제외한 영역은 완전노광을, 상기 화소전극 영역 가운데 투과영역은 부분노광을 하는 차별노광과 현상을 실시하여 화소전극에 대응되는, 2단 포토레지스트 패턴을 형성하는 단계, 2단 포토레지스트 패턴을 식각 마스크로 상기 불투명 전극층과 투명전극층을 제거하는 단계, 2단 포토레지스트 패턴을 전반적으로 일정 두께씩 제거하여 부분노광된 상기 투과영역에서 포토레지스트가 제거된 1단 포토레지스트 패턴을 형성하는 단계, 1단 포토레지스트 패턴을 식각 마스크로 불투명 전극층을 식각하여 상기 투과영역에서 상기 투명전극층만 가지는 화소전극을 형성하는 단계를 구비하여 이루어진다.
본 방법에서 불투명 전극층은 크롬이나 텅스텐 몰리브덴 같은 금속을 중간 금속층으로 적층하고, 그 위에 반사도가 띄어난 알미늄 함유 물질도 반사전극층을 적층하여 이루어지거나, 반사전극층만으로 이루어질 수 있다.
한편, 본 발명의 차별노광은 상기 포토레지스트막을 완전노광되는 영역에 대한 패턴만 형성된 포토마스크로 일정시간 T1, 완전노광되는 영역과 부분노광되는 영역에 대한 패턴이 형성된 포토마스크로 일정시간 T2 만큼 연속적으로 노광하는 방법으로 실시될 수 있다.
그리고, 본 발명에서 화소전극을 형성하는 패터닝 과정의 식각공정은 액정표시장치 형성을 위한 대부분의 식각이 습식이나, 건식 이방성 식각으로 이루어지는 것이 바람직하다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 좀 더 상세히 설명하기로 한다.
도1을 참조하면, 먼저 기판에 박막트랜지스터 구조를 형성한다. 박막트랜지스터 구조를 형성하기 위해서 먼저 유리 기판(10)에 게이트 패턴(11)을 형성한다. 게이트 패턴(11)은 알루미늄과 크롬의 2중층으로 혹은 단일 금속층으로 형성할 수 있다. 게이트 패턴(11)과 함께 통상 스트리지 라인이 형성될 수 있다. 게이트 패턴(11) 위로 게이트 절연막(13)을 형성한다. 게이트 절연막(13)은 액정표시장치에서는 CVD 방법으로 실리콘 산화막, 실리콘 질화막을 적층하여 형성하는 것이 일반적이다. 게이트 절연막(13) 위로 아몰퍼스 실리콘을 역시 CVD 방법으로로 적층하고, 연속하여 불순물이 도핑된 아몰퍼스 실리콘으로 이루어진 오믹 콘택층(Ohmic contact layer) 및 소오스 드레인 전극층을 적층한다. 소오스 드레인 전극층을 패 터닝하여 소오스/드레인 전극(19) 및 도시되지 않은 데이타 라인을 형성하고, 계속 오믹 콘택층 및 아몰퍼스 실리콘 활성층을 식각하여 박막트랜지스터 구조를 이루게 된다. 단, 채널 영역에서는 부분 노광을 통해 소오스 드레인 전극층과 오믹 콘택층 및 활성층 일부만 제거되도록 한다. 박막트랜지스터 영역과 데이타 라인을 식각 마스크로 보호하면서 하부 반도체층을 식각하여 제거한다. 결과, 오믹 콘택 패턴(17), 활성 영역 패턴(15)이 형성된다. 이상의 예는 활성 영역을 아몰퍼스 실리콘으로 형성하는 바텀 게이트 방식의 박막트랜지스터 액정표시장치를 형성하기 위해 4매 마스크 방식을 사용한 경우를 나타내고 있다. 그러나, 5매의 노광 마스크를 사용하는 경우와 같이 공정을 달리하는 경우, 또는, 형태를 달리하는 탑 게이트형 박막트랜지스터 액정표시장치에도 본 발명은 동일 방식으로 적용될 수 있다.
또한, 아몰퍼스 실리콘 형성 후 레이져 어닐링을 거쳐 활성 영역을 다결정 실리콘으로 형성하는 저온 폴리실리콘형 박막트랜지스터 액정표시장치에서도 본 발명의 적용은 가능하다. 폴리실리콘형에서는 주로 탑 게이트 방식을 사용하게 되는데, 도시되지 않지만 한 예를 살펴보면, 기판에 아몰퍼스 실리콘층을 형성하고 레이져 어닐링을 통해 폴리실리콘층으로 변화시킨다. 그리고, 폴리실리콘층을 패터닝하여 활성 영역을 형성한다. 활성 영역 위로 게이트 절연막을 적층한다. 게이트 절연막은 실리콘 산화막 혹은 실리콘 질화막을 CVD 방법으로 적층하여 형성한다. 게이트 절연막 위로 게이트 배선을 형성한다. 게이트 배선은 단일층 혹은 복수의 금속층으로 이루어지며, 게이트 전극, 게이트 패드를 포함하는 개념이다. 게이트 전극 위로 주로 실리콘 산화막을 CVD로 적층하여 층간 절연막을 형성한다. 소오스 드 레인 영역에서 층간 절연막과 게이트 절연막을 제거하여 활성 영역을 드러내는 콘택 홀을 형성한다. 그리고, 텅스텐 몰리브덴, 알미늄 내드늄, 텅스텐 몰리브덴의 3중층을 스퍼터링 방법으로 기판 전체에 적층한다. 또한, 동일한 식각 마스크를 이용하여 이들 3중층을 연속적으로 패터닝하여 소오스 드레인 전극과 데이타 라인을 형성한다. 이로써 기판에 박막트랜지스터 구조가 형성된다.
도2를 참조하면, 박막트랜지스터가 형성된 기판에 절연막(21)을 적층한다. 본 예에서 절연막(21)은 감광성 유기 절연막을 사용하며, 두께는 액정층의 두께와 비슷한 4um 정도로 한다. 적층 방법은 포토레지스트와 유사하게 도포방법을 사용한다. 이미 형성한 박막트랜지스터의 소오스 전극을 드러내는 비아 홀을 만들기 위해 패터닝을 실시한다. 이때 절연막(21) 자체가 노광과 현상을 통해 패터닝 되므로 별도의 식각을 실시할 필요가 없다.
한편, 절연막 상면에는 반사영역에서 반사광에 대한 집광 렌즈의 역할을 하도록 엠보싱 형태의 마이크로 렌즈를 형성할 수 있다. 그리고, 일정 화소전극 영역, 즉, 투과영역의 절연막을 함께 제거할 수도 있다. 투과영역에서 액정층 두께와 비슷한 두께의 절연막을 제거하면 이 부분은 통과하는 편광이 반파장에 해당하는 위상변위를 일으켜 반사영역과 투과영역 모두가 가능한 최대 밝기를 나타낼 수 있다는 장점을 가질 수 있다.
도3을 참조하면, 절연막(21) 위에 기판(10) 전면에 걸쳐서 투명전극층(23)으로 IZO(Indium Zinc Oxide)가 1000 내지 1500 옹스트롬 두께로 형성된다. 연속하여, 중간전극층(25)으로 텅스텐 몰리브덴이 500 내지 1000 옹스트롬, 반사전극층(27)으로 알미늄이 1500 옹스트롬 두께로 형성된다. 이들 도전층은 통상 스퍼터링 방식으로 형성한다. 이때 중간전극층(25)은 형성되지 않을 수도 있으며, 반사전극층(27)은 알미늄 외에 은 합금인 APC를, 투명전극층(23)은 ITO를 사용할 수도 있다. 그러나, 통상 ITO 위에 알미늄 함유 금속을 바로 형성하는 경우는 생각하기 어렵다.
도4를 참조하면, 알미늄 반사전극층(27) 위에 포토레지스트막를 도포한다. 그리고 포토마스크를 이용하여 노광을 실시한다. 노광을 할 때 영역별로 차별노광을 실시한다. 차별노광은 화소전극이 형성되지 않는 부분에 대해서는 포토레지스트막을 광원에 충분한 시간 노출시키는 완전노광을 실시하고, 한편 화소전극이 형성되는 부분에서 투과 영역에서는 포토레지스트막을 불충분한 시간만큼 노출시키는 부분노광을 실시하는 방법으로 이루어진다. 가령, 완전노광되는 영역에 대해 투명하게 형성된 포토마스크1로 일정시간 T1, 완전노광되는 영역과 부분노광되는 영역에 대해 투명하게 형성된 포토마스크2로 일정시간 T2 만큼 연속적으로 노광하는 방법으로 실시될 수 있다. T1, T2는 포토레지스트의 종류와 특성, 2단으로 형성될 포토레지스트 패턴의 필요 단차 등을 고려하여 결정한다. 이외에 차별노광의 방법으로 부분노광되는 영역에 대해서는, 반투명 패턴을 가지거나 불투명 패턴에 많은 투명 슬릿을 가지는 포토마스크를 사용하는 방법을 생각할 수 있다.
노광 후에는 현상을 통해 화소전극 외의 영역은 포토레지스트가 완전히 제거되고, 화소전극의 투과영역은 상부 일정 두께의 포토레지스트가 제거되어 상면에 단차를 가지는 2단 포토레지스트 패턴(31)이 형성된다. 이때 포토레지스트가 제거 되면서 현상액이 노출된 반사전극층에 닿게 되어도 알미늄 반사전극층이 현상액에 닿아 훼손되지 않게 된다. 이는 중간 전극층의 완충작용에 의해 투명전극층에 알미늄 함유층이 바로 형성된 상태에서 심각하게 일어나는 바테리 효과가 억제되기 때문이다.
도5를 참조하면, 2단 포토레지스트 패턴(31)을 가지고 도4의 반사전극층(23), 중간전극층(25) 및 투명전극층(27)을 식각한다. 따라서 화소별 분리가 이루어진 화소전극(33,35,37)이 이루어진다. 이때 식각에는 이방성 건식 식각을 실시하는 것이 바람직하다. 건식 식각을 할 경우 식각 단계에서 이미 언급한 바테리 효과는 보다 적절히 방지될 수 있으며, 이방성 식각이 패턴 주변을 깨끗하고 손상이 적도록 식각하는 데 적합하기 때문이다.
도6을 참조하면, 도5의 상태에서 2단 포토레지스트 패턴(31)에 대해 상부를 일정 두께 제거하는 작업이 이루어진다. 이는 포토레지스트 패턴에 대한 일종의 에치 백으로, 기판 전면에 산소 플라즈마를 작용시키는 애싱을 일정 시간 실시함으로써 이루어질 수 있다. 즉, 화소전극의 투과영역에는 얇은 두께를 가지도록 2단 포토레지스트 패턴이 형성되어 있으므로 이 두께만큼 위로부터 포토레지스트를 제거한다면 투과영역에는 포토레지스트가 남지 않게 되고, 포토레지스트가 두껍게 형성되어 있던 반사영역에서는 2단 포토레지스트 패턴의 상면 단차만큼의 두께를 가진 1단 포토레지스트 패턴(41)이 형성되는 것이다.
도7을 참조하면, 화소전극의 반사영역만을 커버하고 있는 1단 포토레지스트 패턴(41)을 식각 마스크로 반사전극층(47)과 중간전극층(45)에 대한 식각을 실시한 다. 중간전극층(45)으로 크롬에 비해 텅스텐 몰리브덴을 사용하는 것이 알미늄 반사전극층(47)과 중간전극층(45)을 함께 식각하기 편리하다는 점에서 바람직하다. 또한, 습식 식각에 비해 이방성 건식 식각을 실시하는 것이 바람직하다. 단, 시간조절을 통해 하부의 투명전극층이 많이 손상되지 않도록 한다. 이로써 반사투과 복합형 화소전극이 형성된다. 잔여 포토레지스트 패턴은 제거된다.
이때, 투과 영역은 도8에 도시된 바와 같이 반사영역 가운데 형성된 하나의 창(51)의 형태로 나타날 수 있고, 또는, 반사영역의 주변 일부를 차지할 수도 있다. 도8은 도7의 상태에 대응하는 박막트랜지스터 액정표시장치 평면 레이아웃을 나타내는 도면이며, 도7은 도8의 ⅠⅠ선에 따라 절개할 때 나타나는 측단면에 해당한다. 단, 도7에서는 도8에 도시된 스토리지 라인(53)은 표현되지 않았다.
한편, 도4 내지 도7의 과정을 적용함에 있어서, 게이트 및 데이타 배선의 패드부에도 포토레지스트막에 대한 부분 노광을 실시하는 것이 바람직하다. 패드부의 상층에 드러날 금속층으로 알미늄 함유 금속을 사용할 경우, 알미늄 함유 금속은 습기등에 노출됨에 따라 산화와 부식이 발생할 수 있다. 따라서 화소전극으로 투명전극을 사용하는 경우, 패드부를 투명전극층으로 마감하는 경우가 많다. 데이타 패드(109)와 게이트 패드(101)는 각각 데이타 배선 및 게이트 배선의 패터닝 과정에서 형성된다. 게이트 패드(101) 위로는 게이트 절연막(13), 유기 절연막(21)이 적층되고, 데이타 패드(109) 위로는 유기 절연막(21)이 적층된 뒤 유기 절연막(21) 패터닝 과정에서 게이트 패드(101) 및 데이타 패드(109)가 노출되도록 한다. 이 상태에서 패드부에 도4 내지 도7에 도시된 차별화된 노광방법을 적용할 경우, 패드부 는 화소전극의 투과영역과 같이 부분노광 영역으로 처리될 수 있다. 이 경우 도4 및 도5의 단계에서 패드부에는 낮은 두께의 포토레지스트 패턴이 형성된 상태가 되고, 반사전극층, 중간전극층, 투명전극층 3층으로 된 패드 패턴이 형성된다. 그리고, 도6의 단계에서 패드부의 포토레지스트 패턴은 식각으로 제거된다. 따라서 도7의 과정에서 반사전극층과 중간전극층에 대한 식각이 이루어질 때 패드 패턴에서도 반사전극층과 중간전극층이 식각으로 제거된다. 결과적으로, 도8의 ⅡⅡ절단선과 ⅢⅢ 절단선에 의한 측단면을 나타낸 도9에서와 같이 패드부에는 투명전극층으로 이루어진 패드(63,73)만 존재하게 되어 후속의 과정에서 패드부 부식을 막을 수 있다.
또한, 데이타 배선과 화소전극 사이에 절연막으로 유기 절연막을 사용할 경우, 패드부의 유기 절연막에 대해 패터닝할 때 패드부 인근에 대해서는 부분 노광을 실시하는 방법을 사용할 수 있다. 가령, COG(Chip On Glass)방식을 사용할 때, 패드부에는 구동 회로 단자와 접속을 위해 패드와 구동회로 단자 사이에 접속 볼을 넣고 이를 눌러서 접속이 이루어지도록 한다. 유기 절연막의 두께와 접속 볼의 두께가 큰 차이가 없는 경우, 접속 볼이 충분히 눌러지지 않고 도전체가 드러나지 않을 수 있다. 따라서, 유기 절연막 표면에 엠보싱을 설치하는 것과 동시에 패드부 인근을 부분노광으로 일부 두께를 제거할 경우, 구동회로 칩의 단자와 패드를 연결하기 위한 접속 볼이 잘 눌려지고 구동회로 단자와 패드가 용이하게 접속될 수 있다.
본 발명에 따르면, 반사투과 복합형 액정표시장치를 통상의 반사형 혹은 투과형 액정표시장치의 형성방법에 비해 번거로운 부가공정 없이 형성할 수 있다. 또한, 부가적 구성에 의해 화소전극을 복층으로 사용하는 데 따른 바테리 효과와 같은 공정 저해 현상을 억제하는 데 효과를 가질 수 있다.

Claims (14)

  1. 기판,
    상기 기판에 적어도 하나 형성되는 박막트랜지스터 및 배선들,
    상기 박막트랜지스터 및 배선들 위로 상기 기판 전면에 걸쳐 적층되며 상기 박막트랜지스터의 소오스 전극 일부를 드러내는 콘택 홀을 가지는 절연막, 및
    상기 절연막 위로 형성되며 상기 콘택 홀을 통해 상기 소오스 전극과 연결되며 상기 박막트랜지스터와 대응관계에 있는 화소전극을 포함하며,
    상기 화소전극은,
    상기 화소전극의 최하층에서 상기 화소전극 영역 전체를 커버하며 상기 소오스 전극과 직접 연결되는 투명전극, 및
    상기 화소전극의 영역의 일부인 반사영역에서 상기 투명전극 위에 형성되는 반사전극 및 중간전극으로 이루어지는 불투명전극을 포함하는 것을 특징으로 하는 반사투과 복합형 액정표시장치.
  2. 제 1 항에 있어서, 상기 중간전극은 상기 투명전극 및 상기 반사전극 사이에 위치하고, 상기 중간전극이 상기 화소전극을 커버하는 영역은 상기 반사전극이 상기 화소전극을 커버하는 영역과 동일한 것을 특징으로 하는 반사투과 복합형 액정표시장치.
  3. 제 2 항에 있어서,
    상기 중간전극은 텅스텐 몰리브덴층 혹은 크롬층 가운데 하나로 이루어지는 것을 특징으로 하는 반사투과 복합형 액정표시 장치.
  4. 제 1 항에 있어서,
    상기 투명전극은 IZO(Indium Zinc Oxide)로, 상기 반사전극은 알미늄 함유 전극으로 이루어지는 것을 특징으로 하는 반사투과 복합형 액정표시 장치.
  5. 제 1 항에 있어서,
    상기 화소전극 영역 가운데 상기 투명전극만을 구비하는 투과영역은 상기 불투명전극 내의 창(window)의 형태로 이루어지는 것을 특징으로 하는 반사투과 복합형 액정표시 장치.
  6. 제 1 항에 있어서,
    상기 절연막은 감광성 유기 절연막으로 이루어짐을 특징으로 하는 반사투과 복합형 액정표시 장치.
  7. 제 6 항에 있어서,
    상기 절연막은 액정층과 동일한 두께로 형성되며, 상기 투명전극만을 구비하는 투과영역에서 상기 절연막은 제거된 상태인 것을 특징으로 하는 반사투과 복합형 액정표시 장치.
  8. 제 6 항에 있어서,
    상기 절연막 상부는 집광기능을 하는 마이크로 렌즈를 이루도록 엠보싱이 형성된 것을 특징으로 하는 반사투과 복합형 액정표시 장치.
  9. 제 1 항에 있어서,
    게이트 배선 및 데이타 배선의 단부에 형성되는 게이트 패드 및 데이타 패드는 각각 상기 절연막에 형성된 홀을 통해 상기 절연막 위쪽에 형성된 패드 패턴과 접속되며, 상기 패드 패턴은 투명전극으로 이루어지는 것을 특징으로 하는 반사투과 복합형 액정표시 장치.
  10. 기판에 박막트랜지스터 및 연관 배선들을 형성하는 단계,
    상기 박막트랜지스터 및 연관 배선들이 형성된 기판에 절연막을 적층하고 패터닝하여 상기 박막트랜지스터의 소오스 전극을 드러내는 콘택 홀을 형성하는 단계,
    상기 절연막 위에 투명전극층을 적층하는 단계,
    상기 투명전극층 위에 적어도 반사전극층을 포함하는 불투명 전극층을 상기 반사전극층이 위에 있도록 적층하는 단계,
    상기 반사전극층 위에 포토레지스트막을 도포하고 화소전극 영역을 제외한 영역은 완전노광을, 상기 화소전극 영역 가운데 투과영역은 부분노광을 하는 차별노광과 현상을 실시하여 화소전극에 대응되는 2단 포토레지스트 패턴을 형성하는 단계,
    상기 2단 포토레지스트 패턴을 식각 마스크로 상기 불투명 전극층과 투명전극층을 제거하는 단계,
    상기 2단 포토레지스트 패턴을 전반적으로 일정 두께씩 제거하여 부분노광된 상기 투과영역에서 포토레지스트가 제거된 1단 포토레지스트 패턴을 형성하는 단계,
    상기 1단 포토레지스트 패턴을 식각 마스크로 상기 불투명전극층을 식각하여 상기 투과영역에서 상기 투명전극층만 가지는 화소전극을 형성하는 단계를 구비하여 이루어지는 반사투과 복합형 액정표시장치 형성방법.
  11. 제 10 항에 있어서,
    상기 2단 포토레지스트 패턴을 식각 마스크로 상기 투명전극층과 상기 불투명전극층을 제거하는 단계 및 상기 1단 포토레지스트 패턴을 식각 마스크로 상기 불투명전극층을 식각하는 단계는 이방성 건식 식각으로 이루어짐을 특징으로 하는 반사투과 복합형 액정표시장치 형성방법.
  12. 제 10 항에 있어서,
    상기 차별노광은 상기 포토레지스트막을 완전노광되는 영역에 대한 패턴만 형성된 포토마스크로 일정시간 T1, 완전노광되는 영역과 부분노광되는 영역에 대한 패턴이 형성된 포토마스크로 일정시간 T2 만큼 연속적으로 노광하는 방법으로 실시됨을 특징으로 하는 반사투과 복합형 액정표시장치 형성방법.
  13. 제 10 항에 있어서,
    상기 불투명전극층을 적층하는 단계는 텅스텐 몰리브덴층을 중간 전극층으로 먼저 적층하고, 알미늄 함유층을 반사 전극층으로 연속하여 적층하여 이루어지는 것을 특징으로 하는 반사투과 복합형 액정표시장치 형성방법.
  14. 제 10 항에 있어서,
    상기 절연막을 적층하고 패터닝하여 콘택 홀을 형성하는 단계에서 게이트 패드 및 데이타 패드를 드러내는 패드 오픈이 이루어지고,
    상기 차별노광과 현상을 실시하여 화소전극에 대응되는 2단 포토레지스트 패턴을 형성하는 단계에서 패드부에는 낮은 두께의 포토레지스트 패턴이 형성되어,
    상기 1단 포토레지스트 패턴을 식각 마스크로 상기 불투명전극층을 식각하는 단계에서 상기 투명전극층만 가지는 패드 패턴을 형성하는 것을 특징으로 하는 반사투과 복합형 액정표시장치 형성방법.
KR1020010001903A 2001-01-12 2001-01-12 반사투과 복합형 액정표시장치 및 그 형성방법 Expired - Fee Related KR100764050B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010001903A KR100764050B1 (ko) 2001-01-12 2001-01-12 반사투과 복합형 액정표시장치 및 그 형성방법
TW090103136A TW526359B (en) 2001-01-12 2001-02-13 Reflective-transmissive type thin film transistor liquid crystal display and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010001903A KR100764050B1 (ko) 2001-01-12 2001-01-12 반사투과 복합형 액정표시장치 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20020060844A KR20020060844A (ko) 2002-07-19
KR100764050B1 true KR100764050B1 (ko) 2007-10-08

Family

ID=27691563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010001903A Expired - Fee Related KR100764050B1 (ko) 2001-01-12 2001-01-12 반사투과 복합형 액정표시장치 및 그 형성방법

Country Status (2)

Country Link
KR (1) KR100764050B1 (ko)
TW (1) TW526359B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311424A (ja) * 2001-04-12 2002-10-23 Hitachi Ltd 液晶表示装置
KR100828517B1 (ko) * 2002-09-24 2008-05-13 삼성전자주식회사 액정 표시 장치의 제조 방법
KR100916021B1 (ko) * 2002-10-10 2009-09-08 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이 기판 제조방법
KR101007723B1 (ko) * 2004-01-07 2011-01-13 삼성전자주식회사 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정표시장치
KR101107706B1 (ko) * 2005-04-25 2012-01-25 엘지디스플레이 주식회사 반투과형 액정표시소자 및 그 제조방법
JP4784382B2 (ja) 2005-09-26 2011-10-05 ソニー株式会社 液晶表示装置
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014250A (ko) * 1997-07-28 1999-02-25 쯔지 하루오 액정 표시 장치
JPH11218751A (ja) * 1997-11-25 1999-08-10 Sharp Corp 反射型液晶表示装置およびその製造方法
JP2000019563A (ja) * 1998-01-30 2000-01-21 Sharp Corp 液晶表示装置
KR20000013240A (ko) * 1998-08-06 2000-03-06 구본준, 론 위라하디락사 반투과 반사형 액정표시장치
KR20010046244A (ko) * 1999-11-11 2001-06-05 윤종용 반사 투과 복합형 박막트랜지스터 액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014250A (ko) * 1997-07-28 1999-02-25 쯔지 하루오 액정 표시 장치
JPH11218751A (ja) * 1997-11-25 1999-08-10 Sharp Corp 反射型液晶表示装置およびその製造方法
JP2000019563A (ja) * 1998-01-30 2000-01-21 Sharp Corp 液晶表示装置
KR20000013240A (ko) * 1998-08-06 2000-03-06 구본준, 론 위라하디락사 반투과 반사형 액정표시장치
KR20010046244A (ko) * 1999-11-11 2001-06-05 윤종용 반사 투과 복합형 박막트랜지스터 액정표시장치

Also Published As

Publication number Publication date
TW526359B (en) 2003-04-01
KR20020060844A (ko) 2002-07-19

Similar Documents

Publication Publication Date Title
KR101107682B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4855457B2 (ja) 反射−透過型液晶表示装置の製造方法
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
US6184960B1 (en) Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
JP2005352479A (ja) 液晶表示装置及びその製造方法
KR20020066574A (ko) 다중 반사막을 가지는 박막트랜지스터 액정표시장치
US20110300655A1 (en) Liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
KR20070030403A (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20010083301A (ko) 반사형 액정 표시장치 및 그 제조방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP3923500B2 (ja) 液晶表示装置及びその製造方法
JP3923501B2 (ja) 液晶表示装置及びその製造方法
KR100764050B1 (ko) 반사투과 복합형 액정표시장치 및 그 형성방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
US20070153170A1 (en) Method of fabricating pixel structure
KR101085138B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20070043070A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20040026004A (ko) 액정표시소자 및 그 제조방법
KR100655276B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조 방법
KR100591749B1 (ko) 액정표시장치의 박막트랜지스터 및 그 형성방법
KR100655273B1 (ko) 반사 투과 복합형 박막트랜지스터 액정표시장치의 화소전극 형성방법 및 이에 의해 이루어지는 박막트랜지스터 액정표시장치
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR20030050273A (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010112

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010112

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070810

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071001

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100913

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110916

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120914

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170708