[go: up one dir, main page]

KR100763549B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100763549B1
KR100763549B1 KR1020060099112A KR20060099112A KR100763549B1 KR 100763549 B1 KR100763549 B1 KR 100763549B1 KR 1020060099112 A KR1020060099112 A KR 1020060099112A KR 20060099112 A KR20060099112 A KR 20060099112A KR 100763549 B1 KR100763549 B1 KR 100763549B1
Authority
KR
South Korea
Prior art keywords
external connection
pads
power
lead
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060099112A
Other languages
English (en)
Inventor
김현아
김동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060099112A priority Critical patent/KR100763549B1/ko
Priority to US11/858,244 priority patent/US20080088008A1/en
Application granted granted Critical
Publication of KR100763549B1 publication Critical patent/KR100763549B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H01L2224/41175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 패키지는 반도체 칩, 상기 반도체 칩 상에 제 1 방향을 따라 배열된 복수개의 외부 접속 패드들, 상기 외부 접속 패드들 각각에 전기적으로 연결된 복수개의 외부 접속 리드들, 상기 반도체 칩 상에 상기 제 1 방향과 직교하는 제 2 방향을 따라 배열된 복수개의 파워 패드들, 및 상기 파워 패드들에 전기적으로 연결된 하나의 파워 리드를 포함한다. 따라서, 외부 접속 패드들 간의 피치가 넓어질 수가 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
도 1은 종래의 반도체 패키지를 나타낸 평면도이다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
도 3은 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 칩 120 : 제 1 외부 접속 패드
122 : 제 2 외부 접속 패드 124 : 파워 패드
126 : 접지 패드 130 : 제 1 외부 접속 리드
132 : 제 2 외부 접속 리드 134 : 파워 리드
136 : 접지 리드
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 파워 패드 및 접지 패드를 갖는 칩-온-필름(Chip-On-Film, COF) 패키지에 관한 것이다.
최근, 소비자의 다양한 요구에 따라 휴대폰에 여러 가지 기능이 구비되고 있다. 이에 따라, 여러 기능들에 각각 부합하는 성능들을 갖는 복수개의 반도체 패키 지들이 휴대폰에 내장된다.
따라서, 휴대폰으로 많은 입출력 신호가 인가된다. 이러한 많은 입출력 신호를 효과적으로 전달하기 위해서, 반도체 칩을 유기필름 상에 실장한 COF 패키지가 휴대폰에 주로 채용되고 있다.
도 1은 종래의 COF 패키지를 나타낸 평면도이다.
도 1을 참조하면, 종래의 COF 패키지는 반도체 칩(10), 제 1 외부 접속 패드(20)들, 제 2 외부 접속 패드(22)들, 파워 패드(24)들, 접지 패드(26)들, 제 1 외부 접속 리드(30)들, 제 2 외부 접속 리드(32)들, 파워 리드(34), 및 접지 리드(36)를 포함한다.
제 1 외부 접속 패드(20)들은 반도체 칩(10)의 장변 방향에 해당하는 제 1 방향을 따라 반도체 칩(10)의 가장자리 상에 배열된다. 한편, 제 2 외부 접속 패드(220)들은 제 1 방향과 직교하는 방향인 제 2 방향을 따라 반도체 칩(10)의 가장자리 상에 배열된다. 제 1 외부 접속 리드(30)들은 제 1 외부 접속 패드(20)들에 각각 전기적으로 연결된다. 또한, 제 2 외부 접속 리드(320)들은 제 2 외부 접속 패드(22)들에 각각 전기적으로 연결된다.
한편, 파워 패드(24)들과 접지 패드(26)들은 제 1 외부 접속 패드(20)들 사이인 반도체 칩(10) 상에 제 1 방향을 따라 배열된다. 하나의 파워 리드(34)가 5개로 분지되어, 각 분지된 파워 리드(34)들의 단부가 파워 패드(24)들에 전기적으로 연결된다. 또한, 하나의 접지 리드(36)가 5개로 분지되어, 각 분지된 파워 리드(36)들의 단부가 접지 리드(36)들에 전기적으로 연결된다.
상기와 같은 종래의 COF 패키지에서, 파워 패드(24)들과 접지 패드(26)들은 제 1 외부 접속 패드(20)들의 배열 방향인 제 1 방향을 따라 배열된다. 이로 인하여, 제 1 외부 접속 패드(20)들 간의 피치가 매우 좁다. 제 1 외부 접속 패드(20)들 간의 피치가 좁기 때문에, 제 1 외부 접속 패드(20)와 일대일로 전기적으로 연결되는 COF 패키지의 필름 상의 패턴 간의 피치도 좁을 수밖에 없다. 필름 상에 좁은 피치를 갖는 패턴을 형성하기 위해서는 매우 정밀한 공정이 요구되고, 이에 따라 COF 패키지의 가격 상승이 초래된다.
또한, COF 패키지를 테스트하기 위해서는, 프로브들을 외부 접속 패드(20, 22)들에 일대일로 접촉시킬 것이 요구된다. 그러나, 상기와 같이 좁은 피치를 갖는 외부 접속 패드(20, 22)들에 프로브들을 일대일로 정확하게 접촉시키기가 매우 어렵다. 결과적으로, 프로브들 간의 간격도 외부 접속 패드(20, 22)들과 대응하는 피치를 가져야 하므로, 이러한 미세 피치를 갖는 프로브를 제조하는 비용이 상승하게 된다.
아울러, 전류 전달 속도는 리드의 폭에 비례한다. 그러나, 리드들이 매우 미세한 피치로 배열되어야 하기 때문에, 종래 리드의 폭은 매우 좁다. 특히, 파워 리드와 외부 접속 리드의 폭이 실질적으로 동일하여, 파워 전달 속도가 느리다는 문제가 있다. 결과적으로, 이러한 문제는 패키지의 성능 열화를 초래하게 된다.
본 발명은 넓은 피치로 배열될 수 있는 외부 접속 패드들을 갖는 반도체 패키지를 제공한다.
본 발명의 일 견지에 따른 반도체 패키지는 반도체 칩, 상기 반도체 칩 상에 제 1 방향을 따라 배열된 복수개의 외부 접속 패드들, 상기 외부 접속 패드들 각각에 전기적으로 연결된 복수개의 외부 접속 리드들, 상기 반도체 칩 상에 상기 제 1 방향과 직교하는 제 2 방향을 따라 배열된 복수개의 파워 패드들, 및 상기 파워 패드들에 전기적으로 연결된 하나의 파워 리드를 포함한다.
본 발명의 일 실시예에 따르면, 상기 파워 리드는 상기 외부 접속 리드보다 넓은 폭을 가질 수 있다. 또한, 상기 파워 리드와 상기 외부 접속 리드들은 서로 평행하게 배열될 수 있다.
본 발명의 다른 실시예에 따르면, 반도체 패키지는 상기 제 2 외부 접속 패드들 각각에 전기적으로 연결된 제 2 외부 접속 리드들, 상기 반도체 칩 상에 상기 제 1 방향을 따라 배열된 제 2 파워 패드들, 및 상기 제 2 파워 패드들에 전기적으로 연결된 하나의 제 2 파워 리드를 더 포함할 수 있다.
또한, 상기 제 2 파워 리드는 상기 제 2 외부 접속 리드보다 넓은 폭을 가질 수 있다. 상기 제 2 파워 리드와 상기 제 2 외부 접속 리드들은 서로 평행하게 배열될 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 복수개의 접지 패드들, 및 상기 접지 패드들에 전기적으로 연결된 하나의 접지 리드를 더 포함할 수 있다.
또한, 상기 접지 리드는 상기 외부 접속 리드보다 넓은 폭을 가질 수 있다. 상기 접지 리드와 상기 외부 접속 리드들은 서로 평행하게 배열될 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 반도체 칩, 상기 반도체 칩 상에 제 1 방향을 따라 배열된 복수개의 제 1 외부 접속 패드들, 상기 외부 접속 패드들 각각에 전기적으로 연결된 복수개의 제 1 외부 접속 리드들, 상기 반도체 칩 상에 상기 제 1 방향과 직교하는 제 2 방향을 따라 배열된 제 2 외부 접속 패드들, 상기 제 2 외부 접속 패드들 각각에 전기적으로 연결된 제 2 외부 접속 리드들, 상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 복수개의 파워 패드들, 상기 파워 패드들에 전기적으로 연결된 하나의 파워 리드, 상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 복수개의 접지 패드들, 및 상기 접지 패드들에 전기적으로 연결된 하나의 접지 리드를 포함한다.
상기된 본 발명에 따르면, 파워 패드들이 외부 접속 패드들의 배열 방향과 직교를 이루는 방향을 따라 배열됨으로써, 외부 접속 패드들 간의 피치가 넓어질 수가 있다. 따라서, 외부 접속 패드들에 프로브들을 정확하게 접촉시킬 수가 있게 되어, 반도체 칩에 대한 테스트를 용이하게 실시할 수가 있게 된다. 아울러, 반도체 패키지 및 프로브 제작 비용도 절감할 수가 있게 된다. 특히, 리드의 폭을 확장시킬 수가 있게 되므로, 리드를 통한 전류 전달 속도가 향상된다. 결과적으로, 반도체 패키지의 성능을 향상시킬 수가 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본문에 개시되어 있는 본 발명의 실시예에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
도 2를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 COF 패키지로서, 구체적으로는 휴대폰의 액정표시장치를 구동하기 위한 디스플레이 드라이버 집적회 로(Display Driver Integrated Circuit:DDI) 패키지에 해당한다. 이러한 반도체 패키지(100)는 반도체 칩(110), 제 1 외부 접속 패드(120)들, 제 2 외부 접속 패드(122)들, 파워 패드(124)들, 접지 패드(126)들, 제 1 외부 접속 리드(130)들, 제 2 외부 접속 리드(132)들, 하나의 파워 리드(134) 및 하나의 접지 리드(136)를 포함한다.
반도체 칩(110)은 대략 직사각형의 평면 형상을 갖는다. 따라서, 반도체 칩(110)은 서로 대향하는 2개의 장변들과 장변들의 단부를 연결하면서 서로 대향하는 2개의 단변들을 갖는다.
제 1 외부 접속 패드(120)들은 반도체 칩(110)의 장변 방향인 제 1 방향을 따라 반도체 칩(110)의 가장자리 상에 배열된다. 반면에, 제 2 외부 접속 패드(122)들은 반도체 칩(110)의 단변 방향인 제 1 방향과 실질적으로 직교하는 제 2 방향을 따라 반도체 칩(110)의 가장자리 상에 배열된다. 즉, 제 1 및 제 2 외부 접속 패드(120, 122)들은 반도체 칩(110)의 가장자리 상을 따라 배열되어, 전체적으로는 대략 직사각틀 형상을 형성하게 된다.
제 1 외부 접속 리드(130)들이 제 1 외부 접속 패드(120)들에 일대일로 전기적으로 연결된다. 특히, 제 1 외부 접속 리드(130)들은 제 2 방향을 따라 배열된다. 또한, 제 2 외부 접속 리드(132)들은 제 2 외부 접속 패드(122)들에 일대일로 전기적으로 연결된다. 특히, 제 2 외부 접속 리드(132)들은 제 1 방향을 따라 배열된다.
파워 패드(124)들은 제 1 외부 접속 패드(120)들 사이인 반도체 칩(110) 상 에 배열된다. 특히, 파워 패드(124)들은 제 2 방향을 따라 배열된다. 즉, 파워 패드(124)들의 배열 방향은 제 1 외부 접속 패드(120)들의 배열 방향과 실질적으로 직교를 이루게 된다.
하나의 파워 리드(134)가 파워 패드(124)들에 전기적으로 연결된다. 파워 패드(124)들이 제 2 방향을 따라 배열되어 있으므로, 파워 리드(134)도 제 2 방향을 따라 연장된다.
또한, 접지 패드(126)들은 제 1 외부 접속 패드(120)들 사이인 반도체 칩(110) 상에 배열된다. 특히, 접지 패드(126)들도 제 2 방향을 따라 배열된다. 즉, 접지 패드(126)들의 배열 방향도 제 1 외부 접속 패드(120)들의 배열 방향과 실질적으로 직교를 이루게 된다.
상기와 같이, 파워 패드(124)들과 접지 패드(126)들이 제 2 방향을 따라 배열되므로, 반도체 칩(110) 상에 제 1 외부 접속 패드(120)들이 제 1 방향을 따라 배열될 수 있는 충분한 공간이 확보된다. 따라서, 제 1 외부 접속 패드(120)들 간의 피치가 충분히 넓어지게 된다. 그러므로, 제 1 외부 접속 패드(120)들에 프로브들을 접촉시키기가 매우 용이해지게 되어, 반도체 패키지(100)를 보다 용이하게 테스트할 수가 있다. 아울러, 반도체 패키지(100)의 회로 패턴과 프로브들도 넓은 피치를 갖도록 형성할 수가 있게 되므로, 반도체 패키지(100)와 프로브의 제작 비용도 절감될 수 있다.
부가적으로, 반도체 칩(110) 상의 충분한 공간 확보를 통해서, 제 1 외부 접속 리드(130)들과 파워 리드(134)들의 폭들도 충분히 넓힐 수가 있다. 특히, 파워 를 전달하는 파워 리드(134)의 폭 d2를 제 1 외부 접속 리드(130)의 폭 d1보다 넓게 형성할 수가 있게 된다. 따라서, 파워 공급이 신속하게 이루어지게 되므로, 반도체 패키지의 성능 향상이 기대될 수 있다.
본 실시예에 따르면, 파워 패드들과 접지 패드들의 배열 방향이 제 1 외부 접속 패드들의 배열 방향과 직교하게 되므로, 제 1 외부 접속 패드를 제 1 방향을 따라 배열할 수 있는 충분한 공간이 반도체 칩 상에 확보될 수가 있게 된다. 따라서, 제 1 외부 접속 패드들 간의 피치가 확장된다.
실시예 2
도 3은 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
본 실시예에 따른 반도체 패키지(100a)는 실시예 1의 반도체 패키지(100)의 구성요소들에 제 2 파워 패드들, 제 2 접지 패드들, 제 2 파워 리드 및 제 2 접지 리드가 부가된다는 점을 제외하고는 실시예 1의 반도체 패키지(100)와 실질적으로 동일하다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 3을 참조하면, 제 2 파워 패드(124a)들과 제 2 접지 패드(126a)들이 제 2 외부 접속 패드(122)들 사이에 배열된다. 특히, 제 2 파워 패드(124a)들과 제 2 접지 패드(126a)들은 제 1 방향을 따라 배열된다. 즉, 제 2 파워 패드(124a)들과 제 2 접지 패드(126a)들의 배열 방향은 제 2 외부 접속 패드(122)들의 배열 방향과 실질적으로 직교를 이룬다.
또한, 제 1 방향을 따라 연장된 하나의 제 2 파워 리드(134a)가 제 2 파워 리드(124a)들에 전기적으로 연결된다. 제 1 방향을 따라 연장된 제 2 접지 리드(136a)가 제 2 접지 리드(126a)들에 전기적으로 연결된다.
본 실시예에 따르면, 제 2 파워 패드들과 제 2 접지 패드들이 제 2 외부 접속 패드들의 배열 방향과 직교하는 방향을 따라 배열되므로, 반도체 칩 상에 제 2 외부 접속 패드들을 제 2 방향을 따라 배열할 수 있는 충분한 공간이 확보된다. 따라서, 제 2 외부 접속 패드들 간의 피치를 확장시킬 수가 있게 된다.
한편, 본 실시예들에서는, 반도체 패키지로서 COF 패키지를 예로 들어 설명하였으나, 본 발명은 파워 패드와 접지 패드를 갖는 다른 반도체 패키지들에도 적용될 수 있음은 물론이다.
상술한 바와 같이 본 발명에 의하면, 파워 패드들이 외부 접속 패드들의 배열 방향과 직교를 이루는 방향을 따라 배열됨으로써, 외부 접속 패드들 간의 피치가 넓어질 수가 있다. 따라서, 외부 접속 패드들에 프로브들을 정확하게 접촉시킬 수가 있게 되어, 반도체 칩에 대한 테스트를 용이하게 실시할 수가 있게 된다.
아울러, 반도체 패키지 및 프로브 제작 비용도 절감할 수가 있게 된다. 특히, 리드의 폭을 확장시킬 수가 있게 되므로, 리드를 통한 전류 전달 속도가 향상된다. 결과적으로, 반도체 패키지의 성능을 향상시킬 수가 있다.
이상에서, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (19)

  1. 반도체 칩;
    상기 반도체 칩 상에 제 1 방향을 따라 배열된 복수개의 외부 접속 패드들;
    상기 외부 접속 패드들 각각에 전기적으로 연결된 복수개의 외부 접속 리드들;
    상기 반도체 칩 상에 상기 제 1 방향과 직교하는 제 2 방향을 따라 배열된 복수개의 파워 패드들; 및
    상기 파워 패드들에 전기적으로 연결된 하나의 파워 리드를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 파워 리드는 상기 외부 접속 리드보다 넓은 폭을 갖는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 파워 리드와 상기 외부 접속 리드들은 서로 평행하게 배열된 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 제 2 외부 접속 패드들;
    상기 제 2 외부 접속 패드들 각각에 전기적으로 연결된 제 2 외부 접속 리드 들;
    상기 반도체 칩 상에 상기 제 1 방향을 따라 배열된 제 2 파워 패드들; 및
    상기 제 2 파워 패드들에 전기적으로 연결된 하나의 제 2 파워 리드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서, 상기 제 2 파워 리드는 상기 제 2 외부 접속 리드보다 넓은 폭을 갖는 것을 특징으로 하는 반도체 패키지.
  6. 제 4 항에 있어서, 상기 제 2 파워 리드와 상기 제 2 외부 접속 리드들은 서로 평행하게 배열된 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 복수개의 접지 패드들; 및
    상기 접지 패드들에 전기적으로 연결된 하나의 접지 리드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 7 항에 있어서, 상기 접지 리드는 상기 외부 접속 리드보다 넓은 폭을 갖는 것을 특징으로 하는 반도체 패키지.
  9. 제 7 항에 있어서, 상기 접지 리드와 상기 외부 접속 리드들은 서로 평행하게 배열된 것을 특징으로 하는 반도체 패키지.
  10. 제 7 항에 있어서,
    상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 제 2 외부 접속 패드들;
    상기 제 2 외부 접속 패드들 각각에 전기적으로 연결된 제 2 외부 접속 리드들;
    상기 반도체 칩 상에 상기 제 1 방향을 따라 배열된 제 2 접지 패드들; 및
    상기 제 2 접지 패드들에 전기적으로 연결된 하나의 제 2 접지 리드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서, 상기 제 2 접지 리드는 상기 제 2 외부 접속 리드보다 넓은 폭을 갖는 것을 특징으로 하는 반도체 패키지.
  12. 제 10 항에 있어서, 상기 제 2 접지 리드와 상기 제 2 외부 접속 리드들은 서로 평행하게 배열된 것을 특징으로 하는 반도체 패키지.
  13. 반도체 칩;
    상기 반도체 칩 상에 제 1 방향을 따라 배열된 복수개의 제 1 외부 접속 패드들;
    상기 외부 접속 패드들 각각에 전기적으로 연결된 복수개의 제 1 외부 접속 리드들;
    상기 반도체 칩 상에 상기 제 1 방향과 직교하는 제 2 방향을 따라 배열된 제 2 외부 접속 패드들;
    상기 제 2 외부 접속 패드들 각각에 전기적으로 연결된 제 2 외부 접속 리드들;
    상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 복수개의 파워 패드들;
    상기 파워 패드들에 전기적으로 연결된 하나의 파워 리드;
    상기 반도체 칩 상에 상기 제 2 방향을 따라 배열된 복수개의 접지 패드들; 및
    상기 접지 패드들에 전기적으로 연결된 하나의 접지 리드를 포함하는 반도체 패키지.
  14. 제 13 항에 있어서, 상기 파워 리드와 상기 접지 리드는 상기 제 1 및 제 2 외부 접속 리드들보다 넓은 폭을 갖는 것을 특징으로 하는 반도체 패키지.
  15. 제 13 항에 있어서, 상기 파워 리드, 상기 접지 리드 및 상기 제 1 외부 접속 리드들은 서로 평행하게 배열된 것을 특징으로 하는 반도체 패키지.
  16. 제 13 항에 있어서,
    상기 반도체 칩 상에 상기 제 1 방향을 따라 배열된 제 2 파워 패드들;
    상기 제 2 파워 패드들에 전기적으로 연결된 하나의 제 2 파워 리드;
    상기 반도체 칩 상에 상기 제 1 방향을 따라 배열된 제 2 접지 패드들; 및
    상기 제 2 접지 패드들에 전기적으로 연결된 하나의 제 2 접지 리드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  17. 제 16 항에 있어서, 상기 제 2 파워 리드와 상기 제 2 접지 리드는 상기 제 1 및 제 2 외부 접속 리드들보다 넓은 폭을 갖는 것을 특징으로 하는 반도체 패키지.
  18. 제 16 항에 있어서, 상기 제 2 파워 리드, 상기 제 2 접지 리드 및 상기 제 2 외부 접속 리드들은 서로 평행하게 배열된 것을 특징으로 하는 반도체 패키지.
  19. 제 13 항에 있어서, 상기 제 1 및 제 2 외부 접속 패드들은 상기 반도체 칩의 가장자리 상을 따라 배열된 것을 특징으로 하는 반도체 패키지.
KR1020060099112A 2006-10-12 2006-10-12 반도체 패키지 Active KR100763549B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060099112A KR100763549B1 (ko) 2006-10-12 2006-10-12 반도체 패키지
US11/858,244 US20080088008A1 (en) 2006-10-12 2007-09-20 Semiconductor package having pad arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099112A KR100763549B1 (ko) 2006-10-12 2006-10-12 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100763549B1 true KR100763549B1 (ko) 2007-10-04

Family

ID=39302385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099112A Active KR100763549B1 (ko) 2006-10-12 2006-10-12 반도체 패키지

Country Status (2)

Country Link
US (1) US20080088008A1 (ko)
KR (1) KR100763549B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058955A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 반도체 칩 및 그를 포함하는 탭 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
TW366570B (en) * 1997-03-26 1999-08-11 Matsushita Electric Ind Co Ltd Semiconductor device and the wiring unit
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
KR100681398B1 (ko) * 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058955A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 반도체 칩 및 그를 포함하는 탭 패키지

Also Published As

Publication number Publication date
US20080088008A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
KR102578051B1 (ko) 필름형 패키지 및 이를 구비한 디스플레이 장치
KR101202566B1 (ko) 액정표시소자
KR20070002278A (ko) 표시 기판 및 이를 구비한 표시 장치
CN106920495B (zh) 集成电路、液晶显示器及其检测方法
KR101160076B1 (ko) 패널 테스트를 위한 필름타입 프로브블록
JP4864126B2 (ja) Ｔｃｐ型半導体装置
US20190385497A1 (en) Array substrate and array substrate testing structure
US20120133035A1 (en) Tcp-type semiconductor device and method of testing thereof
EP4030413B1 (en) Display apparatus, preparation method for display apparatus, and electronic device
CN101447480A (zh) 可简化测试程序的集成电路晶片结构及测试方法
CN101471321B (zh) 用于封装芯片的承载带及芯片封装结构
US20100224874A1 (en) TCP-type semiconductor device
KR100763549B1 (ko) 반도체 패키지
US20070235888A1 (en) Film type package and display apparatus having the same
JP2010050330A (ja) Ｃｏｆ基板
JP2013065673A (ja) 半導体装置
KR101063187B1 (ko) 필름타입 프로브유닛
CN201477852U (zh) 探针卡及驱动电路测试系统
KR20150078983A (ko) 칩 온 필름 패키지
KR102417818B1 (ko) 표시장치
TWI578487B (zh) 薄膜覆晶封裝
KR100576176B1 (ko) 메모리 모듈 테스트 장치 및 방법
CN105974622A (zh) 液晶显示模组及其制造方法、电子装置
CN106558570A (zh) 覆晶薄膜封装
CN100363790C (zh) 液晶显示器及其采用的软性电路板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061012

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070920

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070928

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130902

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee