KR100761853B1

KR100761853B1 - 리페어 및 크기 조절이 가능한 필터, 필터가 내장된 테이프배선기판 및 필터가 내장된 테이프 배선기판을 구비한디스플레이 패널 어셈블리

Info

Publication number: KR100761853B1
Application number: KR1020060067101A
Authority: KR
Inventors: 이희석; 최윤석; 송은석; 조영상; 신나래
Original assignee: 삼성전자주식회사
Priority date: 2006-07-18
Filing date: 2006-07-18
Publication date: 2007-09-28
Anticipated expiration: 2026-07-18
Also published as: JP5618457B2; JP2008035512A; CN101110578B; DE102007032374A1; US7508680B2; CN101110578A; TW200828353A; US20080018390A1; DE102007032374B4; TWI435345B

Abstract

EMI 축소용 리페어 및 크기 조절이 가능한 필터, 필터가 내장된 테이프 배선기판과 필터가 내장된 테이프 배선기판을 구비한 디스플레이 패널 어셈블리를 개시한다.

리페어 및 크기 조절이 가능한 필터는 제1단부 및 제2단부를 구비하며, 제1선폭을 갖는 필터 배선라인, 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되고, 제2폭을 갖는 하나이상의 리페어 패턴들, 및 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되되, 상기 리페어 패턴들과 병렬로 연결되는 하나이상의 단위 필터뱅크들을 포함한다.

Description

리페어 및 크기 조절이 가능한 필터, 필터가 내장된 테이프 배선기판 및 필터가 내장된 테이프 배선기판을 구비한 디스플레이 패널 어셈블리{Repairable and scalable filter, filter-embedded tape distribution substrate and display panel assembly with the same}

도 1은 본 발명의 실시예에 따른 디스플레이 패널 어셈블리의 개략적인 구성도이다.

도 2는 본 발명의 실시예에 따른 리페어 및 크기 조절이 가능한 EMI 감소용 필터가 내장된 테이프 배선 기판의 평면도를 도시한 것이다.

도 3은 본 발명의 실시예에 따른 리페어 및 크기 조절이 가능한 EMI 감소용 필터의 평면도이다.

도 4a 내지 도 4d는 본 발명의 실시예에 따른 리페어 및 크기 조절이 가능한 EMI 감소용 필터의 리페어 및 크기를 조절하는 방법을 설명하기 위한 도면이다.

도 5a 및 도 5b는 본 발명의 실시예에 따른 리페어 및 크기조절이 가능한 EMI 감소용 필터의 등가회로도이다.

도 6a 내지 도 6e는 도 3의 리페어 및 크기 조절이 가능한 EMI 감소용 필터의 단위필터뱅크의 패턴 예를 도시한 것이다.

도 7은 본 발명의 다른 실시예에 따른 리페어 및 크기 조절이 가능한 EMI 감 소용 필터의 평면도이다.

도 8a 및 도 8b는 리페어 및 크기 조절이 가능한 EMI 감소용 필터의 EMI 감소효과를 보여주는 그래프이다.

본 발명은 테이프 배선 기판을 구비한 디스플레이 패널 어셈블리에 관한 것으로서, 보다 구체적으로는 리페어 및 크기 조절이 가능한 전자파방해(EMI, electromagnetic interference) 감소용 필터에 관한 것이다. 또한, 본 발명은 리페어 및 크기 조절이 가능한 EMI 감소용 필터가 내장된 테이프 배선기판 및 이를 구비한 디스플레이 패널 어셈블리에 관한 것이다.

최근, 휴대전화 및 휴대용 컴퓨터와 같은 전자기기들이 소형화, 박형화 및 경량화되고 있는 추세이며, 이러한 전자기기에 실장되는 반도체 칩도 소형화, 경량화, 고기능화, 고밀도화 및 고성능화되고 있는 추세이다.

일반적으로, 디스플레이 패널 어셈블리는 디스플레이 패널과, 인쇄회로기판(PCB) 그리고 상기 디스플레이 패널과 상기 인쇄회로기판(PCB)을 연결하여 상기 인쇄회로기판으로부터 상기 디스플레이 패널에 구동 신호를 제공하는 테이프 배선기판을 구비한다. 종래의 테이프 배선기판은 상기 디스플레이 패널과 게이트 인쇄회로기판을 연결시켜 주는 게이트 테이프 배선기판과 상기 디스플레이 패널과 소오스 인쇄회로기판을 연결시켜 주는 소오스 테이프 배선기판을 포함한다.

테이프 배선기판은 폴리이미드 등과 같은 절연성 필름에 배선라인들 및 그에 연결되는 리드들이 배열되고, 절연성 필름의 칩실장부에는 구동 드라이버 IC 인 반도체 칩이 실장되는 구조를 갖는다. 반도체 칩상에 미리 형성된 범프와 테이프 배선기판의 리드들을 일괄적으로 접합시켜 테이프 배선기판상에 상기 반도체 칩을 장착한다. 테이프 배선기판은 디스플레이 패널 어셈블리에서 전자파 방사 소오스로 작용하는 상기 반도체 칩과 안테나의 역할을 하는 인쇄회로기판(PCB) 또는 디스플레이 패널을 연결시켜 준다.

디스플레이 패널 어셈블리에서 EMI를 감소시키는 것이 중요하다. 종래 PCB 상에서의 EMI를 감소시키는 방법으로, 시스템 보드레벨에서 페라이트 코어(ferrite core), 인덕터 또는 캐패시터 등을 삽입하는 방법이 있으나, 이러한 방법은 제조단가를 상승시키게 된다. 또한, 테이프 배선기판상에 반도체 칩으로부터 발생되는 고주파 노이즈를 필터링하기 위한 필터를 삽입하는 방법이 있으나, 이러한 방법은 고주파 노이즈를 필터링하기 위한 디스크리트 소자(discrete component)를 테이프 배선기판상에 삽입하여야 하므로, 패키지 크기가 증가하고 제조단가가 상승하게 된다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 리페어 및 크기 조절이 가능한 EMI 감소용 필터를 제공하는 것이다.

또한, 본 발명의 다른 기술적 과제는 리페어 및 크기 조절이 가능한 EMI 감소용 필터를 내장한 테이프 배선기판과 필터가 내장된 테이프 배선기판을 구비한 디스플레이 패널 어셈블리를 제공하는 것이다.

상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 실시예에 따른 필터는 제1단부 및 제2단부를 구비하며, 제1선폭을 갖는 필터 배선라인, 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되고, 제2폭을 갖는 하나이상의 리페어 패턴들, 및 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되되, 상기 리페어 패턴들과 병렬로 연결되는 하나이상의 단위 필터뱅크들을 포함한다.

상기 단위필터 뱅크들은 미앤더형, 나선형 또는 솔레노이드형 패턴을 갖는다. 상기 단위필터 뱅크들은 모두 동일한 패턴을 갖거나 서로 다른 패턴을 가질 수 있다. 상기 단위필터 뱅크들은 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 가질 수 있다. 예를 들어, 상기 단위필터 뱅크들은 모두 동일한 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 가질 수 있다. 또한, 상기 단위필터 뱅크들은 서로 다른 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 가질 수 있다.

상기 리페어 패턴의 상기 제2선폭은 상기 필터 배선라인의 상기 제1선폭과 같거나 작으며, 상기 리페어 패턴은 레이저 또는 드릴에 의해 컷팅될 수 있다.

또한, 본 발명은 리페어 및 크기 조절이 가능한 필터를 내장한 테이프 배선기판을 제공한다. 상기 테이프 배선기판은 반도체 칩이 실장되는 칩실장부를 구비하는 베이스 필름, 상기 베이스 필름상에 배열되는 배선 패턴, 및 상기 배선 패턴 에 인접하여 상기 베이스 필름상에 배열되는 상기 필터를 포함한다. 상기 필터는 제1단부 및 제2단부를 구비하며, 제1선폭을 갖는 필터 배선라인, 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되는 리페어부, 및 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되고, 상기 리페어부의 리페어 여부에 따라 상기 필터의 인덕턴스를 조절하는 필터뱅크부를 포함한다.

상기 배선 패턴은 상기 베이스 필름상에 배열되며, 상기 반도체칩에 연결되는 복수개의 입력 배선라인들, 상기 베이스 필름상에 배열되며, 상기 반도체칩에 연결되는 복수개의 출력 배선라인들, 상기 베이스 필름상에 배열되며, 상기 반도체 칩에 연결되지 않는 복수개의 바이패스 배선라인들을 포함하며, 상기 필터는 상기 복수개의 입력 배선라인들, 상기 복수개의 출력 배선라인들 및 상기 복수개의 바이패스 배선라인중 하나이상의 배선라인에 인접하여 적어도 하나이상 배열된다.

상기 리페어부는 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되고, 제2선폭을 갖는 하나이상의 리페어패턴을 구비하고, 상기 필터뱅크부는 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되되, 상기 리페어부의 상기 리페어 패턴과 병렬로 연결되는 하나이상의 단위 뱅크필터를 포함한다.

또한, 본 발명은 리페어 및 크기 조절이 가능한 필터가 내장된 테이프 배선기판을 구비한 디스플레이 패널 어셈블리를 제공한다. 상기 디스플레이 패널 어셈블리는 화상을 표시하는 디스플레이 패널, 상기 디스플레이 패널의 상기 화상을 표시하기 위한 구동신호를 제공하는 인쇄회로기판, 및 상기 인쇄회로기판과 상기 디스플레이 패널사이에 연결되고, 상기 리페어 및 크기 조절이 가능한 필터가 내장된 테이프 배선기판을 포함한다.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.

도 1은 본 발명의 실시예에 따른 디스플레이 패널 어셈블리를 개략적으로 도시한 것이다. 디스플레이패널 어셈블리(display panel assembly, 100)는 액정표시장치(TFT-LCD, thin firm transistor-liquid crystal display), 플라즈마 표시장치(PDP, plasma display panel), 유기발광 표시장치(OLED, organic light emitting diode), 전계방출표시장치(FED, Field emission display) 등과 같은 표시장치가 사용될 수 있으나, 이에 반드시 한정되는 것은 아니다. 본 발명의 디스플레이 패널 어셈블리(100)는 TFT-LCD 표시소자에 대해 예시한 것이다.

도 1을 참조하면, 상기 디스플레이 패널 어셈블리(100)는 디스플레이패널(110), 인쇄회로기판(120) 및 상기 디스플레이패널(110)과 상기 인쇄회로기판(120)을 연결시켜 주는 테이프 배선기판(150)을 구비한다. 상기 디스플레이패널(110)은 하부기판(112)과, 상기 하부기판(112)에 대향하여 배치되는 상부기판(111)을 구비한다. 도면상에는 도시되지 않았으나, 상기 하부기판(112)에는, 게 이트 라인 및 데이터 라인에 연결되는 박막 트랜지스터 및 상기 박막 트랜지스터에 연결되는 화소전극 등을 구비하는 단위화소가 매트릭스 형상으로 배열된 화소어레이 등이 배열될 수 있다. 상기 상부기판(111)상에는 칼라필터 및 공통전극 등이 형성될 수 있다. 상기 디스플레이 패널(110)은 상기 상, 하부기판(111, 112)사이에 개재된 액정(도면상에는 도시되지 않음)을 더 구비한다. 상기 상, 하부 기판(111, 112)에 배열되는 구성요소는 이에 반드시 한정되는 것이 아니라, 표시소자의 구동방식 등에 따라 다양하게 배열될 수 있다.

상기 인쇄회로기판(PCB, printed circuit board) (120)은 게이트 구동신호를 상기 디스플레이 패널(110)에 제공하기 위한 게이트 인쇄회로기판(121)과, 데이터 구동신호를 상기 디스플레이 패널(110)에 제공하기 위한 소오스 인쇄회로기판(125)을 구비한다. 상기 게이트 인쇄회로기판(121)은 상기 디스플레이 패널(110)에 배열된 박막 트랜지스터를 구동시켜 주기 위한 게이트 구동신호를 제공하고, 상기 소오스 인쇄회로기판(125)은 상기 박막 트랜지스터를 구동시켜 주기 위한 데이터 구동신호를 제공한다.

본 발명의 실시예에서는, 상기 인쇄회로기판(120)이 게이트 인쇄회로기판(121)과 소오스 인쇄회로기판(125)으로 분리구성되는 것을 예시하였으나, 이에 반드시 한정되는 것은 아니다. 예를 들어, 게이트 인쇄회로기판과 소오스 인쇄회로기판이 하나로 통합된 통합 인쇄회로기판을 구비할 수도 있다. 통합 인쇄회로기판은 다수의 구동소자를 구비하는데, 상기 구동소자는 원칩화 회로기술에 의해 설계된 반도체 칩이다. 상기 구동소자는 상기 디스플레이 패널(110)의 박막 트랜지스터 를 구동하기 위한 게이트 구동신호와 데이터 구동신호를 일괄적으로 상기 게이트 테이프 배선기판(130)과 소오스 테이프 배선기판(160)에 각각 실장된 반도체칩(140), (170)으로 각각 제공하게 된다.

상기 테이프 배선기판(150)은 상기 게이트 인쇄회로기판(121)과 상기 디스플레이 패널(110)을 전기적으로 연결시켜 주기 위한 다수의 게이트 테이프 배선기판(130)과, 상기 소오스 인쇄회로기판(125)과 상기 디스플레이 패널(110)을 전기적으로 연결시켜 주기 위한 다수의 소오스 테이프 배선기판(160)을 구비한다. 상기 테이프 배선기판(150)은 칩 온 필름(COF, chip on film) 등과 같이 베이스 필름상에 배선 패턴이 형성되는 플렉서블 인쇄회로기판(FBC, flexible printed circuit board)을 포함한다. 상기 테이프 배선기판(150)은 폴리이미드 등과 같은 절연성 베이스 필름상에 형성된 배선 패턴과 반도체 칩(140 또는 170)에 미리 형성된 범프를 일괄적으로 접합시켜 주는 탭(TAB, tape automated bonding) 기술이 적용되는 배선기판을 포함한다.

상기 게이트 테이프 배선기판(130) 각각에는 게이트 구동을 위한 반도체 칩(140)이 실장되어, 상기 게이트 인쇄회로기판(121)으로부터 게이트 구동신호가 제공된다. 상기 반도체 칩(140)은 상기 게이트 구동신호를 입력하여 게이트 라인을 통해 상기 디스플레이 패널(110)의 박막 트랜지스터로 제공한다. 상기 반도체 칩(140)과 상기 게이트 인쇄회로기판(121)이 입력 배선라인(182)을 통해 전기적으로 연결되고, 상기 반도체칩(140)과 상기 디스플레이 패널(110)은 출력 배선라인(181)을 통해 전기적으로 연결된다. 상기 소오스 테이프 배선기판(160) 각각에는 반도체 칩(170)이 실장된다. 상기 소오스 인쇄회로기판(125)과 상기 반도체 칩(170)은 입력 배선라인(186)을 통해 전기적으로 연결되고, 상기 반도체 칩(170)과 상기 디스플레이 패널(110)은 출력 배선라인(185)을 통해 전기적으로 연결된다.

도 2는 본 발명의 실시예에 따른 테이프 배선기판의 평면도를 도시한 것이다. 도 2는 도 1의 디스플레이 패널 어셈블리(100)의 테이프 배선기판(150)중 소오스 테이프 배선기판(160)의 평면도를 도시한 것이다.

도 2를 참조하면, 소오스 테이프 배선기판(160)은 반도체 칩(170)이 실장되는 칩실장부(163)를 구비하는 베이스 필름(161)과, 상기 베이스 필름(161)상에 배열되는 배선 패턴(180)을 구비한다. 상기 배선 패턴(180)은 상기 반도체칩(170)의 입력단자(도면상에는 도시되지 않음)에 연결되는 복수개의 입력 배선라인들(186)과 상기 반도체칩(170)의 출력단자(도면상에는 도시되지 않음)에 연결되는 복수개의 출력 배선라인들(185) 및 바이패스 배선라인(187)을 구비한다. 상기 배선패턴(180)은 도면상에는 도시되지 않았으나, 복수개의 더미패턴을 더 구비할 수도 있다.

상기 입력 배선라인(186)은 상기 인쇄회로기판(125)과 상기 반도체 칩(170)의 입력단자를 전기적으로 연결시켜 주고, 상기 출력 배선라인(185)은 상기 반도체 칩(170)의 출력단자와 상기 디스플레이 패널(110)을 전기적으로 연결시켜 준다. 상기 바이패스 배선라인(187)은 상기 반도체 칩(170)의 입력단자 또는 출력단자에 연결되지 않고, 상기 인쇄회로기판(125)과 상기 디스플레이 패널(110)을 전기적으로 직접 연결시켜 준다.

상기 소오스 테이프 배선기판(160)은 상기 베이스 필름(161)상에 배열되는 리페어 및 크기 조절이 가능한 필터(200)를 더 구비한다. 상기 필터(200)는 상기 소오스 테이프 배선기판(160)에 내장되어, 디스플레이 패널 어셈블리(100)의 EMI를 감소시켜 주기 위한 것으로서, 상기 배선 패턴(180)에 인접하여 배열되는 것이 바람직하다. 즉, 상기 필터(200)는 복수개의 입력 배선라인(186), 복수개의 출력 배선라인(185) 및 복수개의 바이패스 배선라인(187)중 하나이상의 배선라인에 인접하여 배열될 수 있다. 또한, 상기 배선 패턴(180)이 다수의 더미 패턴을 포함하는 경우, 상기 필터(200)는 상기 다수의 더미 패턴중 하나이상의 더미 패턴에 인접하여 배열될 수도 있다.

상기 필터(200)는 제1단부(도 3의 211)가 상기 인쇄회로기판(125)과 연결되고, 제2단부(도 3의 212)가 상기 반도체 칩(170) 또는 상기 디스플레이 패널(110)과 연결되는 필터 배선라인(210), 상기 필터 배선라인(210)의 제1단부와 제2단부사이에 배치되는 리페어부(220) 및 상기 필터 배선라인(210)에 연결되어, 상기 리페어부(220)에 의해 상기 필터(200)의 인덕턴스값을 조절하는 필터뱅크부(230)를 구비한다.

도면상에는 도시되지 않았으나, 상기 베이스 필름(161)은 솔더 레지스트 등과 같은 보호막으로 덮혀져 있다. 상기 보호막은 상기 반도체 칩(170)이 실장되는 칩실장부(163), 상기 배선 패턴(180)의 배선라인들(185, 186, 187)중 상기 인쇄회로기판(120) 및 상기 디스플레이 패널(110)과 접촉되는 단부 그리고 상기 필터(200)의 리페어부(220)를 제외한 상기 베이스 필름(161)상에 전면적으로 형성된다. 상기 반도체 칩(170)에는 미리 범프 등이 형성되어, 상기 보호막에 의해 노출 된 입력 배선라인(186)과 출력 배선라인(185)의 단부와 전기적으로 접촉하게 된다.

도 2에는 상기 필터(200)가 상기 입력 배선라인(185)에 인접하여 배열되거나, 상기 바이패스 배선라인(187)에 인접하여 배열되는 것을 예시하였으나, 상기 출력 배선라인(185)에 인접하여 배열될 수도 있다. 또한, 상기 필터(200)는 상기 복수개의 입력배선라인(186)중 일부, 상기 복수개의 바이패스 배선라인(187)중 일부 및 출력 배선라인(185)중 일부 배선라인에 다수개 배열될 수도 있다. 상기 필터(200)의 배열은 디스플레이 패널 어셈블리(100)에서 발생되는 EMI 레벨을 감소시키고 반도체 칩(170)의 구동특성을 만족시킬 수 있도록 그의 수와 배열위치를 적절하게 선택할 수 있다.

상기 게이트 테이프 배선기판(130)도 상기 소오스 테이프 배선기판(160)과 마찬가지로, 상기 반도체 칩(170)이 실장되는 칩실장부를 구비하는 베이스 필름과, 상기 베이스 필름상에 배열되는 배선 패턴을 구비한다. 상기 배선 패턴은 상기 반도체칩(140)의 입력단자(도면상에는 도시되지 않음)에 연결되는 복수개의 입력 배선라인들(182)과 상기 반도체칩(140)의 출력단자(도면상에는 도시되지 않음)에 연결되는 복수개의 출력 배선라인들(181) 및 바이패스 배선라인을 구비한다. 상기 배선패턴은 복수개의 더미패턴을 더 구비할 수도 있다.

상기 입력 배선라인(182)은 상기 인쇄회로기판(121)과 상기 반도체 칩(140)의 입력단자를 전기적으로 연결시켜 주고, 상기 출력 배선라인(181)은 상기 반도체 칩(140)의 출력단자와 상기 디스플레이 패널(110)을 전기적으로 연결시켜 준다. 상기 바이패스 배선라인은 상기 반도체 칩(140)의 입력단자 또는 출력단자에 연결되 지 않고, 상기 인쇄회로기판(121)과 상기 디스플레이 패널(110)을 전기적으로 직접 연결시켜 준다.

상기 게이트 테이프 배선기판(130)은 상기 베이스 필름상에 배열되는 리페어 및 크기 조절이 가능한 필터(도 2의 200)를 더 구비할 수 있다. 상기 필터는 복수개의 입력 배선라인(182), 복수개의 출력 배선라인(181) 및 복수개의 바이패스 배선라인중 하나이상의 배선라인에 인접하여 배열되거나 또는 복수개의 더미 패턴중 하나이상의 더미 패턴에 인접하여 배열될 수도 있다. 상기 필터는 제1단부가 상기 인쇄회로기판(121)과 연결되고, 제2단부가 상기 반도체 칩(140) 또는 상기 디스플레이 패널(110)과 연결되는 필터 배선라인, 상기 필터 배선라인의 제1단부와 제2단부사이에 배치되는 리페어부 및 상기 필터 배선라인에 연결되어, 상기 리페어부에 의해 상기 필터의 인덕턴스값을 조절하는 필터뱅크부를 구비한다.

도 3은 도 2의 리페어 및 크기 조절이 가능한 필터(200)의 평면도를 도시한 것이다. 도 3을 참조하면, 상기 필터(200)는 필터 배선라인(210), 리페어부(220) 및 필터뱅크부(230)를 구비한다. 상기 필터 배선라인(210)은 제1단부(211) 및 제2단부(212)를 구비하며, 제1선폭(W1)을 갖는다. 상기 리페어부(220)는 상기 필터 배선라인(210)의 상기 제1단부 및 제2단부사이에 배열되고, 제2선폭(W2)을 갖는 하나 이상의 리페어 패턴(221, 223, 225, 227)을 구비한다. 상기 필터뱅크부(230)는 상기 필터 배선라인(210)에 연결되는 하나이상의 단위 필터뱅크(231, 233, 235, 237)를 구비한다. 상기 각 단위 필터뱅크(231, 233, 235, 237)는 상기 각 리페어 패턴(221, 223, 225, 227)와 병렬로 배치되도록 상기 필터 배선라인(210)의 제1단 부(211)와 제2단부(212)사이에 연결된다. 상기 단위 필터뱅크(231, 233, 235, 237)는 서로 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 가질 수도 있다.

필터 배선라인(210)의 상기 제1선폭(W1)은 상기 배선라인(185, 186, 187)의 선폭과 동일한 것이 바람직하다. 예를 들어, 상기 입력 배선라인(186)의 선폭이 출력 배선라인(185)의 선폭보다 큰 경우에는, 상기 제1선폭(W1)은 상기 출력 배선라인(185)의 선폭과 동일한 것이 바람직하다. 리페어 패턴(221, 223, 225, 227)의 상기 제2선폭(W2)은 테이프 배선기판(130, 160)의 제조공정에서 가능한 최소 선폭을 갖는 것이 바람직하다. 본 발명에서, 상기 필터 배선라인(210)의 제1선폭(W1)이 레이저 또는 드릴(mechanical drill)에 의해 절단이 가능하도록 충분히 작은 선폭을 갖는다면, 상기 제2선폭(W2)은 상기 제1선폭(W1)보다 같거나 작은 것이 바람직하다.

상기 필터(200)가 상기 입력 배선라인(186)에 인접하여 배열되는 경우, 상기 필터 배선라인(210)의 제1단부(211)는 상기 인쇄회로기판(120)에 전기적으로 접촉되고, 상기 필터 배선라인(210)의 제2단부(212)는 상기 반도체 칩(170)에 전기적으로 접촉된다. 상기 필터(200)가 상기 출력 배선라인(185)에 인접하여 배열되는 경우, 상기 필터 배선라인(210)의 제1단부(211)는 상기 반도체 칩(170)에 전기적으로 접촉되고, 상기 필터 배선라인(220)의 제2단부(212)는 상기 디스플레이 패널(110)에 전기적으로 접촉된다. 상기 필터(200)가 상기 바이패스 배선라인(187)에 인접하여 배열되는 경우, 상기 필터 배선라인(210)의 제1단부(211)는 상기 인쇄회로기판(120)에 전기적으로 접촉되고, 상기 필터 배선라인(220)의 제2단부(212)는 상기 디스플레이 패널(110)에 전기적으로 접촉된다.

상기 리페어부(220)의 상기 리페어 패턴(221, 223, 225, 227)은 레이저(240)에 의해 컷팅되거나 또는 드릴(mechanical drill)을 이용하여 물리적으로 컷팅될 수 있다. 상기 필터(200)는 EMI를 감소와 반도체 칩(170)의 동작 특성을 최적화시킬 수 있도록 리페어 패턴의 수 및 단위 뱅크 필터(231, 233, 235, 237)의 인덕턴스 값을 조절할 수 있다.

도 4a 내지 도 4d는 본 발명의 EMI 감소를 위하여 필터(200)를 리페어하는 방법을 설명하기 위한 도면이고, 도 5a 및 도 5b는 상기 필터의 리페어에 의해 상기 필터의 크기 즉, 인덕턴스를 조절하는 방법을 설명하기 위한 등가 회로도이다. 여기에서, 필터 배선라인(210)의 인덕스턴스를 Ltrace 라 하고, 각 단위 뱅크필터(231, 233, 235, 237)의 인덕턴스를 각각 L1, L2, L3, L4 라 하며, Ltrace 는 L1 - L4 보다 작은 값을 갖도록 설정된다. 이때, 상기 필터배선라인(210)의 인덕턴스(Ltrace)는 상기 인쇄회로기판(120)에서 상기 반도체 칩으로의 신호전달, 상기 반도체 칩으로부터 상기 디스플레이 패널(110)로의 신호전달 또는 상기 인쇄회로기판(120)에서 상기 디스플레이 패널로의 신호전달에 영향을 미치지 않는 범위내에서 가능한 작은 값, 예를 들어 0.1nH 이하의 값을 갖는 것이 바람직하다.

상기 리페어부(220)의 리페어 패턴(221, 223, 225, 227)이 모두 컷팅되지 않은 경우에는, 그의 등가회로는 도 5a와 같이 된다. 이 경우에는 필터(200)의 인턱턴스(Ltotal)은 Ltrace 가 된다. 도 4a와 같이, 리페어 패턴(221, 223, 225, 227)중 제1리페어 패턴(221)만을 컷팅한 경우에는 필터(200)의 인덕턴스(Ltotal)은 필 터 배선라인(210)의 인덕턴스(Ltrace)와 제1단위필터뱅크(231)의 인덕턴스(L1)의 합 즉, Ltotal=Ltrace+L1 이 된다. 도 4b와 같이, 제1 및 제2리페어 패턴(221, 223)을 컷팅한 경우에는 필터(200)의 인덕턴스(Ltotal)은 필터 배선라인(210)의 인덕턴스(Ltrace)와 제1 및 제2단위필터뱅크(231, 233)의 인덕턴스(L1, L2)의 합 즉, Ltotal=Ltrace+L1+L2 이 된다. 도 4c와 같이, 제1 내지 제3리페어 패턴(221, 223, 235)을 컷팅한 경우에는 필터(200)의 인덕턴스(Ltotal)은 필터 배선라인(210)의 인덕턴스(Ltrace)와 제1 내지 제3단위필터뱅크(231, 233, 235)의 인덕턴스(L1, L2)의 합 즉, Ltotal=Ltrace+L1+L2+L3 이 된다. 또한, 도 4d와 같이, 리페어 패턴(221, 223, 225, 227)을 모두 컷팅한 경우에는 필터(200)의 인덕턴스(Ltotal)은 제1 내지 제4단위필터뱅크(231, 233, 235, 237)의 인덕턴스(L1, L2, L3, L4)의 합 즉, Ltotal=L1+L2+L3+L4 이 된다.

그러므로, 상기 디스플레이 패널 어셈블리(100)에서 발생되는 EMI 값에 대응하여 상기 필터(200)의 리페어 패턴(221, 223, 225, 227)을 리페어 하게 되면, 상기 필터(200)의 인덕턴스는 상기 EMI 값에 대응하는 값을 갖도록 조정되어 EMI 값을 효과적으로 감소시켜 주게 된다. 상기 필터(200)는 10nH에서 150nH 정도의 인덕턴스를 갖도록 조정할 수 있다. 상기 필터(200)는 EMI 에 대응하는 인덕턴스값을 갖도록 설계될 뿐만 아니라 반도체 칩의 동작 특성에 영향을 미치지 않도록 설계되어진다.

도 6a 내지 도 6e는 본 발명의 EMI 감소용 필터(200)의 필터뱅크부(230)의 각 단위뱅크 필터(231, 233, 235, 237)의 패턴예를 도시한 것이다. 각 단위뱅크 필 터(221, 223, 225, 227)는 미앤더형, 나선형, 솔레노이드형 패턴을 갖는다. 상기 단위뱅크 필터(221, 223, 225, 227)는 이외에도 다양한 패턴을 가질 수 있다. 상기 필터(200)는 상기 인쇄회로기판(120)의 배선 패턴(180)을 패터닝할 때 동시에 형성하여 상기 인쇄회로기판(120)에 내장시켜 줄 수 있으므로, 공정을 단순화할 수도 있다.

도 7은 본 발명의 다른 실시예에 따른 EMI 감소용 필터의 평면도를 도시한 것이다. 도 7을 참조하면, 상기 필터(300)는 제1단부(311) 및 제2단부(312)를 구비하며, 제1선폭(W3)을 갖는 필터 배선라인(310)과, 상기 필터 배선라인(310)의 상기 제1단부(311)와 제2단부(312)사이에 배열된 리페어부(320) 및 상기 필터 배선라인(310)에 연결된 필터 뱅크부(330)를 구비한다. 상기 리페어부(320)는 상기 필터 배선라인(310)의 상기 제1단부(311) 및 제2단부(312)사이에 배열되어, 제2선폭(W4)을 갖는 하나 이상의 리페어 패턴(321, 323, 325, 327)을 구비한다. 상기 필터뱅크부(330)는 상기 필터 배선라인(310)에 연결되는 하나이상의 단위 필터뱅크(331, 333, 335, 337)를 구비한다. 상기 각 단위 필터뱅크(331, 333, 335, 337)는 상기 각 리페어 패턴(321, 323, 325, 327)와 병렬로 배치되도록, 상기 필터 배선라인(210)의 상기 제1단부(311)과 제2단부(312)사이에 연결된다.

필터 배선라인(310)의 상기 제1선폭(W3)은 상기 배선라인(185, 186, 187)의 선폭과 동일한 것이 바람직하다. 예를 들어, 상기 입력 배선라인(186)의 선폭이 출력 배선라인(185)의 선폭보다 큰 경우에는, 상기 제1선폭(W3)은 상기 출력 배선라인(185)의 선폭과 동일한 것이 바람직하다. 리페어 패턴(321, 323, 325, 327)의 상 기 제2선폭(W4)은 테이프 배선기판(130, 160)의 제조공정에서 가능한 최소 선폭을 갖는 것이 바람직하다. 본 발명에서, 상기 필터 배선라인(310)의 제1선폭(W3)이 레이저 또는 드릴(mechanical drill)에 의해 절단이 가능하도록 충분히 작은 선폭을 갖는다면, 상기 제2선폭(W4)은 상기 제1선폭(W3)보다 같거나 작은 것이 바람직하다.

상기 필터 뱅크부(330)는 서로 다른 인덕턴스를 갖는 복수개의 단위 필터뱅크부(331, 333, 335, 337)를 구비한다. 일예로, 상기 단위 필터뱅크부(331, 333, 335, 337)은 미앤더형 패턴을 갖되, 그의 길이가 서로 상이하여 서로 다른 인덕턴스를 갖게 된다. 다른 예로서, 상기 필터 뱅크부(330)는 도 6a 내지 도 6e에 도시된 패턴중 서로 다른 패턴을 갖는 단위 필터뱅크부(331, 333, 335, 337)를 구비할 수도 있다. 이때, 상기 단위 필터뱅크부(331, 333, 335, 337)은 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 가질 수도 있다.

상기 필터(300)가 도 3의 테이프 배선기판(160)에서 상기 입력 배선라인(186)에 인접하여 배열되는 경우, 상기 필터 배선라인(310)의 제1단부(311)는 상기 인쇄회로기판(125)에 전기적으로 접촉되고, 상기 필터 배선라인(310)의 제2단부(312)는 상기 반도체 칩(170)에 전기적으로 접촉된다. 상기 필터(300)가 상기 출력 배선라인(185)에 인접하여 배열되는 경우, 상기 필터 배선라인(310)의 제1단부(311)는 상기 반도체 칩(170)에 전기적으로 접촉되고, 상기 필터 배선라인(310)의 제2단부(312)는 상기 디스플레이 패널(110)에 전기적으로 접촉된다. 상기 필터(300)가 상기 바이패스 배선라인(187)에 인접하여 배열되는 경우, 상기 필터 배 선라인(310)의 제1단부(311)는 상기 인쇄회로기판(125)에 전기적으로 접촉되고, 상기 필터 배선라인(310)의 제2단부(312)는 상기 디스플레이 패널(110)에 전기적으로 접촉된다.

도 8a 및 도 8b는 본 발명의 필터를 내장한 테이프 배선기판을 구비한 디스플레이 패널 어셈블리의 EMI 특성을 시뮬레이션한 결과를 도시한 그래프이다. 도 8a는 필터 리페어 전의 EMI특성을 나타낸 것이고, 도 8b는 리페어 후의 EMI 특성을 나타낸 것이다. 도 8a 및 도 8b를 참조하면, 필터의 리페어 전보다 필터 리페어 후의 디스플레이 패널 어셈블리의 EMI 특성이 대략 5dB 정도 감소됨을 알 수 있다.

이상에서 자세히 설명한 바와 같이, 본 발명의 리페어 및 크기조절이 가능한 필터를 테이프 배선 기판에 내장하여, 디스플레이 패널 어셈블리에서 발생되는 EMI 에 대응하는 인턱턴스 값을 갖도록 상기 필터를 리페어시켜 줌으로써, 구동 드라이버 IC 의 동작특성을 유지하면서 EMI를 효과적으로 감소시켜 줄 수 있다.

또한, 디스플레이 패널 어셈플리에서 발생되는 EMI를 감소시켜 주기 위하여 테이프 배선기판의 설계를 변경할 필요없이, 필터의 리페어 패턴을 리페어시켜 줌으로써 간단하게 인덕턴스를 조절할 수 있다. 따라서, 제조단가를 감소시켜 줄 수 있을 뿐만 아니라 디스플레이 패널 어셈블리의 크기를 축소시켜 줄 수 있게 된다.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims

제1단부 및 제2단부를 구비하며, 제1선폭을 갖는 필터 배선라인;

상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되고, 제2폭을 갖는 하나이상의 리페어 패턴들; 및

상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되되, 상기 리페어 패턴들과 병렬로 연결되는 하나이상의 단위 필터뱅크들을 포함하는 필터.
제1항에 있어서, 상기 단위필터 뱅크들은 미앤더형, 나선형 또는 솔레노이드형 패턴중 하나를 갖는 것을 특징으로 하는 필터.
제2항에 있어서, 상기 단위필터 뱅크들은 모두 동일한 패턴을 갖거나 서로 다른 패턴을 갖는 것을 특징으로 하는 필터.
제2항에 있어서, 상기 단위필터 뱅크들은 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 필터.
제2항에 있어서, 상기 단위필터 뱅크들은 모두 동일한 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 필터.
제2항에 있어서, 상기 단위필터 뱅크들은 서로 다른 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 필터.
제1항에 있어서, 상기 리페어 패턴의 상기 제2선폭은 상기 필터 배선라인의 상기 제1선폭과 같거나 작은 것을 특징으로 하는 필터.
제1항에 있어서, 상기 리페어 패턴은 레이저 또는 드릴에 의해 컷팅되는 것을 특징으로 하는 필터.
반도체 칩이 실장되는 칩실장부를 구비하는 베이스 필름;

상기 베이스 필름상에 배열되는 배선 패턴; 및

상기 배선 패턴에 인접하여 상기 베이스 필름상에 배열되는 리페어 및 크기조절이 가능한 필터를 포함하되,

상기 필터는

제1단부 및 제2단부를 구비하며, 제1선폭을 갖는 필터 배선라인;

상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되는 리페어부; 및

상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되고, 상기 리페어부의 리페어 여부에 따라 상기 필터의 인덕턴스를 조절하는 필터뱅크부를 포 함하는 테이프 배선기판.
제9항에 있어서, 상기 배선 패턴은 상기 베이스 필름상에 배열되며, 상기 반도체칩에 연결되는 복수개의 입력 배선라인들;

상기 베이스 필름상에 배열되며, 상기 반도체칩에 연결되는 복수개의 출력 배선라인들; 및

상기 베이스 필름상에 배열되며, 상기 반도체 칩에 연결되지 않는 복수개의 바이패스 배선라인들을 포함하는 것을 특징으로 하는 테이프 배선기판.
제10항에 있어서, 상기 필터는 상기 복수개의 입력 배선라인들, 상기 복수개의 출력 배선라인들 및 상기 복수개의 바이패스 배선라인중 하나이상의 배선라인에 인접하여 적어도 하나이상 배열되는 것을 특징으로 하는 테이프 배선기판.
제9항에 있어서, 상기 리페어부는 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되고, 제2선폭을 갖는 하나이상의 리페어패턴을 구비하고,

상기 필터뱅크부는 상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되되, 상기 리페어부의 상기 리페어 패턴과 병렬로 연결되는 하나이상의 단위 뱅크필터를 포함하는 것을 특징으로 하는 테이프 배선기판.
제12항에 있어서, 상기 단위필터 뱅크들은 미앤더형, 나선형 또는 솔레노이 드형 패턴중 하나를 갖는 것을 특징으로 하는 테이프 배선기판.
제13항에 있어서, 상기 단위필터 뱅크들은 모두 동일한 패턴을 갖거나 서로 다른 패턴을 갖는 것을 특징으로 하는 테이프 배선기판.
제13항에 있어서, 상기 단위필터 뱅크들은 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 테이프 배선기판.
제13항에 있어서, 상기 단위필터 뱅크들은 모두 동일한 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 테이프 배선기판.
제13항에 있어서, 상기 단위필터 뱅크들은 서로 다른 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 테이프 배선기판.
제12항에 있어서, 상기 리페어 패턴의 상기 제2선폭은 상기 필터 배선라인의 상기 제1선폭과 같거나 작은 것을 특징으로 하는 테이프 배선기판.
제12항에 있어서, 상기 리페어 패턴은 레이저 또는 드릴에 의해 컷팅되는 것 을 특징으로 하는 테이프 배선기판.
화상을 표시하는 디스플레이 패널;

상기 디스플레이 패널의 상기 화상을 표시하기 위한 구동신호를 제공하는 인쇄회로기판; 및

상기 인쇄회로기판과 상기 디스플레이 패널사이에 연결되고, 리페어 및 크기 조절이 가능한 필터가 내장된 테이프 배선기판을 포함하되,

상기 필터는

제1단부 및 제2단부를 구비하며, 제1선폭을 갖는 필터 배선라인;

상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 배열되고, 제2폭을 갖는 하나이상의 리페어 패턴들; 및

상기 필터 배선라인의 상기 제1단부 및 상기 제2단부사이에 연결되되, 상기 리페어 패턴들과 병렬로 연결되는 하나이상의 단위 필터뱅크들을 포함하는 디스플레이 패널 어셈블리.
제20항에 있어서, 상기 테이프 배선기판은

반도체 칩이 실장되는 칩실장부를 구비하는 베이스 필름;

상기 배선 패턴은 상기 베이스 필름상에 배열되며, 상기 반도체칩에 연결되는 복수개의 입력 배선라인들;

상기 베이스 필름상에 배열되며, 상기 반도체칩에 연결되는 복수개의 출력 배선라인들;

상기 베이스 필름상에 배열되며, 상기 반도체 칩에 연결되지 않는 복수개의 바이패스 배선라인들을 포함하되,

상기 필터는 상기 복수개의 입력 배선라인들, 상기 복수개의 출력 배선라인들 및 상기 복수개의 바이패스 배선라인중 하나이상의 배선라인에 인접하여 적어도 하나이상 배열되는 것을 특징으로 하는 디스플레이 패널 어셈플리.
제20항에 있어서, 상기 단위필터 뱅크들은 미앤더형, 나선형 또는 솔레노이드형 패턴중 하나를 갖는 것을 특징으로 하는 디스플레이 패널 어셈플리.
제22항에 있어서, 상기 단위필터 뱅크들은 모두 동일한 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 디스플레이 패널 어셈플리.
제22항에 있어서, 상기 단위필터 뱅크들은 서로 다른 패턴을 갖되, 모두 동일한 인덕턴스를 갖거나 또는 서로 다른 인덕턴스를 갖는 것을 특징으로 하는 디스플레이 패널 어셈플리.
제20항에 있어서, 상기 리페어 패턴의 상기 제2선폭은 상기 필터 배선라인의 상기 제1선폭과 같거나 작은 것을 특징으로 하는 디스플레이 패널 어셈플리.
제20항에 있어서, 상기 리페어 패턴은 레이저 또는 드릴에 의해 컷팅되는 것을 특징으로 하는 디스플레이 패널 어셈플리.