[go: up one dir, main page]

KR100759449B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100759449B1
KR100759449B1 KR1020050115550A KR20050115550A KR100759449B1 KR 100759449 B1 KR100759449 B1 KR 100759449B1 KR 1020050115550 A KR1020050115550 A KR 1020050115550A KR 20050115550 A KR20050115550 A KR 20050115550A KR 100759449 B1 KR100759449 B1 KR 100759449B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
sustain
discharge
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050115550A
Other languages
Korean (ko)
Other versions
KR20070056628A (en
Inventor
김재록
허민
김영기
이정두
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050115550A priority Critical patent/KR100759449B1/en
Publication of KR20070056628A publication Critical patent/KR20070056628A/en
Application granted granted Critical
Publication of KR100759449B1 publication Critical patent/KR100759449B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/326Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것으로서, 서로 대향 배치되는 제1 기판과 제2 기판과, 이 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들과, 이 방전셀들에 대응하며 제1 기판에 제1 방향을 따라 신장되는 어드레스 전극들과, 제1 기판 상에 어드레스 전극을 덮는 제1 유전층과, 제1 유전층 상에 어드레스 전극과 전기적으로 분리되고, 제1 방향과 교차하는 제2 방향을 따라 길게 이어지며, 각 방전셀을 사이에 두고 대향 배치되는 제1 전극 과 제2 전극과, 제1 전극 및 제2 전극을 감싸는 제2 유전층, 및 각 방전셀 내에 형성되는 형광체층을 포함하고, 제2 유전층은 제1 전극 및 제2 전극의 대향면을 감싸는 부분의 두께가 서로 다르게 형성되는 것을 포함하고, 유지 방전 구간에서 제1 전극 및 제2 전극에 각각 서로 다른 크기의 유지 방전 전압 펄스를 교대로 인가하는 단계를 포함한다. The present invention relates to a plasma display panel and a driving method thereof, comprising: a first substrate and a second substrate disposed to face each other, discharge cells disposed in a plurality of spaces between the first substrate and the second substrate; Address electrodes corresponding to the discharge cells and extending in a first direction on the first substrate, a first dielectric layer covering the address electrodes on the first substrate, and electrically separated from the address electrodes on the first dielectric layer, A first electrode and a second electrode which extend in a second direction crossing the first direction and are disposed to face each other with the discharge cells interposed therebetween; a second dielectric layer surrounding the first electrode and the second electrode; and each discharge A phosphor layer formed in the cell, wherein the second dielectric layer includes different thicknesses of the portions surrounding the opposing surfaces of the first electrode and the second electrode, and is formed on the first electrode and the second electrode in the sustain discharge period. each Alternately applying sustain discharge voltage pulses of different magnitudes.

플라즈마 디스플레이 패널, 표지전극, 유전층, 유지 방전 기간. Plasma display panel, cover electrode, dielectric layer, sustain discharge period.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다. 1 is a partially exploded perspective view of a plasma display panel according to a first embodiment of the present invention.

도 2는 도 1의 플라즈마 디스플레이 패널을 조립한 후 Ⅱ-Ⅱ선을 따라 잘라서 본 측단면도이다. FIG. 2 is a side cross-sectional view taken along line II-II after assembling the plasma display panel of FIG. 1. FIG.

도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 도시한 평면도이다. 3 is a plan view showing the structure of an electrode and a discharge cell of the plasma display panel according to the first embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극 배치도이다. 4 is a layout view of electrodes of a plasma display panel according to a first exemplary embodiment of the present invention.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 도시한 도면이다. 5 is a diagram illustrating driving waveforms of the plasma display panel according to the first embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 측단면도이다. 6 is a side cross-sectional view of a plasma display panel according to a second embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것으로서, 보 다 상세하게는 대향 방전형 전극 구조를 적용하여 방전효율을 향상시킴과 아울러 어드레스 오방전을 방지할 수 있는 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof. More particularly, the present invention relates to a plasma display panel and a driving method thereof in which a counter discharge electrode structure is applied to improve discharge efficiency and prevent address mis-discharge. It is about.

일반적으로 플라즈마 디스플레이 패널은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선이 형광체를 여기시킴으로써 발생되는 적색(R), 녹색(G), 청색(B)의 가시광을 이용하여 영상을 구현한다.In general, a plasma display panel implements an image by using visible light of red (R), green (G), and blue (B) generated by vacuum ultraviolet rays emitted from a plasma obtained through gas discharge to excite a phosphor.

이 플라즈마 디스플레이 패널은 60인치 이상의 초대형 화면을 불과 10cm 이내의 두께로 구현할 수 있고, 음극선관(CRT)과 같은 자발광 디스플레이 소자이므로 색재현력 및 시야각에 따른 왜곡현상이 없는 특성을 가진다.The plasma display panel can realize an ultra-large screen of 60 inches or more within a thickness of only 10 cm, and has no characteristic of distortion due to color reproduction power and viewing angle because it is a self-luminous display device such as a cathode ray tube (CRT).

이 플라즈마 디스플레이 패널은 액정표시장치(LCD) 등에 비해 제조공법이 단순하여 생산성 및 원가 측면에서도 강점을 갖는 TV 및 산업용 평판 디스플레이로 각광 받고 있다.The plasma display panel has a spotlight as a TV and an industrial flat panel display which has advantages in terms of productivity and cost due to its simple manufacturing method compared to a liquid crystal display (LCD).

이 플라즈마 디스플레이 패널의 일례로써, 교류형 3전극 면방전형 플라즈마 디스플레이 패널이 있다. 이를 예로 들어 설명하면, 교류형 3전극 면방전형 플라즈마 디스플레이 패널은 동일면상에 위치한 유지 전극 및 주사 전극으로 이루어지는 표시전극들을 포함한 기판과, 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스 전극을 포함한 다른 기판을 서로 봉입하여 이루어지며, 그 사이에는 방전가스가 채워져 있다.An example of this plasma display panel is an alternating current three-electrode surface discharge plasma display panel. As an example, an AC type three-electrode surface discharge plasma display panel includes a substrate including display electrodes including sustain electrodes and scan electrodes located on the same surface, and an address electrode spaced vertically from the substrate. Different substrates are encapsulated with each other, and discharge gas is filled therebetween.

이 플라즈마 디스플레이 패널에서, 방전 여부는 각 라인에 연결되어 독립적으로 제어되는 어드레스 전극과 주사 전극 사이의 방전에 의해 결정되고, 화면을 표시하는 유지방전은 동일 면상에 위치한 유지 전극과 주사 전극에 의해 이루어진다.In this plasma display panel, the discharge is determined by the discharge between the address electrode and the scan electrode connected to each line and independently controlled, and the sustain discharge displaying the screen is made by the sustain electrode and the scan electrode located on the same plane. .

그러나, 주사 전극과 어드레스 전극이 각각 서로 다른 기판에 구비됨에 따라 두 전극간 방전 거리가 길게 형성되어 어드레스 방전에 필요한 소비전력이 증가되는 문제점이 발생한다. However, as the scan electrodes and the address electrodes are provided on different substrates, the discharge distance between the two electrodes is increased, resulting in an increase in power consumption required for the address discharge.

어드레스 방전에 의해 선택된 각 방전 공간 내에서 가시광을 발현시키는 유지방전은 동일 기판상에 배치되는 표시 전극들 사이에서 대향 방전에 비해 방전 효율이 떨어지는 면 방전 형태로 일어나기 때문에 방전효율이 떨어지는 문제점이 발생한다. The sustain discharge which expresses visible light in each of the discharge spaces selected by the address discharge has a problem in that the discharge efficiency is lowered because it occurs in the form of a surface discharge having a lower discharge efficiency than the counter discharge between the display electrodes disposed on the same substrate. .

또한, 어드레스 기간에서 어드레스 전극과 주사 전극 이외의 유지 전극 사이에서 어드레스 오방전이 발생하는 경우, 주사 전극과 유지 전극을 덮는 유전층에 각각 서로 같은 극성의 벽전하가 형성되므로 유지 방전 구간에서 표시 방전이 발생하지 않게 되는 문제점이 발생한다. In addition, when address mis-discharge is generated between the address electrode and the sustain electrode other than the scan electrode in the address period, display charges occur in the sustain discharge period because wall charges having the same polarity are formed in the dielectric layers covering the scan electrode and the sustain electrode, respectively. The problem of not doing so arises.

본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 대향 방전형 구조의 표시 전극들을 어드레스 전극과 동일 기판면에 형성함과 아울러 어드레스 전극과 표시 전극들 사이에서 오방전이 발생하는 것을 방지할 수 있는 플라즈마 디스플레이 패널 및 그 구동 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to form display electrodes having a counter-discharge type structure on the same substrate surface as the address electrode, and to prevent erroneous discharge from occurring between the address electrode and the display electrodes. The present invention provides a plasma display panel and a driving method thereof.

상기의 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 서로 대향 배치되는 제1 기판과 제2 기판과, 이 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들과, 이 방전셀들에 대응하며 제1 기판에 제1 방향을 따라 신장되는 어드레스 전극들과, 제1 기판 상에 어드레스 전극을 덮는 제1 유전층과, 제1 유전층 상에 어드레스 전극과 전기적으로 분리되고, 제1 방향과 교차하는 제2 방향을 따라 길게 이어지며, 각 방전셀을 사이에 두고 대향 배치되는 제1 전극 과 제2 전극과, 제1 전극 및 제2 전극을 감싸는 제2 유전층, 및 각 방전셀 내에 형성되는 형광체층을 포함하고, 제2 유전층은 제1 전극 및 제2 전극의 대향면을 감싸는 부분의 두께가 서로 다르게 형성되는 것을 포함한다. In order to achieve the above object, the plasma display panel of the present invention comprises: a first substrate and a second substrate disposed to face each other, discharge cells disposed in a plurality of spaces between the first substrate and the second substrate; Address electrodes corresponding to the discharge cells and extending in a first direction on the first substrate, a first dielectric layer covering the address electrodes on the first substrate, and electrically separated from the address electrodes on the first dielectric layer, A first electrode and a second electrode which extend in a second direction crossing the first direction and are disposed to face each other with the discharge cells interposed therebetween; a second dielectric layer surrounding the first electrode and the second electrode; and each discharge And a phosphor layer formed in the cell, wherein the second dielectric layer includes different thicknesses of portions surrounding the opposing surfaces of the first electrode and the second electrode.

제2 유전층은 제1 전극의 대향면 보다 상기 제2 전극의 대향면을 더 두껍게 감싸도록 형성될 수 있다. The second dielectric layer may be formed to surround the opposite surface of the second electrode thicker than the opposite surface of the first electrode.

제1 기판면으로부터 측정되는 제2 전극의 높이는 제1 기판으로부터 측정되는 제1 전극의 높이 보다 더 높게 형성될 수 있다. The height of the second electrode measured from the first substrate surface may be higher than the height of the first electrode measured from the first substrate.

제2 기판 상에 제1 기판을 향해 돌출되며 각 방전셀들을 구획하는 격벽을 포함할 수 있다. It may include a partition wall protruding toward the first substrate on the second substrate to partition each discharge cell.

어드레스 전극은 제1 방향으로 격벽을 따라 연장되는 라인 전극, 및 버스 전극으로부터 제2 방향으로 연장되며 방전셀 내부로 돌출되는 돌출전극을 포함할 수 있다. 이 돌출전극은 제2 전극보다 제1 전극에 더 가깝게 형성될 수 있다. The address electrode may include a line electrode extending along the partition wall in the first direction, and a protruding electrode extending in the second direction from the bus electrode and protruding into the discharge cell. The protruding electrode may be formed closer to the first electrode than the second electrode.

제1 전극 및 제2 전극은 제2 방향으로 격벽을 따라 연장되며, 제1 방향으로 서로 이웃한 방전셀들의 경계를 지나도록 교번하여 배치될 수 있다. The first electrode and the second electrode may extend along the partition wall in the second direction, and may be alternately disposed to cross the boundary of the discharge cells adjacent to each other in the first direction.

제1 기판과 제2 기판의 사이에 구획되는 각 방전셀들에 대응하며, 이 제1 기 판 상에 어드레스 전극들과 제1 전극 및 제2 전극들이 제1 유전층에 의해 전기적으로 분리되며 교차하도록 배치되고, 상기 제1 전극 및 상기 제2 전극을 서로 다른 두께로 감싸는 제2 유전층을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 유지방전 구간에서, 제1 전극 및 제2 전극에 각각 서로 다른 크기의 유지 전압 펄스를 교대로 인가하는 단계를 포함한다. Corresponding to respective discharge cells partitioned between the first substrate and the second substrate, wherein the address electrodes, the first electrode, and the second electrodes are electrically separated and intersected by the first dielectric layer on the first substrate. 12. A method of driving a plasma display panel including a second dielectric layer disposed on the first electrode and the second electrode, the second dielectric layer covering the first electrode and the second electrode in different thicknesses. Alternately applying a holding voltage pulse of.

제1 전극에 인가되는 유지 전압 펄스는 제2 전극에 인가되는 유지 전압 펄스 보다 더 큰 유지 전압 펄스가 인가될 수 있다. As the sustain voltage pulse applied to the first electrode, a sustain voltage pulse larger than the sustain voltage pulse applied to the second electrode may be applied.

제2 유전층은 제1 전극 및 제2 전극의 대향면을 감싸는 부분의 두께가 서로 다르게 형성될 수 있다. The second dielectric layer may be formed to have a different thickness from a portion surrounding the opposing surfaces of the first electrode and the second electrode.

제1 기판면으로부터 측정되는 제2 전극의 높이는 상기 제1 기판으로부터 측정되는 상기 제1 전극의 높이 보다 더 높게 형성될 수 있다. The height of the second electrode measured from the first substrate surface may be higher than the height of the first electrode measured from the first substrate.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification. In addition, when a part is said to "include" a certain component, this means that it may further include other components, except to exclude other components unless otherwise stated.

그리고 본 발명에서의 벽 전하란 셀의 벽(예를 들어, 유전층) 상에서 각 전 극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 “형성됨”, “축적됨” 또는 “쌓임”과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.In addition, the wall charge in the present invention refers to a charge formed close to each electrode on the wall of the cell (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as “formed”, “accumulated” or “stacked” on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

도 1은 본 발명의 제1 실시예 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다. 1 is a partially exploded perspective view of a plasma display panel according to a first embodiment of the present invention.

도 1을 참조하여 설명하면, 본 실시예에 따른 플라즈마 디스플레이 패널은 기본적으로 제1 기판(20; 이하, "전면기판"이라 한다.)과 제2 기판(10; 이하, "배면기판"이라 한다.)이 소정의 간격을 두고 서로 대향 배치되고, 이들 전면기판(20)과 배면기판(10)의 사이공간에는 다수의 방전셀들(18)이 구획된다. Referring to FIG. 1, the plasma display panel according to the present exemplary embodiment is basically referred to as a first substrate 20 (hereinafter, referred to as a “front substrate”) and a second substrate 10 (hereinafter, referred to as a “back substrate”. .) Are disposed to face each other at a predetermined interval, and a plurality of discharge cells 18 are partitioned in the space between the front substrate 20 and the rear substrate 10.

이 방전셀(18) 내에는 자외선을 흡수하여 가시광을 방출하는 형광체층(15)이 격벽면과 바닥면을 따라 형성되며, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.In the discharge cell 18, a phosphor layer 15 that absorbs ultraviolet light and emits visible light is formed along the partition walls and the bottom surface, and discharge gas (for example, xenon (Xe), neon ( Ne) and the like (mixed gas) are filled.

전면기판(20)의 배면기판(10) 대향면에는 제1 방향(도면의 y축 방향)을 따라 어드레스 전극(50)들이 나란히 형성되고, 이들 어드레스 전극(50)을 덮으면서 전면기판(20)의 내측면 전체에 제1 유전층(22)이 형성된다. 어드레스 전극(50)은 이웃한 것끼리 소정의 간격을 유지하면서 서로 나란하게 형성된다.Address electrodes 50 are formed on the opposite side of the back substrate 10 of the front substrate 20 along the first direction (y-axis direction of the drawing), and cover the address electrodes 50 to cover the front substrate 20. The first dielectric layer 22 is formed on the entire inner surface of the substrate. The address electrodes 50 are formed to be parallel to each other while maintaining neighboring ones at a predetermined interval.

이 제1 유전층(22) 위에는 어드레스 전극(50)과 교차하는 제2 방향(도면의 x축 방향)을 따라 각각 길게 뻗어 형성되는 표시전극들(30, 40)이 배면기판(10)을 향해 돌출 형성된다. 이 표시 전극들(30, 40)은 제1 유전층(22)에 의해 이격되며 어드레스 전극(50)과 전기적으로 구분된다. 제2 유전층(24)은 제1 유전층(22) 위에 서 표시 전극(30, 40)들을 감싸도록 형성된다. On the first dielectric layer 22, display electrodes 30 and 40 each extending in a second direction (the x-axis direction of the drawing) intersecting with the address electrode 50 protrude toward the rear substrate 10. Is formed. The display electrodes 30 and 40 are spaced apart from the first dielectric layer 22 and are electrically separated from the address electrode 50. The second dielectric layer 24 is formed to surround the display electrodes 30 and 40 on the first dielectric layer 22.

배면기판(10) 상에는 방전셀들(18)을 구획하는 격벽(13)이 형성되는데, 본 실시예에서 격벽(13)은 어드레스 전극(50)과 나란한 방향으로 길게 뻗어 형성되는 제1 격벽부재(13b)와, 이 제1 격벽부재(13b)와 교차하도록 형성되면서 각각의 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(13a)로 이루어진다. A partition wall 13 is formed on the rear substrate 10 to partition the discharge cells 18. In the present embodiment, the partition wall 13 extends in a direction parallel to the address electrode 50. 13b) and a second partition member 13a formed to intersect the first partition member 13b and partitioning each discharge cell 18 into an independent discharge space.

이러한 격벽구조는 상기 설명한 구조에 한정되는 것은 아니며, 어드레스 전극과 나란한 격벽부재로만 이루어지는 스트라이프형 격벽구조도 본 발명에 적용될 수 있고, 방전셀을 구획하는 다양한 형상의 격벽구조도 가능하며, 이 또한 본 발명의 범위에 속한다. Such a barrier rib structure is not limited to the above-described structure, and a stripe-type barrier rib structure including only a barrier member in parallel with the address electrode may be applied to the present invention, and a barrier rib structure having various shapes for partitioning discharge cells is also possible. It belongs to the scope of the invention.

또한 다른 예로 배면기판(10) 상에 유전층을 형성하고, 그 위로 상기 격벽(13)을 형성할 수도 있다.In another example, a dielectric layer may be formed on the rear substrate 10, and the partition 13 may be formed thereon.

도 2는 도 1의 플라즈마 디스플레이 패널을 조립한 후 Ⅱ-Ⅱ선을 따라 잘라서 본 측단면이고, 도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 도시한 평면도이다. FIG. 2 is a side cross-sectional view taken along line II-II after assembling the plasma display panel of FIG. 1, and FIG. 3 illustrates a structure of an electrode and a discharge cell of the plasma display panel according to the first embodiment of the present invention. Top view.

이들 도면을 참조하여 설명하면, 어드레스 전극(50)은 방전셀(18)의 일측 가장자리에 연(連)하여 길게 이어지는 라인전극(51)과 이 라인전극(51)으로부터 대향측 가장자리를 향해 연장되는 돌출전극(52)을 포함한다. Referring to these drawings, the address electrode 50 extends from the line electrode 51 toward the opposite side from the line electrode 51 and the line electrode 51 which are extended to one edge of the discharge cell 18. Protruding electrode 52 is included.

이 때, 돌출전극(52)은 패널의 개구율 확보를 위해 투명전극, 일례로 ITO(Indium Tin Oxide) 전극으로 형성될 수 있으며, 라인전극(51)은 상기 투명전극의 높은 저항을 보상하여 통전성을 좋게 하기 위하여 금속전극으로 이루어지는 것이 바람직하다. In this case, the protruding electrode 52 may be formed of a transparent electrode, for example, an indium tin oxide (ITO) electrode, to secure the aperture ratio of the panel, and the line electrode 51 compensates for the high resistance of the transparent electrode to provide electrical conductivity. It is preferable that it consists of a metal electrode in order to make it favorable.

본 실시예에 따른 플라즈마 디스플레이 패널에서 돌출전극(52)은 직사각형상의 평면형상을 갖는다. 이러한 돌출전극은 방전셀(18) 내에서 발생되는 방전 메커니즘을 고려하여 다양한 형상으로 변형되어 형성될 수 있다. In the plasma display panel according to the present exemplary embodiment, the protruding electrode 52 has a rectangular planar shape. The protruding electrode may be deformed into various shapes in consideration of a discharge mechanism generated in the discharge cell 18.

표시전극(30, 40)은 각 방전셀(18)에 대응되는 제1 전극(30; 이하, "유지 전극"이라 한다.)과 제2 전극(40; 이하, "주사 전극"이라 한다.)을 포함한다.  The display electrodes 30 and 40 are referred to as first electrodes 30 (hereinafter referred to as "hold electrodes") and second electrodes 40 (hereinafter referred to as "scan electrodes") corresponding to the respective discharge cells 18.) It includes.

유지 전극(30)은 주로 유지방전기간의 방전에 필요한 전압을 인가하기 위한 전극의 역할을 하며, 주사 전극(40)은 리셋 기간, 어드레스 기간 및 유지 방전 기간에 각각 필요한 전압을 인가하기 위한 전극의 역할을 한다. The sustain electrode 30 mainly serves as an electrode for applying a voltage necessary for discharging between sustain discharge cells, and the scan electrode 40 serves as an electrode for applying a voltage required for a reset period, an address period, and a sustain discharge period, respectively. Play a role.

따라서 주사 전극(40)은 리셋 기간, 어드레스 기간 및 유지 방전 기간의 모두 관여하게 되며, 유지 전극(30)은 주로 유지기간의 방전에 관여하게 된다. 그러나 각 전극에 인가되는 전압에 따라 그 역할을 달리할 수도 있다.  Therefore, the scan electrode 40 is involved in all of the reset period, the address period, and the sustain discharge period, and the sustain electrode 30 is mainly involved in the discharge of the sustain period. However, the role may vary depending on the voltage applied to each electrode.

유지 전극(30)과 주사 전극(40)은 방전셀(18)의 경계를 지나며 서로 교번하여 배열된다. 보다 바람직하기는 유지 전극(30)과 주사 전극(40)이 제2 격벽부재(13a) 위를 따라 서로 교번하여 배치되는 것이다. The sustain electrode 30 and the scan electrode 40 are alternately arranged to cross the boundary of the discharge cell 18. More preferably, the sustain electrode 30 and the scan electrode 40 are alternately arranged along the second partition member 13a.

제2 유전층(24)은 유지 전극(30)과 주사 전극(40)의 대향면을 감싸는 부분의 두께가 서로 다르게 형성된다. 특히, 제2 유전층(24)은 주사 전극(40)제1 전극의 대향면의 두께(t2) 보다 상기 유지 전극(30)의 대향면의 두께(t1)를 더 두껍게 감싸도록 형성한다(t1>t2). The second dielectric layer 24 is formed to have a different thickness from the portion surrounding the opposing surface of the sustain electrode 30 and the scan electrode 40. In particular, the second dielectric layer 24 is formed to cover the thickness t1 of the opposite surface of the sustain electrode 30 to be thicker than the thickness t2 of the opposite surface of the first electrode of the scan electrode 40 (t1>). t2).

따라서, 유지 전극(30)과 주사 전극(40)을 감싸는 제2 유전층(24)의 두께차 (t1-t2)에 의하여 어드레스 기간 중 어드레스 전극(50)과 유지 전극(30) 사이에 발생하는 방전 개시 전압을 어드레스 전극(50)과 주사 전극(40) 사이에서 발생하는 방전 개시 전압 보다 크게 하여 어드레스 전극(50)의 돌출 전극(52)과 유지 전극(30) 사이의 어드레스 오방전을 방지할 수 있도록 한다. Therefore, the discharge generated between the address electrode 50 and the sustain electrode 30 during the address period due to the thickness difference t1-t2 between the sustain electrode 30 and the second dielectric layer 24 surrounding the scan electrode 40. The start voltage can be made larger than the discharge start voltage generated between the address electrode 50 and the scan electrode 40 to prevent address mis-discharge between the protruding electrode 52 and the sustain electrode 30 of the address electrode 50. Make sure

도 3을 참조하여 설명하면, 이와 같은 어드레스 기간 중 어드레스 전극(50)과 유지 전극(30) 사이의 어드레스 오방전을 보다 효과적으로 방지하기 위해 전술된 제2 유전층(24)과 함께 어드레스 전극(50)의 돌출 전극(52)을 유지 전극(30)보다 주사 전극(40)에 더 가깝게 형성하는 것도 바람직하다(L1>L2). Referring to FIG. 3, the address electrode 50 together with the above-described second dielectric layer 24 in order to more effectively prevent address misdischarge between the address electrode 50 and the sustain electrode 30 during such an address period. It is also preferable to form the protruding electrode 52 closer to the scan electrode 40 than the sustain electrode 30 (L1> L2).

따라서, 돌출전극(52)과 주사 전극(40) 사이의 거리를 보다 인접하게 형성함으로써 어드레스 기간 중 돌출 전극(52)과 유지 전극(30) 사이의 방전 개시 전압을 돌출 전극(52)과 주사 전극(40) 사이의 방전 개시 전압 보다 크게 형성함으로써 보다 효과적으로 어드레스 오방전을 방지할 수 있도록 한다.  Therefore, by forming the distance between the protruding electrode 52 and the scan electrode 40 more closely, the discharge start voltage between the protruding electrode 52 and the sustain electrode 30 during the address period is increased. By forming larger than the discharge start voltage between 40, address mis-discharge can be prevented more effectively.

또한, 본 실시예에 따른 플라즈마 디스플레이 패널에서 유지 전극(30)과 주사 전극(40)을 각각 그 길이방향에 수직한 평면으로 자른 단면은 기판(10, 20) 면에 평행한 방향(도면의 y축 방향)으로의 폭보다 기판(10, 20) 면에 수직한 방향(도면의 z축 방향)으로의 폭이 더 크게 형성될 수 있다. 다시 말하면, 유지 전극(30)과 주사 전극(40)의 전면기판(20) 면으로부터의 높이를 더 높게 할 수 있다. In the plasma display panel according to the present exemplary embodiment, the cross section obtained by cutting the sustain electrode 30 and the scan electrode 40 into a plane perpendicular to the longitudinal direction, respectively, is a direction parallel to the planes of the substrates 10 and 20 (y in the drawing). The width in the direction perpendicular to the surface of the substrate 10 and 20 (the z-axis direction in the drawing) may be greater than the width in the axial direction. In other words, the height from the front substrate 20 surface of the sustain electrode 30 and the scan electrode 40 can be made higher.

따라서, 유지 전극(30)과 주사 전극(40) 사이에서는 서로 마주하는 대향면적을 넓혀 대향방전을 유도함으로써 발광효율이 우수한 것으로 알려진 롱갭(long gap) 방전이 가능하므로, 종래의 면방전 구조에 비해 더욱 높은 발광 효율을 얻을 수 있다. 나아가 플라즈마 디스플레이 패널이 고정세화 되고 방전셀의 크기가 작아짐에 따라 종래의 면방전 구조에서 야기되는 주요한 문제들, 즉 발광효율과 휘도의 감소, 방전개시전압 증가 등의 문제를 아울러 극복할 수도 있다Accordingly, the long gap discharge, which is known to have excellent luminous efficiency, is possible between the sustain electrode 30 and the scan electrode 40 by inducing opposite discharges by increasing the opposite areas facing each other, and thus compared with the conventional surface discharge structure. Higher luminous efficiency can be obtained. Furthermore, as the plasma display panel becomes more fine and the size of the discharge cells becomes smaller, the main problems caused by the conventional surface discharge structure, that is, the problems such as the reduction of the luminous efficiency and luminance and the increase of the discharge start voltage, can be overcome.

한편, 제1 유전층(22) 및 제2 유전층(24) 위로는 MgO 보호막(26)을 형성하여 플라즈마 방전 시 전리된 원자의 이온의 충돌로부터 각각의 유전층을 보호할 수 있도록 한다. 이러한 MgO 보호막(29)은 이온이 부딪혔을 때 이차전자의 방출계수가 높기 때문에 방전효율을 높일 수도 있다.Meanwhile, an MgO protective layer 26 is formed on the first dielectric layer 22 and the second dielectric layer 24 to protect each dielectric layer from collision of ions of the ionized atoms during plasma discharge. The MgO protective layer 29 may increase the discharge efficiency because the emission coefficient of the secondary electrons is high when the ions hit.

이하, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하면 다음과 같다. Hereinafter, a driving method of the plasma display panel according to the first embodiment of the present invention will be described.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극 배치도이고, 도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 도시한 도면이다. FIG. 4 is a layout view of electrodes of the plasma display panel according to the first embodiment of the present invention, and FIG. 5 is a view illustrating driving waveforms of the plasma display panel according to the first embodiment of the present invention.

이들 도면을 참조하여 설명하면, 본 실시예에 따른 플라즈마 디스플레이 패널은 전면기판(20) 상에 각각 방전셀들에 대응하며 어드레스 전극들(50; A∼Am)과, 이와 교차하는 방향으로 유지 전극들(30; X∼Xn)및 주사 전극들(40; Y∼Yn)이 교호적으로 나란하게 배열된다. Referring to these drawings, the plasma display panel according to the present embodiment corresponds to the discharge cells on the front substrate 20, and the address electrodes 50 (A to Am), and the sustain electrode in a direction crossing the same. 30 (X to Xn) and scan electrodes 40 (Y to Yn) are alternately arranged side by side.

이와 같은 본 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 리셋 기간, 어드레스 기간, 및 유지 방전 기간을 포함하는 복수 서브 필드의 조합에 의해 계조의 표시를 실현한다. 리셋 기간은 다시 상승 기간과 하강 기간을 포함한다. In such a driving method of the plasma display panel according to the present embodiment, gray scale display is realized by a combination of a plurality of subfields including a reset period, an address period, and a sustain discharge period. The reset period again includes a rising period and a falling period.

리셋 기간의 상승 기간에서는 유지 전극(30;X)을 기준 전압(0V 전압)로 유지 한 상태에서 주사 전극(40; Y)의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 여기서, 주사 전극(40; Y)의 전압은 램프 형태로 증가하는 것으로 도시하였다. 그러면, 주사 전극(40; Y)의 전압이 증가하는 중에 주사 전극(40; Y)과 유지 전극(30; X) 사이 및 주사 전극(40: Y)과 어드레스 전극(50; A) 사이에서 미약한 방전(이하, “약 방전”이라 한다.)이 일어나면서, 주사 전극(40; Y)에는 (-) 벽 전하가 형성되고 유지 전극(30; X) 및 어드레스 전극(50)에는 (+) 벽 전하가 형성된다.In the rising period of the reset period, the voltage of the scan electrode 40 (Y) is gradually increased from the voltage Vs to the voltage Vset while the sustain electrode 30 is held at the reference voltage (0 V voltage). Here, the voltage of the scan electrode 40 (Y) is shown to increase in the form of a lamp. Then, while the voltage of the scan electrodes 40 (Y) increases, the fee is weak between the scan electrodes 40 (Y) and the sustain electrodes 30 (X) and between the scan electrodes 40 (Y) and the address electrodes 50 (A). As one discharge (hereinafter referred to as “weak discharge”) occurs, a negative wall charge is formed on the scan electrode 40 (Y) and a positive (+) on the sustain electrode 30 (X) and the address electrode 50. Wall charges are formed.

리셋 기간의 하강 기간에서는 유지 전극(30; X)을 Ve 전압으로 유지한 상태에서 주사 전극(40; Y)의 전압이 Vset 전압에서 Vnf 전압까지 점진적으로 감소된다. In the falling period of the reset period, the voltage of the scan electrode 40 (Y) gradually decreases from the Vset voltage to the Vnf voltage while the sustain electrode 30 (X) is maintained at the Ve voltage.

주사 전극(40; Y)의 전압이 감소하는 중에 주사 전극(40; Y)과 유지 전극(30; X) 사이 및 주사 전극(40; Y)과 어드레스 전극(50; A) 사이에서 약 방전이 일어나면서 주사 전극(40; Y)에 형성된 (-) 벽 전하와 유지 전극(30; X) 및 어드레스 전극(50; A)에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 주사 전극(40; Y)과 유지 전극(30; X) 사이의 방전 개시 전압 근처로 설정된다. While the voltage of the scan electrodes 40 and Y decreases, the weak discharge is between the scan electrodes 40 and Y and the sustain electrode 30 and X, and between the scan electrodes 40 and Y and the address electrode 50 and A. As a result, the negative wall charges formed on the scan electrode 40 (Y) and the positive wall charges formed on the sustain electrode 30 (X) and the address electrode 50 (A) are erased. In general, the magnitude of the voltage (Vnf-Ve) is set near the discharge start voltage between the scan electrode 40 (Y) and the sustain electrode 30 (X).

따라서, 주사 전극(40; Y)과 유지 전극(30; X) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.Therefore, the wall voltage between the scan electrodes 40 (Y) and the sustain electrodes 30 (X) becomes almost 0 V, whereby cells that do not have address discharge in the address period can be prevented from being erroneously discharged in the sustain period.

어드레스 기간에서는 켜질 방전 셀을 선택하기 위해서, 유지 전극(30; X)의 전압을 Ve 전압으로 유지한 상태에서 복수의 주사 전극(40; Y)에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가된다. In order to select the discharge cells to be turned on in the address period, a scan pulse having a VscL voltage is sequentially applied to the plurality of scan electrodes 40 (Y) while maintaining the voltage of the sustain electrode 30 (X) at a Ve voltage.

이때, VscL 전압이 인가된 주사 전극(40; Y)과 유지 전극(30; X)에 의해 형성되는 복수의 방전셀 중에서 선택하고자 하는 방전셀을 통과하는 어드레스 전극(50; A)에 Va 전압을 가지는 어드레스 펄스가 인가된다. At this time, the Va voltage is applied to the address electrode 50 (A) passing through the discharge cell to be selected from the plurality of discharge cells formed by the scan electrode 40 (Y) and the sustain electrode 30 (X) to which the VscL voltage is applied. Has an address pulse.

그러면, Va 전압이 인가된 어드레스 전극(50; A)과 VscL 전압이 인가된 주사 전극(40; Y) 사이 및 VscL 전압이 인가된 주사 전극(40; Y)과 Ve 전압이 인가된 유지 전극(30; X) 사이에서 어드레스 방전이 일어나 주사 전극(40; Y)에 (+) 벽 전하, 어드레스 전극(50; A) 및 유지 전극(30; X)에 각각 (-) 벽 전하가 형성된다. Then, between the address electrode 50 (A) applied with the Va voltage and the scan electrode 40 (Y) applied with the VscL voltage, the scan electrode 40 (Y) applied with the VscL voltage, and the sustain electrode applied with the Ve voltage ( An address discharge occurs between 30; X, so that a positive wall charge is formed on the scan electrode 40 (Y), and a negative wall charge is formed on the address electrode 50 (A) and the sustain electrode 30 (X), respectively.

그리고 VscL 전압이 인가되지 않는 주사 전극(40; Y)에는 VscL 전압보다 높은 VscH 전압이 인가되고, Va 전압이 인가되지 않는 어드레스 전극에는 기준 전압(0V)이 인가된다.The VscH voltage higher than the VscL voltage is applied to the scan electrode 40 (Y) to which the VscL voltage is not applied, and the reference voltage (0 V) is applied to the address electrode to which the Va voltage is not applied.

어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 전극(30; Y1∼Yn) 중 VscL 전압을 가지는 주사 펄스가 인가될 주사 전극(30; Y1∼Yn)이 선택된다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 주사 전극(30; Y1∼Yn)을 선택할 수 있다. In order to perform this operation in the address period, one of the scan electrodes 30 (Y1 to Yn) to which a scan pulse having a VscL voltage is applied is selected among the scan electrodes 30 (Y1 to Yn). For example, in the single drive, the scan electrodes 30 (Y1 to Yn) can be selected in the order arranged in the vertical direction.

그리고 하나의 주사 전극(30; Y1∼Yn)이 선택되는 경우, 해당 주사 전극(30; Y1∼Yn)에 의해 형성된 방전 셀 중 켜질 방전셀을 선택한다. 즉, 어드레스 전극(50; A1∼Am) 중 Va 전압을 가지는 어드레스 펄스가 인가될 셀을 선택한다. When one scan electrode 30 (Y1 to Yn) is selected, the discharge cell to be turned on is selected among the discharge cells formed by the scan electrode 30 (Y1 to Yn). That is, a cell to which an address pulse having a Va voltage is applied is selected among the address electrodes 50 (A1 to Am).

구체적으로, 먼저 첫 번째 행의 주사 전극(40; 도4의 Y1)에 주사 펄스가 인가되는 동시에 첫 번째 행 중 켜질 셀에 위치하는 어드레스 전극(50; 도4의 A1)에 어드레스 펄스가 인가된다. 그러면 첫 번째 행의 주사 전극(40; Y1)과 어드레스 펄스가 인가된 어드레스 전극(50; A1) 사이에서 방전이 일어나서, 주사 전극(40; Y1)에 (+) 벽 전하, 어드레스 전극(50; A1) 및 유지 전극(30; 도 4의 X1)에 각각 (-) 벽 전하가 형성된다. 그 결과 주사 전극(40; Y)과 유지 전극(30; X) 사이에 주사 전극(40; Y)의 전위가 유지 전극(30; X)의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. Specifically, first, a scan pulse is applied to the scan electrode 40 of the first row (Y1 of FIG. 4) and an address pulse is applied to the address electrode 50 (A1 of FIG. 4) located in the cell to be turned on in the first row. . Then, discharge occurs between the scan electrodes 40 (Y1) of the first row and the address electrodes 50 (A1) to which the address pulses are applied, so that the positive wall charges and the address electrodes 50; A negative wall charge is formed on A1) and sustain electrode 30 (X1 of FIG. 4), respectively. As a result, the wall voltage Vwxy is formed between the scan electrodes 40 and Y and the sustain electrode 30 and X such that the potential of the scan electrode 40 and Y is higher than the potential of the sustain electrode 30 and X. .

이어서, 두 번째 행의 주사 전극(40; 도4의 Y2)에 주사 펄스가 인가되면서 두 번째 행 중 켜질 셀에 위치하는 어드레스 전극(50; 도4의 A2)에 어드레스 펄스가 인가된다. 그러면 어드레스 펄스가 인가된 어드레스 전극(50; A2)과 두 번째 행의 주사 전극(40; Y2)에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다. 마찬가지로 나머지 행의 주사 전극(40; 도4의 Yn)에 대해서도 순차적으로 주사 펄스가 인가되면서 켜질 셀에 위치하는 어드레스 전극(50; 도4의 Am)에 어드레스 펄스가 인가되어, 해당 셀에 벽 전하가 형성된다. Subsequently, while the scan pulse is applied to the scan electrode 40 of the second row (Y2 of FIG. 4), the address pulse is applied to the address electrode 50 (A2 of FIG. 4) located in the cell to be turned on in the second row. Then, an address discharge occurs in the cell formed by the address electrode 50 (A2) to which the address pulse is applied and the scan electrode 40 (Y2) in the second row, thereby forming wall charges in the cell. Similarly, an address pulse is applied to the address electrode 50 (Am in FIG. 4) positioned in the cell to be turned on while the scan pulse is sequentially applied to the scan electrodes 40 (Yn in FIG. 4) of the remaining rows, and the wall charge is applied to the corresponding cells. Is formed.

한편, 어드레스 기간 중 제2 유전층(24)이 유지 전극(30; X)과 주사 전극(40; Y)을 서로 다른 두께(t1>t2)를 가지고 감싸도록 형성함으로써, 어드레스 전극(50; A)과 유지 전극(30; X) 사이에 발생하는 방전 개시 전압을 어드레스 전극(50; A)과 주사 전극(40; Y) 사이에서 발생하는 방전 개시 전압 높여 어드레스 전극(50; A)과 주사 전극(40; Y) 사이의 전위 차이(Ve-Va)에 의해 발생할 수 있는 어드레스 오방전을 효과적으로 방지할 수 있도록 한다. In the meantime, the second dielectric layer 24 is formed to surround the sustain electrode 30 (X) and the scan electrode 40 (Y) with different thicknesses t1> t2 during the address period, thereby forming the address electrode 50 (A). And the discharge start voltage generated between the sustain electrode 30 (X) and the discharge start voltage generated between the address electrode 50 (A) and the scan electrode 40 (Y). 40, it is possible to effectively prevent the address mis-discharge that may be caused by the potential difference (Ve-Va) between Y).

유지 방전 기간에서는 주사 전극(40; Y)과 유지 전극(30; X)에 하이 레벨 전 압(도 5에서 Vy 및 Vx 전압)과 로우 레벨 전압(도 2에서는 0V 전압)을 교대로 가지는 유지 방전 펄스가 인가된다. 즉, 주사 전극(40; Y)에 Vy 전압이 인가될 때 유지 전극(30; X)에 0V 전압이 인가되고, 유지 전극(30; X)에 Vx 전압이 인가될 때 주사 전극(40; Y)에 기준전압(0V) 전압이 인가된다. In the sustain discharge period, the sustain discharge having the high level voltage (Vy and Vx voltages in FIG. 5) and the low level voltage (0 V voltage in FIG. 2) alternately on the scan electrodes 40 (Y) and the sustain electrode 30 (X). A pulse is applied. That is, when Vy voltage is applied to scan electrode 40 (Y), 0 V voltage is applied to sustain electrode 30 (X), and Vx voltage is applied to sustain electrode 30 (X). ) Is applied to the reference voltage (0V).

이때, 유지 전극(30; X)에 인가되는 Vx 전압을 주사 전극(40; Y)에 인가되는 Vy 전압보다 더 높게 인가 되도록 한다. 따라서, Vx와 Vy가 서로 같을 경우, 제2 유전층(24)이 주사 전극(40; X)에 비해 유지 전극(30; X)를 더 두껍게 감싸도록 형성되기 때문에 유지 전극(30; X)과 주사 전극(40; X)을 감싸는 제2 유전층에 쌓이는 벽전하량의 차이로 인하여 주사 전극(40; X)에 Vy 전압이 인가되어 표시되는 Y방전 단위광과, 유지 전극(30; X)에 Vx 전압이 인가되어 표시되는 X방전 단위광의 차이가 발생하는 것을 방지하여 보다 선면한 화면을 구현할 수 있도록 한다. At this time, the Vx voltage applied to the sustain electrode 30 (X) is higher than the Vy voltage applied to the scan electrode 40 (Y). Therefore, when Vx and Vy are equal to each other, the second dielectric layer 24 is formed to surround the sustain electrode 30 (X) thicker than the scan electrode 40 (X), so that the sustain electrode 30 and X are scanned. Due to the difference in the amount of wall charges accumulated in the second dielectric layer surrounding the electrodes 40 (X), the Y discharge unit light displayed by applying the Vy voltage to the scan electrodes 40 (X) and the Vx voltage at the sustain electrodes 30 (X) This prevents the difference between the X discharge unit light that is applied and displayed so as to implement a more flat screen.

이후, 주사 전극(40; X)과 유지 전극(30; X)에 유지 방전 펄스를 인가하는 과정이 해당 서브 필드(sub-fild)가 표시하는 가중치에 대응하는 횟수만큼 반복된다.Subsequently, the process of applying the sustain discharge pulse to the scan electrodes 40 (X) and the sustain electrodes 30 (X) is repeated a number of times corresponding to the weight indicated by the corresponding sub-field.

이하, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 첨부한 도면을 참조하여 설명하되, 전술된 제1 실시예와 동일 및 상당한 부분을 같은 참조부호를 사용하고 이에 대한 반복적인 설명은 생략한다. Hereinafter, a plasma display panel according to a second embodiment of the present invention will be described with reference to the accompanying drawings, and the same reference numerals as those of the first embodiment described above are denoted by the same reference numerals, and repeated description thereof will be omitted. .

도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 측단면도이다.   6 is a side cross-sectional view of a plasma display panel according to a second embodiment of the present invention.

도 6을 참조하여 설명하면, 본 실시예의 플라즈마 디스플레이 패널은 유지 전극(30)과 주사 전극(40)의 크기를 서로 다르게 형성하여 어드레스 오방전을 방지할 수 있도록 한다. Referring to FIG. 6, the plasma display panel according to the present exemplary embodiment may have different sizes of the sustain electrode 30 and the scan electrode 40 to prevent address mis-discharge.

특히, 전면기판(20), 보다 상세하게는 제1 유전층(22))으로부터 유지 전극(30)의 높이(H1)를 주사 전극(40)이 높이(H2) 보다 더 높게 형성함으로써, 어드레스 기간 중 어드레스 전극(50; A)과 유지 전극(30; X) 사이의 방전에 필요한 방전 개시 전압보다 어드레스 전극(50; A)과 주사 전극(40; Y) 사이의 방전에 필요한 방전 개시 전압 높여 어드레스 전극(50; A)과 주사 전극(40; Y) 사이의 전위 차이(Ve-Va)에 의해 발생할 수 있는 어드레스 오방전을 방지할 수 있도록 한다. In particular, the height H1 of the storage electrode 30 is formed from the front substrate 20, more specifically, the first dielectric layer 22, so that the scan electrode 40 is higher than the height H2. The discharge start voltage required for the discharge between the address electrode 50 (A) and the scan electrode 40 (Y) is higher than the discharge start voltage required for the discharge between the address electrode 50 (A) and the sustain electrode 30 (X). It is possible to prevent the address mis-discharge that may be caused by the potential difference Ve-Va between the 50 (A) and the scan electrode 40 (Y).

한편, 유지 방전 기간 중 유지 전극(30; X)에 인가되는 Vx 전압을 주사 전극(40; Y)에 인가되는 Vy 전압보다 더 높게 인가 되도록 형성하여 서로 다른 높이를 갖는 유지 전극(30; X)과 주사 전극(40; Y)의 주변에 동일한 벽전하량이 쌓이도록 함으로써, 주사 전극(40; Y)에 Vy 전압이 인가되어 표시되는 Y방전 단위광과, 유지 전극(30; X)에 Vx 전압이 인가되어 표시되는 X방전 단위광의 차이가 발생하는 것을 방지하는 것은 당연하다. On the other hand, during the sustain discharge period, the Vx voltage applied to the sustain electrode 30 (X) is formed to be higher than the Vy voltage applied to the scan electrode 40 (Y), so that the sustain electrodes 30 (X) having different heights are formed. The same amount of wall charges is accumulated around the scan electrodes 40 (Y), so that the Y discharge unit light displayed by applying the Vy voltage to the scan electrodes 40 (Y) and the Vx voltage on the sustain electrodes 30 (X). It is natural to prevent the difference of the X discharge unit light displayed by being applied from occurring.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동 방법은 대향 방전형 전극 구조를 적용하여 방전효율을 향상시킨다. 또한, 표시 전극을 감싸는 유전층의 두께 및 표시 전극의 높이를 서로 다르게 형성하여 어드레스 오방전을 방지할 수 있는 효과를 갖는다. 또한, 유지 방전 기간에서 각각의 표시전극에 서로 다른 크기의 유지 방전 펄스를 교차로 인가함으로써 단위광의 차를 줄여 보다 선명한 화상을 구형하도록 하는 효과를 갖는다. As described above, the plasma display panel and the driving method thereof according to the present invention improve the discharge efficiency by applying a counter discharge electrode structure. In addition, the thickness of the dielectric layer surrounding the display electrode and the height of the display electrode may be different from each other to prevent address mis-discharge. In addition, by applying a sustain discharge pulse having a different size to each display electrode in the sustain discharge period at the intersection, it is possible to reduce the difference of the unit light to form a clearer image.

Claims (11)

서로 대향 배치되는 제1 기판과 제2 기판;A first substrate and a second substrate disposed to face each other; 상기 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들;Discharge cells which are divided into a plurality of spaces between the first substrate and the second substrate; 상기 방전셀들에 대응하며 상기 제1 기판에 제1 방향을 따라 신장되는 어드레스 전극들; Address electrodes corresponding to the discharge cells and extending in a first direction on the first substrate; 상기 제1 기판 상에 상기 어드레스 전극을 덮는 제1 유전층;A first dielectric layer covering the address electrode on the first substrate; 상기 제1 유전층 상에 상기 어드레스 전극과 전기적으로 분리되고, 상기 제1 방향과 교차하는 제2 방향을 따라 길게 이어지며, 서로 마주하도록 상지 제1 기판과 수직한 방향으로 높이를 가지고 각 방전셀을 사이에 두고 대향 배치되는 주사 전극 및 유지 전극; Each discharge cell is electrically separated from the address electrode on the first dielectric layer, extends in a second direction crossing the first direction, and has a height in a direction perpendicular to the upper substrate so as to face each other. Scan electrodes and sustain electrodes disposed to face each other; 상기 주사 전극 및 상기 유지 전극을 감싸는 제2 유전층; 및 A second dielectric layer surrounding the scan electrode and the sustain electrode; And 상기 각 방전셀 내에 형성되는 형광체층을 포함하고,A phosphor layer formed in each of the discharge cells; 상기 제2 유전층은 상기 주사 전극보다 상기 유지 전극을 더 두껍게 감싸도록 형성되는 플라즈마 디스플레이 패널. The second dielectric layer is formed to surround the sustain electrode thicker than the scan electrode. 제1항에 있어서, The method of claim 1, 상기 제2 유전층은 상기 주사 전극의 대향면보다 상기 유지 전극의 대향면을 더 두껍게 감싸도록 형성되는 플라즈마 디스플레이 패널. And the second dielectric layer is formed to surround the opposite surface of the sustain electrode thicker than the opposite surface of the scan electrode. 제1항에 있어서, The method of claim 1, 상기 제1 기판면으로부터 측정되는 상기 유지 전극의 높이가 상기 제1 기판으로부터 측정되는 상기 주사 전극의 높이 보다 더 높게 형성되는 플라즈마 디스플레이 패널. And a height of the sustain electrode measured from the first substrate surface is higher than a height of the scan electrode measured from the first substrate. 제1항에 있어서, The method of claim 1, 상기 제2 기판 상에, On the second substrate, 상기 제1 기판을 향해 돌출되며 상기 각 방전셀들을 구획하는 격벽을 포함하는 플라즈마 디스플레이 패널. And a partition wall protruding toward the first substrate and partitioning the discharge cells. 제4항에 있어서, The method of claim 4, wherein 상기 어드레스 전극은, The address electrode, 상기 제1 방향으로 상기 격벽을 따라 연장되는 라인 전극; 및A line electrode extending along the partition wall in the first direction; And 상기 라인 전극으로부터 상기 제2 방향으로 연장되며 상기 방전셀 내부로 돌출되는 돌출전극을 포함하는 플라즈마 디스플레이 패널. And a protruding electrode extending from the line electrode in the second direction and protruding into the discharge cell. 제5항에 있어서, The method of claim 5, 상기 돌출전극은, The protruding electrode, 상기 유지 전극보다 상기 주사 전극에 더 가깝게 형성되는 플라즈마 디스플레이 패널. And a plasma display panel formed closer to the scan electrode than the sustain electrode. 제4항에 있어서, The method of claim 4, wherein 상기 주사 전극 및 상기 유지 전극은, The scan electrode and the sustain electrode, 상기 제2 방향으로 상기 격벽을 따라 연장되며, 상기 제1 방향으로 서로 이웃한 방전셀들의 경계를 지나도록 교번하여 배치되는 플라즈마 디스플레이 패널. A plasma display panel extending along the partition wall in the second direction and alternately arranged to cross the boundary of discharge cells adjacent to each other in the first direction. 제1 기판과 제2 기판의 사이에 구획되는 각 방전셀들에 대응하며, 상기 제1 기판 상에 어드레스 전극들과 주사 전극 및 유지 전극들이 제1 유전층에 의해 전기적으로 분리되며 교차하도록 배치되고, 상기 주사 전극 보다 상기 유지 전극을 더 두껍게 감싸는 제2 유전층을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, Corresponding to respective discharge cells partitioned between the first substrate and the second substrate, wherein the address electrodes, the scan electrodes, and the sustain electrodes are arranged to be electrically separated from each other by the first dielectric layer and to cross each other; In the driving method of the plasma display panel comprising a second dielectric layer surrounding the sustain electrode thicker than the scan electrode, 유지방전 구간에서, 상기 주사 전극 및 상기 유지 전극에 각각 서로 다른 크기의 유지 전압 펄스를 교대로 인가하며, In the sustain discharge period, sustain voltage pulses having different magnitudes are alternately applied to the scan electrode and the sustain electrode, 상기 주사 전극에 인가되는 상기 유지 전압 펄스는 상기 유지 전극에 인가되는 유지 전압 펄스보다 더 큰 유지 전압 펄스가 인가되는 플라즈마 디스플레이 패널의 구동 방법. And a sustain voltage pulse greater than the sustain voltage pulse applied to the sustain electrode is applied to the scan electrode. 삭제delete 제8항에 있어서, The method of claim 8, 상기 제2 유전층은 상기 주사 전극의 대향면보다 상기 유지 전극의 대향면을 더 두껍게 감싸도록 형성되는 플라즈마 디스플레이 패널의 구동 방법. And the second dielectric layer is formed to cover the opposite surface of the sustain electrode thicker than the opposite surface of the scan electrode. 제8항에 있어서, The method of claim 8, 상기 제1 기판면으로부터 측정되는 상기 유지 전극의 높이는 상기 제1 기판으로부터 측정되는 상기 주사 전극의 높이 보다 더 높게 형성되는 플라즈마 디스플레이 패널의 구동 방법. And a height of the sustain electrode measured from the first substrate surface is higher than a height of the scan electrode measured from the first substrate.
KR1020050115550A 2005-11-30 2005-11-30 Plasma display panel Expired - Fee Related KR100759449B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115550A KR100759449B1 (en) 2005-11-30 2005-11-30 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115550A KR100759449B1 (en) 2005-11-30 2005-11-30 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20070056628A KR20070056628A (en) 2007-06-04
KR100759449B1 true KR100759449B1 (en) 2007-09-20

Family

ID=38354367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115550A Expired - Fee Related KR100759449B1 (en) 2005-11-30 2005-11-30 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100759449B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858825B1 (en) * 2007-06-04 2008-09-17 삼성에스디아이 주식회사 Plasma Display Panel And Driving Method thereof
KR100869107B1 (en) * 2007-06-07 2008-11-17 삼성에스디아이 주식회사 Plasma display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331615A (en) 1999-05-20 2000-11-30 Fujitsu Ltd Plasma display panel and driving method thereof
JP2004241379A (en) 2003-01-15 2004-08-26 Toray Ind Inc Plasma display member and plasma display, as well as manufacturing method of plasma display member
JP2005327712A (en) 2004-05-13 2005-11-24 Samsung Sdi Co Ltd Plasma display panel
KR20060062484A (en) * 2004-12-03 2006-06-12 엘지전자 주식회사 Plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331615A (en) 1999-05-20 2000-11-30 Fujitsu Ltd Plasma display panel and driving method thereof
JP2004241379A (en) 2003-01-15 2004-08-26 Toray Ind Inc Plasma display member and plasma display, as well as manufacturing method of plasma display member
JP2005327712A (en) 2004-05-13 2005-11-24 Samsung Sdi Co Ltd Plasma display panel
KR20060062484A (en) * 2004-12-03 2006-06-12 엘지전자 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20070056628A (en) 2007-06-04

Similar Documents

Publication Publication Date Title
KR100759449B1 (en) Plasma display panel
KR100700516B1 (en) Plasma display panel
KR100739636B1 (en) Plasma display device and driving method thereof
KR100648728B1 (en) Plasma display panel
KR100592318B1 (en) Plasma display panel and flat panel display device having same
KR100612238B1 (en) Plasma Display Panel and Driving Method thereof
KR100615308B1 (en) Plasma display panel and flat panel display device having same
KR100578807B1 (en) Plasma display panel
KR100684833B1 (en) Plasma Display Panel and Driving Method thereof
KR100670297B1 (en) Plasma display panel
KR100550994B1 (en) Plasma display panel
KR100578986B1 (en) Plasma display panel
KR100648716B1 (en) Plasma Display Panel and Driving Method thereof
US20050264491A1 (en) Plasma display panel and driving method of the same
KR100709217B1 (en) Plasma Display Panels & Devices
KR100615319B1 (en) Plasma display panel
KR100581932B1 (en) Plasma display panel
KR100592317B1 (en) Plasma display panel and flat panel display device having same
KR100592294B1 (en) Plasma display panel
KR100536256B1 (en) Plasma display panel
KR100599779B1 (en) Plasma display panel
KR100649234B1 (en) Plasma display panel
KR100670292B1 (en) Plasma display panel
US20060119545A1 (en) Plasma display panel and driving method thereof
KR20060053521A (en) Plasma display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100912

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100912

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000