[go: up one dir, main page]

KR100684833B1 - Plasma Display Panel and Driving Method thereof - Google Patents

Plasma Display Panel and Driving Method thereof Download PDF

Info

Publication number
KR100684833B1
KR100684833B1 KR1020050050876A KR20050050876A KR100684833B1 KR 100684833 B1 KR100684833 B1 KR 100684833B1 KR 1020050050876 A KR1020050050876 A KR 1020050050876A KR 20050050876 A KR20050050876 A KR 20050050876A KR 100684833 B1 KR100684833 B1 KR 100684833B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
substrate
discharge
partition wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050050876A
Other languages
Korean (ko)
Other versions
KR20060131034A (en
Inventor
김현
우석균
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050050876A priority Critical patent/KR100684833B1/en
Publication of KR20060131034A publication Critical patent/KR20060131034A/en
Application granted granted Critical
Publication of KR100684833B1 publication Critical patent/KR100684833B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/326Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 본 발명에 따른 플라즈마 디스플레이 패널은 소정의 간격으로 떨어져 서로 마주보는 제1 기판 및 제2 기판, 상기 제1 기판과 제2 기판 사이에 형성된 공간을 복수의 방전 셀로 구획하는 격벽, 상기 각 방전셀을 상기 기판에 수직한 방향을 따라 분할되는 적어도 2 이상의 구역으로 구획하는 준 격벽, 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되며, 제1 방향을 따라 이어지는 제 1 전극, 상기 제 1 전극으로부터 소정 간격 떨어져 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되고, 상기 제1 방향과 교차하는 제2 방향을 따라 이어지는 제 2 전극 및, 상기 준 격벽에 의해 구획되는 각 구역에 각기 형성되는 형광체층을 포함하도록 구성된다.The present invention relates to a plasma display panel, wherein the plasma display panel according to the present invention includes a plurality of discharges in spaces formed between the first substrate and the second substrate facing each other at predetermined intervals and facing each other. A partition wall partitioning into cells, a quasi-barrier partitioning each discharge cell into at least two regions divided along a direction perpendicular to the substrate, and formed in the partition wall to surround at least a portion of each discharge cell, A first electrode extending along the second electrode, a second electrode formed in the partition wall so as to surround at least a part of the discharge cells at a predetermined distance from the first electrode, and extending in a second direction crossing the first direction; It is configured to include a phosphor layer respectively formed in each zone partitioned by the partition wall.

이러한 구성에 의하면 현재 제조 가능한 최소 서브 픽셀 안에 적색, 녹색, 청색 3색의 셀을 구동할 수 있어서 기존 대비 3배의 해상도를 얻을 수 있을 뿐만 아니라 초 고정세를 얻을 수 있다. According to this configuration, it is possible to drive cells of three colors of red, green, and blue in the smallest sub-pixels that can be manufactured at present.

준격벽, 격벽, 초고정세, 제1 전극, 제2 전극, 면 방전 Quasi bulkheads, bulkheads, ultra-fine, first electrode, second electrode, surface discharge

Description

플라즈마 디스플레이 패널 및 이의 구동방법{Plasma display panel and method for driving the same}Plasma display panel and method for driving the same {Plasma display panel and method for driving the same}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 일부를 도시한 분리사시도,1 is an exploded perspective view showing a part of a plasma display panel according to an embodiment of the present invention;

도 2는 도 1의 플라즈마 디스플레이 패널의 하나의 방전공간을 도시한 Ⅰ-Ⅰ선 단면도,FIG. 2 is a cross-sectional view along line I-I showing one discharge space of the plasma display panel of FIG. 1;

도 3은 도 1의 플라즈마 디스플레이 패널의 전극구조를 설명하기 위한 개략도,3 is a schematic diagram illustrating an electrode structure of the plasma display panel of FIG. 1;

도 4는 도 1의 플라즈마 디스플레이 패널의 하나의 방전공간을 개략적으로 나타내는 평면도,4 is a plan view schematically illustrating one discharge space of the plasma display panel of FIG. 1;

도 5는 단자부와 회로부의 연결 상태를 설명하기 위한 개략도,5 is a schematic diagram for explaining a connection state of a terminal portion and a circuit portion;

도 6는 램프 리셋을 채용한 2전극 링 구조의 플라즈마 디스플레이 패널의 구동 파형 개념도,6 is a conceptual diagram of driving waveforms of a plasma display panel having a two-electrode ring structure employing a lamp reset;

도 7은 램프 리셋을 채용한 2전극 링 구조의 플라즈마 디스플레이 패널의 2전극 간 전압 개념도,7 is a conceptual diagram of voltage between two electrodes of a plasma display panel having a two-electrode ring structure employing lamp reset;

도 8은 램프 리셋을 채용한 2전극 링 구조에서 Vx를 활용한 구동 파형 개념 도,8 is a conceptual diagram of driving waveforms using Vx in a two-electrode ring structure employing a lamp reset;

도 9은 램프 리셋을 채용한 2전극 링 구조에서 Vx를 활용한 2전극 간 상태 전압 개념도.9 is a conceptual diagram of a state voltage between two electrodes using Vx in a two-electrode ring structure employing a lamp reset.

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로서, 보다 상세하게는 해상도가 높고 초고정세이며, 회로의 가격을 저감시키고 구동 동작 및 방전 특성의 신뢰성을 확보하는 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel and a driving method thereof having high resolution and ultra-high definition, reducing the cost of a circuit and ensuring reliability of driving operation and discharge characteristics. will be.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 'PDP'라 한다)은 방전 셀 내에서 일어나는 기체 방전에 의한 진공 자외선으로 형광체를 여기시켜 화상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광을 받고 있다.In general, a plasma display panel (hereinafter referred to as a 'PDP') is a display device for realizing an image by exciting phosphors by vacuum ultraviolet rays caused by gas discharge occurring in a discharge cell. It is attracting attention as a thin display.

일반적인 교류형 PDP는 3전극 면 방전 구조로 형성되어 있다. 즉 이 PDP는 격벽으로 구획되는 방전셀에 대응하도록 배면기판에 어드레스전극을 구비하고, 상기 방전 셀 내에 적색, 녹색 또는 청색으로 발광하는 형광층을 구비하며, 이 배면기판의 대향 측에 전면기판을 구비하고, 이 전면기판에 스캔 전극과 유지전극을 구비하여, 방전 셀 내부에 기체방전을 위한 방전가스(주로 네온(Ne) 및 제논(Xe) 등의 혼합가스)를 충전하여 형성되어 있다.The general AC PDP has a three-electrode surface discharge structure. That is, the PDP includes an address electrode on the rear substrate so as to correspond to the discharge cells partitioned by the partition wall, and includes a fluorescent layer emitting red, green, or blue light in the discharge cells, and the front substrate on the opposite side of the rear substrate. The front substrate is provided with a scan electrode and a sustain electrode, and is formed by filling a discharge gas (mainly a mixed gas such as neon (Ne) and xenon (Xe)) for gas discharge in the discharge cell.

이 PDP는 어드레스전극에 어드레스 펄스를 인가하고 스캔 전극에 스캔 펄스를 인가하여 스캔 전극과 어드레스전극이 교차하는 방전 셀 내에서 어드레스방전을 일으키고, 이 어드레스방전으로 인하여 스캔 전극과 어드레스전극 주위에 형성되어 있는 유전 층에 벽전하(wall charge)를 형성 및 축적하여 발광이 일어날 방전 셀을 선택하며, 이어서 선택된 방전 셀의 스캔전극과 유지전극에 방전유지전압을 인가하여 스캔 전극 측 유전 층에 쌓여있던 이온들과 유지전극 측 유전 층에 쌓여있던 전자들을 충돌시켜 플라즈마 방전, 즉 유지방전을 일으킨다. 이 플라즈마 방전으로 만들어지는 Xe의 여기 원자로부터 진공 자외선이 방출되고, 이 진공 자외선이 형광층에 충돌되어 가시광을 발생시키므로 상기 PDP는 화상을 표시하게 된다.The PDP applies an address pulse to the address electrode and applies a scan pulse to the scan electrode to cause an address discharge in a discharge cell where the scan electrode and the address electrode intersect, and are formed around the scan electrode and the address electrode due to the address discharge. A discharge cell is formed to generate light by forming and accumulating wall charges in the dielectric layer. Then, ions accumulated in the dielectric layer on the scan electrode side by applying a discharge sustain voltage to the scan electrode and the sustain electrode of the selected discharge cell. And electrons accumulated in the dielectric layer on the sustain electrode side cause plasma discharge, that is, sustain discharge. The vacuum ultraviolet rays are emitted from the excitation atoms of Xe produced by this plasma discharge, and the vacuum ultraviolet rays collide with the fluorescent layer to generate visible light, so that the PDP displays an image.

이과 같은 PDP는 배면기판에 어드레스전극을 구비하고, 전면기판에 스캔전극 및 유지전극을 구비하기 때문에 이 전극들을 제어하기 위하여 별도의 구동보드들을 필요로 하게 되고, 이로 인하여 구동보드를 형성하는 회로의 가격을 상승시키며 또한 패널 전체의 가격을 상승시키는 문제점이 있다.Since the PDP includes an address electrode on the rear substrate, and a scan electrode and a sustain electrode on the front substrate, separate driving boards are required to control the electrodes, thereby forming a driving board. There is a problem of raising the price and also raising the price of the entire panel.

또한, 이와 같은 PDP는 격벽 사이에 적색, 청색, 녹색 형광체가 각각 따로 따로 형성되어 있어서 1개의 픽셀을 구성하려면 적색, 청색, 녹색의 3개의 서브 픽셀이 형성되어야 하고 현재 PDP 제조 기술의 한계 상 한 개의 서브 픽셀의 크기가 0.3mm 이상임을 고려할 때 1개의 픽셀의 크기는 최소한 1㎜ 정도가 되므로 LCD 대비 해상도가 떨어지며, 고정세의 열세를 나타내는 문제점이 있다. In addition, such a PDP has red, blue, and green phosphors separately formed between partition walls, so that three subpixels of red, blue, and green must be formed to form one pixel. Considering that the size of the three subpixels is 0.3 mm or more, the size of one pixel becomes at least about 1 mm, so that the resolution is lower than that of the LCD, and there is a problem of inferiority of the fixed tax.

본 발명은 상기한 문제점을 포함하여 종래의 플라즈마 디스플레이 패널의 여 러 문제점들을 획기적으로 해결하기 위한 것으로서, 본 발명은 종래의 플라즈마 디스플레이 패널과는 다른 구조의 플라즈마 디스플레이 패널 및 이의 구동방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention is to solve various problems of the conventional plasma display panel including the above problem, and the present invention is to provide a plasma display panel having a structure different from the conventional plasma display panel and a driving method thereof. The purpose.

이 밖에 본 발명은 이하의 목적들을 포함하는 여러 목적들을 갖는다. In addition, the present invention has several objects including the following objects.

본 발명의 목적은 기존 대비 3배의 해상도를 얻을 수 있을 뿐만 아니라 초 고정세를 얻을 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.An object of the present invention is to provide a plasma display panel that can not only obtain three times the resolution compared to the conventional, but also obtain a very high definition.

또한, 본 발명의 다른 목적은 비용절감, 라인의 획일화를 가져올 수 있고, 기존에 비해서 높은 투과율을 얻을 수 있어서 휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.In addition, another object of the present invention is to provide a plasma display panel which can bring about cost reduction and uniformity of lines, and can obtain high transmittance as compared with the conventional one and improve brightness.

따라서 본 발명에 따른 플라즈마 디스플레이 패널은구역구역. 소정의 간격으로 떨어져 서로 마주보는 제1 기판 및 제2 기판, 상기 제1 기판과 제2 기판 사이에 형성된 공간을 복수의 방전 셀로 구획하는 격벽, 상기 각 방전셀을 상기 기판에 수직한 방향을 따라 분할되는 적어도 2 이상의 구역으로 구획하는 준 격벽, 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되며, 제1 방향을 따라 이어지는 제 1 전극, 상기 제 1 전극으로부터 소정 간격 떨어져 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되고, 상기 제1 방향과 교차하는 제2 방향을 따라 이어지는 제 2 전극 및, 상기 준 격벽에 의해 구획되는 각 구역에 각기 형성되는 형광체층을 포함하고, 상기 각 방전셀 내에서 상기 준 격벽에 의해 구획되는 각 구역 내에는 서로 다른 색상의 가시광을 내는 형광체층이 형성될 수도 있다.Therefore, the plasma display panel according to the present invention is a zone. A first substrate and a second substrate facing each other at a predetermined interval, a partition wall partitioning a space formed between the first substrate and the second substrate into a plurality of discharge cells, and each discharge cell along a direction perpendicular to the substrate Quasi-barrier partitioned into at least two divided zones, a first electrode formed in the partition to surround at least a portion of each discharge cell, the first electrode extending in a first direction, the discharge cells each predetermined distance away from the first electrode A second electrode formed in the partition wall so as to surround at least a portion of the second electrode and extending in a second direction crossing the first direction, and phosphor layers respectively formed in respective regions partitioned by the quasi-barrier wall; Phosphor layers that emit visible light of different colors may be formed in each region partitioned by the quasi-barrier walls in each discharge cell.

이때, 상기 제1 기판과 제2 기판은 모두 투명 기판일 수도 있으며, 상기 격벽 상에는 유전체 층이 더욱 형성되고, 상기 제 1 전극 및 제 2 전극으로 구성된 전극 쌍은 상기 각 방전셀 내에서 구획되는 각 구역마다 배치될 수도 있다. 상기 준 격벽은 상기 격벽으로부터 기판에 나란한 방향으로 상기 방전셀 내부를 향해 돌출 형성되고, 상기 준 격벽의 양쪽 측면에 서로 다른 색상의 형광체층이 형성되어 크로스토크를 방지할 수도 있다. In this case, both the first substrate and the second substrate may be transparent substrates, and a dielectric layer is further formed on the partition wall, and an electrode pair composed of the first electrode and the second electrode is divided into the respective discharge cells. It may be arranged per zone. The quasi-barrier may protrude toward the inside of the discharge cell in a direction parallel to the substrate from the barrier, and phosphor layers of different colors may be formed on both sides of the quasi-barrier to prevent crosstalk.

이러한 구성의 플라즈마 디스플레이 패널에 있어서, 상기 제1 전극에는 유지기간에서 유지 펄스가 인가되고, 상기 제1 전극에는 어드레스 기간에서 스캔 펄스가 인가되고, 제2 전극에는 어드레스 펄스가 인가될 수도 있다.In the plasma display panel having such a configuration, a sustain pulse may be applied to the first electrode in the sustain period, a scan pulse may be applied to the first electrode in the address period, and an address pulse may be applied to the second electrode.

한편, 본 발명의 다른 측면에 의하면, 이러한 구성의 플라즈마 디스플레이 패널은 적어도 하나의 서브필드에서, 리셋 기간에서 상기 제2 전극을 제1 전압으로 바이어스한 상태에서 상기 제1 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시킨 후, 제4 전압에서 제5 전압까지 점진적으로 감소시키는 단계 어드레스 기간에서 켜질 방전셀을 선택하는 단계, 그리고 상기 제2 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제1 전극에 제6 전압과 상기 제6 전압보다 낮은 제7 전압을 교대로 가지는 펄스를 인가하여 상기 선택된 방전 셀을 유지 방전시키는 단계를 포함하는 구동방법에 의해서 구동될 수도 있다. 특히, 상기 제1 전압은 접지 전압이고, 상기 어드레스 기간에서 제1 전극에는 제8 전압의 스캔 펄스가 인가되고, 제2 전극에는 제5 전압의 어드레스 펄스가 인가되며, 상기 제8 전압은 제5 전 압보다 낮을 수도 있다.On the other hand, according to another aspect of the present invention, in the plasma display panel having such a configuration, in the at least one subfield, the voltage of the first electrode to the second voltage while biasing the second electrode to the first voltage in the reset period; Gradually increasing the voltage to a third voltage and then gradually decreasing the voltage from the fourth voltage to the fifth voltage, selecting a discharge cell to be turned on in an address period, and biasing the second electrode to the first voltage. The method may be driven by a driving method including applying a pulse having an sixth voltage and a seventh voltage lower than the sixth voltage to the first electrode to sustain discharge the selected discharge cell. In particular, the first voltage is a ground voltage, a scan pulse of an eighth voltage is applied to a first electrode, an address pulse of a fifth voltage is applied to a second electrode, and the eighth voltage is a fifth voltage in the address period. It may be lower than the voltage.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2 내지 도 4는 각각 도 1의 조립 상태를 나타내는 부분 단면도와 도 1의 플라즈마 디스플레이 패널의 전극구조를 설명하기 위한 개략도, 도 1의 조립 상태에서 하나의 방전 셀을 개략적으로 나타낸 평면도이다.1 is a partially exploded perspective view of a plasma display panel according to an exemplary embodiment of the present invention, and FIGS. 2 to 4 are partial cross-sectional views illustrating an assembled state of FIG. 1 and a schematic diagram for describing an electrode structure of the plasma display panel of FIG. 1. 1 is a plan view schematically showing one discharge cell in the assembled state of FIG. 1.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(100)은, 도 1에 나타난 바와 같이, 소정의 간격으로 떨어져 서로 마주보는 한 쌍의 기판, 예컨대 전면기판(101)과 후면기판(102)을 구비한다. 1 to 4, the plasma display panel 100 according to an exemplary embodiment of the present invention, as shown in FIG. 1, has a pair of substrates facing each other at a predetermined interval, for example, the front substrate 101. ) And a rear substrate 102.

상기 전면기판(101)과 후면기판(102) 사이에는 복수의 방전셀(120)을 형성하는 측벽, 예컨대 격벽(105)은 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽(105)으로 이루어져 있다. 또한, 폐쇄형 격벽(105)은, 방전셀(120)의 횡단면이, 본 실시예 에서와 같은 사각형 이외에도, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 형성될 수 있다. 이러한 격벽(105)은 방전공간을 형성하는 요소이기도 하지만, 후술하는 표시전극(106, 107)이 설치되는 요소이기도 하다. 따라서 격벽(105)은 방전의 개시, 확산이 이루어질 수 있도록 표시전극(106, 107)이 설치될 수 있는 형태이면, 어떠한 형태로든 형성될 수 있다. 격벽(105)을 표시전극 예컨대 X전극(107)과 Y전극(106)의 다양한 형상과 모양에 따라 배치하여 설치함으로써 이에 의해 형성되는 다양한 방전 공간에서 다양하게 방전을 개시, 확산시킬 수 있게 된다. 또한, 본 실시예에 있어서, 상기 폐쇄형 격벽(105) 내부에는 하나의 방전 셀(120)을 상기 기판에 수직한 방향을 따라 분할되는 적어도 2 이상의 구역으로 구획하는 준 격벽(105a)이 형성되어 있다. 상기 준 격벽(105a)은 상기 격벽(105)으로부터 기판에 나란한 방향으로 돌출 형성되고, 서로 일정한 간격을 두고 나란하게 상하로 배치된다.A side wall, for example, the partition wall 105, which forms a plurality of discharge cells 120, is formed between the front substrate 101 and the rear substrate 102 and includes a closed partition 105 such as a waffle, a matrix, a delta, and the like. In addition, the closed partition wall 105, the cross section of the discharge cell 120, in addition to the quadrangle as in the present embodiment, may be formed in a polygon, such as a triangle, a pentagon, or a circle, oval or the like. The partition wall 105 is not only an element for forming a discharge space, but also an element for providing display electrodes 106 and 107 to be described later. Therefore, the partition wall 105 may be formed in any form as long as the display electrodes 106 and 107 may be installed so that the discharge may be initiated and diffused. By arranging and arranging the partition walls 105 according to various shapes and shapes of the display electrodes, for example, the X electrodes 107 and the Y electrodes 106, discharges can be started and diffused in various discharge spaces formed thereby. Also, in the present exemplary embodiment, a quasi-barrier wall 105a may be formed inside the closed partition wall 105 to divide one discharge cell 120 into at least two or more regions divided along a direction perpendicular to the substrate. have. The quasi-barrier walls 105a protrude from the barrier ribs 105 in a direction parallel to the substrate, and are arranged up and down side by side at regular intervals.

본 실시예에 있어서, 상기 표시전극은 상기 각 방전셀(120)의 적어도 일부를 둘러싸도록 상기 격벽(105) 내에 형성되며, 제1 방향을 따라 이어지는 제 X 전극(107)과, 상기 X 전극으로부터 소정 간격 떨어져 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되고, 상기 제1 방향과 교차하는 제2 방향을 따라 이어지는 Y 전극(106)을 포함한다. 다시 말해서, 상기 X전극(107)과 Y전극(106)은 두 전극 사이에 인가된 전압 차이에 의한 방전이 서로 연결된 면에서 개시될 수 있도록 소정 간격을 두고 방전 셀에 대하여 상하로 배치하였으며, 상기 준 격벽(105a)을 연결한 선을 기준선(CL)으로 하여 그 기준선(CL) 상부에 상기 X전극(107)과 Y전극(106)이 한 쌍씩 형성된다. 또한, 상기 격벽(105) 위에 측면 유전층(108)을 형성하고 이 측면 유전층(108) 위에 상기 준 격벽(105a)을 형성하고 준 격벽(105a) 사이에 서로 다른 색의 적어도 2 이상의 형광층(109)을 도포함으로써 준 격벽(105a) 사이에 준 방전공간을 적어도 2 이상 형성할 수 있다. In the present exemplary embodiment, the display electrode is formed in the partition wall 105 so as to surround at least a portion of each of the discharge cells 120 and extends from the X electrode 107 and the X electrode. And a Y electrode 106 formed in the partition wall so as to surround at least a portion of each discharge cell at a predetermined interval and extending in a second direction crossing the first direction. In other words, the X electrode 107 and the Y electrode 106 are disposed up and down with respect to the discharge cells at a predetermined interval so that the discharge due to the voltage difference applied between the two electrodes can be started on the surface connected to each other. The X electrode 107 and the Y electrode 106 are formed in pairs on the reference line CL with the line connecting the quasi-barrier 105a as the reference line CL. In addition, a side dielectric layer 108 is formed on the partition wall 105, and the quasi-barrier wall 105a is formed on the side dielectric layer 108, and at least two fluorescent layers 109 having different colors between the quasi-barrier walls 105a. ), At least two quasi discharge spaces can be formed between the quasi-barrier walls 105a.

본 실시예에 있어서, 도 3 및 도 4에 나타나 있는 바와 같이, X전극(107) 및 Y전극(106)이 하나의 방전셀(120)을 평면도로 볼 때 정사각형 링 형상을 이루지만, 본 발명의 경우 반드시 이에 한정되지 않고, 다양한 형상, 사각형, 삼각형, 오각형, 타원형 등의 링 형상으로 될 수도 있다. In the present embodiment, as shown in Figs. 3 and 4, although the X electrode 107 and the Y electrode 106 forms a square ring shape when one discharge cell 120 is viewed in plan view, the present invention In the case of not necessarily limited to this, it may be a ring shape of various shapes, squares, triangles, pentagons, ovals.

이와 같이 X전극(107) 및 Y전극(106)을 폐쇄형 격벽을 따라 폐쇄 구조로 하고 준 격벽(105a) 사이에 형광층(109)을 도포하여 준 방전공간을 형성함으로써, 상기 방전 공간(120)의 상측 개방부가 종래의 플라즈마 디스플레이 패널의 전면기판에 존재하던 ITO(indium tin oxide) 막으로 된 방전전극이나 버스전극, 이들을 덮도록 전면기판에 형성되는 유전 층이 존재하지 않게 되어 전면기판의 개구율을 대폭 향상시켜 발광효율을 극대화할 수 있음은 물론, 후면 기판이 전면기판과 마찬가지로 유리 등의 투명 재료로 이루어진 경우에 양방으로 가시광선이 투과하여 플라즈마 디스플레이 패널의 양면으로 표시를 할 수 있다. As described above, the X electrode 107 and the Y electrode 106 have a closed structure along the closed partition wall, and a fluorescent layer 109 is applied between the quasi partition walls 105a to form a quasi discharge space, thereby discharging the discharge space 120. ), The discharge electrode or the bus electrode made of the indium tin oxide (ITO) film existing on the front substrate of the conventional plasma display panel, and there is no dielectric layer formed on the front substrate so as to cover them. In addition, the luminous efficiency can be maximized to maximize the light emission efficiency. In addition, when the rear substrate is made of a transparent material such as glass, visible light can be transmitted to both sides of the plasma display panel.

또한, 본 발명의 일 실시예에 있어서, 격벽을 둘러싸는 링 형상의 준 격벽(105a)을 기판(101, 102)에 수직한 방향을 따라 소정간격을 두고 나란히 상하로 배치함으로써 방전 셀 내 다수의 방전 공간 사이의 크로스 토크를 방지할 수 있다.In addition, in an embodiment of the present invention, the ring-shaped quasi-barrier wall 105a surrounding the partition wall is disposed up and down side by side at a predetermined interval in a direction perpendicular to the substrates 101 and 102, thereby providing a plurality of discharge cells. Crosstalk between the discharge spaces can be prevented.

이러한 구성의 상기 X 전극(107) 및 Y 전극(106)은 모두 가시광선이 투과하는 전면기판(101)에 배치되어 있지 않고 방전공간의 측면에 배치되어 있으므로, 저항이 큰 투명전극을 사용할 필요가 없이 저항이 낮은 전극, 예컨대 Ag와 같은 도전성이 좋은 금속 전극을 동일하게 사용할 수 있다.Since the X electrode 107 and the Y electrode 106 in this configuration are not disposed on the front substrate 101 through which visible light is transmitted, but are disposed on the side of the discharge space, it is necessary to use a transparent electrode having a high resistance. Without a low resistance, for example, a highly conductive metal electrode such as Ag can be used.

상기 측면 유전층(108)을 보호하는 층인, 예컨대 MgO로 된 막이 더 형성되는 것이 직접 전극 사이에서 플라즈마 방전에 의해서 전극이 열화되는 것을 방지할 수 있어서 바람직하다. Further formation of a film made of, for example, MgO, which is a layer protecting the side dielectric layer 108, is preferable because it can prevent the electrode from being degraded by plasma discharge between the direct electrodes.

측면 유전층(108), 전면기판 (101) 및 후면기판(102)에 의하여 형성되는 방전셀(120)은 상기 준 격벽(105a)에 의해서 적어도 3 개의 구역(120R, 120G, 120B)으로 구획되고, 상기 구역들에는 적색, 녹색, 청색의 형광체 층이 각각 형성되어 방전가스로부터 발생된 자외선에 의해 여기되어 서로 다른 색상의 가시광선을 방출하는 적어도 2 이상의 서로 다른 형광층(109), 바람직하게는 적색, 녹색, 청색의 형광층(109R, 109G, 109B)이 상기 기판(101, 102)에 수직한 방향을 따라 교번하여 형성되고, 이렇게 형성된 방전 셀(120)에는 Ne, Xe 등 및 이들의 혼합기체와 같은 방전가스가 봉입된다. The discharge cell 120 formed by the side dielectric layer 108, the front substrate 101, and the rear substrate 102 is partitioned into at least three zones 120R, 120G, and 120B by the quasi-barrier 105a. At least two different phosphor layers 109, preferably red, are formed in the zones, respectively, of which phosphor layers of red, green and blue are excited and are excited by ultraviolet rays generated from the discharge gas to emit visible light of different colors. , Green and blue fluorescent layers 109R, 109G, and 109B are alternately formed along a direction perpendicular to the substrates 101 and 102, and the discharge cells 120 formed thereon are Ne, Xe, and the like, and mixed gases thereof. Discharge gas such as is sealed.

본 실시예를 포함한 본 발명의 경우, 방전 면이 증가하고 방전영역이 확대될 수 있어, 형성되는 플라즈마의 양이 증가하므로, 저 전압 구동이 가능하게 된다. 따라서 본 발명의 경우, 고농도 Xe 가스를 방전가스로 이용하여 저 전압 구동이 가능하게 됨으로써 발광효율을 획기적으로 향상시킬 수 있게 된다. 또한, 하나의 방전 셀 안에 3개의 준 방전공간을 형성함으로써 1 픽셀의 크기를 감소시킬 수 있어서 기존 대비 3배의 해상도를 얻을 수 있을 뿐만 아니라 초 고정세 구조를 얻을 수다.In the present invention including this embodiment, the discharge surface can be increased and the discharge region can be enlarged, so that the amount of plasma formed is increased, thereby enabling low voltage driving. Therefore, in the case of the present invention, by using a high concentration of Xe gas as the discharge gas is possible to drive a low voltage it is possible to significantly improve the luminous efficiency. In addition, by forming three quasi-discharge spaces in one discharge cell, the size of one pixel can be reduced, so that not only three times the resolution can be obtained but also an ultra-fine structure can be obtained.

이상 설명된 실시예들의 플라즈마 디스플레이 패널 및 본 발명의 일 측면의 플라즈마 디스플레이 패널은 구동 회로 등과 함께 본 발명의 일 측면에 따른 평판 표시 장치, 예컨대 플라즈마 표시 장치에 채용될 수 있다. The plasma display panel of the embodiments described above and the plasma display panel of one aspect of the present invention may be employed in a flat panel display device such as a plasma display device according to an aspect of the present invention together with a driving circuit or the like.

이하에서는 상기에서 설명한 플라즈마 디스플레이 패널을 구동하는 구동방법에 대해서 알아본다.Hereinafter, a driving method for driving the plasma display panel described above will be described.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 단자부와 회로부의 연결 상태를 설명하기 위한 개략도이고, 도 6은 램프 리셋을 채용한 2전극 링 구조의 플라즈마 디스플레이 패널의 구동 파형 개념도이고, 도 7은 램프 리셋을 채용한 2전극 링 구조의 플라즈마 디스플레이 패널의 2전극 간 전압 개념도이다. 5 is a schematic diagram illustrating a connection state between a terminal portion and a circuit portion of the plasma display panel according to the present invention, FIG. 6 is a conceptual diagram of a driving waveform of a plasma display panel having a two-electrode ring structure employing a lamp reset, and FIG. It is a conceptual diagram of the voltage between two electrodes of a plasma display panel of a two-electrode ring structure employing a reset.

먼저 도 5를 참조하면, X 전극 및 Y 전극은 플라즈마 디스플레이 패널(100)에서 링 형상으로 형성되며, 그 단자부가 세로 방향으로 뻗어 있는 복수의 제1 전극(X1~Xn) 및 그 단자부가 이와 교차하는 가로 방향으로 뻗어 있는 복수의 제2 전극(Y1~Yn)을 복층 예컨대 3층 구조로 포함한다. 이 제1 전극(X1~Xn) 및 제2 전극(Y1~Yn)은 전면기판(101)과 후면기판(102) 사이 공간에서 단자부가 상호 교차하는 방향으로 배치되고, 직접 방전을 일으키는 각각의 구역(120R, 120G, 120B) 내에서 서로 마주보는 구조로 배치된다.First, referring to FIG. 5, the X electrode and the Y electrode are formed in a ring shape in the plasma display panel 100, and the plurality of first electrodes X1 to Xn and the terminal portion of which the terminal portion extends in the vertical direction and the terminal portion cross each other. The plurality of second electrodes Y1 to Yn extending in the horizontal direction are included in a multi-layer, for example, three-layer structure. The first electrodes X1 to Xn and the second electrodes Y1 to Yn are disposed in the direction in which the terminal portions cross each other in the space between the front substrate 101 and the rear substrate 102, and each zone generates direct discharge. It is arranged in a structure facing each other within (120R, 120G, 120B).

그리고, 적색(R)을 나타내는 제 1 구역(120R)의 제1 전극(X1~Xn)과 제2 전극(Y1~Yn)의 단자부는 적색 신호에 대응하는 회로부(10R)에 연결되고, 녹색(G)을 나타내는 제 2 구역(120G)의 제1 전극(X1~Xn)과 제2 전극(Y1~Yn)의 단자부는 녹색 신호에 대응하는 회로부(10G)에 연결되고, 청색(B)을 나타내는 제 3 구역(120B)의 제1 전극(X1~Xn)과 제2 전극(Y1~Yn)은 청색 신호에 대응하는 회로부(10B)에 연결됨으로써 각 방전셀(120)은 3개의 서브 픽셀을 구비하여, 60분의 1초의 시간으로 구성되는 1 프레임에 대해서 각각의 서브 픽셀들은 180분의 1 초의 시간으로 구성되는 3개의 서브 프레임으로 분할되어 순차적으로 방전되며, 예컨대 노란색을 표시하는 경우에는 적색(R)의 제 1 구역(120R)과 녹색(G)의 제 2 구역(120G)이 동시 에 방전 구동되어 화상을 표시할 수 있다.  The terminal portions of the first electrodes X1 to Xn and the second electrodes Y1 to Yn of the first zone 120R, which represent red R, are connected to the circuit portion 10R corresponding to the red signal, and the green ( The terminal portions of the first electrodes X1 to Xn and the second electrodes Y1 to Yn of the second zone 120G representing G) are connected to the circuit portion 10G corresponding to the green signal and represent blue (B). The first electrodes X1 to Xn and the second electrodes Y1 to Yn of the third zone 120B are connected to the circuit unit 10B corresponding to the blue signal, so that each discharge cell 120 has three subpixels. For example, each subpixel is divided into three subframes each having a time of 1/180 and discharged sequentially for one frame having a time of 60 / second, and is discharged sequentially. The first zone 120R of R) and the second zone 120G of green (G) can be discharge driven at the same time to display an image.

이하에서는 편의상 하나의 구역(120R)을 형성하는 제1 전극(이하, X 전극이라 한다) 및 제2 전극(이하, Y 전극이라 한다)에 인가되는 구동 파형에 대해서 설명한다. 그리고 도 6의 구동 파형에서 X 전극에 인가되는 전압은 X 전극 구동 보드(미도시) 및 X 전극 버퍼 보드(미도시)에서 공급되고, Y 전극에 인가되는 전압은 어드레스 버퍼 보드(미도시)에서 공급된다. 또한 상기와 달리 상기 제1 전극을 Y 전극으로 하고, 상기 제2 전극을 X 전극으로 사용할 수도 있다.Hereinafter, the driving waveforms applied to the first electrode (hereinafter referred to as the X electrode) and the second electrode (hereinafter referred to as the Y electrode) forming one zone 120R will be described for convenience. In the driving waveform of FIG. 6, the voltage applied to the X electrode is supplied from the X electrode driving board (not shown) and the X electrode buffer board (not shown), and the voltage applied to the Y electrode is supplied from the address buffer board (not shown). Supplied. Unlike the above, the first electrode may be used as the Y electrode, and the second electrode may be used as the X electrode.

도 6을 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다.6, one subfield includes a reset period, an address period, and a sustain period, and the reset period includes a rising period and a falling period.

리셋 기간의 상승 기간에서는 X 전극을 기준 전압(도 5에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 6에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. Y 전극의 전압이 증가하는 중에 X 전극과 Y 전극 사이에서 미약한 방전(이하, 약 방전이라 함)이 일어나면서, X 전극에는 (-) 벽 전하가 형성되고 Y 전극에는 (+) 벽 전하가 형성된다. 그리고 X 전극의 전압이 도 6과 같이 점진적으로 변하는 경우에는 도 7에 도시된 바와 같이 제 1 구역(120R)에 미약한 방전이 일어나면서 발생된 벽전하에 의해서 벽 전압(Vw)이 형성되어 외부에서 인가된 전압(Vnf)과 함께 고유의 방전 개시 전압(Vf)을 나타낸다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 제 1 구역(120R)의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 제 1 구역(120R)에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일반적으로 유지 기간에서 X 전극에 인가되는 전압(도 6의 Vs)과 같은 전압이며, 유지 방전을 위한 X 전극과 Y 전극 사이의 방전 개시 전압(도 6의 VscL)보다 낮은 전압이다.In the rising period of the reset period, the voltage of the Y electrode is gradually increased from the Vs voltage to the Vset voltage while the X electrode is maintained at the reference voltage (0 V in FIG. 5). In FIG. 6, the voltage of the Y electrode is shown to increase in the form of a lamp. A weak discharge (hereinafter referred to as a weak discharge) occurs between the X electrode and the Y electrode while the voltage of the Y electrode is increased, so that a negative wall charge is formed at the X electrode and a positive wall charge is formed at the Y electrode. Is formed. When the voltage of the X electrode is gradually changed as shown in FIG. 6, as shown in FIG. 7, the wall voltage Vw is formed by the wall charge generated by the weak discharge in the first region 120R. The intrinsic discharge start voltage Vf is shown together with the voltage Vnf applied at. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, since the states of all the first zones 120R must be initialized, the voltage Vset is high enough to cause a discharge in the first zone 120R of all the conditions. In addition, the Vs voltage is generally the same voltage as the voltage (Vs in FIG. 6) applied to the X electrode in the sustain period, and is lower than the discharge start voltage (VscL in FIG. 6) between the X electrode and the Y electrode for sustain discharge. to be.

이어서, 리셋 기간의 하강 기간에서는 X 전극을 기준 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 -Vnf 전압까지 점진적으로 감소시킨다. 그러면 X 전극의 전압이 감소하는 중에 X 전극과 Y 전극 사이에서 미약한 방전이 일어나면서 X 전극에 형성된 (-) 벽 전하와 Y 전극에 형성된 (+) 벽 전하가 일부 소거된다. 이로 인하여 리셋 기간 종료 시, 일반적으로 -Vnf 전압의 크기는 X 전극과 Y 전극 사이의 유지 방전을 위한 방전 개시 전압 근처(도 6에서 VscL)로 설정된다. 그러면 도 7에 도시된 바와 같이 X 전극과 Y 전극 사이의 벽 전압(Vw)이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 준 방전 셀(120)이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 X 전극은 기준 전압으로 유지되어 있으므로 -Vnf 전압의 레벨에 의해 X 전극과 Y 전극 사이의 벽 전압(Vw)이 결정된다.Then, in the falling period of the reset period, the voltage of the Y electrode is gradually decreased from the Vs voltage to the -Vnf voltage while the X electrode is maintained at the reference voltage. Then, a slight discharge occurs between the X electrode and the Y electrode while the voltage of the X electrode decreases, thereby partially erasing the negative wall charge formed on the X electrode and the positive wall charge formed on the Y electrode. Because of this, at the end of the reset period, the magnitude of the -Vnf voltage is generally set near the discharge start voltage (VscL in Fig. 6) for sustain discharge between the X electrode and the Y electrode. Then, as shown in FIG. 7, the wall voltage Vw between the X electrode and the Y electrode becomes almost 0 V, thereby preventing the quasi discharge cell 120 in which the address discharge has not occurred in the address period from being erroneously discharged in the sustain period. have. Since the X electrode is maintained at the reference voltage, the wall voltage Vw between the X electrode and the Y electrode is determined by the level of the -Vnf voltage.

다음, 어드레스 기간에서 켜질 제 1 구역(120R)을 선택하기 위해 Y 전극에 -VscL 전압을 가지는 스캔 펄스 및 X 전극에 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 -VscL 전압보다 높은 -VscH 전압으로 바이어스하고, 켜지지 않을 방전셀(120)의 X 전극에는 기준 전압을 인가한다. Next, a scan pulse having a voltage of -VscL and an address pulse having a Va voltage are applied to the X electrode to select the first region 120R to be turned on in the address period. The unselected Y electrode is biased to a -VscH voltage higher than the -VscL voltage, and a reference voltage is applied to the X electrode of the discharge cell 120 that will not be turned on.

이와 같이, 본 발명의 실시예에서는 X 전극을 기준 전압으로 바이어스한 상태에서 Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 종래와 같은 X 전극 및 이를 구동하는 구동 보드를 제거할 수 있으므로 회로 가격이 저감된다.As described above, in the exemplary embodiment of the present invention, the reset operation, the address operation, and the sustain discharge operation may be performed only by the driving waveform applied to the Y electrode while the X electrode is biased to the reference voltage. Therefore, since the conventional X electrode and the driving board for driving the same can be removed, the circuit cost is reduced.

한편, 상기 구동 방법에 의할 경우 방전 셀은 리셋 기간 종료 후에도 X 전극과 Y 전극 사이에 높은 벽 전압이 형성되어, X 전극과 Y 전극 사이에서 오방전이 일어날 수 있다. 이러한 오방전을 방지할 수 있는 실시예가 또한 본 발명의 2전극 링 구조에 적용되는데, 이에 대해서 도 8 및 도 9을 참조하여 간단히 설명한다. On the other hand, according to the driving method, a high wall voltage is formed between the X electrode and the Y electrode even after the end of the reset period, so that an erroneous discharge may occur between the X electrode and the Y electrode. An embodiment capable of preventing such a discharging is also applied to the two-electrode ring structure of the present invention, which will be briefly described with reference to FIGS. 8 and 9.

도 8은 램프 리셋을 채용한 2전극 링 구조에서 Vx를 활용한 구동 파형 개념도이고, 도 9는 램프 리셋을 채용한 2전극 링 구조에서 Vx를 활용한 2전극 간 상태 전압 개념도이다.8 is a conceptual diagram of driving waveforms using Vx in a two-electrode ring structure employing a lamp reset, and FIG. 9 is a conceptual diagram of state voltage between two electrodes using Vx in a two-electrode ring structure employing a lamp reset.

먼저, 도 8을 보면, 본 발명의 제2 실시예에 따른 구동 파형은 리셋 기간의 상승 기간에서 X 전극을 일정 전압으로 바이어스하는 점을 제외하면 제1 실시예와 동일하다. First, referring to FIG. 8, the driving waveform according to the second embodiment of the present invention is the same as that of the first embodiment except that the X electrode is biased to a constant voltage in the rising period of the reset period.

구체적으로, 리셋 기간의 상승 기간에서 X 전극을 일정 전압(기준 전압보다 높은 전압)으로 바이어스한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 이때, X 전극의 바이어스 전압으로 도 8과 같이 Va 전압을 사용하면 추가적인 전원을 사용하지 않을 수 있다. X 전극의 전압이 Va 전압으로 바이어스한 상태에서 Y 전극의 전압이 증가하면, 도 8에 도시된 바와 같이, X 전극과 Y 전극 사이의 벽 전압(Vw)이 제1 실시예에 비해 작아서 X 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘게 된다. 그러면 X 전극과 Y 전극 사이에서 먼저 약 방전이 발생하고 이 약 방전에 의해 프라이밍 입자가 형성된 상태에서 X 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘게 된다. 그리고 이 프라이밍 입자에 의해 X 전극과 Y 전극 사이에서는 방전 지연이 줄어서 앞서 설명한 것과 같은 강 방전이 발생하지 않고 약 방전이 수행되어 원하는 양의 벽 전하가 형성될 수 있다. 따라서 리셋 기간의 하강 기간에서도 약 방전이 일어나지 않아서 유지 기간에서의 오 방전을 방지할 수 있다. Specifically, in the rising period of the reset period, the voltage of the Y electrode is gradually increased from the Vs voltage to the Vset voltage while the X electrode is biased to a constant voltage (voltage higher than the reference voltage). In this case, when the Va voltage is used as the bias voltage of the X electrode as illustrated in FIG. 8, an additional power source may not be used. When the voltage of the Y electrode is increased while the voltage of the X electrode is biased to the Va voltage, as shown in FIG. 8, the wall voltage Vw between the X electrode and the Y electrode is smaller than that of the first embodiment, and thus the X electrode is smaller. The discharge start voltage is exceeded before the voltage between the and Y electrodes. Then, the weak discharge first occurs between the X electrode and the Y electrode, and the voltage between the X electrode and the Y electrode exceeds the discharge start voltage in the state where priming particles are formed by the weak discharge. The priming particles reduce the discharge delay between the X electrode and the Y electrode, so that the weak discharge is performed without generating the strong discharge as described above, thereby forming a desired amount of wall charge. Therefore, weak discharge does not occur even in the falling period of the reset period, and thus, the false discharge in the sustain period can be prevented.

각각의 구역(120R, 120G, 120B)에 대하여 2 전극의 상대 전위만으로 벽전하가 제어될 수 있고, 고전압인 Vnf를 사용하지 않고 저 전압인 Vx를 도입하고, Vnf와 Vs가 동일한 것을 이용하여 Y 전원을 1개씩 줄일 수 있고 X 전원에 추가되는 Vx가 저전압 영역이므로 소자 가격을 낮출 수는 2전극 구조의 구동파형을 적용할 수 있었다.For each zone 120R, 120G, 120B, the wall charge can be controlled by only the relative potentials of the two electrodes, introduce the low voltage Vx without using the high voltage Vnf, and use the same Vnf and Vs for Y Since the power can be reduced by one and Vx added to the X power is a low voltage region, the driving waveform of the two-electrode structure can be applied to reduce the device price.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

본 발명에 따른 플라즈마 디스플레이 패널은, 현재 공정 가능한 최소 서브 픽셀 안에 적색, 녹색, 청색 3색의 셀을 구동할 수 있어서 기존 대비 3배의 해상도를 얻을 수 있을 뿐만 아니라 초 고정세를 얻을 수 있다.The plasma display panel according to the present invention can drive red, green, and blue three-color cells within the minimum sub-pixels that can be processed at present.

또한, 본 발명에 따른 플라즈마 디스플레이 패널은, 격벽 내에 전극을 설치하게 되어 한 쌍의 기판 중 적어도 한쪽을 무 공정으로 이룰 수 있어서 비용절감 라인의 획일화를 가져올 수 있으며 전면 기판에 배치되던 유전체, 전극, 보호막 등이 없어지게 되므로 기존에 비해서 높은 투과율을 얻을 수 있어서 휘도 향상을 할 수 있다. 또한, 본 발명에 따른 플라즈마 디스플레이 패널은 기존에는 불가능한 양면 동시 시청을 할 수 있는 효과가 있다.In addition, in the plasma display panel according to the present invention, an electrode is provided in the partition wall so that at least one of the pair of substrates can be formed in a non-process, resulting in uniform cost-saving lines. Since the protective film is no longer used, a higher transmittance can be obtained compared to the existing ones, thereby improving luminance. In addition, the plasma display panel according to the present invention has an effect that allows simultaneous viewing on both sides, which is impossible.

또한, 본 발명은 각 준 방전 공간 당 2전극의 상대 전위만으로 벽전하를 제어함으로써 Y전원을 한개 줄일 수 있고 저전압인 Vx를 적용하여 소자 가격을 낮출 수 있다.In addition, the present invention can reduce one Y power supply by controlling the wall charge only by the relative potential of two electrodes per quasi discharge space, and lower the device price by applying a low voltage Vx.

Claims (13)

소정의 간격으로 떨어져 서로 마주보는 제1 기판 및 제2 기판;A first substrate and a second substrate facing each other at predetermined intervals; 상기 제1 기판과 제2 기판 사이에 형성된 공간을 복수의 방전 셀로 구획하는 격벽;A partition wall partitioning a space formed between the first substrate and the second substrate into a plurality of discharge cells; 상기 각 방전셀을 상기 기판에 수직한 방향을 따라 분할되는 적어도 2 이상의 구역들로 구획하는 준 격벽;A quasi-barrier partitioning each discharge cell into at least two zones divided along a direction perpendicular to the substrate; 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되며, 제1 방향을 따라 이어지는 제 1 전극;A first electrode formed in the partition wall so as to surround at least a portion of each discharge cell and extending in a first direction; 상기 제 1 전극으로부터 소정 간격 떨어져 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되고, 상기 제1 방향과 교차하는 제2 방향을 따라 이어지는 제 2 전극; 및,A second electrode formed in the partition wall so as to surround at least a portion of each discharge cell at a predetermined distance from the first electrode and extending in a second direction crossing the first direction; And, 상기 준 격벽에 의해 구획되는 각 구역에 각기 형성되는 형광체층Phosphor layer formed in each zone partitioned by the quasi-barrier 을 포함하는 플라즈마 디스플레이 패널. Plasma display panel comprising a. 제1항에 있어서, The method of claim 1, 상기 각 방전셀 내에서 상기 준 격벽에 의해 구획되는 각 구역 내에는 서로 다른 색상의 가시광을 내는 형광체층이 형성되는 플라즈마 디스플레이 패널.And a phosphor layer which emits visible light of different colors in each of the regions defined by the quasi-dividing walls in each of the discharge cells. 제1항에 있어서,The method of claim 1, 상기 제1 기판과 제2 기판은 모두 투명 기판인 플라즈마 디스플레이 패널. And the first substrate and the second substrate are both transparent substrates. 제1항에 있어서, The method of claim 1, 상기 격벽 상에는 유전체 층이 더욱 형성되는 플라즈마 디스플레이 패널.And a dielectric layer is further formed on the partition wall. 제1항에 있어서, The method of claim 1, 상기 제 1 전극 및 제 2 전극으로 구성된 전극 쌍은 상기 각 방전셀 내에서 구획되는 각 구역마다 배치되는 플라즈마 디스플레이 패널.And an electrode pair consisting of the first electrode and the second electrode is disposed in each of the sections partitioned within the respective discharge cells. 제1항에 있어서,The method of claim 1, 상기 준 격벽은 상기 격벽으로부터 기판에 나란한 방향으로 상기 방전셀 내부를 향해 돌출 형성되는 플라즈마 디스플레이 패널.And the quasi-barrier is formed to protrude toward the inside of the discharge cell in a direction parallel to the substrate from the partition. 제6항에 있어서,The method of claim 6, 상기 준 격벽의 양쪽 측면에 서로 다른 색상의 형광체층이 형성되는 플라즈마 디스플레이 패널.And a phosphor layer having different colors on both sides of the quasi-barrier. 제1항에 있어서,The method of claim 1, 상기 제1 전극에는 유지기간기간에서 유지 펄스가 인가되는 플라즈마 디스플레이 패널.And a sustain pulse applied to the first electrode in a sustain period. 제1항에 있어서,The method of claim 1, 상기 제1 전극에는 어드레스 기간기간에서 스캔 펄스가 인가되고, 상기 제2 전극에는 어드레스 기간에서 어드레스 펄스가 인가되는 플라즈마 디스플레이 패널.And a scan pulse is applied to the first electrode in an address period, and an address pulse is applied to the second electrode in an address period. 제2항에 있어서,The method of claim 2, 상기 제1 기판과 제2 기판은 모두 투명 기판이고, Both the first substrate and the second substrate are transparent substrates, 상기 격벽 상에는 유전체 층이 더욱 형성되고,A dielectric layer is further formed on the partition wall, 상기 제 1 전극 및 제 2 전극으로 구성된 전극 쌍은 상기 각 방전셀 내에서 구획되는 각 구역마다 배치되고,The electrode pair consisting of the first electrode and the second electrode is disposed for each zone partitioned within each discharge cell, 상기 준 격벽은 상기 격벽으로부터 기판에 나란한 방향으로 상기 방전셀 내부를 향해 돌출 형성되고,The quasi-barrier is formed to protrude toward the inside of the discharge cell in a direction parallel to the substrate from the partition, 상기 각 방전셀은 상기 준 격벽에 의하여 3개의 구역으로 구획되고, 상기 구역들에는 적색, 녹색, 청색의 형광체층이 각각 형성되는 플라즈마 디스플레이 패널.Wherein each of the discharge cells is divided into three zones by the quasi-barrier walls, and the phosphor layers of red, green, and blue are respectively formed in the zones. 소정의 간격으로 떨어져 서로 마주보는 제1 기판 및 제2 기판 사이에 형성된 공간을 복수의 방전 셀로 구획하는 격벽과, 상기 각 방전셀을 상기 기판에 수직한 방향을 따라 분할되는 적어도 2 이상의 구역으로 구획하는 준 격벽과, 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되며, 제1 방향을 따라 이어지는 제 1 전극과, 상기 상기 제 1 전극으로부터 소정 간격 떨어져 상기 각 방전셀의 적어도 일부를 둘러싸도록 상기 격벽 내에 형성되고, 상기 제1 방향과 교차하는 제2 방향을 따라 이어지는 제 2 전극을 포함하며, 상기 방전 셀은 하나의 방전 셀이 3개의 서브필드를 갖는 하나의 프레임을 표시하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A partition partitioning a space formed between the first substrate and the second substrate facing each other at a predetermined interval into a plurality of discharge cells, and partitioning each discharge cell into at least two or more regions divided in a direction perpendicular to the substrate. A quaternary partition wall, a first electrode formed in the partition wall to surround at least a portion of each of the discharge cells, and enclosing at least a portion of the discharge cells at a predetermined distance from the first electrode; And a second electrode formed in the partition wall and extending in a second direction crossing the first direction, wherein the discharge cell displays one frame in which one discharge cell has three subfields. In the driving method of the panel, 적어도 하나의 서브필드에서,In at least one subfield, 리셋 기간에서 상기 제2 전극을 제1 전압으로 바이어스한 상태에서 상기 제1 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시킨 후, 제4 전압에서 제5 전압까지 점진적으로 감소시키는 단계,Gradually increasing the voltage of the first electrode from the second voltage to the third voltage while gradually biasing the second electrode to the first voltage in the reset period, and then gradually decreasing the voltage from the fourth voltage to the fifth voltage. , 어드레스 기간에서 켜질 방전셀을 선택하는 단계, 그리고Selecting a discharge cell to be turned on in the address period, and 상기 제2 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제1 전극에 제6 전압과 상기 제6 전압보다 낮은 제7 전압을 교대로 가지는 펄스를 인가하여 상기 선택된 방전셀을 유지 방전시키는 단계를 포함하는 플라즈마 디스플레이 패널 구동방법.Sustaining and discharging the selected discharge cell by applying a pulse having alternately a sixth voltage and a seventh voltage lower than the sixth voltage to the first electrode while biasing the second electrode to the first voltage; Plasma display panel driving method comprising. 제11항에 있어서,The method of claim 11, 상기 제1 전압은 접지 전압인 플라즈마 디스플레이 패널 구동방법.And the first voltage is a ground voltage. 제11항 또는 제12항에 있어서,The method according to claim 11 or 12, wherein 상기 어드레스 기간에서 제1 전극에는 제8 전압의 스캔 펄스가 인가되고, 제2 전극에는 제5 전압의 어드레스 펄스가 인가되며, 상기 제8 전압은 제5 전압보다 낮은 플라즈마 디스플레이 패널 구동방법.In the address period, a scan pulse of an eighth voltage is applied to the first electrode, an address pulse of a fifth voltage is applied to the second electrode, and the eighth voltage is lower than the fifth voltage.
KR1020050050876A 2005-06-14 2005-06-14 Plasma Display Panel and Driving Method thereof Expired - Fee Related KR100684833B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050876A KR100684833B1 (en) 2005-06-14 2005-06-14 Plasma Display Panel and Driving Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050876A KR100684833B1 (en) 2005-06-14 2005-06-14 Plasma Display Panel and Driving Method thereof

Publications (2)

Publication Number Publication Date
KR20060131034A KR20060131034A (en) 2006-12-20
KR100684833B1 true KR100684833B1 (en) 2007-02-20

Family

ID=37811161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050876A Expired - Fee Related KR100684833B1 (en) 2005-06-14 2005-06-14 Plasma Display Panel and Driving Method thereof

Country Status (1)

Country Link
KR (1) KR100684833B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214569A (en) 1997-01-31 1998-08-11 Hitachi Ltd Plasma display device
KR20060042761A (en) * 2004-11-10 2006-05-15 삼성에스디아이 주식회사 Plasma display panel
KR20060055101A (en) * 2004-11-18 2006-05-23 삼성에스디아이 주식회사 Plasma display panel and driving method for driving same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214569A (en) 1997-01-31 1998-08-11 Hitachi Ltd Plasma display device
KR20060042761A (en) * 2004-11-10 2006-05-15 삼성에스디아이 주식회사 Plasma display panel
KR20060055101A (en) * 2004-11-18 2006-05-23 삼성에스디아이 주식회사 Plasma display panel and driving method for driving same

Also Published As

Publication number Publication date
KR20060131034A (en) 2006-12-20

Similar Documents

Publication Publication Date Title
KR100637186B1 (en) Plasma display panel
KR100684833B1 (en) Plasma Display Panel and Driving Method thereof
KR100700516B1 (en) Plasma display panel
KR20060055101A (en) Plasma display panel and driving method for driving same
KR100592292B1 (en) Plasma display panel
KR100759449B1 (en) Plasma display panel
KR100592318B1 (en) Plasma display panel and flat panel display device having same
KR100637235B1 (en) Plasma display panel
KR100647667B1 (en) Driving Method of Plasma Display Panel
KR100472370B1 (en) Plasma Display Panel And Driving Method Thereof
KR100719588B1 (en) Plasma display panel
KR100592294B1 (en) Plasma display panel
KR100421678B1 (en) Plasma Display Panel
KR100696545B1 (en) Plasma display panel
KR20060116323A (en) Plasma display panel and driving method for driving same
JP2001143624A (en) Plasma display panel
KR100615251B1 (en) Plasma display panel
KR100647650B1 (en) Plasma display panel
KR20060001390A (en) Plasma display panel
KR100647636B1 (en) Plasma display panel
KR100615308B1 (en) Plasma display panel and flat panel display device having same
KR100647615B1 (en) Plasma display panel
KR100696480B1 (en) Plasma display panel and driving method for driving same
KR100581932B1 (en) Plasma display panel
KR100701948B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050614

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060928

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee