[go: up one dir, main page]

KR100753120B1 - 구리배선의 삼원계 확산방지막의 형성 방법 - Google Patents

구리배선의 삼원계 확산방지막의 형성 방법 Download PDF

Info

Publication number
KR100753120B1
KR100753120B1 KR1020010038769A KR20010038769A KR100753120B1 KR 100753120 B1 KR100753120 B1 KR 100753120B1 KR 1020010038769 A KR1020010038769 A KR 1020010038769A KR 20010038769 A KR20010038769 A KR 20010038769A KR 100753120 B1 KR100753120 B1 KR 100753120B1
Authority
KR
South Korea
Prior art keywords
deposition chamber
ternary
diffusion barrier
oxygen
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010038769A
Other languages
English (en)
Other versions
KR20030002034A (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038769A priority Critical patent/KR100753120B1/ko
Publication of KR20030002034A publication Critical patent/KR20030002034A/ko
Application granted granted Critical
Publication of KR100753120B1 publication Critical patent/KR100753120B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 실리콘이 함유된 확산방지막의 확산방지저하를 개선시키도록 한 물리기상증착법을 이용한 구리배선의 삼원계 확산방지막 형성 방법에 관한 것으로, 증착챔버내에 로딩된 기판상에 탄탈륨, 텅스텐 그리고 질소로 이루어진 삼원계 질화물을 증착하는 단계; 및 상기 삼원계 질화물을 조밀화시키고 상기 삼원계 질화물의 표면층에 산소를 충진시키기 위한 개질화 공정을 실시하는 단계를 포함하여 이루어진다.
구리, 확산방지막, TaWN, TiSiN, PVD, 타겟

Description

구리배선의 삼원계 확산방지막의 형성 방법{METHOD FOR FORMING TENERAY DIFFUSION BARRIER IN COPPER ITNERCONNECTION}
도 1은 종래기술에 따른 구리배선의 형성 방법을 도시한 도면,
도 2는 본 발명의 실시예에 따른 TaWN 확산방지막의 증착챔버를 도시한 도면,
도 3은 본 발명의 실시예에 따른 구리배선의 형성 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
100 : 반응성 증착챔버 101 : 웨이퍼
102 : 웨이퍼지지대 103 : 타겟지지대
104 : 탄탈륨 타겟 105 : 텅스텐 타겟
106 : 아르곤가스공급관 107 : 질소가스공급관
108 : TaWN
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 구리배선의 확산방지막(Diffusion barrier)의 형성 방법에 관한 것이다.
일반적으로 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다.
이러한 금속 배선 재료로는 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 일렉트로마이그레이션(electromigration; EM) 및 스트레스마이그레이션(stressmigration; SM) 등의 신뢰성이 우수한 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료로 구리(Cu)가 최근에 관심의 대상이 되고 있다.
구리를 금속배선 재료로 이용하는 이유는, 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄: 660℃, 텅스텐: 3400℃), 비저항은 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮기 때문이다.
그러나, 구리는 실리콘 및 산화물내에서 매우 빠른 확산도를 가지고 있으므로 구리의 확산을 막아줄 확산방지막(Diffusion barrier)이 필요하다.
이러한 확산방지막으로는 구리와 전혀 반응을 하지 않는 금속 또는 질화물이 이용되며, 구리에 대한 확산방지막의 성능은 단일 내열금속(refractory metal), 이 원계 질화물, 삼원계 질화물의 순서로 우수하다.
예컨대, Ti, Ta, TiN, WN, TaN, TiSiN, TaSiN을 이용한다.
구리는 오로지 확산에 의해서만 확산하는데, 이것으로부터 구리의 확산을 방지하기 위해서는 확산방지막의 미세 구조를 빠른 확산경로가 없는 비정질(amorphous)로 만드는 것이 유리하다.
이러한 관점에서 볼 때, 비정질 삼원계 확산방지막의 성능이 우수함을 알 수 있다.
현재까지 개발된 확산방지막중에서 우수한 확산방지 성능을 보여주는 방지막은 내열금속에 실리콘(Si) 및 질소(N)가 첨가된 삼원계 비정질 질화물이다.
도 1은 종래기술에 따라 구리배선을 개략적으로 도시한 도면이다.
도 1에 도시된 바와 같이, 실리콘기판(11)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 선택적으로 식각하여 실리콘기판(11)의 소정 표면이 노출되는 콘택홀을 형성하고, 콘택홀내에 TiSiN 또는 TaSiN과 같은 삼원계 비정질 질화물(13), 구리막(14)을 매립시켜 구리배선을 형성한다.
이 때, 삼원계 비정질 질화물(13)은 구리막(14)내 구리의 확산방지역할을 하는 확산방지막이다.
그러나, 이러한 삼원계 비정질 질화물(13)들은 실리콘(Si)이 함유되어 있으므로 실리콘이 질소와 결합하여 박막의 전기적인 저항을 높이며, 또한 구리와 실리콘의 매우 좋은 화학적 친화력 때문에 비정질에서 결정질로 변태되는 온도를 낮추어 확산방지 성능을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 실리콘이 함유된 확산방지막의 적용에 따른 구리배선의 확산방지 저하를 방지하도록 한 구리배선의 삼원계 확산 방지막의 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 구리배선의 삼원계 확산방지막 형성 방법은 증착챔버내에 로딩된 기판상에 탄탈륨, 텅스텐 그리고 질소로 이루어진 삼원계 질화물을 증착하는 단계; 및 상기 삼원계 질화물을 조밀화시키고 상기 삼원계 질화물의 표면층에 산소를 충진시키기 위한 개질화 공정을 실시하는 단계를 포함하여 이루어짐을 특징으로 하고, 상기 삼원계 질화물을 증착하는 단계는, 상기 증착챔버내에 탄탈륨타겟과 텅스텐타겟을 장착시키는 단계, 상기 증착챔버내에 아르곤가스와 질소 가스의 혼합 가스를 공급하는 단계, 상기 아르곤가스를 이온화시켜 아르곤 플라즈마를 형성하는 단계, 상기 아르곤 플라즈마내 아르곤 이온을 상기 탄탈륨타겟과 텅스텐타겟과 충돌시키는 단계, 및 상기 충돌로 인해 떨어져 나온 탄탈륨이온과 텅스텐 이온을 상기 질소가스와 반응시키는 단계를 포함하는 것을 특징으로 한다.
상기 개질화 공정은, 상기 삼원계 질화물이 증착되는 증착챔버내에서 이루어지거나 또는 별도의 열처리 챔버내에서 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 TaWN 확산방지막을 증착하기 위한 물리기상증착(PVD) 챔버를 도시한 도면이다.
도 1을 참조하면, 물리적기상증착 챔버는 반응성 증착 챔버(100)로서, 반응성 증착챔버(100)내에 기판지지대(102)에 의해 지지된 삼원계 확산방지막이 증착될 웨이퍼(101), 웨이퍼(101)에 대향하는 위치에 각각 타겟지지대(103)에 의해 지지된 탄탈륨타겟(104)과 텅스텐타겟(105), 반응성 증착 챔버(100)내에 스퍼터가스인 아르곤가스를 공급하기 위한 아르곤가스공급관(106), 반응성 증착 챔버(100)내에 반응가스인 질소가스를 공급하기 위한 질소가스공급관(107)으로 이루어진다.
여기서, 아르곤가스공급관(106)을 통해 아르곤과 같은 비활성가스가 공급되고, 질소가스공급관(107)을 통해 질소가스가 공급되며, 이들 아르곤가스 및 질소가스는 밸브를 통해 그 공급량 및 공급시간이 조절된다.
또한, 웨이퍼(101)의 표면이 탄탈륨타겟(104)과 텅스텐타겟(105)에 평행하게 일정한 간격을 유지하도록 웨이퍼(101)는 기판지지대(102)에 장착된다.
상술한 도 1에서 이루어지는 TaWN의 증착은, 먼저 고전압이 걸린 진공상태에서 반응성 증착챔버(100)내의 각 타겟(104,105)과 웨이퍼(101) 사이에 아르곤가스와 질소 가스의 혼합 가스를 공급한 다음, 아르곤가스를 이온화시켜 아르곤 플라즈마를 형성하고, 플라즈마를 구성하는 Ar+ 이온들을 각 타겟(104, 105)으로 전기장에 의해 가속시켜 각 타겟(104, 105)의 표면과 충돌시킨다.
이러한 충돌에 의한 운동량의 교환에 의하여 각 타겟(104,105)의 표면 원자나 분자가 튀어나오고, 튀어나온 원자나 분자들(Ta+, W+)은 반응가스인 질소(N) 가스와 화학반응하여 웨이퍼(101)상에 TaWN(108)을 증착시킨다.
도 3은 도 2의 반응성 증착챔버내에서 이루어지는 TaWN 확산방지막의 형성 방법을 도시한 공정 단면도이다.
도 3에 도시된 바와 같이, 소정 공정이 완료된 하부층(21)상에 층간절연막(22)을 증착한 후, 층간절연막(22)을 선택적으로 식각하여 하부층(21)의 표면이 노출되는 콘택홀을 형성한다.
이 때, 콘택홀은 구리배선이 형성될 부분으로서 하부층(21)은 실리콘기판 또는 다층 금속배선의 최하층 금속배선 중 어느 하나일 것이다.
계속해서, 콘택홀내의 노출된 하부층(21)을 반응성 증착챔버내에 로딩시킨 후, 아르곤 가스와 질소가스를 유입시켜 아르곤 플라즈마를 형성시킨다. 계속해서, 아르곤 플라즈마내 이온화된 아르곤이온을 전기장에 의해 탄탈륨 타겟과 텅스텐 타겟에 충돌시키고, 충돌에 의해 각 타겟으로부터 떨어져 나온 탄탈륨 이온과 텅스텐 이온을 질소가스와 반응시켜 하부층(21)상에 TaWN(23)을 증착시킨다.
상술한 TaWN(23)의 증착은 100℃∼900℃의 온도범위에서 이루어지고, 증착되는 TaWN(23)은 200Å∼1000Å의 두께를 가지며, TaWN(22)내 Ta의 조성비는 50∼80at%, W의 조성비는 10∼25at%, N의 조성비는 10∼25at%를 유지한다.
다음으로, TaWN(23)을 증착한 후, TaWN(23)을 조밀화시키고 TaWN(23)의 표면 에 산소를 충진시키는 개질화 공정을 진행한다.
TaWN(23)의 조밀화 및 산소충진 방법은 증착챔버내에서 이루어지거나, 또는 별도의 열처리챔버내에서 이루어진다.
먼저 열처리챔버내에서 이루어지는 TaWN(23)의 조밀화 및 산소 충진 방법은 TaWN(23)을 증착한 후, 열처리 챔버내로 이송시켜 급속열처리(Rapid Thermal Process; RTP)하는데, 급속열처리는 산소(O2) 분위기, 아르곤과 산소의 혼합분위기(Ar+O2), 또는 질소와 산소의 혼합분위기(N2+O2)에서 이루어지되 100℃∼650℃의 온도에서 1분∼5분동안 진행된다. 이 때, 각각 산소, 아르곤 및 질소의 유량을 변화시키면서 열처리한다.
다음으로, 증착챔버내에서 이루어지는 TaWN(23)의 조밀화 및 산소충진 방법을 설명한다.
제1예로서, TaWN(23) 증착시에 반응성 증착챔버내에 산소를 유입한 후 이온화시키고, 하부층(21)측의 전기장에 의해 이온화된 산소를 증착되는 TaWN(23)측으로 가속시키므로써 TaWN(23)을 조밀화시킴과 동시에 막내에 산소를 충진시킨다.
제2예로서, 증착 챔버내에 아르곤을 유입한 후 이온화시키고, 이온화된 아르곤을 증착되는 TaWN(23)과 충돌시키므로써 TaWN(23)의 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 TaWN(22)상에 균일한 산화막(24)을 형성시킨다.
제3예로서, 증착 챔버내에 질소를 이온화시키고, 이온화된 질소를 증착되는 TaWN(23)과 충돌시키므로써 TaWN(23)의 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 TaWN(23)상에 균일한 산화막(24)을 형성시킨다.
제4예로서, 증착챔버내에 질소와 산소를 동시에 유입시킨 후 이온화시키고, 이온화된 질소를 증착되는 TaWN(23)과 충돌시키므로써 TaWN(23)의 막질을 조밀하게 만들어준 후, 이온화된 산소를 이용하여 TaWN(23)상에 균일한 산화막(24)을 형성시킨다.
제5예로서, 증착 챔버내에서 NH4로 열처리하여 TaWN(23)을 조밀화시킨 후 추가로 유입된 산소를 이온화시킨 후, 이온화된 산소를 이용하여 TaWN(23)상에 균일한 산화막(24)을 형성시킨다.
제6예로서, 증착 챔버내에서 NH4 플라즈마처리하여 TaWN(23)을 조밀화시킨 후, 추가로 산소를 유입시킨 후 이온화시키고 이온화된 산소를 이용하여 TaWN(23)상에 균일한 산화막(24)을 형성시킨다.
제7예로서, 증착챔버내에서 UV 오존으로 열처리하여 TaWN(23)을 조밀화시킴과 동시에 TaWN(23)상에 균일한 산화막(24)을 형성시킨다.
상술한 제1예 내지 제7예를 조합하여 TaWN(23)을 개질화시킬 수도 있으며, 제1예 내지 제7예는 모두 100℃∼650℃의 온도에서 1분∼5분동안 이루어진다.
계속해서, 산화막(24)상에 구리막(25)를 증착하여 구리배선을 완성한다.
상술한 것처럼, TaWN(23)을 증착시킨 후, 조밀화 및 산소 충진시키므로써 실리콘이 포함되지 않으면서 내열금속(Ta)내에 또다른 내열금속(W) 및 질소(N)를 첨가시키므로서 확산방지막의 미세 구조를 비정질로 만든다.
이처럼 비정질 확산방지막은 내열금속인 탄탈륨(Ta), 텅스텐(W)과 질소(N)와의 강한 화학적 결합에 의해서 후속 고온열공정에서도 그 결합이 유지되고, 또한 저항이 낮은 내열금속인 탄탈륨(Ta)과 텅스텐(W), 그리고 질소를 포함하고 있기 때문에 낮은 전기저항을 유지한다.
상술한 바와 같이, 내열금속 및 질소가 첨가된 비정질 확산방지막들은 배선공정에서 필히 발생되는 구리의 확산을 고온까지 차단하여 배선공정의 공정온도범위를 넓힐 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 삼원계 확산방지막은 구리 배선공정에서 필히 발생되는 구리의 확산을 고온까지 차단하여 배선공정의 공정 온도범위를 넓힐 수 있어 소자의 신뢰성을 확보할 수 있는 효과가 있다.

Claims (12)

  1. 구리배선의 확산방지막 형성 방법에 있어서,
    증착챔버내에 로딩된 기판상에 탄탈륨, 텅스텐 그리고 질소로 이루어진 삼원계 질화물을 증착하는 단계; 및
    상기 삼원계 질화물을 조밀화시키고 상기 삼원계 질화물의 표면층에 산소를 충진시키기 위한 개질화 공정을 실시하는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 삼원계 질화물을 증착하는 단계는,
    상기 증착챔버내에 탄탈륨타겟과 텅스텐타겟을 장착시키는 단계;
    상기 증착챔버내에 아르곤가스와 질소 가스의 혼합 가스를 공급하는 단계;
    상기 아르곤가스를 이온화시켜 아르곤 플라즈마를 형성하는 단계;
    상기 아르곤 플라즈마내 아르곤 이온을 상기 탄탈륨타겟과 텅스텐타겟과 충돌시키는 단계; 및
    상기 충돌로 인해 떨어져 나온 탄탈륨이온과 텅스텐 이온을 상기 질소가스와 반응시키는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 삼원계 질화물을 증착하는 단계는,
    100℃∼900℃의 온도에서 이루어지되, 200Å∼1000Å의 두께로 증착되는 것을 특징으로 하는 삼원계 확산방지막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 삼원계 질화물내 상기 탄탈륨의 조성비는 50at%∼80at%, 상기 텅스텐의 조성비는 10at%∼25at%, 상기 질소의 조성비는 10at%∼25at%인 것을 특징으로 하는 삼원계 확산방지막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 개질화 공정은, 상기 삼원계 질화물이 증착되는 증착챔버내에서 이루어지거나 또는 별도의 열처리 챔버내에서 이루어짐을 특징으로 하는 삼원계 확산방지막의 형성 방법.
  6. 제 5 항에 있어서,
    상기 증착챔버내에서 이루어지는 개질화 공정은,
    상기 삼원계 질화물의 증착시에 상기 증착챔버내에 산소를 유입시키는 단계;
    상기 유입된 산소를 이온화시키는 단계; 및
    상기 이온화된 산소를 상기 삼원계 질화물측으로 가속시키는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
  7. 제 5 항에 있어서,
    상기 증착챔버내에서 이루어지는 개질화 공정은,
    상기 증착 챔버내에서 이온화된 아르곤을 이용하여 상기 삼원계 질화물을 조밀화시키는 단계; 및
    상기 증착챔버내에서 이온화된 산소를 이용하여 상기 삼원계 질화물상에 산화막을 증착시키는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
  8. 제 5 항에 있어서,
    상기 증착챔버내에서 이루어지는 개질화 공정은,
    상기 증착 챔버내에서 이온화된 질소를 이용하여 상기 삼원계 질화물을 조밀화시키는 단계; 및
    상기 증착챔버내에서 이온화된 산소를 이용하여 상기 삼원계 질화물상에 산화막을 증착시키는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
  9. 제 5 항에 있어서,
    상기 증착챔버내에서 이루어지는 개질화 공정은,
    상기 증착 챔버내에 동시에 질소와 산소를 유입시키는 단계;
    상기 질소와 산소를 이온화시킨 후 이온화된 상기 질소를 상기 삼원계 질화물측으로 충돌시키는 단계; 및
    상기 이온화된 산소를 이용하여 상기 삼원계 질화물상에 산화막을 증착시키는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
  10. 제 5 항에 있어서,
    상기 증착챔버내에서 이루어지는 개질화 공정은,
    상기 증착 챔버내에서 NH4 가스를 이용한 열처리 또는 NH4 플라즈마처리하는 단계; 및
    상기 증착챔버내에서 이온화된 산소를 이용하여 상기 삼원계 질화물상에 산화막을 증착시키는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
  11. 제 5 항에 있어서,
    상기 증착챔버내에서 이루어지는 개질화 공정은,
    상기 증착챔버내에서 UV 오존으로 열처리하는 단계를 포함하여 이루어짐을 특징으로 하는 삼원계 확산방지막의 형성 방법.
  12. 제 5 항에 있어서,
    상기 열처리챔버내에서 이루어지는 개질화 공정은,
    상기 삼원계 질화물이 증착된 기판을 급속열처리를 위한 챔버내로 이송시키는 단계; 및
    상기 챔버내에서 산소, 아르곤과 산소의 혼합분위기, 또는 질소와 산소의 혼합분위기의 100℃∼650℃의 온도에서 1분∼5분동안 급속열처리하는 단계
    를 포함하는 삼원계 확산방지막의 형성 방법.
KR1020010038769A 2001-06-30 2001-06-30 구리배선의 삼원계 확산방지막의 형성 방법 Expired - Fee Related KR100753120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038769A KR100753120B1 (ko) 2001-06-30 2001-06-30 구리배선의 삼원계 확산방지막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038769A KR100753120B1 (ko) 2001-06-30 2001-06-30 구리배선의 삼원계 확산방지막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20030002034A KR20030002034A (ko) 2003-01-08
KR100753120B1 true KR100753120B1 (ko) 2007-08-30

Family

ID=27712679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038769A Expired - Fee Related KR100753120B1 (ko) 2001-06-30 2001-06-30 구리배선의 삼원계 확산방지막의 형성 방법

Country Status (1)

Country Link
KR (1) KR100753120B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728270B2 (en) 2020-07-27 2023-08-15 Samsung Electronics Co., Ltd. Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
CN100381609C (zh) * 2005-11-03 2008-04-16 上海交通大学 铜互连阻挡层材料TaWN薄膜
CN116288204B (zh) * 2023-03-13 2025-03-28 南京理工大学 一种N元素调控Ta0.5W0.5Nx硬质薄膜的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255130B1 (ko) * 1997-11-04 2000-05-01 박호군 초고집적 기억소자 및 비기억소자를 위한 wbxny확산방지막제조방법 및 그를 이용한 다층 금속연결 배선방법
KR100288500B1 (ko) * 1995-04-19 2001-05-02 박호군 질화물 표면의 개질방법 및 이에 의해 표면개질된질화물
KR20010105461A (ko) * 2000-05-09 2001-11-29 이재갑 반도체 소자의 구리 합금배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288500B1 (ko) * 1995-04-19 2001-05-02 박호군 질화물 표면의 개질방법 및 이에 의해 표면개질된질화물
KR100255130B1 (ko) * 1997-11-04 2000-05-01 박호군 초고집적 기억소자 및 비기억소자를 위한 wbxny확산방지막제조방법 및 그를 이용한 다층 금속연결 배선방법
KR20010105461A (ko) * 2000-05-09 2001-11-29 이재갑 반도체 소자의 구리 합금배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728270B2 (en) 2020-07-27 2023-08-15 Samsung Electronics Co., Ltd. Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film
US12014985B2 (en) 2020-07-27 2024-06-18 Samsung Electronics Co., Ltd. Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film

Also Published As

Publication number Publication date
KR20030002034A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
US6554914B1 (en) Passivation of copper in dual damascene metalization
US5478780A (en) Method and apparatus for producing conductive layers or structures for VLSI circuits
KR0172772B1 (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
KR20100093138A (ko) 반도체 장치의 제조 방법, 반도체 장치, 전자 기기, 반도체 제조 장치 및 기억 매체
EP2162906B1 (en) A method for producing a copper contact
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
KR100205301B1 (ko) 금속배선구조 및 형성방법
US6395628B1 (en) Contact/via force fill techniques
JP3911643B2 (ja) 埋め込み導電層の形成方法
US20020025671A1 (en) Method of manufacturing a metal line in a semiconductor device
KR100753120B1 (ko) 구리배선의 삼원계 확산방지막의 형성 방법
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
KR20030089756A (ko) 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법
US7224065B2 (en) Contact/via force fill techniques and resulting structures
US6852624B2 (en) Electroless plating process, and embedded wire and forming process thereof
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
JP2002329682A (ja) Cu薄膜作製方法
JP2004311545A (ja) 半導体装置の製造方法及び高融点金属膜の堆積装置
KR100639458B1 (ko) TaSIN막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
KR100545538B1 (ko) 반도체 소자의 도핑 영역과의 컨택트 제조 방법
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
KR100250455B1 (ko) 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법
KR100268788B1 (ko) 반도체소자의 금속배선 형성방법
KR100411306B1 (ko) 수소확산방지막을 구비하는 반도체소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060328

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070822

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee