KR100745917B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100745917B1 KR100745917B1 KR1020060006969A KR20060006969A KR100745917B1 KR 100745917 B1 KR100745917 B1 KR 100745917B1 KR 1020060006969 A KR1020060006969 A KR 1020060006969A KR 20060006969 A KR20060006969 A KR 20060006969A KR 100745917 B1 KR100745917 B1 KR 100745917B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- layer
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 41
- 150000004767 nitrides Chemical class 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 11
- 239000012212 insulator Substances 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B5/00—Compression machines, plants or systems, with several evaporator circuits, e.g. for varying refrigerating capacity
- F25B5/02—Compression machines, plants or systems, with several evaporator circuits, e.g. for varying refrigerating capacity arranged in parallel
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B39/00—Evaporators; Condensers
- F25B39/02—Evaporators
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B43/00—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat
- F25B43/003—Filters
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B43/00—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat
- F25B43/02—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat for separating lubricants from the refrigerant
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B2400/00—General features or devices for refrigeration machines, plants or systems, combined heating and refrigeration systems or heat-pump systems, i.e. not limited to a particular subgroup of F25B
- F25B2400/01—Heaters
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B2600/00—Control issues
- F25B2600/25—Control of valves
- F25B2600/2521—On-off valves controlled by pulse signals
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B2700/00—Sensing or detecting of parameters; Sensors therefor
- F25B2700/21—Temperatures
- F25B2700/2115—Temperatures of a compressor or the drive means therefor
- F25B2700/21151—Temperatures of a compressor or the drive means therefor at the suction side of the compressor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Thermal Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 디자인 룰의 감소에 따른 채널 길이의 감소에도 펀치스루(Punchthrough), 전계(e-field) 및 바디 효과(body effect)를 효과적으로 개선하기 위하여 게이트 하부에 절연막을 매립하여 SOI(Silicon-on-insulator) 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 단 채널 효과(Short channel effect)와 접합 누설전류(Junction leakage current)를 감소시켜 소자의 성능을 개선할 수 있는 기술이다.
Description
도 1a 내지 1e는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
도 2a 내지 2h는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 디자인 룰의 감소에 따른 채널 길이의 감소에도 펀치스루(Punchthrough), 전계(e-field) 및 바디 효과(body effect)를 효과적으로 개선하기 위하여 게이트 하부에 절연막을 매립하여 SOI(Silicon-on-insulator) 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 단 채널 효과(Short channel effect)와 접합 누설전류(junction leakage current)를 감소시켜 소자의 성능을 개선할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
도 1a 내지 1e는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 패드 산화막(13)과 패드 질화막(15)을 형성한 후, 소자 분리 마스크(미도시)로 패드 질화막(15), 패드 산화막(13) 및 소정 두께의 반도체 기판(10)을 식각하여 트렌치(20)를 형성한다.
도 1b 및 1c를 참조하면, 트렌치(20)를 매립하는 소자 분리용 절연막(미도시)을 형성한다. 다음으로, 패드 절연막(15)을 노출할 때까지 소자 분리용 절연막을 평탄화 식각하여 활성 영역을 정의하는 소자 분리막(30)을 형성한다. 이후, 패드 질화막(15)을 제거한다.
도 1d 및 1e를 참조하면, 전체 표면에 불순물 이온 주입 공정(133)을 수행하여 반도체 기판(10)에 웰 및 채널 이온 주입 영역(미도시)을 형성한 후, 패드 산화막(13)을 제거하여 반도체 기판(10)을 노출한다. 다음으로, 노출된 반도체 기판(10) 상부에 게이트 절연막(60)을 형성하고, 전체 표면 상부에 게이트 도전층(미도시)과 하드 마스크층(미도시)을 형성한다. 이후, 게이트 마스크(미도시)를 식각 마스크로 하드 마스크층 및 게이트 도전층을 식각하여 게이트 전극(70)과 하드 마스크층 패턴(80)의 적층구조로 이루어진 게이트 구조물(90)을 형성한다.
상술한 반도체 소자의 제조 방법에 따르면, 디자인 룰이 감소함에 따라 채널 길이가 줄어들어 문턱 전압이 낮아지는 문제점이 심화되었다. 또한, 게이트 폭의 감소로 인하여 단 채널 효과(Short channel effect)가 증가 되었다. 특히, 드레인 영역의 전압이 증가하면, 이러한 드레인 영역이 소스 영역과 상호작용하여 소스 영역 쪽 전위장벽을 낮춰 DIBL(Drain induced barrier lowering) 효과가 증가한다. 따라서, 게이트 전압은 드레인 전압을 제어하지 못하며, 극단적 상태에 이르면 두 공핍층이 만난다. 결국, 소스 영역과 드레인 영역 사이에 고 전계에 의해 전자는 드레인 영역으로 구동되는 문제점이 있다. 그리고 게이트 폭의 감소에 따른 문턱 전압을 유지하기 위하여 채널 이온 주입 농도를 증가시키고 펀치스루(Punchthrough) 현상을 제어하기 위하여 이온을 주입하게 되어 상대적으로 전계가 증가한다. 따라서, 이로 인하여 소자의 리프레쉬 특성이 열화되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 특히 디자인 룰의 감소에 따른 채널 길이의 감소에도 펀치스루(Punchthrough), 전계(e-field) 및 바디 효과(body effect)를 효과적으로 개선하기 위하여 게이트 하부에 절연막을 매립하여 SOI(Silicon-on-insulator) 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 단 채널 효과(Short channel effect)와 접합 누설전류(junction leakage current)를 감소시켜 소자의 성능을 개선할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 제조 방법은,
(a) 패드 절연막이 구비된 반도체 기판에 저장 전극 콘택 영역을 정의하는 소자 분리 구조를 형성하되, 소자 분리 구조는 제 1 산화막/질화막/제 2 산화막의 적층구조로 이루어지는 단계와, (b) 소자 분리 구조의 일부를 식각하여 비트 라인 콘택 영역을 정의하며, 그 영역의 반도체 기판을 노출하는 단계와, (c) 비트 라인 콘택 영역에서 노출된 질화막을 제거하여 비트 라인 콘택 영역에 이웃한 소자 분리 구조 사이에 언더-컷 형태의 게이트 채널 공간을 형성하는 단계와, (d) 노출된 반도체 기판으로부터 비트 라인 콘택 영역 하부와 게이트 채널 공간을 매립하는 SEG(Selective epitaxial growth)층을 형성하는 단계와, (e) 소자 분리 구조의 제 2 산화막을 제거하여 게이트 영역을 정의하는 리세스를 형성하는 단계와, (f) 리세스의 표면에 게이트 절연막을 형성하는 단계와, (g) 게이트 절연막 상부에 리세스를 매립하는 평탄화된 게이트 도전층 및 게이트 하드 마스크층을 형성하는 단계와, (h) 게이트 마스크로 게이트 하드 마스크층 및 게이트 도전층을 패터닝하여 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
(a) 패드 절연막이 구비된 반도체 기판에 저장 전극 콘택 영역을 정의하는 소자 분리 구조를 형성하되, 소자 분리 구조는 제 1 산화막/질화막/제 2 산화막의 적층구조로 이루어지는 단계와, (b) 소자 분리 구조의 일부를 식각하여 비트 라인 콘택 영역을 정의하며, 그 영역의 반도체 기판을 노출하는 단계와, (c) 비트 라인 콘택 영역에서 노출된 질화막을 제거하여 비트 라인 콘택 영역에 이웃한 소자 분리 구조 사이에 언더-컷 형태의 게이트 채널 공간을 형성하는 단계와, (d) 노출된 반도체 기판으로부터 비트 라인 콘택 영역 하부와 게이트 채널 공간을 매립하는 SEG(Selective epitaxial growth)층을 형성하는 단계와, (e) 소자 분리 구조의 제 2 산화막을 제거하여 게이트 영역을 정의하는 리세스를 형성하는 단계와, (f) 리세스의 표면에 게이트 절연막을 형성하는 단계와, (g) 게이트 절연막 상부에 리세스를 매립하는 평탄화된 게이트 도전층 및 게이트 하드 마스크층을 형성하는 단계와, (h) 게이트 마스크로 게이트 하드 마스크층 및 게이트 도전층을 패터닝하여 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
삭제
이하에서는 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 2h는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(110) 상부에 패드 산화막(113)과 패드 질화막(115)을 형성한다. 다음으로, 패드 질화막(115) 상부에 감광막(미도시)을 형성한 후, 저장 전극 콘택 마스크(미도시)로 감광막을 노광 및 현상하여 저장 전극 콘택 영역을 정의하는 감광막 패턴(미도시)을 형성한다. 이후, 감광막 패턴을 식각 마스크로 패드 질화막(115), 패드 산화막(113) 및 소정 두께의 반도체 기판(110)을 소정 두께 식각하여 트렌치(120)를 형성한 후, 감광막 패턴을 제거한다. 그 다음, 소자 분리용 제 1 산화막(123)을 전체 표면에 형성한 후, 트렌치(120)의 측벽에 형성된 제 1 산화막(123)을 선택적으로 식각하여 제거한다. 여기서, 트렌치(120) 형성 공정 시 식각된 반도체 기판(110)의 깊이는 2,500 내지 3,500Å인 것이 바람직하다. 또한, 제 1 산화막(123)에 대한 식각 공정은 등방성 건식 또는 습식 식각 방법으로 수행되며, 그 두께는 1,000 내지 2,000Å인 것이 바람직하다.
도 2b 및 2c를 참조하면, 전체 표면 상부에 질화막(125)을 형성한 후, 질화막(125)을 식각하여 트렌치(120)의 측벽에 질화막(125)을 제거한다. 다음으로, 남은 트렌치(120)를 매립하는 소자 분리용 제 2 산화막(127)을 형성한 후, 패드 질화막(115)을 노출할 때까지 제 2 산화막(127)을 평탄화 식각하여 제 1 산화막(123)/질화막(125)/제 2 산화막(127)의 적층구조로 이루어진 소자 분리 구조(130)를 형성한다. 여기서, 질화막(125)은 측벽보다 평면에 더 두껍게 형성되는 스텝 커버리지(Step coverage)가 좋지 않은 PE-nitride로 형성하는 것이 바람직하다. 또한, 질화막(125)에 대한 식각 공정은 등방성 식각 또는 에치백(etch-back) 방법으로 수행되며, 트렌치(120) 내의 질화막(125)의 두께는 50 내지 150Å인 것이 바람직하다. 그리고 소자 분리 구조(130) 형성을 위한 평탄화 식각은 패드 질화막(115)의 두께가 절반이 될 때까지 수행되는 것이 바람직하다.
도 2d를 참조하면, 전체 표면 상부에 감광막(미도시)을 형성한 후, 비트 라인 콘택 마스크로 감광막을 노광 및 현상하여 비트 라인 콘택 영역(135)을 정의하는 감광막 패턴(140)을 형성한다. 다음으로, 감광막 패턴(140)을 식각 마스크로 비트 라인 콘택 영역(135)의 소자 분리 구조(130)를 식각하여 하부의 반도체 기판(110)을 노출한다. 여기서, 소자 분리 구조(130) 제거 공정은 건식 식각 방법으로 수행되는 것이 바람직하다.
도 2e를 참조하면, 감광막 패턴(140)을 제거한 후, 남은 패드 질화막(115)과 도 2d에서 도시된 비트 라인 콘택 영역(135)에서 노출된 질화막(125)을 제거하여 비트 라인 콘택 영역에 이웃한 소자 분리 구조(130) 사이에 언더-컷 형태의 채널 공간(145)을 형성한다. 여기서, 패드 질화막(115)과 노출된 질화막(125) 제거 공정은 인산(H3PO4)을 이용한 습식 식각 방법으로 수행되는 것이 바람직하다.
도 2f를 참조하면, 패드 산화막(113)을 제거한 후, 비트 라인 콘택 영역을 불산(HF)을 이용한 세정 공정을 수행하여 노출된 제 1 산화막(123)과 제 2 산화막(127)의 에지(edge) 부분을 둥글게 만든다. 다음으로, 비트 라인 콘택 영역(135)과 채널 공간(145)에서 노출된 반도체 기판(110)으로부터 SEG(Selective epitaxial growth)층(150)을 형성하여 비트 라인 콘택 영역(135)과 채널 공간(145)을 매립한다. 이때, SEG층(150)은 노출된 반도체 기판(110)을 시드층으로 하여 형성한다. 이후, 소자 분리 구조(130)의 상부를 노출할 때까지 SEG층(150)을 평탄화 식각한다.
도 2g를 참조하면, 전체 표면 상부에 감광막(미도시)을 형성한 후, 비트 라인 콘택 영역과 그 양측에 인접한 제 2 산화막(127)을 노출하는 감광막 패턴(153)을 형성한다. 다음으로, 감광막 패턴(153)을 식각 마스크로 노출된 제 2 산화막(127)을 제거하여 리세스(155)를 형성한다. 여기서, 제 2 산화막(127) 제거 공정은 습식 식각 방법으로 수행되는 것이 바람직하다.
도 2h를 참조하면, 감광막 패턴(153)을 제거한 후, 리세스(155)의 표면에 게이트 절연막(160)을 형성한다. 다음으로, 리세스(155)를 매립하는 평탄화된 게이트 도전층(미도시)을 형성한 후, 게이트 도전층 상부에 하드 마스크층(미도시)을 형성한다. 이후, 게이트 마스크(미도시)를 식각 마스크로 하드 마스크층과 게이트 도전층을 패터닝하여 게이트 전극(170)과 하드 마스크층 패턴(180)의 적층구조로 이루어진 게이트(190)를 형성한다. 이때, 비트 라인 콘택 영역과 인접한 게이트(190)는 매립된 제 1 산화막(123) 상부에 SEG층(150)을 형성한 SOI(Silicon-on-insulator) 채널 상부에 형성된다.
본 발명의 다른 실시 예에 따르면, 매립된 산화막 상부에 실리콘층으로 이루어진 SOI 채널 상부에 리세스 게이트 대신 평면 게이트를 형성할 수도 있다.
이후의 공정은 게이트 측벽 절연막 형성, S/D 영역 형성, 콘택 플러그 형성, 비트 라인 콘택 및 비트 라인 형성, 캐패시터 콘택 및 캐패시터 형성, 금속 배선 콘택 및 금속 배선 형성과 같은 일반적 트랜지스터 제조 공정을 수행하여 반도체 소자를 완성한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조 방법은 게이트 하부에 절연막을 매립하여 SOI(Silicon-on-insulator) 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 공핍층 폭의 증가에 따른 DIBL 효과를 억제하고, 문턱 전압의 저항에 의한 누설을 차단하여 펀치스루(Punchthrough) 현상을 효과적으로 제거할 수 있다.
또한, SOI 구조로 인하여, 펀치스루와 같은 단 채널 효과(Short channel effect)를 차단할 수 있어 펀치스루 방지용 이온 주입 공정을 생략할 수 있고, 그 로 인한 리프레쉬 특성 저하를 방지할 수 있다. 그리고 바디 효과(Body effect)를 개선하고, 얇은 접합(Shallow junction) 영역을 형성할 수 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (12)
- (a) 패드 절연막이 구비된 반도체 기판에 저장 전극 콘택 영역을 정의하는 소자 분리 구조를 형성하되, 상기 소자 분리 구조는 제 1 산화막/질화막/제 2 산화막의 적층구조로 이루어지는 단계;(b) 상기 소자 분리 구조의 일부를 식각하여 비트 라인 콘택 영역을 정의하며, 그 영역의 상기 반도체 기판을 노출하는 단계;(c) 상기 비트 라인 콘택 영역에서 노출된 상기 질화막을 제거하여 상기 비트 라인 콘택 영역에 이웃한 상기 소자 분리 구조 사이에 언더-컷 형태의 게이트 채널 공간을 형성하는 단계;(d) 상기 노출된 반도체 기판으로부터 상기 비트 라인 콘택 영역 하부와 상기 게이트 채널 공간을 매립하는 SEG(Selective epitaxial growth)층을 형성하는 단계;(e) 상기 소자 분리 구조의 상기 제 2 산화막을 제거하여 게이트 영역을 정의하는 리세스를 형성하는 단계;(f) 상기 리세스의 표면에 게이트 절연막을 형성하는 단계;(g) 상기 게이트 절연막 상부에 상기 리세스를 매립하는 평탄화된 게이트 도전층 및 게이트 하드 마스크층을 형성하는 단계; 및(h) 게이트 마스크로 상기 게이트 하드 마스크층 및 상기 게이트 도전층을 패터닝하여 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 (a) 단계는(a-1) 저장 전극 콘택 마스크로 상기 패드 절연막이 구비된 상기 반도체 기판을 소정 두께 식각하여 저장 전극 콘택 영역을 정의하되, 상기 반도체 기판의 상부 표면으로부터 제 1 깊이를 갖는 트렌치를 형성하는 단계;(a-2) 상기 트렌치 내부와 상부에 상기 제 1 산화막을 형성하는 단계;(a-3) 상기 제 1 산화막을 식각하되, 상기 제 1 산화막의 상부 표면은 상기 반도체 기판의 상부 표면으로부터 상기 제 1 깊이보다 얕은 제 2 깊이까지 정렬되는 단계;(a-4) 상기 트렌치 내부와 상기 제 1 산화막 상부에 상기 질화막을 형성하는 단계;(a-5) 상기 질화막을 식각하되, 상기 질화막의 상부 표면은 상기 반도체 기판의 상부 표면으로부터 상기 제 2 깊이보다 얕은 제 3 깊이까지 정렬되는 단계;(a-6) 상기 질화막 상부에 최소 상기 트렌치를 매립하는 제 2 산화막을 형성하는 단계; 및(a-7) 상기 트렌치 외부에 있는 상기 제 2 산화막의 일부를 제거하여 상기 소자 분리 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2항에 있어서,상기 식각된 반도체 기판의 깊이는 2,500 내지 3,500Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2항에 있어서,상기 제 1 산화막에 대한 제거 공정은 등방성 건식 또는 습식 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2항에 있어서,상기 질화막에 대한 제거 공정은 등방성 식각 방법 또는 에치백 방법인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 제 1 산화막과 제 2 산화막의 두께는 각각 1000 내지 2000Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 질화막은 두께가 50 내지 150Å인 PE-nitride으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 (b) 단계에서, 상기 비트 라인 콘택 영역 내의 상기 소자 분리 구조에 대한 제거 공정은 건식 식각 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 질화막은 인산(H3PO4)을 이용한 습식 식각 방법으로 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,불산(HF)을 이용하여 상기 게이트 채널 공간을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 소자 분리 구조의 상부를 노출할 때까지 상기 SEG층을 평탄화 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 제 2 산화막에 대한 제거 공정은 습식 식각 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060006969A KR100745917B1 (ko) | 2006-01-23 | 2006-01-23 | 반도체 소자의 제조 방법 |
| TW095111906A TWI301655B (en) | 2006-01-23 | 2006-04-04 | Method for fabricating semiconductor device |
| US11/279,164 US7358144B2 (en) | 2006-01-23 | 2006-04-10 | Method for fabricating semiconductor device |
| CNB2006100770492A CN100517647C (zh) | 2006-01-23 | 2006-04-26 | 用于制造半导体器件的方法 |
| JP2006143052A JP5113347B2 (ja) | 2006-01-23 | 2006-05-23 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060006969A KR100745917B1 (ko) | 2006-01-23 | 2006-01-23 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070077386A KR20070077386A (ko) | 2007-07-26 |
| KR100745917B1 true KR100745917B1 (ko) | 2007-08-02 |
Family
ID=38286064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060006969A Expired - Fee Related KR100745917B1 (ko) | 2006-01-23 | 2006-01-23 | 반도체 소자의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7358144B2 (ko) |
| JP (1) | JP5113347B2 (ko) |
| KR (1) | KR100745917B1 (ko) |
| CN (1) | CN100517647C (ko) |
| TW (1) | TWI301655B (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605500B1 (ko) * | 2005-03-03 | 2006-07-28 | 삼성전자주식회사 | 라인형 활성영역을 갖는 반도체소자들 및 그 제조방법들 |
| EP1927633A1 (en) * | 2006-11-30 | 2008-06-04 | Seiko Epson Corporation | Ink composition, two-pack curing ink composition set, and recording method and recorded matter using these |
| KR100894101B1 (ko) * | 2007-09-07 | 2009-04-20 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR101035393B1 (ko) * | 2008-11-06 | 2011-05-20 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US7767526B1 (en) * | 2009-01-29 | 2010-08-03 | Alpha & Omega Semiconductor Incorporated | High density trench MOSFET with single mask pre-defined gate and contact trenches |
| KR101061264B1 (ko) | 2009-02-27 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US8232179B2 (en) * | 2009-10-01 | 2012-07-31 | International Business Machines Corporation | Method to improve wet etch budget in FEOL integration |
| KR101827549B1 (ko) * | 2011-01-03 | 2018-03-23 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| US8877582B2 (en) | 2013-02-20 | 2014-11-04 | Globalfoundries Inc. | Methods of inducing a desired stress in the channel region of a transistor by performing ion implantation/anneal processes on the gate electrode |
| KR102270361B1 (ko) | 2014-08-04 | 2021-06-29 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US10056461B2 (en) | 2016-09-30 | 2018-08-21 | Alpha And Omega Semiconductor Incorporated | Composite masking self-aligned trench MOSFET |
| CN108257956B (zh) * | 2017-03-07 | 2019-07-30 | 长鑫存储技术有限公司 | 存储器及其制备方法 |
| KR102552464B1 (ko) | 2018-11-19 | 2023-07-06 | 삼성전자 주식회사 | 반도체 소자 |
| KR20220158173A (ko) | 2021-05-21 | 2022-11-30 | 삼성전자주식회사 | 반도체 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050079270A (ko) * | 2004-02-05 | 2005-08-10 | 삼성전자주식회사 | 핀 트랜지스터 형성방법 및 그에 따른 구조 |
| KR20060001190A (ko) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 형성방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834242B2 (ja) * | 1988-12-08 | 1996-03-29 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6150219A (en) * | 1998-11-19 | 2000-11-21 | United Microelectronics Corp. | Method for fabricating a high bias device |
| KR100379612B1 (ko) * | 2000-11-30 | 2003-04-08 | 삼성전자주식회사 | 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법 |
| KR100428806B1 (ko) * | 2001-07-03 | 2004-04-28 | 삼성전자주식회사 | 트렌치 소자분리 구조체 및 그 형성 방법 |
| US7081398B2 (en) * | 2001-10-12 | 2006-07-25 | Micron Technology, Inc. | Methods of forming a conductive line |
| US6696349B2 (en) * | 2001-11-13 | 2004-02-24 | Infineon Technologies Richmond Lp | STI leakage reduction |
| KR100539276B1 (ko) * | 2003-04-02 | 2005-12-27 | 삼성전자주식회사 | 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법 |
| KR100584776B1 (ko) * | 2004-03-05 | 2006-05-29 | 삼성전자주식회사 | 반도체 장치의 액티브 구조물 형성 방법, 소자 분리 방법및 트랜지스터 형성 방법 |
-
2006
- 2006-01-23 KR KR1020060006969A patent/KR100745917B1/ko not_active Expired - Fee Related
- 2006-04-04 TW TW095111906A patent/TWI301655B/zh not_active IP Right Cessation
- 2006-04-10 US US11/279,164 patent/US7358144B2/en active Active
- 2006-04-26 CN CNB2006100770492A patent/CN100517647C/zh not_active Expired - Fee Related
- 2006-05-23 JP JP2006143052A patent/JP5113347B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050079270A (ko) * | 2004-02-05 | 2005-08-10 | 삼성전자주식회사 | 핀 트랜지스터 형성방법 및 그에 따른 구조 |
| KR20060001190A (ko) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101009242A (zh) | 2007-08-01 |
| KR20070077386A (ko) | 2007-07-26 |
| TWI301655B (en) | 2008-10-01 |
| US20070173015A1 (en) | 2007-07-26 |
| TW200729409A (en) | 2007-08-01 |
| JP2007201395A (ja) | 2007-08-09 |
| JP5113347B2 (ja) | 2013-01-09 |
| CN100517647C (zh) | 2009-07-22 |
| US7358144B2 (en) | 2008-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745917B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100673133B1 (ko) | 반도체 소자의 제조 방법 | |
| US7833861B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| KR100720232B1 (ko) | 핀 구조의 반도체 소자의 형성방법 | |
| KR100702315B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100487657B1 (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
| CN105633141A (zh) | Soi器件及其制造方法 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| KR20070014610A (ko) | 반도체 소자의 제조 방법 | |
| KR101088818B1 (ko) | 반도체 소자의 제조방법 | |
| KR101003489B1 (ko) | 리세스 게이트를 갖는 매몰 채널형 트랜지스터의 제조 방법 | |
| KR101052871B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100586553B1 (ko) | 반도체 소자의 게이트 및 이의 형성 방법 | |
| KR100626908B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100670748B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US7374975B2 (en) | Method of fabricating a transistor | |
| KR100403317B1 (ko) | 반도체소자의 제조방법 | |
| KR20070077385A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100762231B1 (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
| KR100636934B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100649836B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060062525A (ko) | 리세스 게이트를 갖는 반도체소자 제조 방법 | |
| KR20080090815A (ko) | 반도체소자의 핀형 게이트 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060123 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070119 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070613 |
|
| PG1501 | Laying open of application | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070727 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20070727 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20100624 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110627 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120625 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |