[go: up one dir, main page]

KR100734234B1 - 다층 인쇄회로기판 및 그 제조방법 - Google Patents

다층 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100734234B1
KR100734234B1 KR1020060048144A KR20060048144A KR100734234B1 KR 100734234 B1 KR100734234 B1 KR 100734234B1 KR 1020060048144 A KR1020060048144 A KR 1020060048144A KR 20060048144 A KR20060048144 A KR 20060048144A KR 100734234 B1 KR100734234 B1 KR 100734234B1
Authority
KR
South Korea
Prior art keywords
insulating layer
via hole
circuit pattern
laminated plate
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060048144A
Other languages
English (en)
Inventor
박세훈
박성대
유명재
강남기
이우성
박종철
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020060048144A priority Critical patent/KR100734234B1/ko
Application granted granted Critical
Publication of KR100734234B1 publication Critical patent/KR100734234B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로서, 절연층과, 절연층에 매립되어 하부면이 노출되어 있는 회로 패턴과, 회로 패턴 상부에 절연층을 관통하며 형성된 비아홀과, 비아홀을 충진하며 절연층의 상부면으로부터 돌출되어 있는 범프로 각각 이루어지는 제1적층판 및 제2적층판을 형성하고, 제1적층판과 제2적층판을 범프가 대응되도록 위치시킨후, 제1적층판과 제2적층판을 열압착하는 것을 특징으로 한다.
본 발명에 의하면, 회로 패턴이 안정적으로 절연층에 매립되어 표면이 매우 평탄하며, 외부 충격에 우수한 신뢰성을 나타내는 효과가 있다. 그리고, 절연층 상부에 형성된 보호 필름을 통해 범프의 높이가 균일하게 형성되므로, 층간 접속이 원활히 이루어질 수 있으며, 적층판들을 별도로 형성시킬 수 있어 일괄 적층 전에 사전 검사를 통해 제품의 수율을 향상시킬 수 있으며, 제조 시간을 단축시킬 수 있는 효과가 있다.
다층 인쇄회로기판, 매립, 범프, 일괄 적층, 전해 도금

Description

다층 인쇄회로기판 및 그 제조방법{ Multilayer Printed Circuit Board and Fabricating Method Thereof }
도 1a 내지 도 1g는 종래의 빌드업(Build-up) 방식에 따른 다층 인쇄회로기판의 제조방법을 나타낸 단면도.
도 2a 내지 도 2f는 본 발명의 적층판을 제작하는 공정을 나타낸 단면도.
도 3은 비아홀을 도전성 페이스트를 사용하여 충진하는 경우, 비아홀의 상태를 나타낸 단면도.
도 4는 본 발명의 각 적층판을 일괄 적층하는 공정을 나타낸 단면도.
도 5는 본 발명의 다층 인쇄회로기판의 실시예를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 금속 박막 115 : 회로 패턴
120 : 제1 보호 필름 130 : 절연층
140 : 제2 보호 필름 150 : 비아홀
160 : 범프
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근, 전자 산업의 급속한 발달로 전자 제품이 소형화, 박판화, 고밀도화, 경량화 됨에 따라 그 기반이 되는 인쇄회로기판(Printed Circuit Board : PCB)에서도 미세패턴화, 고정밀화, 소형화가 동시에 진행되고 있다.
이러한 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계 밀도의 향상을 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual-In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장 밀도 역시 높아지고 있는 추세이다.
또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.
인쇄회로기판에는 절연 기판의 일면에만 배선을 형성한 단면 인쇄회로기판, 양면에 배선을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판(Multi Layered Board : MLB)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄회로기판을 사용하였으나, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 양면 인쇄회로기판 또는 다층 인쇄회로기판이 널리 사용되고 있다.
상기 다층 인쇄회로기판은 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다. 구체적으로, 다층 인쇄회로기판은 내층과 외층으로 구분된다. 내층에는 전원 회로, 접지 회로, 신호 회로 등을 형성하며, 내층과 외층간 또 는 외층 사이에는 절연층이 형성된다. 이때, 각 층의 배선은 비아홀을 이용하여 연결한다.
내층의 재료로서 박판 코어(Thin Core)를 사용하고, 외층과 내층을 절연층으로 접착한 구조의 4층 구조가 기본이며, 회로의 복잡도의 증가에 따라, 6층, 8층, 10층 또는 그 이상으로 구성되기도 한다.
도 1a 내지 도 1g는 종래의 빌드업(Build-up) 방식에 따른 다층 인쇄회로기판의 제조방법을 나타낸 단면도이다. 이에 도시된 바와 같이, 먼저 절연층(100)에 동박(101)이 입혀져 있는 동박 적층판(Copper Clad Laminate : CCL)에 비아홀(102)을 형성한다(도 1a).
다음으로, 상기 동박(101)과 비아홀(102)의 표면에 도금층(103)을 형성한다(도 1b). 상기 도금층은 무전해 도금을 먼저 실시한 다음, 전해 도금을 실시하여 형성한다. 전해 도금 전에 무전해 도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 도금을 실시할 수 없기 때문이다. 즉, 전해 도금에 필요한 도전성 막을 형성시켜 주기 위해서 그 전처리로서 얇게 무전해 도금을 하는 것이다.
이어서, 상기 비아홀(102)을 충진하여 연결부(104)를 형성한다(도 1c). 상기 연결부(104)는 절연성의 잉크로 이루어질 수 있으며, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트로 이루어질 수도 있다.
그 후, 상기 동박(101) 및 도금층(103)을 식각하여 회로 패턴을 형성한다(도 1d). 상기 절연층(100) 위에 형성된 회로 패턴과 절연층(100) 아래에 형성된 회로 패턴은 비아홀(102) 내부에 형성된 도금층(103)을 통해 전기적으로 연결된다.
다음으로, 상기 동박 적층판의 양면에 절연층(105)과 동박(106)으로 이루어진 필름을 적층한다(도 1e). 상기 절연층(105)은, 절연층(105)의 상부 및 하부에 형성되는 회로를 절연하는 역할을 한다.
이어서, 내층 회로와 외층 회로간의 전기 접속 역할을 하는 비아홀(108)을 형성하고, 다시 도금을 실시하여, 도금층(107)을 형성한다(도 1f). 상기 비아홀(108)을 형성할 때는 내층의 비아홀(102)을 형성할 때보다 정밀한 가공을 요하므로, 레이저 드릴을 이용하는 것이 바람직하다.
그 후, 외층의 동박(106) 및 도금층(107)을 식각하여 외층 회로 패턴을 형성한다(도 1g).
전술한 방식으로, 추가적 외층을 형성하고, 회로 패턴을 형성하면, 더 많은 층을 갖는 다층 인쇄회로기판을 제조할 수 있다.
이와 같은 종래의 다층 인쇄회로기판의 제조방법은 절연층의 형성과 회로층의 형성을 반복하여 실시하기 때문에 제조 시간이 오래 걸리며, 1개 층의 회로층에 불량이 발생하면 지금까지의 적층구조체 자체가 불량품이 되기 때문에 제품 수율이 매우 낮다는 문제가 있다.
그리고, 회로 패턴이 절연층의 표면에만 형성되기 때문에 고주파 영역이나 빠른 신호 전달속도를 요구하는 시스템의 경우, 저항에 의한 노이즈(Noise)나 방열 특성에 문제점을 나타낼 수 있다.
또한, 회로 패턴이 절연층의 표면에 형성되어 있어서 미세 패턴화되어 갈수 록 절연층과의 접착 면적이 감소하여 외부충격에 의해 회로 패턴의 들뜸 및 파손의 문제가 발생할 수 있다.
따라서, 본 발명의 목적은 보호 필름 상부에 회로 패턴을 형성한 후, 상기 보호 필름 상부에 상기 회로 패턴을 감싸며 절연층을 형성함으로써, 회로 패턴이 절연층에 매립되어 외부 충격에 우수한 신뢰성을 나타내는 다층 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 각 적층판을 일괄 적층하여 열압착함으로써, 제조 시간을 단축하고 제품 수율을 향상시킨 다층 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.
본 발명의 다층 인쇄회로기판의 바람직한 실시예는, 제1절연층과, 상기 제1절연층에 매립되며 하부가 노출된 제1회로 패턴과, 상기 제1회로 패턴 상부에 형성되며 상기 제1절연층을 관통하는 제1비아홀과, 상기 제1비아홀에 충진된 도전성 물질로 이루어지는 제1적층판과, 제2절연층과, 상기 제2절연층의 상기 제1회로 패턴과 대응되는 위치에 매립되며 상부가 노출된 제2회로 패턴과, 상기 제2회로 패턴 하부에 형성되며 상기 제2절연층을 관통하는 제2비아홀과, 상기 제2비아홀에 충진된 도전성 물질로 이루어지고, 상기 제1비아홀에 충진된 도전성 물질과 상기 제2비아홀에 충진된 도전성 물질이 대응된 상태로 상기 제1적층판과 압착되어 전기적으로 연결되는 제2적층판을 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 다층 인쇄회로기판의 제조방법의 바람직한 실시예는, 절연층과, 상기 절연층에 매립되어 하부면이 노출되어 있는 회로 패턴과, 상기 회로 패턴 상부에 상기 절연층을 관통하며 형성된 비아홀과, 상기 비아홀을 충진하며 상기 절연층의 상부면으로부터 돌출되어 있는 범프로 각각 이루어지는 제1적층판 및 제2적층판을 형성하는 단계와, 상기 제1적층판과 제2적층판을 상기 범프가 대응되도록 위치시키는 단계와, 상기 제1적층판과 제2적층판을 열압착하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 상기 제1적층판 및 제2적층판을 형성하는 단계는, 제1 보호 필름 상부에 회로 패턴을 형성하고, 상기 제1 보호 필름 상부에 상기 회로 패턴을 감싸며 절연층을 형성한 후, 상기 절연층 상부에 제2 보호 필름을 형성하는 단계와, 상기 회로 패턴 상부에 형성된 절연층 및 제2 보호필름을 관통하는 비아홀을 형성하는 단계와, 상기 비아홀에 도전성 물질을 충진하여 범프를 형성하는 단계와, 상기 제1 보호 필름 및 제2 보호 필름을 제거하여 상기 회로 패턴의 하부면을 노출시키고, 상기 범프를 상기 절연층의 상부면으로부터 돌출시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도 2 내지 도 5를 참조하여 본 발명의 다층 인쇄회로기판의 제조방법에 대해 상세히 설명한다.
도 2a 내지 도 2f는 본 발명의 적층판을 제작하는 공정을 나타낸 단면도이 다. 이에 도시된 바와 같이, 먼저 금속 박막(110)의 하부에 제1 보호 필름(120)을 형성한다(도 2a).
여기서, 상기 금속 박막(110)은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al) 중에서 선택된 어느 하나의 금속 또는 상기 금속들 중에서 선택된 둘 이상의 금속의 합금으로 이루어진다. 특히, 경제성 및 전기 전도도를 고려할 때, 구리 또는 구리를 포함한 합금으로 이루어지는 것이 바람직하다.
그리고, 상기 금속 박막(110)의 두께는 1 ~ 35㎛로 하되, 바람직하게는 12 ~ 18㎛로 하는 것이 바람직하다. 이는 금속 박막(110)의 두께가 1㎛보다 작으면 회로의 저항율이 높아지며, 금속 박막(110)의 두께가 35㎛보다 크면 절연층(130)으로의 금속의 매입량이 많아져 수지 경화 후에 절연층(130)이 변형을 일으킬 수 있기 때문이다.
상기 제1 보호 필름(120)의 재질로는 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌(PE) 등을 사용하며, 상기 금속 박막(110)의 하부에 열압착을 통한 라미네이팅(Laminating) 공정으로 형성한다. 상기 제1 보호 필름(120)은 이형(離形) 필름을 사용한다.
그리고, 상기 제1 보호 필름(120)은 저수축의 필름을 이용하는데, 이 경우 후술할 회로 패턴 형성 공정에서 열처리에 수반하는 필름의 수축에 의해 그 표면에 형성된 회로 패턴의 치수가 변화하는 것을 방지할 수 있다.
다음으로, 상기 제1 보호 필름(120) 상부에 회로 패턴(115)을 형성한다(도 2b).
즉, 상기 금속 박막(110) 상부에 포토 레지스트를 도포한 후, 포토 레지스트를 패턴화한다. 그리고, 상기 패턴된 포토 레지스트를 식각 마스크로 하여 상기 금속 박막(110)을 식각한 후, 남아 있는 포토 레지스트를 제거하여 상기 제1 보호 필름(120) 상부에 회로 패턴(115)을 형성한다.
상기 회로 패턴(115)은 후술할 다른 적층판과의 결합을 고려하여 그 정확한 위치 및 치수가 미리 설계되어야 한다.
상기 회로 패턴(115)을 형성한 후, 회로가 제대로 형성되었는가를 검사하기 위해 자동 광학 검사(Automatic Optical Inspection) 등의 방법으로 회로의 외관을 검사하는 과정과, 흑화(Black Oxide) 처리 등의 표면 처리를 하는 과정을 더 수행할 수 있다.
자동 광학 검사는 자동으로 인쇄회로기판의 외관을 검사하는 장치이다. 이 장치는 영상 센서와 컴퓨터의 패턴 인식 기술을 이용하여 기판의 외관 상태를 자동으로 검사한다. 즉, 영상 센서로 대상 회로의 패턴 정보를 읽어들인 후, 이를 기준 데이터와 비교하여 불량을 판독한다.
다층 인쇄회로기판은 하나의 적층판에 불량이 발생할 경우, 인쇄회로기판 전체를 사용할 수 없게 되므로, 각 적층판에 대한 충실한 검사가 필요하다.
이어서, 상기 제1 보호 필름(120) 상부에 상기 회로 패턴(115)을 감싸며 절연층(130)을 형성한 후, 상기 절연층(130) 상부에 제2 보호 필름(140)을 형성한다 (도 2c).
상기 절연층(130)은 합성 수지로 이루어지고, 바람직하게는 유리 섬유를 합성 수지에 함침(含浸)시킨 형태의 것이 좋다. 상기 절연층(130)의 두께는 7 ~ 50㎛인 것이 바람직하다.
상기 합성 수지로는 반경화 상태의 열 경화성 수지 또는 열 가소성 수지가 사용된다. 상기 반경화 상태의 열 경화성 수지는 복수개의 적층판을 열압착하는 단계에서, 중합이 진행되어 완전 경화하게 된다.
상기 반경화 상태의 열 경화성 수지로는 폴리이미드가 주로 사용되는데, 폴리이미드는 용융점이 높기 때문에 열안정성이 뛰어나며, 장시간 사용에 견딜 수 있다. 또 기계적 강도, 전기적 특성, 내화학약품성, 내방사선성 등이 좋기 때문에 다층인쇄회로기판의 절연층으로 널리 사용되고 있다.
상기 반경화 상태의 열 경화성 폴리이미드는 유리 섬유를 폴리아믹산 용액에 함침한 다음, 비교적 낮은 온도에서 중합을 진행시켜 형성한다. 상기 폴리아믹산은 폴리이미드의 중간체로서, 아미드화 반응 및 가교 반응이 진행되면서 폴리이미드가 된다.
그리고, 열 가소성 수지로는 폴리 에틸렌, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리프로필렌 등이 사용될 수 있으며, 열 가소성 수지는 가열에 의해 쉽게 유동성을 가지며, 경화시키는 과정에서 중합을 진행시킬 필요가 없으므로 반경화 상태의 열 경화성 수지에 비하여 작업성이 좋다는 유리한 점이 있다.
연이어, 상기 회로 패턴(115)의 상부에 형성된 절연층(130) 및 제2 보호 필름(140)을 관통하는 비아홀(150)을 형성한다(도 2d). 상기 비아홀(150)은 도전성 물질로 충진되어, 다층 인쇄회로기판의 각 적층판에 형성된 회로 패턴을 전기적으로 연결하는 기능을 한다.
상기 비아홀(150)은 레이저 드릴을 이용하여 형성한다. 상기 비아홀(150)은 회로 패턴(115)에는 형성되지 않고, 회로 패턴(115)의 상부에 형성된 절연층(130)과 제2 보호 필름(140)에만 형성되어야 하는데, 기계적 드릴로는 그러한 미세한 공정을 수행하기 어렵다. 보다 상세하게는, UV-YAG 레이저 또는 CO2 레이저가 사용된다.
그리고, 상기 비아홀(150)을 형성한 후, 상기 비아홀(150) 내부를 세정하는 것이 바람직하다. 왜냐하면, 비아홀(150)을 형성하는 과정에서 생성된 먼지 등이 비아홀(150) 내부에 쌓임으로써, 후술할 범프의 형성에 장애가 되기 때문이다.
다음으로, 상기 비아홀(150)을 충진하여 범프(Bump)(160)를 형성한다(도 2e). 상기 범프(160)는 도전성 물질로 이루어져, 각 적층판에 형성된 회로 패턴이 서로 전기적으로 연결되도록 한다.
상기 범프(160)는 도금법에 의해 형성하는데, 보다 상세하게는 전해 도금법을 이용하여 구리 범프를 형성한다. 본 발명의 경우, 회로 패턴(115) 상부의 절연층(130)과 제2 보호 필름(140)에만 비아홀(150)을 형성함으로써, 비아홀(150) 내부 에 전해 도금법을 이용하여 범프(160)를 형성할 수 있다.
상기 전해 도금은 바람직하게는 2 ~ 8 A/㎠의 전류 밀도에서, 황산구리 180 ~ 240 g/L, 황산 45 ~ 60 g/L 및 티오우레아, 덱스트린, 또는 티오우레아와 몰라세(Molasses)의 화합물 같은 첨가물을 포함하는 욕조에서 실시된다.
상기 비아홀(150) 내부의 회로 패턴(115)의 표면에서부터 도금이 시작되어, 비아홀(150) 전체를 충진하게 되는데, 비아홀(150) 내부가 충진된 후에도 어느 정도 도금이 계속 되어, 비아홀(150) 주위의 제2 보호 필름(140) 위에 도금막이 형성되는 경우가 많으므로, 이러한 경우에는 범프(160)의 높이가 제2 보호 필름(140)과 동일하게 되도록 연마 공정을 수행할 필요가 있다.
이어서, 상기 제1 보호 필름(120) 및 제2 보호 필름(140)을 제거하여 회로 패턴(115)의 하부면을 노출시키고, 상기 절연층(130)의 상부면으로부터 돌출된 범프(160)를 가지는 적층판(A)을 형성한다(도 2f). 상기 제1 보호 필름(120) 및 제2 보호 필름(140)은 이형 필름이므로 쉽게 제거할 수 있다.
상기 제1 보호 필름(120) 및 제2 보호 필름(140)이 제거됨에 따라, 상기 범프(160)는 절연층(130)의 표면으로부터 제2 보호 필름(140)의 두께 만큼 돌출되어 돌출부를 형성하게 된다.
이러한 돌출부는 각 적층판의 열압착시 범프(160)의 전기적 연결을 좋게 한다. 본 발명의 범프(160)는 도금법에 의해 견고하게 형성되므로, 제1 보호 필름(120) 및 제2 보호 필름(140)의 박리에 의해 손상될 염려가 적다.
이와 같이, 본 발명은 제1 보호 필름(120) 상부에 회로 패턴(115)을 형성한 후, 절연층(130)을 형성함으로써, 회로 패턴(115)이 안정적으로 절연층(130)에 매립되어 표면이 매우 평탄하며, 회로 패턴(115)이 3차원적으로 절연층(130)에 둘러쌓여 있기 때문에 외부 충격에도 견고한 특성이 있다.
그리고, 비아홀(150) 내에 도전성 물질을 충진하여 범프(160)를 형성할 때, 도금법에 의해 범프(160)를 형성하기 때문에 보호 필름의 제거시 범프(160)의 돌출부가 손상되지 않는다는 장점이 있다.
또한, 절연층(130)의 상부면으로부터 돌출된 범프(160)의 높이가 균일해야 층간 접속이 원활하게 이루어지는데, 본 발명은 제2 보호 필름(140)을 사용하여 범프(160)의 높이를 균일하게 형성할 수 있으며, 도금 과정에서 제2 보호 필름(140) 위에 형성된 도금막은 연마 공정을 수행함으로써 범프(160)의 높이를 균일하게 할 수 있다.
위의 실시예에서는 비아홀을 도금법에 의해 충진하는 것을 나타내었는데, 비아홀은 도전성 페이스트를 사용하여 충진할 수도 있다.
도 3은 비아홀을 도전성 페이스트를 사용하여 충진하는 경우, 비아홀의 상태를 나타낸 단면도이다. 이에 도시된 바와 같이, 회로 패턴(215) 상부에 형성된 절연층(230)과 제2 보호 필름(240)을 관통하는 제1비아홀(250)을 형성한 후, 상기 회로 패턴(215)과 상기 회로 패턴(215) 하부에 위치한 제1 보호 필름(220)을 관통하 는 제2비아홀(260)을 형성한다.
상기 제2비아홀(260)은 제1비아홀(250)보다 작은 직경을 가지며, 25 ~ 30㎛ 정도로 형성하는 것이 바람직하다.
여기서, 제2비아홀(260)을 형성하는 이유는 도전성 페이스트를 보다 잘 충진하기 위함이다. 즉, 제1비아홀(250)만 형성하여 도전성 페이스트를 충진하는 경우 제1비아홀(250) 내에 도전성 페이스트가 잘 충진되지 않게 되고, 이 경우 범프 내에 보이드 등이 발생하여 범프를 통한 각 적층판의 열압착시 전기적 연결이 좋지 못하게 된다.
이어서, 상기 제1비아홀(250)과 제2비아홀(260)을 형성한 다음, 상기 제1비아홀(250)과 제2비아홀(260)에 도전성 페이스트를 충진하고, 제1 보호 필름(220) 및 제2 보호 필름(240)을 제거한다.
이때, 도전성 페이스트는 스크린 인쇄법을 이용하여 충진하며, 스크린 인쇄시 작업 환경은 대기압 또는 진공 상태에서 작업을 한다.
상기 도전성 페이스트의 주성분은 금속 분말로써 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 등의 금속을 사용하며 유기 바인더가 포함되어서 금속 분말을 결합시켜 주는 역할을 한다.
상기 도전성 페이스트는 가열, 가압시 금속 분말 끼리 서로 접촉되어 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다.
도 4는 본 발명의 복수개의 적층판을 일괄 적층하는 공정을 나타낸 단면도이 다.
이에 도시된 바와 같이, 복수개의 적층판들의 회로 패턴이 동일한 선상에서 연결되도록 위치시킨 후, 압착하여 다층 인쇄회로기판을 제작한다.
여기서, 위쪽에 배치되는 적층판들(A,B)은 회로 패턴이 위를 향하도록 하고, 아래쪽에 배치되는 적층판들(C,D)은 회로 패턴이 아래를 향하도록 배치하여 압착한다.
여기서, 상기 복수개의 적층판들을 압착하여 한 장의 인쇄회로기판으로 만드는 방법으로는 열압착 방법이 사용된다. 이는 복수개의 적층판들을 케이스에 넣고, 진공 챔버의 상하에서 열판에 끼워 가압 가열하는 방법으로 적층을 행한다. 이 방법을 VHL(Vacuum Hydraulic Lamination)법이라 한다.
그 밖에 진공 챔버에 가열원으로 전열 히터를 설치하고, 가스를 사용하여 가압한 상태에서 적층하는 진공 압착법도 있다. 이 방법은 열판을 필요로 하지 않기 때문에, 적층판의 수에 관계 없이 한 번에 적층할 수 있는 유리한 점이 있다.
여기서, 복수개의 적층판들의 절연층은 열 가소성 수지 또는 반경화 상태의 열 경화성 수지로 이루어지는데, 열 가소성 수지의 경우, 열압착 공정에서 유리 전이 온도 이상으로 가열되어 유동성 및 점착성이 높아져 각 적층판을 결합시키며, 반경화 상태의 열 경화성 수지의 경우, 열압착 공정에서 중합이 진행되면서 각 적층판을 결합시킨다.
상기 열압착 공정에서 가해지는 압력은 80 ~ 120 kg/㎠이 바람직하며, 가열 온도는 150 ~ 350℃ 정도가 바람직하다.
도 5는 본 발명의 다층 인쇄회로기판의 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 제1절연층(300)과, 상기 제1절연층(300)에 매립되며 하부가 노출된 제1회로 패턴(310)과, 상기 제1회로 패턴(310) 상부에 형성되며 상기 제1절연층(300)을 관통하는 제1비아홀(320)과, 상기 제1비아홀(320)에 충진된 도전성 물질로 이루어지는 제1적층판(I)과, 제2절연층(400)과, 상기 제2절연층(400)의 상기 제1회로 패턴(310)과 대응되는 위치에 매립되며 상부가 노출된 제2회로 패턴(410)과, 상기 제2회로 패턴(410) 하부에 형성되며 상기 제2절연층(400)을 관통하는 제2비아홀(420)과, 상기 제2비아홀(420)에 충진된 도전성 물질로 이루어지고, 상기 제1비아홀(320)에 충진된 도전성 물질과 상기 제2비아홀(420)에 충진된 도전성 물질에 대응된 상태로 상기 제1적층판(I)과 압착되어 전기적으로 연결되는 제2적층판(J)을 포함하여 이루어진다.
여기서, 상기 제1적층판(I)의 하부 또는 상기 제2적층판(J)의 상부에 필요에 따라 복수개의 적층판을 더 형성할 수 있다. 이 경우, 각 적층판의 비아홀들이 동일 선상에서 연결되도록 위치시킨다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 살펴본 바와 같이, 본 발명에 의하면 보호 필름 상부에 회로 패턴을 형성하고, 보호 필름 상부에 회로 패턴을 감싸며 절연층을 형성함으로써, 회로 패턴이 안정적으로 절연층에 매립되어 표면이 매우 평탄하며, 회로 패턴이 3차원적으로 절연층에 둘러쌓여 있기 때문에 외부 충격에 우수한 신뢰성을 나타내는 효과가 있다.
그리고, 비아홀 내에 도전성 물질을 충진하여 범프를 형성할 때, 전해 도금법에 의해 범프를 형성하기 때문에 보호 필름의 제거시 범프의 돌출부가 손상되지 않는다는 장점이 있다.
또한, 절연층 상부에 형성된 보호 필름을 통해 범프의 높이가 균일하게 형성되므로, 층간 접속이 원활히 이루어질 수 있다.
게다가, 각 적층판들을 별도로 형성시킬 수 있어 일괄 적층 전에 사전 검사를 통해 제품의 수율을 향상시킬 수 있으며, 제조 시간을 단축시킬 수 있는 효과가 있다.

Claims (10)

  1. 제1절연층과, 상기 제1절연층에 매립되며 하부가 노출된 제1회로 패턴과, 상기 제1회로 패턴 상부에 형성되며 상기 제1절연층을 관통하는 제1비아홀과, 상기 제1비아홀에 충진된 도전성 물질로 이루어지는 제1적층판과;
    제2절연층과, 상기 제2절연층의 상기 제1회로 패턴과 대응되는 위치에 매립되며 상부가 노출된 제2회로 패턴과, 상기 제2회로 패턴 하부에 형성되며 상기 제2절연층을 관통하는 제2비아홀과, 상기 제2비아홀에 충진된 도전성 물질로 이루어지고, 상기 제1비아홀에 충진된 도전성 물질과 상기 제2비아홀에 충진된 도전성 물질이 대응된 상태로 상기 제1적층판과 압착되어 전기적으로 연결되는 제2적층판을 포함하여 이루어지는 다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제2적층판 상부에 형성되며, 상기 제2적층판과 압착되어 전기적으로 연결되는 복수개의 적층판을 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1회로 패턴 및 제2회로 패턴은 금, 은, 구리, 알루미늄 중에서 선택 된 어느 하나의 금속 또는 상기 금속들 중에서 선택된 둘 이상의 금속의 합금으로 이루어지는 것을 특징으로 하는 다층 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1절연층 및 제2절연층은 열 가소성 수지 또는 반경화 상태의 열 경화성 수지로 이루어지는 것을 특징으로 하는 다층 인쇄회로기판.
  5. 절연층과, 상기 절연층에 매립되어 하부면이 노출되어 있는 회로 패턴과, 상기 회로 패턴 상부에 상기 절연층을 관통하며 형성된 비아홀과, 상기 비아홀을 충진하며 상기 절연층의 상부면으로부터 돌출되어 있는 범프로 각각 이루어지는 제1적층판 및 제2적층판을 형성하는 단계;
    상기 제1적층판과 제2적층판을 상기 범프가 대응되도록 위치시키는 단계; 및
    상기 제1적층판과 제2적층판을 열압착하는 단계를 포함하여 이루어지며,
    상기 제1적층판 및 제2적층판을 형성하는 단계는,
    제1 보호 필름 상부에 회로 패턴을 형성하고, 상기 제1 보호 필름 상부에 상기 회로 패턴을 감싸며 절연층을 형성한 후, 상기 절연층 상부에 제2 보호 필름을 형성하는 단계;
    상기 회로 패턴 상부에 형성된 절연층 및 제2 보호필름을 관통하는 비아홀을 형성하는 단계;
    상기 비아홀에 도전성 물질을 충진하여 범프를 형성하는 단계; 및
    상기 제1 보호 필름 및 제2 보호 필름을 제거하여 상기 회로 패턴의 하부면을 노출시키고, 상기 범프를 상기 절연층의 상부면으로부터 돌출시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 비아홀을 형성하는 단계는;
    레이저 드릴을 이용하여 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 제5항에 있어서,
    상기 범프를 형성하는 단계는;
    전해 도금법을 이용하여 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 제5항에 있어서,
    상기 범프는 구리(Cu)로 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 제5항에 있어서,
    상기 열압착하는 단계는;
    150 ~ 350℃ 분위기에서 80 ~ 120 kg/㎠의 압력으로 가압하여 압착하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020060048144A 2006-05-29 2006-05-29 다층 인쇄회로기판 및 그 제조방법 Expired - Fee Related KR100734234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060048144A KR100734234B1 (ko) 2006-05-29 2006-05-29 다층 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060048144A KR100734234B1 (ko) 2006-05-29 2006-05-29 다층 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100734234B1 true KR100734234B1 (ko) 2007-07-02

Family

ID=38502863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048144A Expired - Fee Related KR100734234B1 (ko) 2006-05-29 2006-05-29 다층 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100734234B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983219B1 (ko) * 2008-12-05 2010-09-20 조근호 직접인쇄방식에 의한 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
KR100999820B1 (ko) 2008-12-01 2010-12-08 조근호 직접인쇄방법으로 기판에 내열성 도전성 패턴을 형성하기 위한 페이스트 조성물
KR101068466B1 (ko) * 2009-07-27 2011-09-28 한국과학기술원 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
KR101116781B1 (ko) 2009-09-16 2012-02-28 주식회사 제이미크론 박막 반도체 패키지 제조 방법
KR101350490B1 (ko) 2010-07-05 2014-01-15 조근호 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판
KR20190065748A (ko) 2017-12-04 2019-06-12 삼성전기주식회사 인쇄회로기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025924A (ko) * 2003-09-08 2005-03-14 닛토덴코 가부시키가이샤 배선 회로 기판의 제조 방법
JP2005129839A (ja) 2003-10-27 2005-05-19 Seiko Epson Corp 回路基板の製造方法
JP2005158974A (ja) 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法及び多層プリント配線板製造用シート材
KR20060029444A (ko) * 2004-10-01 2006-04-06 디케이 유아이엘 주식회사 인쇄회로기판
KR20060036310A (ko) * 2004-10-25 2006-04-28 엘지전자 주식회사 인쇄회로기판의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025924A (ko) * 2003-09-08 2005-03-14 닛토덴코 가부시키가이샤 배선 회로 기판의 제조 방법
JP2005129839A (ja) 2003-10-27 2005-05-19 Seiko Epson Corp 回路基板の製造方法
JP2005158974A (ja) 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法及び多層プリント配線板製造用シート材
KR20060029444A (ko) * 2004-10-01 2006-04-06 디케이 유아이엘 주식회사 인쇄회로기판
KR20060036310A (ko) * 2004-10-25 2006-04-28 엘지전자 주식회사 인쇄회로기판의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999820B1 (ko) 2008-12-01 2010-12-08 조근호 직접인쇄방법으로 기판에 내열성 도전성 패턴을 형성하기 위한 페이스트 조성물
KR100983219B1 (ko) * 2008-12-05 2010-09-20 조근호 직접인쇄방식에 의한 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
KR101068466B1 (ko) * 2009-07-27 2011-09-28 한국과학기술원 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
KR101116781B1 (ko) 2009-09-16 2012-02-28 주식회사 제이미크론 박막 반도체 패키지 제조 방법
KR101350490B1 (ko) 2010-07-05 2014-01-15 조근호 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판
KR20190065748A (ko) 2017-12-04 2019-06-12 삼성전기주식회사 인쇄회로기판

Similar Documents

Publication Publication Date Title
US8934262B2 (en) Wiring board and method for manufacturing the same
JP3927955B2 (ja) 層間電気接続が向上された多層印刷回路基板及びその作製方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
JP2004311927A (ja) 多層印刷回路基板の製造方法
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
JP2007281480A (ja) バンプを用いた印刷回路基板及びその製造方法
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
CN103379751A (zh) 组合印制电路板的制造方法、印制电路板及其制造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP7031955B2 (ja) 回路基板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR20230061770A (ko) 프로브카드용 일괄적층형 다층 회로배선기판 및 그의 제조방법
KR100723270B1 (ko) 다층 인쇄회로기판 제조방법
KR100601472B1 (ko) 병렬적 다층 인쇄회로기판 및 그 제조방법
KR100754071B1 (ko) 전층 ivh 공법의 인쇄회로기판의 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100722604B1 (ko) 인쇄회로기판의 제조방법
KR100648235B1 (ko) 다층 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060529

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070329

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070622

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070626

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110111

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120116

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130111

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131231

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150109

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151224

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170512

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180406

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200504

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210503

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220502

Start annual number: 16

End annual number: 16

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250407