KR100734088B1 - 트랜지스터의 제조방법 - Google Patents
트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100734088B1 KR100734088B1 KR1020060049090A KR20060049090A KR100734088B1 KR 100734088 B1 KR100734088 B1 KR 100734088B1 KR 1020060049090 A KR1020060049090 A KR 1020060049090A KR 20060049090 A KR20060049090 A KR 20060049090A KR 100734088 B1 KR100734088 B1 KR 100734088B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- trench
- forming
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 125000006850 spacer group Chemical group 0.000 claims abstract description 46
- 230000009969 flowable effect Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 37
- 238000001039 wet etching Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000012530 fluid Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005108 dry cleaning Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 돌기형 트랜지스터의 제조시, 소자의 신뢰성 및 셀 특성을 효과적으로 개선하여 제조 수율을 향상시킬 수 있는 트랜지스터의 제조방법을 개시한다. 개시된 본 발명의 트랜지스터의 제조방법은, 활성 영역 및 소자분리 영역이 구비된 반도체 기판을 제공하는 단계; 상기 소자분리 영역의 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 하부에 유동성 절연막을 형성하는 단계; 상기 유동성 절연막 상에 상기 트렌치를 매립하도록 치밀한 절연막을 형성하여 소자분리막을 형성하는 단계; 상기 활성 영역의 일부 측면이 노출되도록 상기 치밀한 절연막 및 유동성 절연막의 일부 영역을 식각하는 단계; 상기 식각되지 않은 유동성 절연막의 측면에 스페이서막을 형성하는 단계; 상기 유동성 절연막의 측면에 형성된 스페이서막을 포함한 기판 결과물 상에 게이트를 형성하는 단계;를 포함한다.
Description
도 1은 반도체 소자의 평면도.
도 2a 내지 도 2c는 도 1의 A－A´선 및 B－B´선에 대응하며, 종래기술에 따른 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 종래기술의 문제점을 나타내는 단면도.
도 4a 내지 도 4f는 도 1의 A－A´선 및 B－B´선에 대응하며, 본 발명의 실시예에 따른 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
41 : 반도체 기판 42 : 패드산화막
43 : 패드질화막 44 : 제1하드마스크막
T´: 트렌치 45 : SOG막
46 : HDP막 47 : 소자분리막
48 : 스페이서막 49 : 게이트도전막
50 : 금속계막 51 : 제2하드마스크막
52 : 게이트
본 발명은 트랜지스터의 제조방법에 관한 것으로, 특히, 돌기형 트랜지스터의 제조시 소자의 신뢰성 및 셀 특성을 효과적으로 개선하여 제조 수율을 향상시킬 수 있는 트랜지스터의 제조방법에 관한 것이다.
최근, 고집적 모스펫(MOSFET) 소자의 디자인 룰이 100nm급 이하로 급격히 감소함에 따라 그에 대응하여 트랜지스터의 채널 길이(Length)와 폭(Width)이 감소하고 있고, 아울러, 접합영역으로의 도핑농도는 증가하여 전계(Electric Field) 증가에 따른 접합 누설 전류는 증가하고 있다. 이로 인해 기존의 플래너(Planer) 채널 구조를 갖는 트랜지스터의 구조로는 고집적 소자에서 요구하는 문턱전압 값을 얻기가 어려워지게 되었고, 리프레쉬 특성을 향상시키는데 한계점에 이르게 되었다.
이에, 채널 영역을 확장시킬 수 있는 3차원 구조의 채널을 갖는 모스펫 소자의 구현에 대한 아이디어 및 실제 공정개발 연구가 활발히 진행되고 있다.
이러한 노력의 하나로 최근 로직 소자(Logic Device) 분야에서는 3차원 구조의 채널을 갖는 트랜지스터로서 돌기형 트랜지스터(Fin Transistor) 구조가 제안된 바 있다. 상기 돌기형 트랜지스터는 소자분리 영역을 식각해 활성 영역을 돌출시킴으로써, 활성 영역의 양측면 및 상부면을 노출시키고, 그런 다음, 돌출된 활성 영역을 감싸도록 게이트 라인을 형성시킨 구조로서, 이 경우, 활성 영역의 노출된 세 면 모두에 채널이 형성되어 채널을 통한 전류구동(Current Drive) 특성이 획기적으로 향상된다.
도 1은 반도체 소자의 평면도이고, 도 2a 내지 도 2c는 도 1의 A－A´선 및 B－B´선에 대응하며 종래기술에 따른 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도로서, 이하에서는, 도 2a 내지 도 2c를 참조하여 종래 기술에 따른 돌기형 트랜지스터의 제조방법을 설명하기로 한다.
여기서, 도 1의 미설명된 도면부호 11은 활성 영역을, 12는 소자분리 영역을, 13은 게이트라인을 각각 나타낸다.
도 2a를 참조하면, 활성 영역과 소자분리 영역이 구비된 반도체 기판(21)의 소자분리 영역을 식각하여 트렌치(T)를 형성한 다음, 상기 트렌치를 매립하도록 소자분리막(24)을 형성한다. 이때, 상기 소자분리막(24)은 SOG(Spin-On Glass)막(22)과 HDP(High Density Plasma)막(23)의 적층구조로 형성한다. 이는, 반도체 소자의 고집적화로 인하여 미세해진 소자분리 영역의 매립시 매립 특성을 향상시키기 위함이다.
도 2b를 참조하면, 상기 활성 영역의 일부 측면이 노출되도록 상기 HDP막(23) 및 SOG막(22)의 일부을 식각하여 핀 패턴을 형성한다. 여기서, 상기 핀 패턴의 형성시 트렌치(T) 하부의 SOG막(22)이 노출된다.
도 2c를 참조하면, 상기 핀 패턴을 포함한 기판(21) 결과물을 세정한다. 이때, 상기 HDP막(23)과 SOG막(22)의 식각 속도 차이로 인하여 상기 핀 패턴의 SOG막(22) 부분이 조금더 많이 식각된다.
이어서, 상기 핀 패턴을 포함한 기판 결과물 상에 게이트절연막(도시안됨), 게이트도전막(25), 금속계막(26) 및 하드마스크막(27)이 적층된 구조의 게이트(28) 를 형성한다. 이후, 도시하지는 않았으나, 상기 게이트(28) 양측 기판 영역에 소오스/드레인 영역을 형성하여 돌기형 트랜지스터를 제조한다.
그러나, 전술한 종래기술에서는 SOG막과 HDP막의 식각 속도 차이로 인하여 상기 핀 패턴의 양측면의 SOG막에 보윙 현상이 발생하게 되며, 도 3에 도시된 바와 같이, 게이트(28) 형성 공정시 증착된 게이트도전막(25)이 상기 보윙 현상이 발생하는 부분(B)에 잔류하게 된다. 이로 인하여, 게이트 배선시 합선 현상이 유발되며 소자의 속도 및 제조 수율이 저하되므로, 반도체 소자의 신뢰성 및 셀 특성이 저하된다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 돌기형 트랜지스터의 제조시 제조 수율을 향상시키며 소자의 신뢰성 및 셀 특성을 개선할 수 있는 트랜지스터의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 활성 영역 및 소자분리 영역이 구비된 반도체 기판을 제공하는 단계; 상기 소자분리 영역의 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 하부에 유동성 절연막을 형성하는 단계; 상기 유동성 절연막 상에 상기 트렌치를 매립하도록 치밀한 절연막을 형성하여 소자분리막을 형성하는 단계; 상기 활성 영역의 일부 측면이 노출되도록 상기 치밀한 절연막 및 유동성 절연막의 일부 영역을 식각하는 단계; 상기 식각되지 않은 유동성 절연막의 측면에 스페이서막을 형성하는 단계; 상기 유동성 절연막의 측면에 형 성된 스페이서막을 포함한 기판 결과물 상에 게이트를 형성하는 단계;를 포함한다.
여기서, 상기 유동성 절연막은 SOG(Spin-On Glass)막으로 형성한다.
상기 치밀한 절연막은 HDP(High Density Plasma)막으로 형성한다.
상기 트렌치의 하부에 유동성 절연막을 형성하는 단계는, 상기 트렌치 내에 유동성 절연막을 증착하는 단계;와 상기 트렌치의 하부에만 유동성 절연막이 잔류되도록 트렌치 상부의 유동성 절연막 부분을 습식 식각을 통해 제거하는 단계;를 포함한다.
상기 트렌치 상부의 유동성 절연막 부분을 제거하는 습식 식각은 희석된 불산 용액(HF+H2O), 또는, 불화암모늄 용액(NH4F+H2O)으로 수행한다.
상기 트렌치 내에 유동성 절연막을 증착하는 단계 후, 상기 트렌치 상부의 유동성 절연막 부분을 습식 식각을 통해 제거하는 단계 전, 상기 유동성 절연막이 안정화되도록 베이킹하는 단계;와 상기 베이킹된 유동성 절연막이 경화되도록 어닐링하는 단계;를 더 포함한다.
상기 베이킹은 100∼400℃의 온도에서 수행한다.
상기 어닐링은 300∼700℃의 온도와 O2,H2/O2,H2O 분위기에서 수행한다.
상기 유동성 절연막을 어닐링한 후, 상기 유동성 절연막을 CMP(Chemical Mechanical Polishing)하는 단계를 더 포함한다.
상기 유동성 절연막의 측면에 스페이서막을 형성하는 단계는, 상기 활성 영역의 일부 측면이 노출된 기판 결과물 상에 스페이서막을 증착하는 단계;와 상기 스페이서막이 유동성 절연막의 측면에만 잔류되도록 상기 스페이서막을 에치백하는 단계;를 포함한다.
상기 스페이서막을 에치백하는 단계는 플라즈마 식각 방식으로 수행한다.
상기 스페이서막을 형성하는 단계 후, 그리고, 상기 게이트를 형성하는 단계 전, 상기 스페이서막을 포함한 기판 결과물을 세정하는 단계;를 더 포함한다.
상기 세정은 희석된 불산 첨가 용액을 사용하는 습식 식각, 또는, 플라즈마를 사용하는 건식 세정 방식으로 수행한다.
상기 세정은 스페이서막이 5∼10Å의 두께만큼 식각되도록 수행한다.
상기 트렌치를 형성하는 단계 후, 그리고, 상기 트렌치 내에 유동성 절연막을 증착하는 단계 전, 상기 트렌치 내에 측벽산화막과 라이너질화막을 차례로 형성하는 단계;를 더 포함한다.
상기 유동성 절연막은 트렌치의 1/4∼3/4을 매립하도록 형성한다.
상기 스페이서막은 산화막으로 형성한다.
상기 스페이서막은 700∼900℃의 온도와 50mTorr∼10Torr의 압력에서 SiH4, Si2H6 및 Si2H2Cl2 가스와 N2O, O2 가스의 열화학반응을 통해 형성한다.
상기 스페이서막의 피복률이 70∼95%가 되도록 형성한다.
상기 스페이서막은 30∼200Å의 두께로 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 SOG막과 HDP막의 적층구조로 이루어진 소자분리막을 식각하여 핀 패턴을 형성한 다음, 상기 핀 패턴의 보윙 현상이 발생되는 부분에 스페이서막을 형성한다.
이렇게 하면, 상기 보윙 현상이 효과적으로 방지할 수 있으므로 제조 수율을 향상시키며, 이를 통해, 소자의 신뢰성 및 셀 특성을 개선할 수 있다.
자세하게, 도 4a 내지 도 4f는 도 1의 A－A´선 및 B－B´선에 대응하며, 본 발명의 실시예에 따른 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 4a를 참조하면, 활성 영역과 소자분리 영역이 구비된 반도체 기판(41) 상에 패드산화막(42)과 패드질화막(43)의 적층구조로 이루어진 제1하드마스크막(44)을 형성한다. 여기서, 상기 패드산화막(42)은 통상 실리콘산화막(SiO2)으로 형성하고 상기 패드질화막(43)은 통상 실리콘질화막(Si3N4)으로 형성한다. 이어서, 상기 제1하드마스크막(44) 및 기판(41)을 차례로 건식 식각하여 기판(41) 소자분리 영역에 트렌치(T´)를 형성한다.
도 4b를 참조하면, 상기 트렌치(T´) 내에 측벽산화막(도시안됨)과 라이너질화막(도시안됨)을 차례로 형성한다. 이때, 상기 측벽산화막은 통상 실리콘산화막(SiO2)으로 형성하고, 상기 라이너질화막은 통상 실리콘질화막(Si3N4)으로 형성한다.
이어서, 상기 트렌치(T´)를 포함한 기판 결과물 상에 SOG(Spin-On Glass)막(45)을 증착한 다음, 상기 SOG막(45)이 안정화되도록 베이킹하며, 상기 베이킹된 SOG막(45)이 경화되도록 어닐링한다. 여기서, 상기 베이킹은 100∼400℃ 정도의 온도에서 수행하며, 상기 어닐링은 300∼700℃ 정도의 온도와 O2,H2/O2,H2O 분위기에서 수행한다. 이때, 상기 SOG막(45)을 어닐링한 후, 상기 SOG막(45)에 CMP 공정을 수행하여도 무방하다.
그 다음, 상기 트렌치(T´)의 하부에만 SOG막(45)이 잔류되도록 트렌치(T´) 상부의 SOG막(45) 부분을 습식 식각을 통해 제거한다. 이때, 상기 습식 식각은 희석된 불산 용액(HF+H2O), 또는, 불화암모늄 용액(NH4F+H2O)을 사용하여 수행한다. 여기서, 상기 습식 식각후, 잔류되는 SOG막(45)의 높이는 후속으로 형성되는 HDP막의 매립 특성과 소자의 디자인 룰(Design Rule)에 따라 다르며, 일반적으로 SOG막(45)이 상기 트렌치(T´)의 1/4∼3/4 정도의 깊이를 매립하도록 한다.
계속해서, 상기 트렌치(T´)를 완전 매립하도록 SOG막(45) 상에 HDP(High Density Plasma)막(46)을 증착하여, 상기 기판(41)의 액티브 영역을 한정하는 소자분리막(47)을 형성한다. 이어서, 소자분리막(47)의 표면을 CMP(Chemical Mechanical Polishing)한다.
여기서, 상기 소자분리막(47)을 SOG막(45)과 HDP막(46)의 적층구조로 형성한 것은, 최근 반도체 소자의 고집적화 추세에 따라 미세해진 소자분리 영역의 매립시 매립 특성을 향상시키기 위함이다. 연이어, 상기 CMP된 소자분리막(47)을 포함한 기판(41) 결과물에서 상기 제1하드마스크막 및 라이너질화막의 일부를 제거한다.
도 4c를 참조하면, 상기 HDP막(46) 및 SOG막(45)으로 구성된 소자분리막(47)을 건식 식각하여 상기 활성 영역의 일부 측면이 돌출된 핀 패턴을 형성한다. 이때, 상기 핀 패턴의 형성시 트렌치(T´) 하부의 SOG막(45)이 노출된다.
이어서, 상기 핀 패턴을 포함한 기판(41) 결과물을 세정한다. 이때, 상기 HDP막(46)과 SOG막(45)의 식각 속도 차이로 인하여 SOG막(45)이 조금더 많이 식각되어, 상기 핀 패턴 양측의 SOG막(45) 부분에서 보윙 현상이 발생하게 된다.
도 4d를 참조하면, 상기 핀 패턴이 형성된 기판(41) 표면 상에 피복성이 좋은 막, 예컨데, 실리콘산화막(SiO2)을 사용하여 스페이서막(48)을 형성한다. 여기서, 상기 스페이서막(48)은 700∼900℃ 정도의 온도와 50mTorr∼10Torr 정도의 압력에서 SiH4, Si2H6 및 Si2H2Cl2 가스와 N2O, O2 가스의 열화학반응을 통해 형성하며, 상기 핀 패턴에 대한 스페이서막(48)의 피복률(Step Coverage)이 70∼95% 정도가 되도록 30∼200Å 정도의 두께로 형성한다.
도 4e를 참조하면, 상기 스페이서막(48)이 상기 핀 패턴 양측면의 SOG막(45) 상에만 잔류되도록 상기 스페이서막(48)을 건식 식각한다. 여기서, 상기 건식 식각 공정은 직진성이 우수한 플라즈마 식각 방식을 사용하여 수행한다.
그다음, 상기 건식 식각된 스페이서막(48)을 포함한 기판(41) 결과물을 세정한다. 이때, 상기 세정은 희석된 불산 첨가 용액을 사용하는 습식 식각, 또는, 플라즈마를 사용하는 건식 세정 방식으로 수행하며, 상기 세정을 통해 스페이서 막(48)이 5∼10Å 정도의 두께만큼 식각되도록 한다.
여기서, 핀 패턴 측면의 SOG막(45)에 스페이서막(48)을 형성함으로써 상기 SOG막(45)과 HDP막(46)의 식각 속도 차이로 인해 유발되는 보윙 현상을 효과적으로 억제할 수 있으며, 이를 통해, 상기 보윙 현상으로 인한 소자간의 합선 및 소자의 신뢰성 저하를 방지할 수 있다.
도 4f를 참조하면, 스페이서막(48)을 포함한 기판(41) 결과물 상에 게이트절연막(도시안됨)을 형성한 다음, 게이트도전막(49), 금속계막(50) 및 제2하드마스크막(51)을 차례로 증착한다. 이어서, 상기 막들(51,50,49)을 차례로 패터닝하여 게이트(52)를 형성한다.
이때, 상기 게이트절연막은 통상 열산화 공정을 통한 산화막으로 형성하고, 상기 게이트도전막(49)은 통상 폴리실리콘막으로 형성한다. 또한, 상기 금속계막(50)은 통상 텅스텐막, 또는, 텅스텐실리사이드막으로 형성하며, 상기 제2하드마스크막(51)은 통상 실리콘질화막(Si3N4)으로 형성한다.
이후, 도시하지는 않았으나, 상기 게이트 양측벽에 스페이서를 형성하고, 상기 게이트의 기판 영역에 소오스/드레인 영역을 형성하여 돌기형 트랜지스터(Fin Transister)를 제조한다.
여기서, 본 발명은 상기 보윙 현상을 유발하는 부분에 스페이서막을 형성함으로써 상기 부분에서 보이드가 발생될 가능성을 줄일 수 있고, 또한, 상기 부분에 게이트 도전막이 잔류하는 것을 방지하여 게이트 라인 간의 합선 등으로 인한 소자 불량을 감소시킬 수 있다. 따라서, 소자의 신뢰성 및 셀 특성을 효과적으로 개선할 수 있으며, 이를 통해, 제조 수율을 향상시켜 제조 원가를 절감할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 핀 패턴의 형성시 보윙 현상이 발생한 부분에 스페이서를 형성함으로써 상기 부분에 게이트도전막이 잔류하는 것을 방지할 수 있으며, 이를 통해, 상기 보윙 현상을 완화시킬 수 있다.
또한, 본 발명은 상기 보윙 현상을 완화함으로써 게이트 라인의 형성 공정을 용이하게 하고 배선의 신뢰도를 향상시키며, 반도체 소자의 속도를 향상시킬 수 있다.
게다가, 본 발명은 돌기형 트랜지스터의 제조시 소자의 속도를 향상시킴으로써 소자의 신뢰성 및 셀 특성을 효과적으로 개선할 수 있으며, 이를 통해, 제조 수율을 향상시켜 제조 원가를 절감할 수 있다.
Claims (20)
- 활성 영역 및 소자분리 영역이 구비된 반도체 기판을 제공하는 단계;상기 소자분리 영역의 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치의 하부에 유동성 절연막을 형성하는 단계;상기 유동성 절연막 상에 상기 트렌치를 매립하도록 치밀한 절연막을 형성하여 소자분리막을 형성하는 단계;상기 활성 영역의 일부 측면이 노출되도록 상기 치밀한 절연막 및 유동성 절연막의 일부 영역을 식각하는 단계;상기 식각되지 않은 유동성 절연막의 측면에 스페이서막을 형성하는 단계;상기 유동성 절연막의 측면에 형성된 스페이서막을 포함한 기판 결과물 상에 게이트를 형성하는 단계;를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 유동성 절연막은 SOG(Spin-On Glass)막으로 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 치밀한 절연막은 HDP(High Density Plasma)막으로 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 트렌치의 하부에 유동성 절연막을 형성하는 단계는,상기 트렌치 내에 유동성 절연막을 증착하는 단계;상기 트렌치의 하부에만 유동성 절연막이 잔류되도록 트렌치 상부의 유동성 절연막 부분을 습식 식각을 통해 제거하는 단계;를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 4 항에 있어서,상기 트렌치 상부의 유동성 절연막 부분을 제거하는 습식 식각은 희석된 불산 용액(HF+H2O), 또는, 불화암모늄 용액(NH4F+H2O)으로 수행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 4 항에 있어서,상기 트렌치 내에 유동성 절연막을 증착하는 단계 후, 상기 트렌치 상부의 유동성 절연막 부분을 습식 식각을 통해 제거하는 단계 전,상기 유동성 절연막이 안정화되도록 베이킹하는 단계;상기 베이킹된 유동성 절연막이 경화되도록 어닐링하는 단계;를 더 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 6 항에 있어서,상기 베이킹은 100∼400℃의 온도에서 수행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 6 항에 있어서,상기 어닐링은 300∼700℃의 온도와 O2,H2/O2,H2O 분위기에서 수행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 6 항에 있어서,상기 유동성 절연막을 어닐링한 후, 상기 유동성 절연막을 CMP(Chemical Mechanical Polishing)하는 단계를 더 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 유동성 절연막의 측면에 스페이서막을 형성하는 단계는,상기 활성 영역의 일부 측면이 노출된 기판 결과물 상에 스페이서막을 증착하는 단계;상기 스페이서막이 유동성 절연막의 측면에만 잔류되도록 상기 스페이서막을 에치백하는 단계;를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 10 항에 있어서,상기 스페이서막을 에치백하는 단계는 플라즈마 식각 방식으로 수행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 스페이서막을 형성하는 단계 후, 그리고, 상기 게이트를 형성하는 단계 전,상기 스페이서막을 포함한 기판 결과물을 세정하는 단계;를 더 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 12 항에 있어서,상기 세정은 희석된 불산 첨가 용액을 사용하는 습식 식각, 또는, 플라즈마를 사용하는 건식 세정 방식으로 수행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 12 항에 있어서,상기 세정은 스페이서막이 5∼10Å의 두께만큼 식각되도록 수행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 트렌치를 형성하는 단계 후, 그리고, 상기 트렌치 내에 유동성 절연막을 증착하는 단계 전,상기 트렌치 내에 측벽산화막과 라이너질화막을 차례로 형성하는 단계;를 더 포함하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 유동성 절연막은 트렌치의 1/4∼3/4을 매립하도록 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 스페이서막은 산화막으로 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 스페이서막은 700∼900℃의 온도와 50mTorr∼10Torr의 압력에서 SiH4, Si2H6 및 Si2H2Cl2 가스와 N2O, O2 가스의 열화학반응을 통해 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 스페이서막의 피복률이 70∼95%가 되도록 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 스페이서막은 30∼200Å의 두께로 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049090A KR100734088B1 (ko) | 2006-05-30 | 2006-05-30 | 트랜지스터의 제조방법 |
| US11/647,759 US7563654B2 (en) | 2006-05-30 | 2006-12-29 | Method of manufacturing semiconductor device for formation of pin transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049090A KR100734088B1 (ko) | 2006-05-30 | 2006-05-30 | 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100734088B1 true KR100734088B1 (ko) | 2007-07-02 |
Family
ID=38502822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060049090A Expired - Fee Related KR100734088B1 (ko) | 2006-05-30 | 2006-05-30 | 트랜지스터의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7563654B2 (ko) |
| KR (1) | KR100734088B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050000132A (ko) * | 2003-06-23 | 2005-01-03 | 삼성전자주식회사 | 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614431A (en) * | 1995-12-20 | 1997-03-25 | International Business Machines Corporation | Method of making buried strap trench cell yielding an extended transistor |
| US5976930A (en) * | 1997-04-25 | 1999-11-02 | Micron Technology, Inc. | Method for forming gate segments for an integrated circuit |
| US5930633A (en) * | 1997-07-23 | 1999-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated butt-contact process in shallow trench isolation |
| US5880006A (en) * | 1998-05-22 | 1999-03-09 | Vlsi Technology, Inc. | Method for fabrication of a semiconductor device |
| KR100961265B1 (ko) | 2003-06-23 | 2010-06-03 | 엘지디스플레이 주식회사 | 광학 보상 필름 및 이를 이용한 액정표시장치 |
| KR100680415B1 (ko) * | 2005-05-31 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| DE102005041225B3 (de) * | 2005-08-31 | 2007-04-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren |
| US7479421B2 (en) * | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
-
2006
- 2006-05-30 KR KR1020060049090A patent/KR100734088B1/ko not_active Expired - Fee Related
- 2006-12-29 US US11/647,759 patent/US7563654B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050000132A (ko) * | 2003-06-23 | 2005-01-03 | 삼성전자주식회사 | 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070281454A1 (en) | 2007-12-06 |
| US7563654B2 (en) | 2009-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772114B1 (ko) | 반도체 소자의 제조방법 | |
| KR100621888B1 (ko) | 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법 | |
| KR100772109B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
| KR19990084517A (ko) | 트렌치 격리 형성 방법 | |
| KR20040033363A (ko) | 반도체 소자 및 그의 제조방법 | |
| US6723617B1 (en) | Method of manufacturing a semiconductor device | |
| US20030209760A1 (en) | Semiconductor integrated circuit and method of fabricating the same | |
| US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| CN116053298A (zh) | 一种半导体器件的制作方法 | |
| KR100734088B1 (ko) | 트랜지스터의 제조방법 | |
| KR100683490B1 (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| KR100839894B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20040059445A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| KR20000015466A (ko) | 트렌치 격리의 제조 방법 | |
| KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040059998A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR20070002945A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100949865B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100627552B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100870303B1 (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060530 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070613 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070625 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20070626 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20100524 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110526 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120524 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120524 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |