[go: up one dir, main page]

KR100731959B1 - 전계효과 트랜지스터 - Google Patents

전계효과 트랜지스터 Download PDF

Info

Publication number
KR100731959B1
KR100731959B1 KR1020077008619A KR20077008619A KR100731959B1 KR 100731959 B1 KR100731959 B1 KR 100731959B1 KR 1020077008619 A KR1020077008619 A KR 1020077008619A KR 20077008619 A KR20077008619 A KR 20077008619A KR 100731959 B1 KR100731959 B1 KR 100731959B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
layer
ferromagnetic layer
mno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020077008619A
Other languages
English (en)
Other versions
KR20070048811A (ko
Inventor
히데카즈 타나까
토모지 카와이
테루오 칸끼
박영근
Original Assignee
독립행정법인 과학기술진흥기구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 독립행정법인 과학기술진흥기구 filed Critical 독립행정법인 과학기술진흥기구
Publication of KR20070048811A publication Critical patent/KR20070048811A/ko
Application granted granted Critical
Publication of KR100731959B1 publication Critical patent/KR100731959B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/40—Devices controlled by magnetic fields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

전계효과 트랜지스터는 0.8nm를 초과하고, 50㎚이하의 막두께를 갖고, 40℃ 에서 강자성을 나타내는 Ba계 Mn산화물로 이루어지는 강자성층과, 유전체 또는 강유전체로 이루어지는 유전체층이 접합되어 있다. 그로 인해, 0℃ 이상에서, 자성, 전기 수송 특성 및/또는 자기 저항효과를 제어할 수 있다.
전계효과, 트랜지스터

Description

전계효과 트랜지스터{FIELD-EFFECT TRANSISTOR}
도 1은, 본 발명의 실시형태에 관계되는 전계효과 트랜지스터의 개략적인 구성을 나타내는 단면도이다.
도 2는, 본 발명의 다른 실시형태에 관계되는 전계효과 트랜지스터의 개략적인 구성을 나타내는 사시도이다.
도 3은, 탑 게이트(top gate)형의 전계효과 트랜지스터에 게이트 바이어스 소인을 행했을 때의, 소스-드레인 저항의 변화를 나타내는 그래프이다.
도 4는, 탑 게이트형의 전계효과 트랜지스터의 온도변화에 의한 소스-드레인 저항의 변화를 나타내는 그래프이다.
도 5는, 바텀 게이트형의 전계효과 트랜지스터의 온도변화에 의한 소스-드레인 저항의 변화를 나타내는 그래프이다.
본 발명은 전계효과 트랜지스터에 관한 것으로, 특히, 전계로 기록 가능한 자기기록소자, 신기능 반도체-자기집적회로, 전계 제어자기 액츄에이터 등으로 사용 가능한 전계효과 트랜지스터에 관한 것이다.
전자의 흐름을 제어하는 반도체 디바이스에 추가해서, 자성의 소스인 스핀을 반도체적 수법에 의해, 제어하는 스핀트로닉스가 최근 개발되어 있다. 그리고, 이들 스핀트로닉스의 발전은, 전압을 인가함으로써 자기 반도체 중의 캐리어 농도의 변화를 이용하는 강자성의 스위칭을 가능케 하고, 전계로 정보의 기록이 가능한 신규의 자기기록소자나, 신기능 반도체-자기집적회로 등을 실현시킬 수 있을 것이라고 기대된다.
강자성을 전계로 제어하는 전계효과 소자로서는, 예를 들어, (1)희박 자성 반도체를 사용한 것이 보고되고 있다(비특허문헌 1참조). 이 보고에서는, 희박 자성체로서 (In, Mn)As를 사용하고 있다.
또, 다른 전계효과 소자로서는, (2)Mn산화물/강유전체 산화물을 사용한 것도 보고되고 있다 (예를 들어, 비특허문헌 2~4참조)
[비특허문헌 1]
H.Ohno et al., Nature 408, 944-946(2000)
[비특허문헌 2]
S.Mathews et al., Science 276(1997)238
[비특허문헌 3]
T.Wu et al., Phys. Rev. Lett. 86(2001)5998
[비특허문헌 4]
S.B Ogale et al., Phys. Rev. Lett. 77(1996)1159
그런데, 상기 종래 구성의 전계효과 소자에서는, 자성 전이온도가 낮고, 게다가 높은 전계를 인가할 필요가 있거나, 또는, 자성 전이온도 변화가 없다고 하는 문제가 생긴다.
구체적으로는, 상기 (1)의 희박 자성 반도체를 사용한 전계효과 소자는, 자성 전이온도가 극저온(22.5K=-250℃)이다. 또, 이때, 자성 전이온도 변화를 얻기 위해서는, 높은 전계를 필요로 한다. 구체적으로는, 자성 전이온도 변화(△Tc)는, 125V의 높은 전계를 인가했을 때, 1K(△Tc=1K)이다. 또 상기 구성의 전계효과 소자는, 메모리효과를 갖고 있지 않다.
또, 상기 (2)의 Mn산화물/강유전체 산화물을 사용한 경우에는, 상기 구성의 전계효과 소자의 대부분은, 자성 전이온도 변화를 나타내지 않는다. 또, 자성 전이온도 변화를 나타내는 화합물의 경우라도, 그 자성 전이온도는 낮고, 또, 자성 전이온도 변화의 폭은 작다. 구체적으로는, Venkatesan(미국) 그룹(비특허문헌 2~4참조)은, 강자성층으로서, (La, A)MnO3(A=Sr, Ca, Nd)를 사용하고 있다. 상기 구성의 강자성층은, 디바이스를 제작할 때에 필요한 박막화의 실행에 의해, 급격하게 자성 전이온도가 감소하는 것이 알려져 있다. 따라서, 상기 구성의 전계효과 소자는, 예를 들어, 실온부근에서 전이온도를 제어할 수 없다. 일례로서는, (La,Ca)MnO3(50nm)/SrTiO3의 전계효과형 소자를 사용한 예에 대해서 자성 전이온도 변화가 보고되어 있지만, 자성 전이온도 변화는, 5V의 전압인가시, △Tc=150K+3K이 다.
따라서, 0℃ 이상에서 동작 가능하고, 게다가 종래에 비해서, 낮은 전압으로 동작이 가능한 전계효과 트랜지스터가 요구되고 있다.
본원 발명의 목적은, 상기의 문제를 해결하기 위해, 최적의 막두께, Ba원자의 함유량, 원자레벨에서의 평탄한 계면을 갖는 Ba계 Mn산화물과, 최적의 잔류 분극값과 절연성을 갖는 유전체 또는 강유전체를 조합시킴으로써, 충분한 전계효과를 얻기 위한 것이다.
상기의 과제를 해결하기 위해, 0.8nm를 초과하고, 50nm 이하의 막두께를 가지며, 40℃ 에서 강자성을 나타내는 Ba계 Mn산화물로 이루어지는 강자성층과, 유전체 또는 강유전체로 이루어지는 유전체층이 접합되어 있는 것을 특징으로 한다.
*상기의 구성에 의하면, 본 발명에 관한 전계효과 트랜지스터는, 강자성층으로서, 0℃ 이상에서 강자성을 나타내는 Ba계 Mn산화물, 예를 들어, 특정의 조성을 갖는 Ba계 Mn산화물을 사용하고 있다. 그리고, 상기 강자성층과, 유전체 또는 강유전체층을 접합시킴으로써, 0℃ 이상의 자성 전이온도를 갖는 전계효과 트랜지스터를 얻을 수 있다. 것에 의해, 본 발명의 트랜지스터를, 종래에 비해서 매우 높은 온도, 즉, 0℃ 이상에서 동작시킬 수 있다. 구체적으로는, 0℃ 이상에서 자성, 전기 수송특성 및/또는 자기 저항효과를 제어할 수 있다.
또, Ba계 Mn산화물은, 예를 들어, 희박 자성 반도체에 비해서, 전자 간의 상호작용이 매우 강한 「강상관 전자계」이다. 따라서, 미약한 캐리어 농도 변화로 물성이 변화하기 때문에, 예를 들어, 희박 자성 반도체에 비해서, 저전압에서의 제어를 행할 수 있다.
이상과 같이, 본 발명의 전계효과 트랜지스터는 종래보다도, 보다 낮은 전압, 및 고온(0℃이상)에서 동작시킬 수 있다.
본 발명의 전계효과 트랜지스터는, 바텀 게이트(bottom gate) 구조를 갖는 것이 보다 바람직하다.
상기 바텀 게이트 구조란, 체널층(강자성층)인 (La,Ba)MnO3층이 기판과 접해 있지 않으며, 또 한쪽면이 벗겨져 드러나 있는 구조이다. 보다 구체적으로는, (La, Ba)MnO3층이 노출되어 있는 구조이다.
상기의 구성에 의하면, 바텀 게이트 구조를 갖고 있으므로, (La, Ba)MnO3층이 기판과 접하지 않는다. 그로 인해, 기판과 (La,Ba)MnO3층과의 상호작용을 없앨 수 있다. 따라서, 0℃ 이상에서 강자성을 나타냄과 동시에, 더 한층 폭넓은 자성 전이온도 변화를 얻을 수 있다.
본 발명의 또 다른 목적, 특징 및 우수한 점은, 첨부도면을 참조한 다음의 실시형태 및 실시예를 통해 명백해질 것이다.
[실시형태 1]
본 발명의 실시 1형태에 대해서 도 1에 의거하여 설명하면, 이하와 같다.
본 실시형태에 관계되는 전계효과 트랜지스터는, 도 1에 나타낸 바와 같이, 강자성층(2), 유전체층(1), 소스 전극(4), 게이트 전극(3) 및 드레인 전극(5)으로 구성되어 있다. 그리고, 상기 강자성층(2)은 기판 위에 형성되어 있다.
구체적으로는, 기판 위에 강자성층(2)이 형성되어 있고, 기판의 강자성층(2)이 형성되어 있는 면에 유전체층(1)이 적층되어 있다. 즉, 기판, 강자성층(2), 유전체층(1)이, 이 순서대로 적층되어 있고, 강자성층(2)과 유전체층(1)은 접합(헤테로 접합)되어 있다. 그리고, 유전체층(1)에는, 게이트 전극(3)이 설치되어 있고, 강자성층(2)에는, 소스 전극(4)과 드레인 전극(5)이 유전체층(1)을 샌드위치하여 설치되어 있다. 이때, 유전체층(1)과 강자성층(2)이 접합되어 있는 면적이, 전계효과 트랜지스터로서의 동작범위가 된다.
기판은 표면에 강자성층(2)을, 균일하고 평탄하게 형성할 수 있는 것이면 되며, 특히 한정되는 것은 아니다. 기판을 구성하는 재료로서는, 구체적인 예를 들면, (Sr1-qBaq)TiO3(단, 0 ≤q ≤1.0), 또는 MgO 등의 단결정을 적절히 사용할 수 있다. 상기 예시의 기판 중, q=0인 SrTiO3는 저렴하고 전기특성을 제어하기 쉽기 때문에, 일반적으로 표준기판으로서 자주 사용되므로, 보다 바람직하다. 특히, 단결정 SrTiO3 기판의 (001)면 위에 100nm(1000Å) 이하의 막두께로 강자성층(2)을 형성하 면, 그 퀴리온도는 벌크상태에서의 퀴리온도보다 상승하는 경향이 있으므로, 보다 바람직하다. 또, 상기 예시의 단결정을 사용함으로써, 상기 기판 위에 강자성층(2)을, 예를 들면, 레이저 어브레이션법으로써 형성할 때, 강자성층(2)의 박막을 용이하게 만들 수 있다.
강자성층(2)은 강자성체인 Ba계 Mn산화물로 구성되어 있다. 상기 Ba계 Mn산화물이란, 페로브스카이트(perovskite) 구조를 갖는 (La,Ba)MnO3를 가리킨다.
본 실시형태에 관계되는 Ba계 Mn산화물은 50nm 이하의 막두께를 갖고, 0℃ 이상에서 강자성을 나타내고 있다.
상기 성질을 나타내는 Ba계 Mn산화물로서는, 예를 들면, (La1 - xBax)MnO3(단, x는 0.05〈x〈0.3의 관계를 충족시킴)의 조성을 들 수 있다. 상기 x의 하한값은 0.05보다 큰 것이 바람직하고, 0.1보다 큰 것이 보다 바람직하고, 0.15 이상인 것이 특히 바람직하다. 상기 x가 0.05 이하이면, 캐리어 농도가 부족하여, 양호한 전기전도가 얻어지지 않아서, 강자성체로 되지 않는다. 또, 상기 x를 0.1 이상, 보다 바람직하게는 0.15 이상으로 함으로써, 0℃ 이상에서 강자성을 나타냄과 동시에, 더 한층 폭넓은 자성 전이온도 변화를 얻을 수 있다.
한편, 상기 x의 상한값으로는 0.3보다 작은 것이 바람직하고, 0.2 이하인 것이 보다 바람직하다. 상기 x가 0.3 이상이면, 막두께를 50nm 이하로 한 경우, 0℃ 이상에서 강자성을 나타내지 않으므로, 전계효과 트랜지스터로 한 경우, 0℃ 이상에서 동작시킬 수 없기 때문에 바람직하지 않다. 또, 상기 Ba계 Mn산화물의 조성에 있어 서, Mn 결손, 산소 결손이 있어도 되지만, Mn 결손 및/또는 산소 결손은 강자성을 발현하는 온도를 낮추는 요인이며, 0℃ 이상에서 강자성을 나타내는 강자성체로서 이들 결손은 없는 편이 바람직하다.
상기 조성의 Ba계 Mn산화물로 이루어지는 강자성층(2)은 두께가 얇아질수록, 강자성 전이온도가 높아지는 특징을 갖고 있다. 따라서, 본 실시형태에 관계되는 전계효과 트랜지스터에 있어서의 강자성층(2)은 보다 얇은 것이 바람직하다. 구체적으로는, Ba계 Mn산화물로 이루어지는 강자성층(2)의 두께로서는, 50nm 이하가 바람직하고, 10nm 이하가 보다 바람직하고, 5nm 이하가 특히 바람직하다. 상기 조성의 Ba계 Mn산화물로 구성되는 강자성층(2)의 두께를 50nm 이하로 함으로써, 0℃ 이상에서 강자성을 발현시킬 수 있다. 한편, 상기 강자성층(2)의 두께의 하한값으로는 0.8nm보다도 두꺼운 것이 바람직하다. 상기 두께가 0.8nm 이하가 되면, 이론적으로 강자성이 소실되는 것으로 된다.
또, 강자성을 나타내는 온도로는, 보다 높은 것이 바람직하다. 즉, 강자성을 나타내는 온도로는, 0℃ 이상이 바람직하고, 25℃ 이상이 보다 바람직하고, 40℃ 이상이 더욱 바람직하다. 강자성을 나타내는 온도가 높은 것은, 트랜지스터의 자성 전이온도를 높게 할 수 있다. 즉, 강자성을 나타내는 온도가, 예를 들어, 실온(25℃)인 경우, 이 강자성층(2)을 사용해서 전계효과 트랜지스터를 구성하면, 실온에서 동작시킬 수 있다. 따라서 본 실시예에 관계되는 전계효과 트랜지스터는
강자성층(2)으로서, 0℃ 이상에서 강자성을 나타내는 Ba계 Mn산화물을 사용하고 있으므로, 0℃ 이상에서 동작시킬 수 있다.
유전체층(1)은 강유전체 또는 유전체로 구성되어 있다. 상기 유전체층(1)을 구성하고 있는 강유전체 또는 유전체로서는, 특히 한정되는 것은 없으며, 여러 가지의 것을 사용할 수 있다.
상기 유전체로서는, 구체적으로, SrTiO3, Al2O3, MgO 등을 들 수 있다. 상기 예시의 유전체 중, 유전율이 크고, 입수가 용이한 점에서 SrTiO3가 보다 바람직하다.
또, 상기 강유전체로서는, 구체적으로, (Ba1 - ySry)TiO3 (단, y는, 0〈y〈1의 관계를 충족시킴), PbTiO3, Pb(Zr1 - zTiz)O3 (단, z는, 0〈z〈1의 관계를 충족시킴), BaTiO3 등을 들 수 있다. 상기 예시의 강유전체 중, 유전분극이 큰 점에서 Pb(Zr, Ti)TiO3가 보다 바람직하다.
본 실시형태에 관계되는 전계효과 트랜지스터에 있어서, 강자성층(2)의 두께가 50nm 이하인 경우, 유전체층(1)의 두께의 상한값으로는 400nm 이하가 보다 바람직하고, 100nm 이하가 더욱 바람직하다.
본 실시형태에 관계되는 전계효과 트랜지스터는, 이상과 같이, 50nm 이하의 막두께를 가지며, 0℃ 이상에서 강자성을 나타내는 Ba계 Mn산화물로 이루어지는 강자성층(2)과, 유전체 또는 강유전체로 이루어지는 유전체층(1)이 접합되어서 이루어지는 구성이다. 그로 의해, 본 발명의 트랜지스터를 종래에 비해서, 매우 높은 온도, 즉, 0℃ 이상에서 동작시킬 수 있다. 구체적으로는, 0℃ 이상에서, 자성, 전기 수송특성 및/또는 자기 저항효과를 제어할 수 있다.
또, Ba계 Mn산화물은, 예를 들어, 희박 자성 반도체에 비해서, 전자간의 상호작용이 매우 강한「강상관 전자계」이다. 따라서, 미약한 캐리어 농도의 변화로 특성이 변화하기 때문에, 가령, 희박 자성 반도체에 비해, 저전압에서의 제어를 행할 수 있다.
따라서, 본 발명의 전계효과 트랜지스터는, 종래보다도, 보다 저전압, 및 고온(0℃ 이상)에서 동작시킬 수 있다.
또, 본 실시형태에 있어서, 강자성층(2)으로서, (La1 - xBax)MnO3 (단, x는, 0.05〈x〈0.3의 관계를 충족시킴)의 Ba계 MnO3를 사용하고, 유전체층(1)으로서, 유전체(예를 들면, SrTiO3)를 사용한 경우에는, 스위칭 소자로서 기능하는 전계효과 트랜지스터로 할 수 있다.
한편, 본 실시형태에 있어서, 강자성층(2)으로서, (La1 - xBax)MnO3 (단, x는, 0.05〈x〈0.3의 관계를 충족시킴)의 Ba계 MnO3를 사용하고, 유전체층(1)으로서, 강유전체(예를 들어, Pb(Zr, Ti)TiO3)를 사용하는 경우에는, 전압을 인가하지 않은 상태에서도 변조가 유지되기 때문에, 메모리 효과를 갖는다. 또, 상기 구성의 전계효과 트랜지스터에 전계를 인가한 경우, 유전체층(1)과 강자성층(2)의 접합계면 부근에, 전계를 인가하지 않았을 때에 비해서, 캐리어(홀) 농도가 높은 층 또는 낮은 층이 형성된다. 이 캐리어 농도가 높은 부분을 어큐뮬레이트(accumulate)층이라 부른다. 상기 구성의 전계효과 트랜지스터는, 상기 어큐뮬레이트층을 사용하고 있고, 상자 성(자화가 없는 상태)에서 강자성(자화가 큰 상태)으로 전환시킬 수 있으므로, 예를 들어, p-n형의 다이오드에 비해서, 직접 자성검출에 유리하게 된다.
본 발명의 전계효과 트랜지스터의 제조방법에 있어서, 강자성층(2)을 제조하는 데에는, 구체적으로 예를 들면, 레이저 어브레이션법에 의해 제작할 수 있다. 또, 상기 이외에도, 예를 들어, MBE(Molecular Beam Epitaxy)법, 레이저 MBE법, 스팩터법, CVD법 등으로 제작할 수 있다. 또, 유전체층(1) 또는 강유전체층(1)을 제조하는 경우에도, 상기 예시의 방법에 의해 제작할 수 있다. 예를 들어, 레이저 어브레이션법을 사용하는 경우의 성막 조건으로서는, 기판온도 범위 650℃~7350℃, 1.10×10-1~5.0×10-1Pa의 범위의 O2가스압 분위기가 바람직하다. 또, 상기 강자성층(2)의 경우, 50nm 이하의 막두께를 형성하기 위해서는, 예를 들어, 10nm(100Å)/20min 정도의 제작속도로 제작하는 것이 보다 바람직하다.
특히, 상기(La, Ba)MnO3로 이루어지는 강자성층(2)의 박막을 기판에 제작할 때에는, 높은 산소압에서 박막화를 행할수록 강자성을 나타내기 쉽고, 낮은 산소압에서 박막화를 행할수록 강자성을 나타내기 어려워진다. 이것은, 강자성층(2)이 산소량을 증가시킴에 따라, 캐리어(정공) 농도가 높아지고, 캐리어 농도가 높아짐에 따라 퀴리온도도 상승하기 때문이다.
[실시형태 2]
본 발명의 다른 실시형태에 대해서 도 2를 참조하여 설명하면, 이하와 같다. 역시 설명의 편의상, 상기 실시형태 1에 나타낸 각 부재와 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 설명을 생략한다.
본 실시형태에 관계되는 전계효과 트랜지스터는, 바텀 게이트 구조를 갖는 (바텀 게이트형의) 것이다. 상기 바텀 게이트형의 전계효과 트랜지스터란, 채널층인(La, Ba)MnO3가 기판과 접해 있지 않고, 한쪽 면이 벗겨져 드러나 있다. 즉, 본 실시형태에 관계되는 전계효과 트랜지스터에 있어서, 채널층인(La, Ba)MnO3는 빛을 수광할 수 있도록 되어 있다. 따라서, 본 실시형태에 관계되는 전계효과 트랜지스터는, 전계로 자성을 제어한 결과, 입사된 광의 편광면을 전계로 제어하는 광 변조기로 할 수 있다. 그리고, 상기 전계효과 트랜지스터는, 채널층인(La, Ba)MnO3의 한쪽 면이 벗겨져 드러나 있기 때문에, 빛의 출입을 유리하게 행할 수 있다.
또, 본 실시형태에 관계되는 전계효과 트랜지스터는, 도 2에 나타낸 바와 같이, 기판과 게이트층인 Pb(Zr, Ti)TiO3의 사이에 (La, Ba)MnO3 또는 SrRuO3로 이루어지는 산화물 게이트 전극이 형성되어 있다. 즉, 바텀 게이트형의 전계효과 트랜지스터는, 기판 위에 산화물 게이트 전극, 게이트층(유전체층) 및 채널층(강자성층)이, 이 순서대로 적층되어 있다(기판과 산화물 게이트 전극이 접하고 있다). 그리고, 전계효과 트랜지스터에는, 채널층인 (La, Ba)MnO3의 표면에, 드레인 전극과 소스 전극이 설치되어 있고, 산화물 게이트 전극 상에는 게이트 전극이 설치되어 있다.
본 실시형태에 관한 전계효과 트랜지스터는, 바텀 게이트형이다. 요컨대, 상기 실 시형태 1의 탑 게이트형, 즉, (La. Ba)MnO3가 기판과 게이트층(Pb(Zr, Ti)TiO3)의 양쪽과 접하고 있는 구성에 비해서, (La, Ba)MnO3가 기판과는 접해 있지 않고, 게이트층에만 접하고 있다. 일반적으로, 기판계면에서는, 데드(dead)층이라고 불리는 제어가 곤란한 층이 존재하고 있다. 본 실시형태에 관계되는 전계효과 트랜지스터는, 상기 기판과 접해 있지 않으므로, 더 한층 폭넓은 자성 전이온도 변화를 기대할 수 있다.
또한, 상기 바텀 게이트형의 전계효과 트랜지스터는, 실시형태 1의 탑 게이트형(게이트 전극이 상부에 있음)의 전계효과 트랜지스터의 제조방법과 같으며, 상세한 설명은 생략한다.
또, 산화물 게이트 전극이 (La, Ba)MnO3로 구성되어 있는 경우에는, La와 Ba의 조성비로서는, 상기 채널층의 조성비와 같은 것이 보다 바람직하다.
본 발명은 상술한 각 실시형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 다양한 변경이 가능하고, 다른 실시형태에 각각 개시된 기술적 수단을 적당히 조합해서 얻어지는 실시형태에 대해서도 본 발명의 기술적 범위에 포함된다.
이상과 같이, 본 발명에 관한 전계효과 트랜지스터는 50nm 이하의 막두께를 갖고, 0℃ 이상에서 강자성을 나타내는 Ba계 Mn산화물로 이루어지는 강자성층과, 유전체 또는 강유전체로 이루어지는 유전체층이 접합되어 이루어지는 것을 특징으로 한다.
상기의 구성에 의하면, 본 발명에 관계되는 전계효과 트랜지스터는, 강자성층으로서, 0℃ 이상에서 강자성을 나타내는 Ba계 Mn산화물, 예를 들어, 특정의 조성을 갖 는 Ba계 Mn산화물을 사용하고 있다. 그리고, 상기 강자성층과, 유전체 또는 강유전체층을 접합함으로써, 0℃ 이상의 자성 전이온도를 갖는 전계효과 트랜지스터를 얻을 수 있다. 그로 인해, 본 발명의 트랜지스터를, 종래에 비해서, 매우 높은 온도, 즉, 0℃ 이상에서 동작시킬 수 있다. 구체적으로는, 0℃ 이상에서, 자성, 전기수송 특성 및/또는 자기저항 효과를 제어할 수 있다.
또, Ba계 Mn산화물은, 예를 들어, 희박 자성 반도체에 비해서, 전자 간의 상호작용이 매우 강한「강상관 전자계」이다. 따라서, 미약한 캐리어 농도의 변화로 물성이 변화할 수 있기 때문에, 예를 들어, 희박 자성 반도체에 비해서, 낮은 압력에서의 제어를 행할 수 있다.
이상과 같이, 본 발명의 전계효과 트랜지스터는, 종래보다도, 보다 저전압, 및 고온(0℃ 이상)에서 동작시킬 수 있다.
본 발명의 전계효과 트랜지스터는, 상기 강자성층이 (La1 -xBax)MnO3 (단, x는, 0.05〈x〈0.3의 관계를 충족시킴)으로 나타내는 구조로 이루어지는 Ba계 Mn산화물인 것이 보다 바람직하다.
상기의 구성에 의하면, (La1 - xBax)MnO3중에서, x를 0.05〈x〈0.3의 범위 내로 함으로써, 0℃ 이상에서 강자성을 나타낼 수 있다. 따라서, 상기 특정의 조성을 갖는 Ba계 Mn산화물을 사용함으로써, 0℃ 이상에서 동작시킬 수 있는 전계효과 트랜지스터를 제공할 수 있다.
*본 발명의 전계효과 트랜지스터는, 상기 강자성층이 (La1 - xBax)MnO3 (단, x는, 0.10〈x〈0.3의 관계를 충족시킴)으로 나타내는 Ba계 Mn산화물인 것이 보다 바람직하다.
즉, (La1 - xBax)MnO3중에서, x를 0.10〈x〈0.3의 범위로 함으로써, 0℃ 이상에서 강자성을 나타냄과 동시에, 더 한층 폭넓은 자성 전이온도 변화를 얻을 수 있다.
본 발명의 전계효과 트랜지스터는, 상기 유전체 또는 강유전체가, BaTiO3, SrTiO3, (Ba1-ySry)TiO3 (단, y는, 0〈y〈1의 관계를 충족시킴), PbTiO3, Pb(Zr1 - zTiz)O3 (단, z는, 0〈z〈1의 관계를 충족시킴), 또는 Al2O3인 구성이 보다 바람직하다.
또, 본 발명의 전계효과 트랜지스터에 있어서, 상기 유전체 또는 강유전체는 BaTiO3, SrTiO3, (Ba1 - ySry)TiO3 (단, y는 0<y<1의 관계를 충족시킴), PbTiO3, 또는 Al2O3인 것이 보다 바람직하다.
유전체 또는 강유전체를 상기 예시의 화합물 중 어느 하나로 함으로써, 보다 자성 전이온도 변화의 효율이 좋은 전계효과 트랜지스터를 제공할 수 있다.
*본 발명의 전계효과 트랜지스터는, 바텀 게이트 구조를 갖는 것이 보다 바람직하다.
상기 바텀 게이트 구조란, 채널층(강자성층)인 (La, Ba)MnO3층이 기판과 접해 있지 않으며, 또 한쪽 면이 벗겨져 드러나 있는 구조이다. 보다 구체적으로는 (La, Ba)MnO3층이 노출되어 있는 구조이다.
상기의 구성에 의하면, 바텀 게이트 구조를 갖고 있으므로, (La, Ba)MnO3층이 기판과 접해 있지 않다. 그로 인해, 기판과(La, Ba)MnO3층과의 상호작용을 없앨 수 있다. 따라서, 0℃ 이상에서 강자성을 나타냄과 동시에, 더 한층 폭넓은 자성 전이온도 변화를 얻을 수 있다.
[실시예 1]
본 발명에 관계되는 전계효과 트랜지스터를 레이저 어블레이션법에 의해 제조하는 예를 이하에 나타낸다.
먼저, (La0 .87Ba0 .13)MnO3를 제작함에 있어서, La2O3, Mn2O3, BaO 파우더를 적량의 혼합비로 혼합하고, 900℃, 40시간의 가소결을 행한 후, 1300℃, 24시간의 본소결을 행하였다.
그리고, 레이저 어블레이션법을 이용해서, ArF엑시머 레이저(λ=193nm)를 (La0.87Ba0.13)MnO3에 조사하고, 기판의 온도를 700℃, 산소가스압 1.0×10-1Pa의 조건으로, SrTiO3의 (001)면의 단결정 기판 위에 (La0 .87Ba0 .13)MnO3의 박막(두께 3.6nm)을 제작하였다. 이것으로 강자성층을 형성하였다.
그리고, 상기 강자성층 위에, 레이저 어블레이션법에 의해, Pb(Zr, Ti)O3로 이루어 지는 박막(두께 30nm)을 제작하였다. 이것으로 유전체층을 형성하였다. 즉, 기판, 강자성층, 유전체층이 순서대로 적층되어 있다. 또, 유전체층은 기판과 접해 있지 않는다.
다음에, 유전체층 위에, 게이트 전극을 설치하고, 소스 전극 및 드레인 전극을 강자성층 위에 형성하였다. 구체적으로는, 소스 전극 및 드레인 전극을, 강자성층 위에 형성된 유전체층을 샌드위치하도록 형성하였다. 이때, 소스 전극 및 드레인 전극과, 유전체층을 접촉시켜도 되고, 접촉시키지 않아도 된다.
이상과 같이 해서, 본 실시예에 관계되는 전계효과 트랜지스터를 제조하였다. 상기 제조방법에 의해 얻어진 전계효과 트랜지스터의 디바이스 동작범위는 200㎛×200㎛이었다.
다음으로, 얻어진 전계효과 트랜지스터를 사용해서, 290K로써 게이트 바이어스 소인을 행함으로써, 소스-드레인 저항이 유전체층에 의해 분극되고, 강자성층의 캐리어 농도가 유효하게 변화하고 있는지의 여부를 확인하였고, 그 결과를 도 3에 나타낸다. 도 3에 나타난 바와 같이, 강자성층의 캐리어 농도가 유효하게 변화할 수 있는 것이 확인되었다.
다음에, 게이트 바이어스로서, 5V의 전계를 인가한 상태에서 전계효과 트랜지스터를 온도변화시켰을 때의, 소스-드레인 저항을 측정하였다. 그 결과를 도 4에 나타낸다. 도 4로부터 알 수 있는 바와 같이, 강자성 전이온도(금속-절연체 전이온도)가 280K에 달한 것을 알 수 있다.
또, 도 4로부터 알 수 있는 바와 같이, 게이트 바이어스로서 5V의 전계를 인가한 상태로 280K(벌크 270K)에서, 1.5K의 자성 전이온도 변화를 확인하였다. 이것은, 강자성-상자성 전환이 행해지고 있는 것을 의미한다. 따라서, 본 발명의 전계효과 트랜지스터는, 종래보다도, 보다 저전압, 및 고온(0℃ 이상)에서 동작시킬 수 있다.
[실시예 2]
(La0 .87Ba0 .13)MnO3의 조성을 (La0 .85Ba0 .15)MnO3로 변한 것 이외에는, 실시예 1과 마찬가지로 해서, 전계효과 트랜지스터를 제조하였다.
다음으로, 얻어진 전계효과 트랜지스터를 사용해서, 290K로 게이트 바이어스 소인을 행함으로써, 소스-드레인 저항이 유전체층에 의해 분극되고, 강자성층의 캐리어 농도가 유효하게 변화하고 있는지의 여부를 확인하자, 실시예 1과 마찬가지로, 강자성층의 캐리어 농도가 유효하게 변화할 수 있는 것이 확인되었다.
그리고, 게이트 바이어스로서, 5V의 전계를 인가한 상태에서 전계효과 트랜지스터를 온도변화시켰을 때의 소스-드레인 저항을 측정하였다. 그 결과, 게이트 바이어스로서 5V의 전계를 인가한 상태로 282K에서, 3.0K의 자성 전이온도 변화를 확인하였다.
[실시예 3]
실시예 2와 같은 조성의 재료를 사용해서, 레이저 어블레이션법으로써, 바텀 게이트형의 전계효과 트랜지스터를 제작하였다. 이때, 채널층인(La0 .85Ba0 .15)MnO3의 층두께(막두께)는 15nm이었다. 또, SrTiO3의 (001)면의 단결정 기판 위와, 유전체층(게 이트층)인 Pb(Zr, Ti)O3 간에는, (La, Ba)MnO3로 이루어지는 산화물 게이트 전극을 형성하였다.
그리고, 게이트 바이어스로서, 5V의 전계를 인가한 상태로 전계효과 트랜지스터를 온도 변화시켰을 때의 소스-드레인 저항을 측정하였다. 그 결과, 게이트 바이어스로서 5V의 전계를 인가한 상태로 282K에서, 3.0K의 자성 전이온도 변화를 확인하였다.
다음으로, 얻어지는 전계효과 트랜지스터를 사용해서, 게이트 바이어스로서, 5V의 전계를 인가한 상태에서 전계효과 트랜지스터를 온도 변화시켰을 때의 소스-드레인 저항을 측정하였다. 그 결과를 도 5에 나타낸다. 도 5로부터 알 수 있는 바와 같이, 강자성 전이온도(금속-절연체 전이온도)가 313K에 달하는 것을 알 수 있다.
또, 도 5로부터 알 수 있는 바와 같이, 게이트 바이어스로서 5V의 전계를 인가한 상태로 313K에서, 160K의 자성 전이온도 변화를 확인하였다. 이것은 강자성-상자성 전환이 행해지고 있는 것을 의미한다. 따라서, 본 발명의 전계효과 트랜지스터는, 종래보다도, 보다 저전압, 및 고온(O℃ 이상)에서 동작시킬 수 있다.
또한, 발명을 실시하기 위한 최량의 형태 항에 있어서 행해진 구체적인 실시형태 또는 실시예는, 어디까지나 본 발명의 기술내용을 명확하게 하는 것으로서, 그와 같은 구체예로만 한정해서 협의로 해석해야 하는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허청구의 범위 내에서, 다양하게 변경하여 실시할 수 있는 것이다.
상술한 기술내용으로부터 자명하듯이, 0.8nm를 초과하고, 50㎚이하의 막두께를 갖고, 40℃ 에서 강자성을 나타내는 Ba계 Mn산화물로 이루어지는 강자성층과, 유전체 또는 강유전체로 이루어지는 유전체층을 접합시킴으로써, 종래에 비해서 매우 높은 온도, 즉, 0℃ 이상의 자성 전이온도를 갖는 전계효과 트랜지스터를 얻을 수 있다. 구체적으로는, 0℃ 이상에서 자성, 전기 수송특성 및/또는 자기 저항효과를 제어할 수 있다.
본 발명에 관계되는 전계효과 트랜지스터는 가령, 전계로 기록이 가능한 자기기록소자, 신기능 반도체-자기집적회로, 전계제어 자기 액츄에이터 등에서 사용 가능하다.

Claims (6)

  1. 0.8nm를 초과하고, 50nm 이하의 막두께를 갖고, 40℃ 에서 강자성을 나타내는 Ba계 Mn산화물로 이루어지는 강자성층과, 유전체 또는 강유전체로 이루어지는 유전체층이 접합되어 있고, 바텀 게이트 구조를 갖는 것을 특징으로 하는 전계효과 트랜지스터.
  2. 제 1항에 있어서, 상기 강자성층이 (La1 - xBax)MnO3 (단, x는, 0.05〈x〈0.3의 관계를 충족시킴)으로 나타내는 Ba계 Mn산화물로 이루어지는 것을 특징으로 하는 전계효과 트랜지스터.
  3. 제 1항에 있어서, 상기 강자성층이, (La1 - xBax)MnO3 (단, x는, 0.10〈x〈0.3의 관계를 충족시킴)으로 나타내는 Ba계 Mn산화물로 이루어지는 것을 특징으로 하는 전계효과 트랜지스터.
  4. 제 1, 2 또는 3항에 있어서, 상기 유전체 또는 강유전체는, BaTiO3, SrTiO3, (Ba1-ySry)TiO3 (단, y는, 0〈y〈1의 관계를 충족시킴), PbTiO3, Pb(Zr1 - zTiz)O3 (단, z는, 0〈z〈1의 관계를 충족시킴), 또는 Al2O3인 것을 특징으로 하는 전계효과 트랜지스터.
  5. 제 1, 2 또는 3항에 있어서, 상기 유전체 또는 강유전체는, BaTiO3, SrTiO3, (Ba1-ySry)TiO3 (단, y는, 0〈y〈1의 관계를 충족시킴), PbTiO3, 또는 Al2O3인 것을 특징으로 하는 전계효과 트랜지스터.
  6. 제1항에 있어서,
    상기 막 두께는 5nm 이상, 12nm 이하인 것을 특징으로 하는 전계효과 트랜지스터.
KR1020077008619A 2002-09-05 2003-09-04 전계효과 트랜지스터 Expired - Fee Related KR100731959B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002260536 2002-09-05
JPJP-P-2002-00260536 2002-09-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003850A Division KR100731960B1 (ko) 2002-09-05 2003-09-04 전계효과 트랜지스터

Publications (2)

Publication Number Publication Date
KR20070048811A KR20070048811A (ko) 2007-05-09
KR100731959B1 true KR100731959B1 (ko) 2007-06-27

Family

ID=31973103

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057003850A Expired - Fee Related KR100731960B1 (ko) 2002-09-05 2003-09-04 전계효과 트랜지스터
KR1020077008619A Expired - Fee Related KR100731959B1 (ko) 2002-09-05 2003-09-04 전계효과 트랜지스터

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020057003850A Expired - Fee Related KR100731960B1 (ko) 2002-09-05 2003-09-04 전계효과 트랜지스터

Country Status (5)

Country Link
US (2) US20060017080A1 (ko)
EP (1) EP1548843A4 (ko)
JP (1) JPWO2004023563A1 (ko)
KR (2) KR100731960B1 (ko)
WO (1) WO2004023563A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008723A2 (en) * 2003-07-08 2005-01-27 The Regents Of The University Of California Quantum coherent switch utilizing density wave (dw) material
JP2006004995A (ja) * 2004-06-15 2006-01-05 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2006210525A (ja) * 2005-01-26 2006-08-10 Sony Corp 記憶素子及び回路素子
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US20080012004A1 (en) * 2006-03-17 2008-01-17 Mears Technologies, Inc. Spintronic devices with constrained spintronic dopant
US7625767B2 (en) 2006-03-17 2009-12-01 Mears Technologies, Inc. Methods of making spintronic devices with constrained spintronic dopant
WO2007135817A1 (ja) * 2006-05-24 2007-11-29 Japan Science And Technology Agency マルチフェロイック素子
US8310867B2 (en) * 2007-10-11 2012-11-13 Japan Science And Technology Agency Nonvolatile solid state magnetic memory and recording method thereof
US7936028B2 (en) * 2007-11-09 2011-05-03 Samsung Electronics Co., Ltd. Spin field effect transistor using half metal and method of manufacturing the same
KR101598542B1 (ko) * 2009-01-13 2016-02-29 삼성전자주식회사 스핀 전계효과 트랜지스터를 이용한 논리소자
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
WO2012172898A1 (ja) * 2011-06-16 2012-12-20 富士電機株式会社 強相関酸化物電界効果素子
WO2013058044A1 (ja) * 2011-10-19 2013-04-25 富士電機株式会社 強相関不揮発メモリー素子
US20150069380A1 (en) * 2011-12-12 2015-03-12 Raghvendra K. Pandey Varistor-transistor hybrid devices
US10547241B1 (en) 2018-08-29 2020-01-28 Linear Technology Holding Llc Hybrid inverting PWM power converters
CN113257913A (zh) * 2020-02-12 2021-08-13 中国科学院物理研究所 基于铁电畴反转的突触三端器件
CN113054013B (zh) * 2021-03-17 2022-11-04 福建师范大学 一种基于镧系锰氧化物及单晶硅的场效应管结构薄膜及其制备方法
US11690306B2 (en) * 2021-08-19 2023-06-27 Globalfoundries Singapore Pte. Ltd. Correlated electron resistive memory device and integration schemes
CN115440795A (zh) * 2022-09-30 2022-12-06 广东工业大学 一种二维材料异质结场效应晶体管、制备方法及应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136426A (ja) * 1991-11-09 1993-06-01 Rohm Co Ltd 強誘電体層を有する半導体素子及びその製法
KR0167671B1 (ko) * 1995-06-15 1999-01-15 김주용 박막트랜지스터 제조방법
KR20010020941A (ko) * 1999-06-04 2001-03-15 가나이 쓰토무 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치
KR20010030391A (ko) * 1999-09-16 2001-04-16 니시무로 타이죠 자기 저항 효과 소자 및 자기 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151872A (ja) * 1992-11-09 1994-05-31 Mitsubishi Kasei Corp Ｆｅｔ素子
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ
US5757042A (en) * 1996-06-14 1998-05-26 Radiant Technologies, Inc. High density ferroelectric memory with increased channel modulation and double word ferroelectric memory cell for constructing the same
JP3688559B2 (ja) * 2000-06-08 2005-08-31 独立行政法人科学技術振興機構 （Ｌａ，Ｂａ）ＭｎＯ３系室温超巨大磁気抵抗材料
JP2003078147A (ja) * 2001-08-31 2003-03-14 Canon Inc 電荷注入型スピントランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136426A (ja) * 1991-11-09 1993-06-01 Rohm Co Ltd 強誘電体層を有する半導体素子及びその製法
KR0167671B1 (ko) * 1995-06-15 1999-01-15 김주용 박막트랜지스터 제조방법
KR20010020941A (ko) * 1999-06-04 2001-03-15 가나이 쓰토무 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치
KR20010030391A (ko) * 1999-09-16 2001-04-16 니시무로 타이죠 자기 저항 효과 소자 및 자기 메모리 장치

Also Published As

Publication number Publication date
KR20070048811A (ko) 2007-05-09
WO2004023563A1 (ja) 2004-03-18
KR20050083673A (ko) 2005-08-26
JPWO2004023563A1 (ja) 2006-01-05
US20060017080A1 (en) 2006-01-26
EP1548843A4 (en) 2005-11-23
US20070007568A1 (en) 2007-01-11
KR100731960B1 (ko) 2007-06-27
EP1548843A1 (en) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100731959B1 (ko) 전계효과 트랜지스터
Kumah et al. Epitaxial oxides on semiconductors: from fundamentals to new devices
Izyumskaya et al. Oxides, oxides, and more oxides: high-κ oxides, ferroelectrics, ferromagnetics, and multiferroics
JPH06151872A (ja) Ｆｅｔ素子
JPWO2002058167A1 (ja) スピンスイッチおよびこれを用いた磁気記憶素子
US8890142B2 (en) Oxide electronic device and method for manufacturing the same
CN108281544B (zh) 基于铁电共存畴的多阻态铁电量子隧道结及制备方法
Grishin et al. Epitaxial ferroelectric/giant magnetoresistive heterostructures for magnetosensitive memory cell
WO2012172898A1 (ja) 強相関酸化物電界効果素子
US6621732B2 (en) Magnetic element, memory device and write head
JP2006237304A (ja) 強磁性伝導体材料およびその製造方法、並びに磁気抵抗素子、電界効果トランジスタ
Li et al. Two-dimensional carrier gas at complex oxide interfaces: Control of functionality
Tang et al. Magnetoelectric effect of lead-free perovskite BiFeO3/Bi0. 5 (Na0. 85K0. 15) 0.5 TiO3 composite films
Katsu et al. Dependence of carrier doping level on the photo control of (La, Sr) MnO 3/SrTiO 3 functional heterojunction
Li et al. Self-poling-induced magnetoelectric effect in highly strained epitaxial BiFeO3/La0. 67Sr0. 33MnO3− δ multiferroic heterostructures
JP3664785B2 (ja) スイッチング素子
JPH03228384A (ja) 超電導素子
CN1998084A (zh) 包括具有自旋灵敏度的稀磁半导体的隧道结势垒层
US10355201B2 (en) Laminated structure and spin modulation element
Grekhov et al. Strongly modulated conductance in Ag/PLZT/LSCO ferroelectric field-effect transistor
Kumar et al. Novel room temperature multiferroics for random access memory elements
Wijaya et al. All-oxide-based high-mobility planar PN junctions and tunnelling field effect transistor
Gajek et al. Multiferroic tunnel junctions
JP2004172483A (ja) 不揮発性メモリ及びこれを用いた多値記憶方法
Shao et al. High nonvolatile modulation of resistance on a ferroelectric PbZr0· 2Ti0· 8O3/Nd0. 3Sm0. 25Sr0· 45MnO3 liquid-gated electric-double-layer transistors

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A16-div-PA0104

St.27 status event code: A-0-1-A10-A18-div-PA0104

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U12-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20100610

Year of fee payment: 4

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20110620

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110620

St.27 status event code: N-4-6-H10-H13-oth-PC1903

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000