[go: up one dir, main page]

KR100728962B1 - 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 - Google Patents

지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100728962B1
KR100728962B1 KR1020050105454A KR20050105454A KR100728962B1 KR 100728962 B1 KR100728962 B1 KR 100728962B1 KR 1020050105454 A KR1020050105454 A KR 1020050105454A KR 20050105454 A KR20050105454 A KR 20050105454A KR 100728962 B1 KR100728962 B1 KR 100728962B1
Authority
KR
South Korea
Prior art keywords
thin film
zro2
al2o3
capacitor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050105454A
Other languages
English (en)
Other versions
KR20060052474A (ko
Inventor
이기정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20060052474A publication Critical patent/KR20060052474A/ko
Application granted granted Critical
Publication of KR100728962B1 publication Critical patent/KR100728962B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T50/00—Aeronautics or air transport
    • Y02T50/60—Efficient propulsion technologies, e.g. for aircraft

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 70nm급 이하 금속배선을 갖는 차세대 디램 제품에서 필요로 하는 충전용량을 확보하면서 누설전류 특성 또한 확보할 수 있는 반도체 소자의 캐패시터 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 유전막은 Al2O3/ZrO2, ZrO2/Al2O3, (ZrO2/Al2O3)n(2≤n≤10), (Al2O3/ZrO2)n(2≤n≤10), ZrO2/Al2O3/ZrO2의 삼중막 구조, 질화된 ZrO2박막의 단일막, 질화 Al2O3 박막과 질화된 ZrO2 박막의 이중막, Al2O3 박막과 질화된 ZrO2 박막의 이중막, ZrO2 박막, Al2O3 박막 및 질화된 ZrO2 박막의 삼중막을 적용하고, 이와 같이 본 발명은 캐패시터의 유전막으로, 큰 밴드 갭 에너지(Band Gap Energy: Eg) 값을 갖는 ZrO2(Eg=7.8eV,ε=20∼25) 박막과 열안정성이 뛰어난 Al2O3(Eg=8.7eV,ε=9) 박막으로 이루어진 다중 유전막 구조를 구성함으로써, 누설전류 발생 억제력을 향상시킬 수 있음은 물론 항복전압 값을 높일 수 있고, 아울러, 대용량의 충전용량을 얻을 수 있는 바, 70㎚급 이하의 고집적 메모리 제품에서 요구하는 충분한 충전용량을 가지면서 누설전류 및 항복전압 특성을 갖는 캐패시터를 구현할 수 있다.
캐패시터, 지르코늄산화막, ALD, 다중유전막

Description

지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조 방법{CAPACITOR OF SEMICONDUCTOR DEVICE WITH ZRCONIUM OXIDE AND METHOD OF MANUFACTURING THE SAME}
도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.
도 2는 제1실시예에 따른 캐패시터의 구조를 상세히 도시한 도면.
도 3은 ALD 공정에 따른 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막의 증착 과정을 설명하기 위한 도면.
도 4는 본 발명의 제2실시예에 따른 캐패시터의 구조를 도시한 도면.
도 5는 본 발명의 제3실시예에 따른 캐패시터의 구조를 도시한 도면.
도 6은 본 발명의 제4실시예에 따른 캐패시터의 구조를 도시한 도면.
도 7은 본 발명의 제5실시예에 따른 캐패시터의 구조를 도시한 도면.
도 8a 내지 도 8c는 본 발명의 제6실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
도 8d는 본 발명의 제6실시예에 따른 캐패시터의 형성 방법을 설명하기 위한 모식도.
도 9 내지 도 11은 본 발명의 제7실시예 내지 제9실시예에 따른 캐패시터의 형성 방법을 설명하기 위한 모식도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체기판 12 : 층간절연막
13 : 콘택홀 14 : 스토리지노드콘택
15 : 스토리지전극 16 : 다중 유전막
16a : ZrO2 박막 16b : Al2O3 박막
17 : 플레이트전극
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 소망하는 충전용량을 확보하면서 누설전류 특성 및 열안정성 또한 확보할 수 있는 반도체 소자의 캐패시터 및 그의 제조 방법에 관한 것이다.
최근 반도체 제조 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 이에 따라, 소자의 리프레쉬 시간(refresh time)이 단축되고 소프트 에러(soft error)가 발생한다는 문제점들이 야기되고 있고, 이러한 문제를 방지하기 위해, 25fF/셀 이상의 높은 충전용량을 갖고 누설전류 발생이 적은 캐패시터의 개발이 지속적으로 요구되고 있다.
주지된 바와 같이, 캐패시터의 충전용량은 전극 표면적 및 유전체의 유전상 수에 비례하고, 전극간 거리에 해당하는 유전막 두께, 보다 정확하게는, 유전막의 등가산화막 두께(Tox: equivalent SiO2 thickness)에 반비례한다. 그러므로, 고집적 소자에서 요구되는 큰 충전용량을 갖는 캐패시터를 구현하기 위해서는 높은 유전율을 가지면서 등가산화막 두께를 낮출 수 있는 유전막을 사용해야 한다.
종래 Si3N4(ε=7) 박막을 유전막으로 사용하는 NO(Nitride-Oxide) 캐패시터는 고집적화에 따르는 충전용량 확보에 한계를 드러내게 되었고, 충분한 충전용량 확보를 위해, Si3N4(ε=7) 보다 높은 유전상수를 갖는 Ta2O5(ε=25), La2O3(ε=30) 및 HfO2(ε=20) 등을 단일 유전체로 적용한 SIS(Polisilicon-Insulator-Polisilicon) 구조의 캐패시터 개발이 이루어지고 있다.
그런데, Ta2O5(ε=25)막은 누설전류에 취약할 뿐 아니라 열처리시 발생하는 산화막 때문에 사실상 등가산화막의 두께를 30Å이하로 낮출 수 없다는 문제점이 있다. 그리고, La2O3막 및 HfO2막은 유전상수가 각각 30 및 20 정도이므로 충전용량 확보 측면에서는 유리하지만, 등가산화막의 두께를 15Å이하로 낮추면 누설전류가 증가하고 항복전압 강도가 크게 작아져 반복적인 전기적 충격에 취약하기 때문에 캐패시터의 내구성을 저하시킨다는 문제점이 있다. 특히, HfO2막은 Al2O3막 보다 결정화 온도가 낮아 후속하는 600℃ 이상의 고온 열처리 진행시 누설전류가 급증하는 문제가 있다.
한편, 종래 SIS(Polisilicon-Insulator-Polisilicon)형 캐패시터에서 전극물질로 사용되어왔던 폴리실리콘의 경우도 고집적 소자에서 요구되는 높은 전기전도성을 확보하는데 한계가 있는바, 높은 전기전도도를 갖는 금속체를 새로운 전극물 질로 사용하고자 하게 되었다.
이에, 100㎚ 이하의 미세 금속배선을 갖는 고집적 디램 공정에 적용할 수 있는 캐패시터로서, 금속전극과 이중 혹은 삼중 유전막를 채용한 캐패시터들이 개발되고 있다. 예컨데, 금속계 전극(TiN)과 HfO2/Al2O3와 같은 이중 유전체를 채용한 MIS(Metal-Insulator-Polisilicon) 구조의 캐패시터나, 또는, 금속계 전극(TiN)과 HfO2/Al2O3/HfO2와 같은 삼중 유전체를 채용한 MIM(Metal-Insulator-Metal) 구조의 캐패시터가 개발되고 있다.
그러나, 상기한 종래의 MIS 또는 MIM 구조의 캐패시터의 경우, 70nm 이하 금속배선을 갖는 소자에 적용하는데는 어려움이 있다. 이것은 상기 MIS 또는 MIM 캐패시터의 HfO2/Al2O3 및 HfO2/Al2O3/HfO2의 다중 유전막은 등가산화막 두께 한계가 12Å 정도이기 때문에 70nm 이하 금속배선이 적용되는 디램에서 25fF/셀 이상의 충전용량을 얻기 힘들기 때문이다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로, 70nm급 이하 금속배선을 갖는 차세대 디램 제품에서 필요로 하는 충전용량을 확보하면서 누설전류 특성 또한 확보할 수 있는 반도체 소자의 캐패시터 및 그의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는, 스토리지전극; 상기 스토리지전극 상의 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막; 및 상기 다중 유전막 상의 플레이트전극을 포함하는 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은 ZrO2 박막과 Al2O3 박막의 순서로 적층된 ZrO2/Al2O3의 이중막 구조인 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은 Al2O3 박막과 ZrO2 박막의 순서로 적층된 Al2O3/ZrO2의 이중막 구조인 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은 ZrO2 박막, Al2O3 박막 및 ZrO2 박막의 순서로 적층된 ZrO2/Al2O3/ZrO2의 삼중막 구조인 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은 ZrO2 박막과 Al2O3 박막을 각각 적어도 2회 이상 교번적으로 증착한 (ZrO2/Al2O3)n의 다중막 구조인 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은 Al2O3 박막과 ZrO2 박막을 각각 적어도 2회 이상 교번적으로 증착한 (Al2O3/ZrO2)n의 다중막 구조인 것을 특징으로 한다.
또한, 본 발명의 캐패시터는, 스토리지전극; 상기 표면이 플라즈마 질화 처리된 스토리지전극 상에 형성되며 표면이 플라즈마질화된 ZrO2 박막; 상기 ZrO2 박막 상의 플레이트전극을 포함하는 것을 특징으로 하며, 상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입된 Al2O3 박막을 더 포함하는 것을 특징으로 한다.
바람직하게, 상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입된 Al2O3 박막을 더 포함하고, 상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입된 표면이 플라즈마질화된 Al2O3 박막을 더 포함하며, 상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입되고, 표면이 플라즈마질화된 Al2O3 박막과 표면이 플라즈마질화된 ZrO2 박막의 이중 구조를 더 포함하여, ZrO2/Al2O3/ZrO2 구조가 되고, 상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입되고, Al2O3 박막과 표면이 플라즈마질화된 ZrO2 박막의 이중 구조를 더 포함하여, ZrO2/Al2O3/ZrO2 구조가 되며, 상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입되고, Al2O3 박막과 ZrO2 박막의 이중 구조를 더 포함하여, ZrO2/Al2O3/ZrO2 구조가 되는 것을 특징으로 한다.
그리고, 본 발명의 반도체소자의 캐패시터 형성 방법은, 스토리지전극을 형성하는 단계; 상기 스토리지전극 상에 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막을 형성하는 단계; 및 상기 다중 유전막 상에 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은, 상기 스토리지전극 상에 ZrO2 박막을 증착한 후, 상기 ZrO2 박막 상에 Al2O3 박막을 증착하여 ZrO2/Al2O3의 이중막 구조를 갖도록 형성하는 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은, 상기 스토리지전극 상에 Al2O3 박막을 증착한 후, 상기 Al2O3 박막 상에 ZrO2 박막을 증착하여 Al2O3/ZrO2의 이중막 구조를 갖도록 형성하는 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은, 상기 스토리지전극 상에 ZrO2 박막, Al2O3 박막, ZrO2 박막을 차례로 증착하여 ZrO2/Al2O3/ZrO2의 삼중막 구조를 갖도록 형성하는 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은, ZrO2 박막과 Al2O3 박막을 각각 적어도 2회 이상 교번적으로 증착하여 (ZrO2/Al2O3)n의 다중막 구조를 갖도록 형성하는 것을 특징으로 한다.
바람직하게, 상기 다중 유전막은, Al2O3 박막과 ZrO2 박막을 각각 적어도 2회 이상 교번적으로 증착하여 (Al2O3/ZrO2)n의 다중막 구조를 갖도록 형성하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터 형성방법은, 스토리지전극을 형성하는 단계; 상기 스토리지전극의 표면을 플라즈마 질화 처리하는 단계; 상기 표면이 플라즈마 질화 처리된 스토리지전극 상에 ZrO2 박막을 증착하는 단계; 상기 ZrO2 박막의 표면을 플라즈마 질화 처리하여 표면이 질화된 ZrO2 박막을 형성하는 단계; 및 상기 질화된 ZrO2 박막 상에 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 플라즈마 질화 처리는, 200∼500℃의 온도, 0.1∼10torr의 압력, NH3, N2 및 N2/H2로 구성된 그룹으로부터 선택되는 어느 하나의 분위기와 RF 파워를 100∼500W 정도로 하여 글로우 방전(glow discharge)을 발생시킨 챔버 내에서 5∼300초 동안 수행하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터 형성방법은, 스토리지전극을 형성하는 단계, 상기 스토리지전극 상에 Al2O3 박막을 증착하는 단계; 상기 Al2O3 박막 상에 ZrO2 박막을 증착하는 단계; 상기 ZrO2 박막의 표면을 플라즈마 질화 처리하여 질화된 ZrO2 박막과 Al2O3 박막의 이중막으로 이루어진 유전막을 형성하는 단계, 및 상기 질화된 ZrO2 박막과 Al2O3 박막의 이중막 상에 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 Al2O3 박막을 증착하는 단계 후, 상기 ZrO2 박막을 증착하는 단계 전, 상기 Al2O3 박막의 표면을 플라즈마 질화 처리하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터 형성방법은, 스토리지전극을 형성하는 단계; 상기 스토리지전극의 표면을 플라즈마 질화 처리하는 단계; 상기 표면이 플라즈마 질화 처리된 스토리지전극 상에 제1 ZrO2 박막, Al2O3 박막 및 제2 ZrO2 박막을 차례로 증착하는 단계; 상기 제2 ZrO2 박막의 표면을 플라즈마 질화 처리하여 제1ZrO2 박막, Al2O3 박막 및 질화된 제2 ZrO2 박막의 삼중막으로 이루어진 유전막을 형성하는 단계; 및 상기 유전막 상에 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 70㎚급 이하 디램 캐패시터에 요구되는 30fF/셀 이상의 충전용량, 0.5fF/셀 이하의 누설전류 및 2.0V(@ 1pA/셀) 이상의 항복전압 특성을 얻을 목적으로, 플라즈마질화된 지르코늄산화막(이하, ZrO2 박막이라고 약칭함)의 단일막 또는 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막을 채용한 캐패시터를 구성한다. 이 경우, ZrO2(Eg=7.8eV,ε=20∼25) 박막이 Ta2O5(Eg=4.5eV,ε=25) 유전막 및 HfO2(Eg=5.7eV,ε=20) 유전막 보다 큰 밴드 갭 에너지(Band Gap Energy: Eg)와 유전상수 값을 갖는 물질인 것과, Al2O3(Eg=8.7eV,ε=9) 박막이 HfO2(Eg=5.7eV,ε=20) 유전막에 비해 열안정성이 뛰어난 물질인 것과 관련해서, ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막은 종래 단일 유전막을 채용한 캐패시터의 누설전류 문제와 열안정성 문제 발생을 억제시킬 수 있다.
이에 따라, 플라즈마질화된 ZrO2 박막 또는 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막은 등가산화막 두께를 12Å 이하로 낮출 수 있고, 그러므로, 플라즈마질화된 ZrO2 박막 또는 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막을 채용한 본 발명의 캐패시터는 70nm급 이하 디램에서도 30fF/셀 이상의 대용량의 충전용량을 얻을 수 있다.
결과적으로, 플라즈마질화된 ZrO2 박막 또는 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막을 채용한 본 발명의 캐패시터는 70nm급 이하 금속배선을 갖는 차세대 디램 제품에서 필요로하는 충전용량을 확보하면서 양상적용 가능한 누설전류 및 항복전압 특성 또한 확보할 수 있다.
또한, 본 발명은 ZrO2, Al2O3 증착후에 막질 개선을 위해 저온 어닐링을 진행하고, 더불어 유전상수를 증가시키기 위해 고온 어닐링을 적용하여 결정성을 개선한다. 또한, 누설전류특성 열화 방지를 위해 금속전극과 열안정성이 뛰어난 Al2O3를 함께 사용한다.
도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 트랜지스터 및 비트라인을 포함한 하부 패턴들(도시안됨)이 형성된 반도체 기판(11)의 전면 상에 하부 패턴들을 덮도록 층간절연막(12)을 형성한다.
이어서, 층간절연막(12)을 식각하여 기판 접합영역 또는 랜딩플러그폴리 (LPP)를 노출시키는 콘택홀(13)을 형성한 후, 콘택홀(13) 내에 도전막을 매립시켜 스토리지노드콘택(14)을 형성한다.
이어서, 스토리지노드콘택(14)을 포함한 층간절연막(12) 상에 스토리지전극 물질 증착 및 CMP 또는 에치백 공정으로 분리공정을 진행하여 스토리지노드 콘택(14)과 연결되는 스토리지전극(15)을 형성한다.
여기서, 스토리지전극(15)은 도프트 폴리실리콘(doped polysilicon), TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2, Pt, Ru/RuO2, Ir/IrO2 및 SrRuO3로 구성된 그룹으로부터 선택된 어느 하나의 물질로 형성하되, 200Å∼500Å 두께로 형성한다. 또한, 스토리지전극(15)은 도시된 바와 같은 원통형(cylinder) 구조 이외에 오목(concave) 구조, 또는, 단순 스택(Stack) 구조로도 형성이 가능하다.
예를 들어, 스토리지전극(15)을 TiN으로 증착하는 경우, 소오스물질로 TiCl4를 사용하고, 반응가스로는 NH3를 사용하며, 소오스물질과 반응가스의 유량을 각각 10sccm∼1000sccm으로 유지한다. 이때, 반응챔버의 압력은 0.1∼10torr로 유지하고, 기판온도는 500∼700℃로 유지하며, TiN은 200Å∼500Å 두께로 증착한다.
상기한 스토리지전극(15)을 형성한 후에는, 스토리지전극(15)을 치밀화시키고 누설전류 증가의 원인이 되는 전극내 잔류 불순물을 제거하면서, 전극 표면의 거칠기(roughness)를 완화하여 전계집중이 방지되도록 N2, H2, N2/H2, O2, O3 및 NH3로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기에서 저온 어닐링을 수행한다.
이때, 저온 어닐링은 플라즈마(plasm), 전기로(furnace) 및 RTP(Rapid Thermal Process) 방식으로 구성된 그룹으로부터 선택되는 어느 하나의 방식으로 수행한다. 플라즈마를 이용하여 어닐링할 경우, 100W∼500W의 RF 전력을 갖는 플라즈마를 이용하여, 200℃∼500℃ 온도범위와 0.1∼10torr 압력범위에서, 선택된 분위기 가스를 5sccm∼5slm만큼 플로우시키면서 1분∼5분 동안 진행한다. 한편, 전기로를 이용하여 어닐링할 경우, 600℃∼800℃ 온도로 선택된 분위기 가스를 5sccm∼5slm만큼 플로우시키면서 진행하며, RTP를 이용하여 어닐링할 경우, 500℃∼800℃ 온도범위를 갖는 상압(700∼760torr) 또는 감압(1∼100torr)의 챔버 내에서 선택된 가스를 5sccm∼5slm만큼 플로우시키면서 진행한다.
도 1b를 참조하면, 스토리지전극(15) 상에 ZrO2 박막(16a)과 Al2O3 박막(16b)의 순서로 적층된 Al2O3/ZrO2 구조의 다중 유전막(16)을 형성한다. 여기서, 다중 유전막(16)은 예를 들어, ALD(Atomic Layer Deposition) 방식에 의해 증착하는데, 이는 도 3을 참조하여 후술하기로 한다.
도 1c를 참조하면, ZrO2 박막(16a)과 Al2O3 박막(16b)으로 이루어진 다중 유전막(16) 상에 도프트 폴리실리콘, TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2, Pt, Ru/RuO2, Ir/IrO2 및 SrRuO3로 구성된 그룹으로부터 선택된 어느 하나의 물질로 이루어진 플레이트전극(17)을 형성한다. 이로써, ZrO2 박막(16a)과 Al2O3 박막(16b)으로 이루어진 다중 유전막(16)이 채용된 제1실시예에 따른 캐패시터가 완성된다.
여기서, 플레이트전극(17)은 CVD TiN/PVD TiN으로 형성하는데, 예컨대, CVD TiN은 증착방법은 다음과 같다. 소오스물질로는 TiCl4를 사용하고, 반응가스로는 NH3를 사용하며, 소오스물질과 반응가스의 유량을 각각 10sccm∼1000sccm으로 유지 한다. 이때, 반응챔버의 압력은 0.1∼10torr로 유지하고, 기판온도는 500∼600℃로 유지하며, TiN은 200Å∼400Å 두께로 증착한다.
상기 플레이트전극(17)의 형성 후에는 후속 집적공정 또는 패키지 공정에서의 환경성 테스트에서 수소(hydrogen) 성분, 수분, 온도 또는 전기적 충격 등으로부터 캐패시터의 구조적인 안정성을 확보하기 위한 보호막으로서 Al2O3, HfO2, Ta2O5, ZrO2, TiO2 및 La2O3와 같은 산화막 또는 TiN과 같은 금속 물질로 이루어진 보호막을 ALD 방식으로 50Å∼200Å 두께로 증착함이 바람직하다.
도 2는 제1실시예에 따른 캐패시터의 구조를 상세히 도시한 도면으로서, 스토리지전극(15) 상에 ZrO2 박막(16a)과 Al2O3 박막(16b)의 순서로 적층된 다중 유전막(16)이 형성되고, 다중 유전막(16) 상에 플레이트전극(17)이 형성된다.
상기 다중 유전막(16)에서 ZrO2 박막(16a)은 5Å∼100Å 두께이고, Al2O3 박막(16b)은 5Å∼30Å 두께를 가져, 다중 유전막(16)의 총 두께는 10Å∼130Å 두께가 된다.
도 3은 ALD 공정에 따른 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막의 증착 과정을 설명하기 위한 도면이다.
도 3에 도시된 바와 같이 ZrO2 박막과 Al2O3 박막의 증착은 "소오스가스 플로우, 퍼지, 반응가스 플로우, 퍼지"를 순차 진행하는 단위 싸이클을, 소망하는 두께의 박막이 얻어질 때까지 반복 수행하는 ALD 방식으로 진행한다. 즉, 단위사이클은 소오스가스를 플로우시켜 소오스 가스를 흡착시키고, 흡착되지 않고 챔버 내부에 잔류하는 소오스가스를 외부로 퍼지시키며, 챔버 내부 반응가스를 플로우시켜 흡착된 소오스가스와의 반응을 통해 원하는 박막을 증착한 후 다시 퍼지가스를 플로우시켜 챔버 내부에 잔류하는 미반응 반응가스를 외부로 퍼지시킨다.
먼저, ALD 방식에 의한 ZrO2 박막의 증착은, "Zr 소오스가스 플로우, 퍼지, 반응가스 플로우, 퍼지"를 순차 진행하는 단위 싸이클을 1사이클로 하고, 소망하는 두께의 박막이 얻어질 때까지 단위사이클을 반복 수행하는 방식으로 진행한다. 이때, ZrO2 박막 증착시 기판온도는 200℃∼350℃ 범위의 저온으로 하고, 반응챔버의 압력은 0.1torr∼1torr 범위로 한다.
자세히 살펴보면, ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd) 및 Zr(OtBu)4]로 이루어진 그룹으로부터 선택되는 어느 하나의 Zr 소오스가스를 ALD 장비의 챔버 내부로 주입시켜 Zr 소오스를 흡착시킨다. 이때, Zr 소오스가스는 운반가스인 Ar 가스에 의해 챔버로 주입되는데, Ar 가스는 유량을 150sccm∼250sccm으로 하여 0.1초∼10초동안 플로우시킨다.
그리고, 챔버 내부로 퍼지가스(N2 또는 Ar)를 플로우시켜 흡착되지 않고 챔버 내부에 잔류하는 Zr 소오스가스를 외부로 퍼지시킨다. 이때, 퍼지가스는 유량을 200sccm∼400sccm으로 하여 3초∼10초동안 플로우시킨다.
그리고, 챔버 내부로 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나의 반응가스를 플로우시켜 흡착된 Zr 소오스와 반응시켜 ZrO2 박막을 증착한다. 이때, 반응가스는 유량을 0.1slm∼1slm으로 하여 3초∼10초동안 플로우시키는데, 반응가스가 O3(농도가 100∼500g/cm3)인 경우에는 유량을 200sccm∼500sccm으로 한다.
마지막으로, 챔버 내부로 퍼지가스(N2 또는 Ar)를 플로우시켜 흡착되지 않고 챔버 내부에 잔류하는 미반응 반응가스를 외부로 퍼지시킨다. 이때, 퍼지가스는 유량을 50sccm∼200sccm으로 하여 3초∼10초동안 플로우시킨다.
상기와 같은 "Zr 소오스가스 플로우, 퍼지, 반응가스 플로우, 퍼지"를 순차 진행하는 단위 싸이클을 반복 수행하여 ZrO2 박막의 두께가 5Å∼100Å이 되도록 한다.
다음으로, ALD 방식에 의한 Al2O3 박막의 증착은 ZrO2 박막 증착후 인시튜로 진행하는데, "Al 소오스가스 플로우, 퍼지, 반응가스 플로우, 퍼지"를 순차 진행하는 단위 싸이클을 1사이클로 하고, 소망하는 두께의 박막이 얻어질 때까지 단위사이클을 반복 수행하는 방식으로 진행한다. 그리고, Al2O3 박막의 증착시 기판온도는 200℃∼500℃ 범위의 저온으로 하고, 반응챔버의 압력은 0.1torr∼1torr 범위로 한다.
자세히 살펴보면, Al(CH3)3 또는 Al(C2H5)3를 사용하거나 Al을 함유한 다른 금속화합물로 구성된 그룹으로부터 선택되는 어느 하나의 Al 소오스가스를 ALD 장비의 챔버 내부로 플로우시켜 Al 소오스를 흡착시킨다. 이때, Al 소오스가스는 운반가스인 Ar 가스를 통해 챔버 내부로 주입되는데, Ar은 유량을 20sccm∼100sccm으로 하여 0.1초∼5초동안 플로우시킨다.
그리고, 챔버 내부로 퍼지가스(N2 또는 Ar)를 플로우시켜 흡착되지 않고 챔버 내부에 잔류하는 Al 소오스가스를 외부로 퍼지시킨다. 이때, 퍼지가스는 유량을 50sccm∼300sccm으로 하여 0.1초∼5초동안 플로우시킨다.
그리고, 챔버 내부로 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나의 반응가스를 플로우시켜 흡착된 Al 소오스와 반응시켜 Al2O3 박막을 증착한다. 이때, 반응가스는 유량을 0.1slm∼1slm으로 하여 3초∼10초동안 플로우시키는데, 반응가스가 O3(농도가 100∼500g/cm3)인 경우에는 유량을 200sccm∼500sccm으로 한다.
마지막으로, 챔버 내부로 퍼지가스(N2 또는 Ar)를 플로우시켜 흡착되지 않고 챔버 내부에 잔류하는 미반응 반응가스를 외부로 퍼지시킨다. 이때, 퍼지가스는 유량을 300sccm∼1000sccm으로 하여 0.1초∼10초동안 플로우시킨다.
상기와 같은 "Al 소오스가스 플로우, 퍼지, 반응가스 플로우, 퍼지"를 순차 진행하는 단위 싸이클을 반복 수행하여 Al2O3 박막의 두께가 5Å∼30Å이 되도록 한다.
상술한 바와 같이, ALD 방식에 의해 ZrO2 박막과 Al2O3 박막을 인시튜로 증착하여 형성하는 다중 유전막(20)은 각 박막의 증착 후속 공정으로, 박막내의 탄소, 수소 등의 불순물 및 산소공공과 같은 결함을 제거하면서 박막 표면의 거칠기를 완화하여 궁극적으로 각 박막의 누설전류 및 항복전압특성이 향상되도록 저온 어닐링을 수행한다.
이때, 저온 어닐링은 플라즈마 어닐링 또는 UV(Ultraviolet)/O3 어닐링을 진행한다.
먼저, 플라즈마 어닐링은 300℃∼450℃의 온도범위에서 N2, H2, N2/H2, NH3, N2O, N2/O2, O2 및 O3로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기로 수행하되, 50W∼300W의 RF 전력을 갖는 플라즈마를 이용하여 0.1∼1torr 압력범위에서 선택된 가스를 100sccm∼200sccm만큼 플로우시키면서 30초∼120초 동안 진행한다.
그리고, UV/O3 어닐링은 300℃∼400℃의 온도범위에서 2분∼10분동안 15 30mW/cm2의 강도로 실시한다.
위와 같은 저온 어닐링 공정후에는 각 박막의 유전상수를 증가시키기 위해 고온 어닐링을 추가로 진행하는데, 고온 어닐링은 N, Ar 및 He로 이루어진 그룹으로부터 선택되는 어느 하나의 비활성가스분위기에서 급속어닐링(Rapid Thermal Anneal) 또는 퍼니스어닐링(Furnace anneal)을 진행한다. 이때, 급속어닐링은 500℃∼800℃ 온도범위를 갖는 상압(700∼760torr) 또는 감압(1∼100torr)의 챔버내에서 선택된 비활성가스를 5sccm∼5slm만큼 플로우시키면서 30초∼120초동안 진행하고, 퍼닐스어닐링은 600℃∼800℃ 온도로 선택된 비활성가스를 5sccm∼5slm만큼 플로우시키면서 10분∼30분동안 진행한다.
한편, 저온 어닐링(플라즈마 어닐링 또는 UV/O3 어닐링)과 고온 어닐링(급속어닐링 또는 퍼니스어닐링)은 플레이트전극 형성후에 진행할 수도 있다.
도 4는 본 발명의 제2실시예에 따른 캐패시터의 구조를 도시한 도면으로서, 제2실시예에 따른 캐패시터는, 스토리지전극(21), 다중 유전막(22) 및 플레이트전극(23)으로 이루어진다.
도 4에서, 다중 유전막(22)은 Al2O3 박막(22a)과 ZrO2 박막(22b) 순서로 적 층된 ZrO2/Al2O3 구조이며, 제2실시예는 제1실시예와 다르게 스토리지전극(21) 형성후에 Al2O3 박막(22a)을 먼저 증착하고, ZrO2 박막(22b)을 나중에 증착한다. 여기서, ZrO2 박막(22b)은 5Å∼100Å 두께, Al2O3 박막(22a)은 5Å∼30Å 두께를 유지한다.
도 5는 본 발명의 제3실시예에 따른 캐패시터의 구조를 도시한 도면으로서, 제3실시예에 따른 캐패시터는, 스토리지전극(31), 다중 유전막(32) 및 플레이트전극(33)으로 이루어진다.
도 5에서, 다중 유전막(32)은 ZrO2 박막(32a)과 Al2O3 박막(32b)의 순서로 각각 적어도 2회 이상 교번적으로 증착한 (Al2O3/ZrO2)n(2≤n≤10) 구조이다. 여기서, n은 각 박막의 증착횟수이며, ZrO2 박막(32a)은 5Å∼25Å 두께, Al2O3 박막(32b)은 5Å∼10Å 두께를 유지한다.
도 6은 본 발명의 제4실시예에 따른 캐패시터의 구조를 도시한 도면으로서, 제4실시예에 따른 캐패시터는, 스토리지전극(41), 다중 유전막(42) 및 플레이트전극(43)으로 이루어진다.
도 6에서, 다중 유전막(42)은 Al2O3 박막(42a)과 ZrO2 박막(42b)의 순서로 각각 적어도 2회 이상 교번적으로 증착한 (ZrO2/Al2O3)n(2≤n≤10) 구조이다. 여기서, n은 각 박막의 증착횟수이며, ZrO2 박막(42b)은 5Å∼25Å 두께, Al2O3 박막(42a)은 5Å∼10Å 두께를 유지한다.
도 7은 본 발명의 제5실시예에 따른 캐패시터의 구조를 도시한 도면으로서, 제5실시예에 따른 캐패시터는, 스토리지전극(51), 다중 유전막(52) 및 플레이트전 극(53)으로 이루어진다.
도 7에서, 다중 유전막(52)은 제1ZrO2(52a), Al2O3(52b), 제2ZrO2(52c)의 순서로 적층된 ZrO2/Al2O3/ZrO2의 삼중막 구조이다. 여기서, 제,2ZrO2 박막(52a, 52c)은 5Å∼50Å 두께, Al2O3 박막(52b)은 5Å∼15Å 두께를 유지한다.
도 4 내지 도 7에서, Al2O3 박막과 ZrO2 박막은 도 3에 도시된 ALD 방식으로 증착한 것으로, Al2O3 박막과 ZrO2 박막의 소오스가스, 퍼지가스 및 반응가스는 모두 제1실시예와 동일하게 사용한다.
바람직하게, Zr 소오스가스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd) 및 Zr(OtBu)4]로 이루어진 그룹으로부터 선택되는 어느 하나를 사용하고, 퍼지가스는 N2 또는 Ar을 사용하고, 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용하며, Al 소오스가스는 Al(CH3)3 또는 Al(C2H5)3를 사용하거나 Al을 함유한 다른 금속화합물로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.
아울러, ALD 방식에 의해 Al2O3 박막과 ZrO2 박막을 증착한 후에는 각 박막의 증착 후속 공정으로, 박막내의 탄소, 수소 등의 불순물 및 산소공공과 같은 결함을 제거하면서 박막 표면의 거칠기를 완화하여 궁극적으로 각 박막의 누설전류 및 항복전압특성이 향상되도록 저온 어닐링을 수행하고, 추가로 각 박막의 유전상수를 증가시키기 위해 고온 어닐링을 진행한다. 여기서, 저온어닐링 및 고온어닐링은 제1실시예를 참조하기로 한다.
상술한 바에 따르면, 제1 내지 제5실시예에 따른 캐패시터는 유전막으로, 큰 밴드 갭 에너지(Band Gap Energy: Eg) 값을 갖는 ZrO2(Eg=7.8eV,ε=20∼25) 박막과 열안정성이 뛰어난 Al2O3(Eg=8.7eV,ε=9) 박막으로 이루어진 다중 유전막 구조를 구성함으로써, 누설전류 발생 억제력을 향상시킬 수 있음은 물론 항복전압 값을 높일 수 있고, 아울러, 대용량의 충전용량을 얻을 수 있는 바, 70㎚급 이하의 고집적 메모리 제품에서 요구하는 충분한 충전용량을 가지면서 누설전류 및 항복전압 특성을 갖는 캐패시터를 구현할 수 있다.
게다가, 상기 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막은 종래 HfO2 등의 단일 유전막보다 우수한 열안정성을 갖는 것과 관련해서 캐패시터 형성 후의 집적 공정에서 불가피하게 수반되는 고온 열처리 진행시에도 전기적 특성의 열화는 방지되며, 따라서, 본 발명은 70㎚ 이하의 금속배선 공정이 적용되는 차세대 반도체 메모리 소자에 있어서의 캐패시터의 내구성과 신뢰성을 동시에 향상시킬 수 있다.
도 8a 내지 도 8c는 본 발명의 제6실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이고, 도 8d는 본 발명의 제6실시예에 따른 캐패시터의 형성 방법을 설명하기 위한 모식도이다.
도 8a를 참조하면, 트랜지스터 및 비트라인을 포함한 하부 패턴들(도시안됨)이 형성된 반도체 기판(61)의 전면 상에 상기 하부 패턴들을 덮도록 층간절연막(62)을 형성한다. 그런다음, 상기 층간절연막(62)을 식각하여 기판 접합영역 또는 랜딩플러그폴리(LPP)를 노출시키는 콘택홀(63)을 형성한 후, 상기 콘택홀(63) 내에 도전막을 매립시켜 스토리지 노드 콘택(64)을 형성한다. 이어서, 상기 스토리지 노드 콘택(64)을 포함한 층간절연막(62) 상에 스토리지 노드 콘택(64)과 연결되게 스토리지전극 물질 증착 및 CMP 또는 에치백 공정으로 분리공정을 진행하여 스토리지전극(65)을 형성한다.
여기서, 상기 스토리지전극(65)은 도프트 폴리실리콘, TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2, Pt, Ru/RuO2, Ir/IrO2 및 SrRuO3로 구성된 그룹으로부터 선택된 어느 하나의 물질로 형성하되, 200∼500Å 두께로 형성한다. 또한, 상기 스토리지전극(65)은 도시된 바와 같은 원통형(cylinder) 구조 이외에 오목(concave) 구조, 또는, 단순 스택(Stack) 구조로도 형성 가능하다.
예를 들어, 스토리지전극(65)을 TiN으로 증착하는 경우, 소오스물질로 TiCl4를 사용하고, 반응가스로는 NH3를 사용하며, 소오스물질과 반응가스의 유량을 각각 10sccm∼1000sccm으로 유지한다. 이때, 반응챔버의 압력은 0.1∼10torr로 유지하고, 기판온도는 500∼700℃로 유지하며, TiN은 200Å∼400Å 두께로 증착한다.
상기 스토리지전극(65)을 형성한 후, 스토리지전극(65)을 치밀화시키고 누설전류 증가의 원인이 되는 전극내 잔류 불순물을 제거하면서, 전극 표면의 거칠기(roughness)를 완화하여 전계집중이 방지되도록 N2, H2, N2/H2, O2, O3 및 NH3로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기에서 저온 어닐링을 수행한다.
이때, 상기 저온 어닐링은 플라즈마, 전기로 및 RTP 방식으로 구성된 그룹으로부터 선택되는 어느 하나의 방식으로 수행한다. 플라즈마를 이용하여 어닐링할 경우, 100∼500W의 RF 전력을 갖는 플라즈마를 이용하여, 200∼500℃ 온도범위와 0.1∼10torr 압력범위에서, 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 1∼5분 동안 진행한다. 한편, 전기로를 이용하여 어닐링할 경우, 600∼800℃ 온도로 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 진행하며, RTP를 이용하여 어닐링할 경우, 500∼800℃ 온도범위를 갖는 상압(700∼760torr) 또는 감압(1∼100torr) 챔버내에서 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 진행한다.
도 8b를 참조하면, 상기 스토리지전극(65)의 표면을 플라즈마 질화시킨 후, 30∼100Å의 두께로 ZrO2 박막(67)을 증착하고, 그런다음, 상기 ZrO2 박막(67)의 표면을 플라즈마 질화시켜 표면이 질화된 ZrO2 박막(67)으로 이루어진 유전막을 형성한다. 따라서, ZrO2 박막(67)의 위 아래에 플라즈마질화층(66a, 66b)이 존재하는데, ZrO2 박막(67) 아래의 플라즈마질화층(66a)은 스토리지전극(65)의 표면을 질화시킨 것이고, ZrO2 박막(67) 상부의 플라즈마질화층(66b)은 ZrO2 박막(67)의 표면을 질화시킨 것이다.
상기 ZrO2 박막(67)의 위 아래에 플라즈마질화층(66a, 66b)을 형성하는 이유는, ZrO2 박막(67)의 열안정성을 확보하고, 막 내로 불순물이 침투되는 것을 방지하기 위한 것으로, 플라즈마질화층(66a, 66b)을 형성하기 위한 플라즈마처리는 200∼500℃의 온도, 0.1∼10torr의 압력, NH3, N2 또는 N2/H2 분위기와 RF 파워를 100∼500W 정도로 하여 글로우 방전(glow discharge)을 발생시킨 챔버 내에서 5초∼300초 동안 수행한다.
이와 같이 ZrO2 박막(67)의 증착 전후로 플라즈마 질화 처리를 수행하는 경 우, 플레이트전극으로부터 누설전류 소오스인 불순물이 막 내로 확산되는 것을 차단할 수 있으며, 특히, ZrO2 박막(67)의 상하부 표면에 Zr-O-N 결합을 유도하여 자체의 결정화 온도가 상승되도록 함으로써 후속하는 600℃ 이상의 고온 열공정 진행시 결정화가 억제되어 캐패시터의 누설전류 발생을 방지할 수 있음은 물론 캐패시터 유전막의 항복전압도 증가시킬 수 있게 된다.
한편, 상기 플라즈마 질화 처리 후에는 상기 ZrO2 박막(67)의 표면에 축적된 질소의 농도 프로파일을 제어하여 캐패시터의 전기적 특성이 조절될 수 있도록 상압 또는 감압 상태와 600∼900℃의 온도 범위에서 RTP 또는 퍼니스 방식에 따라 어닐을 수행한다.
그리고, ZrO2 박막(67)은 도 3에 도시된 ALD 방법은 물론 MOCVD(Metal Organic CVD) 방법 또는 펄스드(pulsed)-CVD 방법을 이용하여 증착한다.
ALD 방식에 의한 ZrO2 박막의 증착은, "Zr 소오스가스 플로우, 퍼지, 반응가스 플로우, 퍼지"를 순차 진행하는 단위 싸이클을 1사이클로 하고, 소망하는 두께의 박막이 얻어질 때까지 단위사이클을 반복 수행하는 방식으로 진행한다. 그리고, ZrO2 박막의 증착시 기판온도는 200℃∼350℃ 범위의 저온으로 하고, 반응챔버의 압력은 0.1torr∼1torr 범위로 한다.
먼저, Zr 소오스가스로는 ZrCl4 또는 Zr[N(CH3)C2H5]4를 사용하거나 Zr을 함유한 다른 금속화합물로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, 상기 Zr 소오스가스의 운반가스로 Ar을 사용한다. 여기서, 운반가스인 Ar은 유량을 150sccm∼250sccm으로 하여 0.1초∼10초동안 플로우시키고, 이때 Zr 소오스가스는 50∼500sccm으로 플로우시킨다.
그리고, 반응가스로는 O3(농도; 200±20g/㎥), O2 및 수증기(H2O)로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, 퍼지가스는 N2 또는 아르곤을 사용한다. 이때, 퍼지가스는 유량을 200sccm∼400sccm(Zr 소오스 플로우후) 또는50sccm∼200sccm(반응가스 플로우후)으로 하여 3초∼10초동안 플로우시키며, 반응가스는 유량을 0.1slm∼1slm으로 하여 3초∼10초동안 플로우시킨다. 또한, 반응가스로는 ZrO2 박막(67) 내에 약한 수소결합(H-bond)에 기인한 전하 트래핑 현상을 제거할 목적으로 수증기(H2O) 대신 중수(D2O)를 사용하여 수소결합(H-bond) 대신에 중수결합(D-bond)을 가지는 금속산화막의 절연막을 형성해주는 것도 가능하며, 이 경우, 유전막의 신뢰성을 더욱 향상시킬 수 있다. 또한, 반응가스로는 수증기, 중수 외에 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O를 사용할 수도 있다.
도 8c를 참조하면, 증착 전후에 플라즈마 질화 처리를 수행한 ZrO2 박막(67) 상에 플레이트 전극(68)을 형성하고, 이를 통해, 질화된 ZrO2 박막(67)이 채용된 캐패시터의 형성을 완성한다.
이때, 플레이트전극(68)은 도프트 폴리실리콘으로 형성하거나, 또는, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 및 Pt 등과 같은 물질로 형성하며, 특히, 플레이트전극(68)을 금속 물질로 형성한 경우에는, 바람직하게, 그 위에 습도, 온도 또는 전기적 충격으로부터 캐패시터의 구조적인 안정성을 향상시키기 위한 보호막으로서 실리콘질화막 또는 폴리실리콘막을 200∼1000Å 두께로 증착한다.
상기한 도 8a 내지 도 8c 및 도 8d에 따르면, 제6실시예에서는, ZrO2 박막 (67)의 증착 전후에 플라즈마 질화 처리를 수행하여 ZrO2 박막(67)의 표면에 Zr-O-N의 결합을 유도하여 자체 결정화 온도를 높임은 물론 막 내의 불순물 확산이 차단되도록 한다. 다시 말하면, ZrO2 박막이 가지고 있는 열안정성의 한계, 즉 결정화온도가 낮다는 단점을 극복하기 위해서 ZrO2 박막의 증착후 그 표면을 플라즈마처리하여 박막 내에 질소를 혼합시켜서 Zr-O-N 결합을 유도한다. 이경우, 표면질화에 의해 ZrO2 박막 자체의 결정화 온도가 높아지며, 또한, 플레이트전극 또는 스토리지전극으로부터 ZrO2 박막 내로의 불순물 확산을 효과적으로 억제시킨다.
이로써, 제6실시예에서는 ZrO2 박막(67)의 누설전류 특성을 향상시킬 수 있음은 물론 항복전압 또한 높일 수 있어 구조적인 안정성 또한 확보할 수 있다. 그러므로, 질화된 ZrO2 박막을 유전막으로 채용하여 캐패시터를 구성함으로써, 충분한 충전용량을 확보할 수 있음은 물론 누설전류 특성 또한 확보할 수 있어서, 70㎚급 이하 메모리 제품의 캐패시터 구현을 가능하게 할 수 있다.
한편, 전술한 본 발명의 제6실시예에서는 캐패시터 유전막으로 질화된 ZrO2박막(67)의 단일막을 적용하였으나, 질화된 Al2O3 박막과 질화된 ZrO2 박막의 이중막, Al2O3 박막과 질화된 ZrO2 박막의 이중막, ZrO2 박막, Al2O3 박막 및 질화된 ZrO2 박막의 삼중막, 질화된 ZrO2 박막, Al2O3 박막 및 질화된 ZrO2 박막, 질화된 ZrO2 박막, 질화된 Al2O3 박막 및 질화된 ZrO2 박막의 삼중막을 적용하는 것도 가능하며, 이중막 또는 삼중막 구조의 질화된 ZrO2 박막을 적용하더라도 질화된 ZrO2의 단일막을 적용한 경우와 동일한 효과를 얻을 수 있다.
도 9 내지 도 11은 본 발명의 제7실시예 내지 제9실시예에 따른 캐패시터의 형성 방법을 설명하기 위한 모식도이다.
도 9는 본 발명의 제7실시예에 따른 질화된 ZrO2 박막과 질화된 Al2O3 박막의 이중막 구조로 유전막을 구성하는 경우로서, 도시된 바와 같이, 도프트 폴리실리콘 또는 TiN으로 된 스토리지전극 상에 Al2O3 박막을 증착한 후, Al2O3 박막의 표면을 NH3 플라즈마 질화 처리하고, 그런다음, 플라즈마 질화 처리가 수행된 Al2O3 박막 상에 ZrO2 박막을 증착하며, 그리고 나서, 상기 ZrO2 박막의 표면을 NH3 플라즈마 질화 처리하여, 최종적으로 질화된 ZrO2박막과 질화된 Al2O3 박막의 이중막으로 이루어진 유전막을 형성한다.
도 10은 본 발명의 제8실시예에 따른 질화된 ZrO2 박막과 Al2O3의 이중막으로 유전막을 구성하는 경우로서, 도시된 바와 같이, 스토리지전극 상에 Al2O3 박막과 ZrO2 박막을 차례로 증착한 후, 상기 ZrO2 박막의 표면을 NH3 플라즈마 질화 처리하여, 최종적으로 질화된 ZrO2 박막과 Al2O3의 이중막으로 이루어진 유전막을 형성한다.
상기 도 9 및 도 10의 유전막 형성방법들에 있어서, Al2O3 박막은 ZrO2 박막보다 상대적으로 열안정성이 우수하기 때문에 질화된 ZrO2 박막과 질화된 Al2O3 박막, 또는 질화된 ZrO2 박막과 Al2O3 박막의 이중막으로 유전막을 구성하는 경우가 질화된 ZrO2 박막의 단일막으로 유전막을 구성하는 경우 보다 누설전류 특성이 더 우수할 것으로 예상된다. 특히, 후속의 열공정이 850℃ 이상일 경우에는 도 9에서와 같이 ZrO2 박막의 증착전 Al2O3 박막의 표면을 NH3 플라즈마 질화 처리해줌이 좋겠지만, 후속 열공정이 850℃ 이하일 경우에는 도 10에서와 같이 ZrO2 박막의 증 착전 NH3 플라즈마 질화 처리를 생략한 채, 단지, ZrO2 박막의 증착후에만 NH3 플라즈마 질화 처리를 수행하더라도 ZrO2의 열안정성 강화 효과는 충분히 기대할 수 있다.
도 11은 본 발명의 제9실시예에 따른 ZrO2 박막, Al2O3 및 질화된 ZrO2 박막의 삼중막 구조로 유전막을 구성하는 경우로서, 도시된 바와 같이, 스토리지전극의 표면을 NH3 플라즈마 질화 처리한 후, 플라즈마 질화 처리가 수행된 스토리지전극 상에 제1 ZrO2 박막, Al2O3 박막 및 제2 ZrO2 박막을 차례로 증착하고, 그런다음, 상기 제2 ZrO2 박막의 표면을 NH3 플라즈마 질화 처리하여, 최종적으로 ZrO2 박막, Al2O3 및 질화된 ZrO2 박막의 삼중막으로 이루어진 유전막을 형성한다.
상기에서, Al2O3 박막은 ZrO2 박막과 마찬가지로 ALD, MOCVD 또는 펄스드-CVD 방법 중에서 어느 하나로 형성하며, ALD 방식에 의한 Al2O3 박막의 증착은 "Al 소오스가스 플로우, 퍼지, 반응가스 플로우, 퍼지"를 순차 진행하는 단위 싸이클을 1사이클로 하고, 소망하는 두께의 박막이 얻어질 때까지 단위사이클을 반복 수행하는 방식으로 진행한다. 그리고, Al2O3 박막의 증착시 기판온도는 200℃∼500℃ 범위의 저온으로 하고, 반응챔버의 압력은 0.1torr∼1torr 범위로 한다.
먼저, Al 소오스가스는 Al(CH3)3 또는 Al(C2H5)3를 사용하거나 Al을 함유한 다른 금속화합물로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, Al 소오스가스의 운반가스로 Ar을 사용한다. 여기서, 운반가스인 Ar은 유량을 20sccm∼100sccm으로 하여 0.1초∼5초동안 플로우시킨다.
그리고, 반응가스로는 O3,(농도; 200±20g/m3), O2 및 수증기(H2O)로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, 퍼지가스는 N2 또는 아르곤을 사용한다. 이때, 퍼지가스는 Al 소오스가스 플로우후에는 유량을 50sccm∼300sccm으로 하여 0.1초∼5초동안 플로우시키며, 반응가스 플로우후에는 유량을 300sccm∼1000sccm으로 하여 0.1초∼10초동안 플로우시킨다. 그리고, Al 소오스가스는 50 ∼500sccm으로 플로우시키고, 반응가스는 유량을 0.1slm∼1slm으로 하여 3초∼10초동안 플로우시킨다.
그리고, 제9실시예에서는, ZrO2 박막, Al2O3 및 질화된 ZrO2 박막의 삼중막 구조로 유전막을 구성하는 경우를 예로 들었으나, 질화된 ZrO2 박막, Al2O3 박막 및 질화된 ZrO2 박막, 질화된 ZrO2 박막, 질화된 Al2O3 박막 및 질화된 ZrO2 박막의 삼중막을 적용하는 것도 가능하다.
상술한 제6 내지 제9실시예에 따르면, ZrO2 박막의 증착후 그 표면을 플라즈마 질화 처리하여 박막 내에 질소(nitrogen)를 혼합시켜서 Zr-O-N 결합을 유도한다. 이 경우, 표면 질화에 의해 ZrO2 박막 자체의 결정화 온도가 높아지며, 또한, 플레이트전극 또는 스토리지전극(=스토리지전극)으로부터 ZrO2 박막내로의 불순물 확산을 효과적으로 억제시킬 수 있게 된다.
이러한 원리에 입각하여, 질화된 ZrO2의 단일막 구조로 캐패시터 유전막을 구성하거나, 질화된 ZrO2와 Al2O3의 이중막, 또는, ZrO2와 Al2O3 및 질화된 ZrO2의 삼중막 구조로 캐패시터 유전막으로 구성하며, 이를 통해, 100㎚급 이하 메모리 제품에서 요구되는 충전용량을 확보함은 물론 누설전류 특성을 확보한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 캐패시터의 유전막으로, 큰 밴드 갭 에너지(Band Gap Energy: Eg) 값을 갖는 ZrO2(Eg=7.8eV,ε=20∼25) 박막과 열안정성이 뛰어난 Al2O3(Eg=8.7eV,ε=9) 박막으로 이루어진 다중 유전막 구조를 구성함으로써, 누설전류 발생 억제력을 향상시킬 수 있음은 물론 항복전압 값을 높일 수 있고, 아울러, 대용량의 충전용량을 얻을 수 있는 바, 70㎚급 이하의 고집적 메모리 제품에서 요구하는 충분한 충전용량을 가지면서 누설전류 및 항복전압 특성을 갖는 캐패시터를 구현할 수 있다.
게다가, 상기 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막은 종래 HfO2 등 단일 유전막 보다 우수한 열 안정성을 갖는 것과 관련해서 캐패시터 형성 후의 집적 공정에서 불가피하게 수반되는 고온 열처리 진행시에도 전기적 특성의 열화는 방지되며, 따라서, 본 발명은 70㎚ 이하의 금속배선 공정이 적용되는 차세대 반도체 메모리 소자에 있어서의 캐패시터의 내구성과 신뢰성을 동시에 향상시킬 수 있다.
또한, 본 발명은 캐패시터의 유전막으로서 ZrO2 박막으로 적용하되, 그 증착 전후에 플라즈마 질화 처리를 수행하여 박막 표면에 Zr-O-N 결합을 유도해 줌으로써, ZrO2 박막 자체의 결정화 온도를 높임은 물론 플레이트전극으로부터 막 내부로 의 불순물 확산을 방지함으로써 소망하는 충전용량을 확보하면서도 캐패시터의 누설전류 특성 및 항복전압 특성을 향상시킬 수 있다.
따라서, 본 발명은 ZrO2의 유전막을 채용한 캐패시터를 형성하더라도 700℃ 이상의 고온 열공정에 의한 누설전류 발생 수준을 적어도 2배 이상 크게 낮출 수 있는 바, 초고집적 메모리 제품에서의 캐패시터의 내구성과 신뢰성을 향상시킬 수 있다.

Claims (70)

  1. 스토리지전극을 형성하는 단계;
    상기 스토리지전극 상에 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막을 형성하는 단계; 및
    상기 다중 유전막 상에 플레이트전극을 형성하는 단계;
    를 포함하는 반도체 소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 다중 유전막은, 상기 스토리지전극 상에 ZrO2 박막을 증착한 후, 상기 ZrO2 박막 상에 Al2O3 박막을 증착하여 ZrO2/Al2O3의 이중막 구조를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    상기 다중 유전막은, 상기 스토리지전극 상에 Al2O3 박막을 증착한 후, 상기 Al2O3 박막 상에 ZrO2 박막을 증착하여 Al2O3/ZrO2의 이중막 구조를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 ZrO2 박막은 5∼100Å의 두께로 증착하며, 상기 Al2O3 박막은 5∼30Å 의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  5. 제 1 항에 있어서,
    상기 다중 유전막은, 상기 스토리지전극 상에 ZrO2 박막, Al2O3 박막, ZrO2 박막을 차례로 증착하여 ZrO2/Al2O3/ZrO2의 삼중막 구조를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  6. 제 5 항에 있어서,
    상기 ZrO2 박막은 5∼50Å의 두께로 증착하며, 상기 Al2O3 박막은 5∼15Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  7. 제 1 항에 있어서,
    상기 다중 유전막은, ZrO2 박막과 Al2O3 박막을 각각 적어도 2회 이상 교번적으로 증착하여 (ZrO2/Al2O3)n의 다중막 구조를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  8. 제 1 항에 있어서,
    상기 다중 유전막은, Al2O3 박막과 ZrO2 박막을 각각 적어도 2회 이상 교번적으로 증착하여 (Al2O3/ZrO2)n의 다중막 구조를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 ZrO2 박막은 5∼25Å의 두께로 증착하며, 상기 Al2O3 박막은 5∼10Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 다중 유전막에서, 상기 n은 2≤n≤10의 범위를 갖는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  11. 제 1 항에 있어서,
    상기 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막은, ALD 방법에 따라 200∼500℃의 온도 범위에서 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  12. 제 11 항에 있어서,
    상기 ZrO2 박막의 증착은,
    Zr 소오스를 흡착시키는 단계;
    상기 Zr 소오스 중에서 미반응 Zr 소오스를 제거하기 위해 퍼지가스를 공급하여 퍼지시키는 단계;
    반응가스를 공급하여 상기 흡착된 Zr 소오스와의 반응을 유도하여 ZrO2 박막 을 증착하는 단계; 및
    상기 반응가스 중에서 미반응 반응가스를 제거하기 위한 퍼지 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  13. 제 12 항에 있어서,
    상기 Zr 소오스가스는,
    ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd) 및 Zr(OtBu)4]로 이루어진 그룹으로부터 선택되는 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  14. 제 11 항에 있어서,
    상기 Al2O3 박막의 증착은,
    Al 소오스를 흡착시키는 단계;
    상기 Al 소오스 중에서 미반응 Al 소오스를 제거하기 위해 퍼지가스를 공급하여 퍼지시키는 단계;
    반응가스를 공급하여 상기 흡착된 Al 소오스와의 반응을 유도하여 Al2O3 박막을 증착하는 단계; 및
    상기 반응가스 중에서 미반응 반응가스를 제거하기 위한 퍼지 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  15. 제 14 항에 있어서,
    상기 Al 소오스가스는,
    Al(CH3)3 또는 Al(C2H5)3를 사용하거나 Al을 함유한 다른 금속화합물로 구성된 그룹으로부터 선택되는 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  16. 제 12 항 또는 제 14 항에 있어서,
    상기 반응가스는, O3(농도 : 100∼500g/m3), O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용하여 유량을 0.1∼1slm으로 하여 플로우시키고, 상기 퍼지가스는 N2 또는 Ar을 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  17. 제 11 항에 있어서,
    상기 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막은, 각 박막의 증착 후, 상기 박막이 증착된 기판 결과물을 저온 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  18. 제 17 항에 있어서,
    상기 저온 어닐링은, 300℃∼450℃의 온도범위에서 N2, H2, N2/H2, NH3, N2O, N2/O2, O2 및 O3로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기로 플라즈마 어닐링으로 수행하되, 50W∼300W의 RF 전력을 갖는 플라즈마를 이용하여 0.1∼1torr 압력범위에서 선택된 가스를 100sccm∼200sccm만큼 플로우시키면서 30초∼120초 동안 진행하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  19. 제 17 항에 있어서,
    상기 저온 어닐링은, UV/O3 어닐링으로 진행하되, 300℃∼400℃의 온도범위에서 2분∼10분동안 15 30mW/cm2의 강도로 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  20. 제 17 항에 있어서,
    상기 저온 어닐링 후에,
    N, Ar 및 He로 이루어진 그룹으로부터 선택되는 어느 하나의 비활성가스분위기에서 500℃∼800℃ 온도범위를 갖는 상압(700∼760torr) 또는 감압(1∼100torr)의 챔버내에서 선택된 비활성가스를 5sccm∼5slm만큼 플로우시키면서 30초∼120초동안 급속어닐링을 진행하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  21. 제 17 항에 있어서,
    상기 저온 어닐링 후에,
    N, Ar 및 He로 이루어진 그룹으로부터 선택되는 어느 하나의 비활성가스분위기에서 600℃∼800℃ 온도로 선택된 비활성가스를 5sccm∼5slm만큼 플로우시키면서 10분∼30분동안 퍼니스어닐링을 진행하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  22. 제 1 항에 있어서,
    상기 스토리지전극 및 플레이트전극은 도프트 폴리실리콘, TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나의 물질로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  23. 제 1 항에 있어서,
    상기 스토리지전극을 형성하는 단계 후,
    상기 스토리지전극이 형성된 기판 결과물을 N2, H2, N2/H2, O2, O3 및 NH3로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기에서 저온 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  24. 제 1 항에 있어서,
    상기 플레이트전극을 형성하는 단계 후,
    상기 플레이트전극이 형성된 기판 결과물 상에 Al2O3, HfO2, Ta2O5, ZrO2, TiO2 및 La2O3로 구성된 그룹으로부터 선택되는 어느 하나의 산화막 또는 TiN과 같 은 금속막으로 이루어진 보호막을 ALD 방식으로 50∼200Å 두께로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  25. 스토리지전극을 형성하는 단계;
    상기 스토리지전극의 표면을 플라즈마 질화 처리하는 단계;
    상기 표면이 플라즈마 질화 처리된 스토리지전극 상에 ZrO2 박막을 증착하는 단계;
    상기 ZrO2 박막의 표면을 플라즈마 질화 처리하여 표면이 질화된 ZrO2 박막을 형성하는 단계; 및
    상기 질화된 ZrO2 박막 상에 플레이트전극을 형성하는 단계;
    를 포함하는 반도체 소자의 캐패시터 형성방법.
  26. 제 25 항에 있어서,
    상기 플라즈마 질화 처리는,
    200∼500℃의 온도, 0.1∼10torr의 압력, NH3, N2 및 N2/H2로 구성된 그룹으로부터 선택되는 어느 하나의 분위기와 RF 파워를 100∼500W 정도로 하여 글로우 방전을 발생시킨 챔버 내에서 5∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  27. 제 25 항에 있어서,
    상기 ZrO2 박막은 30∼100Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  28. 제 25 항에 있어서,
    상기 ZrO2 박막은 ALD 방법, MOCVD 방법 및 변경된 펄스드-CVD 방법으로 구성된 그룹으로부터 선택되는 어느 하나의 방법으로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  29. 제 28 항에 있어서,
    상기 ALD 방법을 이용한 ZrO2 박막의 증착은,
    Zr의 소오스가스로 Zr[N(CH3)C2H5]4 또는 ZrCl4를 사용하거나 Zr을 함유한 유기 금속 화합물을 전구체로 사용하여 50∼500sccm으로 플로우시키고, 반응가스로 수증기(H2O) 또는 중수(D2O)를 사용하여 0.1∼1slm으로 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  30. 제 25 항에 있어서,
    상기 ZrO2 박막의 플라즈마 질화 처리 후, 상기 ZrO2 박막의 표면에 축적된 질소의 농도 프로파일을 제어하기 위해 상압 또는 감압 상태와 600∼900℃의 온도 범위에서 RTP 또는 퍼니스 방식에 따라 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  31. 제 25 항에 있어서,
    상기 스토리지전극 및 플레이트전극은 도프트 폴리실리콘, 또는, TiN, TaN, W, WN, Ru 및 Pt로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  32. 제 31 항에 있어서,
    상기 플레이트전극을 형성한 후, 습도, 온도 및 전기적 충격으로부터 구조적인 안정성을 확보하기 위해, 그 위에 실리콘질화막 또는 도프트 폴리실리콘으로 이루어진 보호막을 200∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  33. 스토리지전극을 형성하는 단계;
    상기 스토리지전극 상에 Al2O3 박막을 증착하는 단계;
    상기 Al2O3 박막 상에 ZrO2 박막을 증착하는 단계;
    상기 ZrO2 박막의 표면을 플라즈마 질화 처리하여 질화된 ZrO2 박막과 Al2O3 박막의 이중막으로 이루어진 유전막을 형성하는 단계; 및
    상기 질화된 ZrO2 박막과 Al2O3 박막의 이중막으로 이루어진 유전막 상에 플레이트전극을 형성하는 단계;
    를 포함하는 반도체 소자의 캐패시터 형성방법.
  34. 제 33 항에 있어서,
    상기 Al2O3 박막을 증착하는 단계 후, 상기 ZrO2 박막을 증착하는 단계 전, 상기 Al2O3 박막의 표면을 플라즈마 질화 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  35. 제 33 항 또는 제 34 항에 있어서,
    상기 플라즈마 질화 처리는 200∼500℃의 온도, 0.1∼10torr의 압력, NH3, N2 및 N2/H2로 구성된 그룹으로부터 선택되는 어느 하나의 분위기와 RF 파워를 100∼500W 정도로 하여 글로우 방전을 발생시킨 챔버 내에서 5∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  36. 제 33 항에 있어서,
    상기 Al2O3 박막과 ZrO2 박막은 그 두께 합이 30∼100Å의 두께를 갖도록 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  37. 제 33 항에 있어서,
    상기 Al2O3 박막 및 ZrO2 박막은, ALD 방법, MOCVD 방법 및 펄스드-CVD 방법으로 구성된 그룹으로부터 선택되는 어느 하나의 방법으로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  38. 제 37 항에 있어서,
    상기 ALD 방법을 이용한 Al2O3 박막의 증착은,
    Al의 소오스가스로 Al(CH3)3를 사용하거나 Al을 함유한 유기 금속 화합물을 전구체로 사용하여 50∼500sccm으로 플로우시키고, 반응가스로 O3(농도; 200±20g/㎥), O2, 수증기(H2O) 및 중수(D2O)로 구성된 그룹으로부터 선택되는 어느 하나를 사용하여 0.1∼1slm으로 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  39. 제 37 항에 있어서,
    상기 ALD 방법을 이용한 ZrO2 박막의 증착은,
    Zr의 소오스가스로 Zr[N(CH3)C2H5]4 또는 ZrCl4를 사용하거나 Zr을 함유한 유기 금속 화합물을 전구체로 사용하여 50∼500sccm으로 플로우시키고, 반응가스로 O3(농도; 200±20g/㎥), O2, 수증기(H2O) 및 중수(D2O)로 구성된 그룹으로부터 선택되는 어느 하나를 사용하여 0.1∼1slm으로 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  40. 제 33 항에 있어서,
    상기 ZrO2 박막의 플라즈마 질화 처리 후, 상기 ZrO2 박막의 표면에 축적된 질소의 농도 프로파일을 제어하기 위해 상압 또는 감압 상태와 600∼900℃의 온도 범위에서 RTP 또는 퍼니스 방식에 따라 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  41. 제 33 항에 있어서,
    상기 스토리지전극 및 플레이트전극은 도프트 폴리실리콘, 또는, TiN, TaN, W, WN, Ru 및 Pt로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  42. 제 41 항에 있어서,
    상기 플레이트전극을 형성한 후, 습도, 온도 및 전기적 충격으로부터 구조적인 안정성을 확보하기 위해, 그 위에 실리콘질화막 또는 도프트 폴리실리콘으로 이루어진 보호막을 200∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  43. 스토리지전극을 형성하는 단계;
    상기 스토리지전극의 표면을 플라즈마 질화처리하는 단계;
    상기 표면이 플라즈마 질화처리된 스토리지전극 상에 제1 ZrO2 박막, Al2O3 박막 및 제2 ZrO2 박막을 차례로 증착하는 단계;
    상기 제2 ZrO2 박막의 표면을 플라즈마 질화처리하여 제1ZrO2 박막, Al2O3 박막 및 질화된 제2 ZrO2 박막의 삼중막으로 이루어진 유전막을 형성하는 단계; 및
    상기 유전막 상에 플레이트전극을 형성하는 단계;
    를 포함하는 반도체 소자의 캐패시터 형성방법.
  44. 제 43 항에 있어서,
    상기 제1 ZrO2 박막, Al2O3 박막 및 제2 ZrO2 박막을 차례로 증착하는 단계는,
    상기 제1 ZrO2 박막을 증착하는 단계;
    상기 제1 ZrO2 박막의 표면을 플라즈마 질화처리하는 단계;
    상기 질화된 제1 ZrO2 박막 상에 Al2O3 박막을 증착하는 단계; 및
    상기 Al2O3 박막 상에 제2 ZrO2 박막을 증착하는 단계;
    를 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  45. 제 43 항에 있어서,
    상기 제1 ZrO2 박막, Al2O3 박막 및 제2 ZrO2 박막을 차례로 증착하는 단계는,
    상기 제1ZrO2 박막을 증착하는 단계;
    상기 제1ZrO2 박막의 표면을 플라즈마 질화처리하는 단계;
    상기 질화된 제1ZrO2 박막 상에 Al2O3 박막을 증착하는 단계;
    상기 Al2O3 박막의 표면을 플라즈마 질화처리하는 단계; 및
    상기 질화된 Al2O3 박막 상에 제2ZrO2 박막을 증착하는 단계;
    를 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성 방법.
  46. 제 43 항 내지 제 45 항 중 어느 한 항에 있어서,
    상기 플라즈마 질화 처리는 200∼500℃의 온도, 0.1∼10torr의 압력, NH3, N2 및 N2/H2로 구성된 그룹으로부터 선택되는 어느 하나의 분위기와 RF 파워를 100∼500W 정도로 하여 글로우 방전을 발생시킨 챔버 내에서 5∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  47. 제 43 항 내지 제 45 항 중 어느 한 항에 있어서,
    상기 제1 ZrO2 박막, Al2O3 박막 및 제2 ZrO2 박막은 그 두께 합이 30∼100Å의 두께를 갖도록 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  48. 제 43 항에 있어서,
    상기 Al2O3 박막 및 제1,2 ZrO2 박막은 ALD 방법, MOCVD 방법 및 펄스드-CVD 방법으로 구성된 그룹으로부터 선택되는 어느 하나의 방법으로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  49. 제 48 항에 있어서,
    상기 ALD 방법을 이용한 Al2O3 박막의 증착은,
    Al의 소오스가스로 Al(CH3)3를 사용하거나 Al을 함유한 유기 금속 화합물을 전구체로 사용하여 50∼500sccm으로 플로우시키고, 반응가스로 O3(농도; 200±20g/㎥), O2, 수증기(H2O) 및 중수(D2O)로 구성된 그룹으로부터 선택되는 어느 하나를 사용하여 0.1∼1slm으로 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  50. 제 48 항에 있어서,
    상기 ALD 방법을 이용한 제1,2ZrO2 박막의 증착은,
    Zr의 소오스가스로 Zr[N(CH3)C2H5]4 또는 ZrCl4를 사용하거나 Zr을 함유한 유기 금속 화합물을 전구체로 사용하여 50∼500sccm으로 플로우시키고, 반응가스로 O3(농도; 200±20g/㎥), O2, 수증기(H2O) 및 중수(D2O)로 구성된 그룹으로부터 선택되는 어느 하나를 사용하여 0.1∼1slm으로 플로우시키는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  51. 제 43 항 내지 제 45 항 중 어느 한 항에 있어서,
    상기 제2 ZrO2 박막의 플라즈마 질화 처리 후, 상기 제2 ZrO2 박막의 표면에 축적된 질소의 농도 프로파일을 제어하기 위해 상압 또는 감압 상태와 600∼900℃의 온도 범위에서 RTP 또는 퍼니스 방식에 따라 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  52. 제 43 항에 있어서,
    상기 스토리지전극과 플레이트전극은,
    도프트 폴리실리콘, 또는, TiN, TaN, W, WN, Ru 및 Pt로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  53. 제 43 항에 있어서,
    상기 플레이트전극을 형성한 후, 습도, 온도 및 전기적 충격으로부터 구조적인 안정성을 확보하기 위해, 그 위에 실리콘질화막 또는 도프트 폴리실리콘으로 이루어진 보호막을 200∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  54. 스토리지전극;
    상기 스토리지전극 상의 ZrO2 박막과 Al2O3 박막으로 이루어진 다중 유전막; 및
    상기 다중 유전막 상의 플레이트전극;
    을 포함하는 반도체소자의 캐패시터.
  55. 제 54 항에 있어서,
    상기 다중 유전막은,
    ZrO2 박막과 Al2O3 박막의 순서로 적층된 ZrO2/Al2O3의 이중막 구조인 것을 특징으로 하는 반도체 소자의 캐패시터.
  56. 제 54 항에 있어서,
    상기 다중 유전막은,
    Al2O3 박막과 ZrO2 박막의 순서로 적층된 Al2O3/ZrO2의 이중막 구조인 것을 특징으로 하는 반도체 소자의 캐패시터.
  57. 제 55 항 또는 제 56 항에 있어서,
    상기 ZrO2 박막은 5∼100Å의 두께이며, 상기 Al2O3 박막은 5∼30Å의 두께인 것을 특징으로 하는 반도체 소자의 캐패시터.
  58. 제 54 항에 있어서,
    상기 다중 유전막은,
    ZrO2 박막, Al2O3 박막 및 ZrO2 박막의 순서로 적층된 ZrO2/Al2O3/ZrO2의 삼중막 구조인 것을 특징으로 하는 반도체 소자의 캐패시터.
  59. 제 58 항에 있어서,
    상기 ZrO2 박막은 5∼50Å의 두께이며, 상기 Al2O3 박막은 5∼15Å의 두께인 것을 특징으로 하는 반도체 소자의 캐패시터.
  60. 제 54 항에 있어서,
    상기 다중 유전막은,
    ZrO2 박막과 Al2O3 박막을 각각 적어도 2회 이상 교번적으로 증착한 (ZrO2/Al2O3)n의 다중막 구조인 것을 특징으로 하는 반도체 소자의 캐패시터.
  61. 제 54 항에 있어서,
    상기 다중 유전막은,
    Al2O3 박막과 ZrO2 박막을 각각 적어도 2회 이상 교번적으로 증착한 (Al2O3/ZrO2)n의 다중막 구조인 것을 특징으로 하는 반도체 소자의 캐패시터.
  62. 제 60 항 또는 제 61 항에 있어서,
    상기 ZrO2 박막은 5∼25Å의 두께이며, 상기 Al2O3 박막은 5∼10Å의 두께인 것을 특징으로 하는 반도체 소자의 캐패시터.
  63. 제 60 항 또는 제 61 항에 있어서,
    상기 다중 유전막에서, 상기 n은 2≤n≤10의 범위를 갖는 것을 특징으로 하는 반도체소자의 캐패시터.
  64. 스토리지전극;
    상기 스토리지전극 상에 형성되며 표면이 플라즈마 질화된 ZrO2 박막; 및
    상기 ZrO2 박막 상의 플레이트전극;
    을 포함하는 반도체소자의 캐패시터.
  65. 제 64 항에 있어서,
    상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입된 Al2O3 박막을 더 포함하는 반도체소자의 캐패시터.
  66. 제 64 항에 있어서,
    상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입된 표면이 플라즈마 질화된 Al2O3 박막을 더 포함하는 반도체소자의 캐패시터.
  67. 제 64 항에 있어서,
    상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입되고, 표면이 플라즈마 질화된 Al2O3 박막과 표면이 플라즈마 질화된 ZrO2 박막의 이중 구조를 더 포함하여, ZrO2/Al2O3/ZrO2 구조가 되는 반도체소자의 캐패시터.
  68. 제 64 항에 있어서,
    상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입되고, Al2O3 박막과 표면이 플라즈마 질화된 ZrO2 박막의 이중 구조를 더 포함하여, ZrO2/Al2O3/ZrO2 구조가 되는 반도체소자의 캐패시터.
  69. 제 64 항에 있어서,
    상기 ZrO2 박막과 상기 스토리지전극 사이에 삽입되고, Al2O3 박막과 ZrO2 박막의 이중 구조를 더 포함하여, ZrO2/Al2O3/ZrO2 구조가 되는 반도체소자의 캐패시터.
  70. 제64항, 제67항, 제68항 또는 제69항 중 어느 한 항에 있어서,
    상기 스토리지전극은 표면이 플라즈마 질화된 것을 특징으로 하는 반도체소자의 캐패시터.
KR1020050105454A 2004-11-08 2005-11-04 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 Expired - Fee Related KR100728962B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20040090418 2004-11-08
KR1020040090418 2004-11-08
KR20050057692 2005-06-30
KR1020050057692 2005-06-30

Publications (2)

Publication Number Publication Date
KR20060052474A KR20060052474A (ko) 2006-05-19
KR100728962B1 true KR100728962B1 (ko) 2007-06-15

Family

ID=36315442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105454A Expired - Fee Related KR100728962B1 (ko) 2004-11-08 2005-11-04 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법

Country Status (6)

Country Link
US (3) US7592217B2 (ko)
JP (2) JP2006135339A (ko)
KR (1) KR100728962B1 (ko)
CN (1) CN1790674B (ko)
IT (1) ITMI20052118A1 (ko)
TW (1) TWI338376B (ko)

Families Citing this family (278)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
WO2007140813A1 (en) * 2006-06-02 2007-12-13 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of forming high-k dielectric films based on novel titanium, zirconium, and hafnium precursors and their use for semiconductor manufacturing
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US20080012143A1 (en) * 2006-07-12 2008-01-17 Jin Ha Park Semiconductor Device and Method of Fabricating the Same
KR100842953B1 (ko) * 2006-09-29 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
KR100809336B1 (ko) * 2006-10-02 2008-03-05 삼성전자주식회사 메모리 소자의 제조 방법
JP2008112762A (ja) * 2006-10-27 2008-05-15 Tokyo Electron Ltd 高誘電体膜の形成方法および半導体装置の製造方法
KR100872876B1 (ko) 2006-11-24 2008-12-10 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치
KR100818657B1 (ko) * 2006-12-27 2008-04-01 주식회사 하이닉스반도체 다층 구조의 유전막 및 그를 구비한 캐패시터의 제조 방법
KR100881730B1 (ko) 2007-03-16 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2008243926A (ja) * 2007-03-26 2008-10-09 Meidensha Corp 薄膜の改質方法
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
CN100553005C (zh) * 2007-08-01 2009-10-21 中国科学院上海微系统与信息技术研究所 降低相变存储器器件单元功耗的加热层及器件的制作方法
KR100994995B1 (ko) 2007-08-07 2010-11-18 삼성전자주식회사 ＤｙＳｃ０３ 막을 포함하는 반도체 박막의 적층 구조 및 그 형성방법
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
EP2257561B1 (en) 2008-02-27 2017-11-08 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method for forming a titanium-containing layer on a substrate using an atomic layer deposition (ald) process
KR101515471B1 (ko) 2008-03-27 2015-05-06 삼성전자주식회사 지르코늄 산화막과 지르코늄 산질화막 형성방법 및 이를이용하는 반도체 장치 및 그 제조방법
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
US8236372B2 (en) * 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8310807B2 (en) * 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
JP5410174B2 (ja) * 2009-07-01 2014-02-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理システム
WO2011074604A1 (ja) * 2009-12-18 2011-06-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
JP2012080094A (ja) 2010-09-10 2012-04-19 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP5587716B2 (ja) 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2012104551A (ja) 2010-11-08 2012-05-31 Elpida Memory Inc 半導体記憶装置及びその製造方法
US8530322B2 (en) * 2010-12-16 2013-09-10 Intermolecular, Inc. Method of forming stacked metal oxide layers
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8647960B2 (en) * 2011-11-14 2014-02-11 Intermolecular, Inc. Anneal to minimize leakage current in DRAM capacitor
JP2013232490A (ja) * 2012-04-27 2013-11-14 Ps4 Luxco S A R L 半導体装置及びその製造方法
CN102703880B (zh) * 2012-06-12 2014-01-15 浙江大学 利用原子层沉积制备高精度光学宽带抗反射多层膜的方法
JP2014017354A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd 成膜方法
US8815695B2 (en) * 2012-12-27 2014-08-26 Intermolecular, Inc. Methods to improve leakage for ZrO2 based high K MIM capacitor
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6111317B2 (ja) * 2013-03-19 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび記録媒体
KR102148338B1 (ko) * 2013-05-03 2020-08-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US20150146341A1 (en) * 2013-11-27 2015-05-28 GlobalFoundries, Inc. ALD dielectric films with leakage-reducing impurity layers
US9178006B2 (en) 2014-02-10 2015-11-03 Intermolecular, Inc. Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9663547B2 (en) 2014-12-23 2017-05-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
US9499571B2 (en) 2014-12-23 2016-11-22 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Germanium- and zirconium-containing compositions for vapor deposition of zirconium-containing films
US11038010B2 (en) * 2015-01-29 2021-06-15 Taiwan Semiconductor Manufacturing Company Limited Capacitor structure and method of making the same
KR102382025B1 (ko) 2015-03-04 2022-04-04 삼성디스플레이 주식회사 표시 장치
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102398956B1 (ko) * 2015-07-13 2022-05-17 삼성전자주식회사 커패시턴스 생성 장치를 포함하는 전자 장치
CN105161415B (zh) * 2015-08-31 2018-06-22 上海集成电路研发中心有限公司 高介电常数薄膜-氧化铝叠层结构绝缘薄膜及其制备方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
KR102494126B1 (ko) 2016-04-26 2023-02-02 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10128116B2 (en) 2016-10-17 2018-11-13 Lam Research Corporation Integrated direct dielectric and metal deposition
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10106568B2 (en) 2016-10-28 2018-10-23 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Hafnium-containing film forming compositions for vapor deposition of hafnium-containing films
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US20180240861A1 (en) * 2017-02-23 2018-08-23 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement
US10553427B2 (en) 2017-04-27 2020-02-04 Applied Materials, Inc. Low dielectric constant oxide and low resistance OP stack for 3D NAND application
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Ａｓｍ智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US10629428B2 (en) * 2018-03-09 2020-04-21 Globalfoundries Inc. Metal insulator metal capacitor devices
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
CN110690346A (zh) * 2018-07-06 2020-01-14 长鑫存储技术有限公司 电容介质层表面处理方法及电容器
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10840324B2 (en) * 2018-08-28 2020-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
CN111261775A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 电容器及其制造方法
CN111261774A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 电容器及其制造方法、半导体器件
KR20200071852A (ko) 2018-12-04 2020-06-22 삼성전자주식회사 강유전층을 포함하는 전자 소자
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI866480B (zh) 2019-01-17 2024-12-11 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TWI838458B (zh) 2019-02-20 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於3d nand應用中之插塞填充沉積之設備及方法
JP7603377B2 (ja) 2019-02-20 2024-12-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200141931A (ko) 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US12169361B2 (en) 2019-07-30 2024-12-17 Asm Ip Holding B.V. Substrate processing apparatus and method
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
KR20210018761A (ko) 2019-08-09 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 냉각 장치를 포함한 히터 어셈블리 및 이를 사용하는 방법
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693B (zh) 2019-11-29 2025-06-10 Asmip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP7636892B2 (ja) 2020-01-06 2025-02-27 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210093163A (ko) 2020-01-16 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202513845A (zh) 2020-02-03 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置結構及其形成方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
KR20210103956A (ko) 2020-02-13 2021-08-24 에이에스엠 아이피 홀딩 비.브이. 수광 장치를 포함하는 기판 처리 장치 및 수광 장치의 교정 방법
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210113043A (ko) 2020-03-04 2021-09-15 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 정렬 고정구
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
KR102719377B1 (ko) 2020-04-03 2024-10-17 에이에스엠 아이피 홀딩 비.브이. 배리어층 형성 방법 및 반도체 장치의 제조 방법
US11437241B2 (en) 2020-04-08 2022-09-06 Asm Ip Holding B.V. Apparatus and methods for selectively etching silicon oxide films
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210130646A (ko) 2020-04-21 2021-11-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 방법
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132612A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 화합물들을 안정화하기 위한 방법들 및 장치
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210137395A (ko) 2020-05-07 2021-11-17 에이에스엠 아이피 홀딩 비.브이. 불소계 라디칼을 이용하여 반응 챔버의 인시츄 식각을 수행하기 위한 장치 및 방법
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TWI864307B (zh) 2020-07-17 2024-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構、方法與系統
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202219303A (zh) 2020-07-27 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 薄膜沉積製程
KR20220021863A (ko) 2020-08-14 2022-02-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
TW202228863A (zh) 2020-08-25 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 清潔基板的方法、選擇性沉積的方法、及反應器系統
TWI874701B (zh) 2020-08-26 2025-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
KR20220041751A (ko) 2020-09-25 2022-04-01 에이에스엠 아이피 홀딩 비.브이. 반도체 처리 방법
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220050048A (ko) 2020-10-15 2022-04-22 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH102003A (ja) * 1996-06-14 1998-01-06 Aron Kasei Co Ltd インバート部材およびその製造方法
JPH102002A (ja) * 1996-06-17 1998-01-06 Daiwa:Kk 排水桝と排水桝の内底形成方法
KR20020002579A (ko) * 2000-06-30 2002-01-10 박종섭 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR20030003324A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 지르코늄산화막을 구비하는 캐패시터의 제조 방법

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19825736C2 (de) * 1997-06-11 2003-09-18 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
US6235594B1 (en) 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100363084B1 (ko) * 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
KR100482753B1 (ko) * 1999-11-09 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2001210798A (ja) * 1999-12-22 2001-08-03 Texas Instr Inc <Ti> コンデンサ構造の保護のための絶縁性と導電性の障壁の使用
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
KR100402943B1 (ko) * 2000-06-19 2003-10-30 주식회사 하이닉스반도체 고유전체 캐패시터 및 그 제조 방법
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
DE10034003A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
TW506051B (en) 2000-12-06 2002-10-11 Macronix Int Co Ltd Method for forming gate dielectric material layer in silicon nitride ROM
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6858865B2 (en) * 2001-02-23 2005-02-22 Micron Technology, Inc. Doped aluminum oxide dielectrics
JP2002270794A (ja) * 2001-03-07 2002-09-20 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6420279B1 (en) 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
JP2003031690A (ja) * 2001-07-18 2003-01-31 Mitsubishi Electric Corp 半導体装置の製造方法およびその方法を用いて製造される半導体装置
US20030096473A1 (en) * 2001-11-16 2003-05-22 Taiwan Semiconductor Manufacturing Company Method for making metal capacitors with low leakage currents for mixed-signal devices
JP2003179212A (ja) * 2001-12-12 2003-06-27 Sony Corp キャパシタ、メモリ素子およびその製造方法
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US7326988B2 (en) * 2002-07-02 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
TW200411923A (en) * 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
TW200408323A (en) * 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high k metal oxides
US6875678B2 (en) * 2002-09-10 2005-04-05 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers in integrated circuit devices
JP2004111447A (ja) * 2002-09-13 2004-04-08 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US6940117B2 (en) * 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100540474B1 (ko) * 2002-12-30 2006-01-11 주식회사 하이닉스반도체 산소확산방지막을 구비한 캐패시터 및 그의 제조 방법
KR20050107399A (ko) 2003-01-23 2005-11-11 오노 야꾸힝 고교 가부시키가이샤 인간 ｐｄ-1에 대하여 특이성을 갖는 물질
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
KR20050075790A (ko) 2004-01-16 2005-07-22 (주)바이오빈 키토산과 게장이 혼합된 된장의 제조방법
KR100542675B1 (ko) 2004-02-06 2006-01-11 허차순 합성수지 하수관용 고무패킹 소켓 성형장치
KR100579869B1 (ko) 2004-04-21 2006-05-22 김상국 다중구동원을 구비한 하부 방류형 어도 겸용 가동보 수문및 그 구동방법
KR20050103065A (ko) 2004-04-24 2005-10-27 삼성전자주식회사 Ｕｍｔｓ 망에서의 통합된 ｓｇｓｎ 및 ｇｇｓｎ에서의터널 설정 방법 및 장치
KR20050123428A (ko) 2004-06-25 2005-12-29 엘지전자 주식회사 컨트롤 패널과 메탈 시트의 결합구조
KR100587086B1 (ko) 2004-10-29 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100713906B1 (ko) 2004-11-08 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100744026B1 (ko) 2005-06-28 2007-07-30 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100772099B1 (ko) 2005-06-28 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100670726B1 (ko) 2005-06-29 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
KR100772101B1 (ko) 2005-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100596805B1 (ko) 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100717813B1 (ko) 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100655139B1 (ko) 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
KR100655140B1 (ko) 2005-11-10 2006-12-08 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100656283B1 (ko) 2005-12-14 2006-12-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100672766B1 (ko) 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH102003A (ja) * 1996-06-14 1998-01-06 Aron Kasei Co Ltd インバート部材およびその製造方法
JPH102002A (ja) * 1996-06-17 1998-01-06 Daiwa:Kk 排水桝と排水桝の内底形成方法
KR20020002579A (ko) * 2000-06-30 2002-01-10 박종섭 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR20030003324A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 지르코늄산화막을 구비하는 캐패시터의 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10-2002-2579
10-2003-3324

Also Published As

Publication number Publication date
US7592217B2 (en) 2009-09-22
JP2012134511A (ja) 2012-07-12
US20100047989A1 (en) 2010-02-25
JP2006135339A (ja) 2006-05-25
TW200633238A (en) 2006-09-16
US20100084740A1 (en) 2010-04-08
CN1790674A (zh) 2006-06-21
US20060097305A1 (en) 2006-05-11
ITMI20052118A1 (it) 2006-05-09
US8062943B2 (en) 2011-11-22
US8084804B2 (en) 2011-12-27
CN1790674B (zh) 2010-05-12
KR20060052474A (ko) 2006-05-19
TWI338376B (en) 2011-03-01

Similar Documents

Publication Publication Date Title
KR100728962B1 (ko) 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR20060091908A (ko) 박막 형성 방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100703833B1 (ko) 이중 유전막을 구비한 캐패시터의 제조 방법
KR100717813B1 (ko) 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR20040047461A (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
KR100713906B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100818652B1 (ko) 산소포획막을 구비한 캐패시터 및 그의 제조 방법
US20070264770A1 (en) Capacitor forming method
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100655140B1 (ko) 캐패시터 및 그 제조 방법
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100533981B1 (ko) 반도체 장치의 캐패시터 제조방법
KR20030002905A (ko) 캐패시터의 제조 방법
KR100680952B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051104

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061124

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070510

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070608

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070611

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100524

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee