[go: up one dir, main page]

KR100727441B1 - 컬럼 디코더 - Google Patents

컬럼 디코더 Download PDF

Info

Publication number
KR100727441B1
KR100727441B1 KR1020050124565A KR20050124565A KR100727441B1 KR 100727441 B1 KR100727441 B1 KR 100727441B1 KR 1020050124565 A KR1020050124565 A KR 1020050124565A KR 20050124565 A KR20050124565 A KR 20050124565A KR 100727441 B1 KR100727441 B1 KR 100727441B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
driver
column decoder
source voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050124565A
Other languages
English (en)
Other versions
KR20070036558A (ko
Inventor
이일호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/524,027 priority Critical patent/US7548484B2/en
Priority to JP2006269683A priority patent/JP5021262B2/ja
Priority to TW095136301A priority patent/TWI310187B/zh
Publication of KR20070036558A publication Critical patent/KR20070036558A/ko
Application granted granted Critical
Publication of KR100727441B1 publication Critical patent/KR100727441B1/ko
Priority to US12/472,329 priority patent/US7961548B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 컬럼 디코더에 관한 것으로서, 특히, 오프 누설 전류가 가장 많이 발생되는 뱅크의 컬럼 디코더에서 벌크 바이어스 전압을 제어하여 반도체 메모리 소자의 전체적인 오프 누설 전류를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 컬럼 어드레스 정보를 포함하는 코드신호를 입력받아, 컬럼 액세스 동작시 코드신호가 일치할 경우 로우 신호를 출력하고, 코드신호가 일치하지 않을 경우 하이 신호를 출력하는 프리 구동부, 및 프리 구동부의 출력이 로우 신호일 경우 컬럼 선택신호를 활성화시키고, 프리 구동부의 출력이 하이 신호일 경우 컬럼 선택신호를 비활성화시키는 구동부를 포함하고, 프리 구동부와 구동부에 포함된 PMOS트랜지스터의 벌크 바이어스 전압으로 펌핑전압 레벨이 인가되고, 프리 구동부와 구동부에 포함된 NMOS트랜지스터의 벌크 바이어스 전압으로 백바이어스 전압 레벨이 인가된다.
오프, 누설, 전류, 트랜지스터, 벌크, 컬럼, 디코더

Description

컬럼 디코더{Column decoder}
도 1 및 도 2는 반도체 메모리 장치의 각 영역에서 오프 누설 전류의 값을 비교한 도면.
도 3은 종래의 컬럼 디코더에 관한 상세 회로도.
도 4는 본 발명에 따른 컬럼 디코더에 관한 상세 회로도.
도 5는 종래기술과 본 발명의 컬럼 디코더에서 소모되는 오프 누설 전류를 비교한 그래프.
도 6은 본 발명에 따른 컬럼 디코더와 소스전압 제어부의 구성도.
도 7은 도 6의 소스전압 제어부에 관한 상세 구성도.
도 8은 도 7의 소스전압 제어부에 관한 동작 타이밍도.
도 9는 도 8의 소스전압 제어부에 따른 컬럼 선택신호를 비교한 그래프.
도 10 내지 도 12는 본 발명에 따른 소스전압 제어부의 다른 실시예들.
본 발명은 컬럼 디코더에 관한 것으로서, 특히, 오프 누설 전류가 가장 많이 발생되는 뱅크의 컬럼 디코더에서 벌크 바이어스 전압을 제어하여 반도체 메모리 소자의 전체적인 오프 누설 전류를 줄일 수 있도록 하는 기술을 개시한다.
일반적인 메모리 소자 중에서 디램은 하나의 트랜지스터와 하나의 캐패시터를 이용하여 구성할 수 있기 때문에 여타의 다른 기억소자에 비해 집적도가 매우 크다는 장점을 가지고 있다. 또한, 최근의 고속동작요구에 맞추어 다양한 기술들이 제안되어 디램이 동작속도가 많이 향상되었다.
이에 따라, 낮은 전압으로 구동 능력이 보다 향상된 디바이스가 개발되고 있으며, 이러한 디램은 PC의 메인 메모리뿐만 아니라 점차 낮은 전력을 사용하는 가전 및 모바일 등의 어플리케이션으로 확대되고 있다.
하지만, 반도체 메모리 소자가 고집적화되면서 낮은 스탠바이 전류를 구현하는 것이 점차 어려워지고 있다. 여기서, 낮은 스탠바이 전류를 보장한다는 것은 곧, 소자 하나 하나의 오프 누설 전류를 최소화한다는 것을 의미한다.
도 1은 반도체 메모리 칩 상에서 사용되는 트랜지스터의 전체 폭을 합산하여, 소자에서 제시한 트랜지스터별 오프 누설전류의 값을 계산한 테이블이다.
이러한 테이블을 참조하면, 뱅크에서 소모되는 오프 누설전류의 값은 40.2㎂이고, 전압 발생기에서 소모되는 오프 누설전류의 값은 6.2㎂이며, 주변(Peripheral)회로에서 소모되는 오프 누설전류의 값은 12.4㎂가 된다.
즉, 뱅크, 전압 발생기 및 주변회로 중 뱅크에서 사용되는 트랜지스터의 폭이 가장 크고, 그 폭을 합산하여 계산된 오프 누설전류의 값 또한 뱅크에서 가장 많이 소모되고 있는 것을 알 수 있다. 또한, 뱅크에서 가장 많은 폭을 차지하는 부분은 컬럼 디코더이며, 컬럼 디코더의 최종 구동부와 프리구동부에서 차지하는 오프 누설전류의 비중이 전체 뱅크의 42.8%가 된다.
도 2는 뱅크의 각 회로들이 오프 누설전류에 기여하는 부분을 시뮬레이션한 그래프이다. 도 2의 시뮬레이션 결과를 보면, 컬럼 디코더의 오프 누설전류의 값이 전체 뱅크에서 50% 이상을 차지하고 있음을 알 수 있다.
도 3은 이러한 종래의 컬럼 디코더에 관한 상세 회로도이다.
종래의 컬럼 디코더는 프리 구동부(1)와 구동부(2)를 구비한다.
프리 구동부(1)는 전원전압 VDD 인가단과 접지전압단 사이에 직렬 연결된 PMOS트랜지스터 P1와 NMOS트랜지스터 N1~N3를 구비한다. PMOS트랜지스터 P1와 NMOS트랜지스터 N1는 공통 게이트 단자를 통해 제어신호 byp가 인가되고, NMOS트랜지스터 N2,N3는 각각의 게이트 단자를 통해 코드신호 ycod1,ycod2가 인가된다. 여기서, 제어신호 byp는 뱅크 정보를 갖는 펄스 신호이다.
또한, 구동부(2)는 전원전압 VDD 인가단과 접지전압단 사이에 연결된 PMOS트랜지스터 P2와 NMOS트랜지스터 N4를 구비한다. 여기서, PMOS트랜지스터 P2와 NMOS트랜지스터 N4는 게이트 단자가 PMOS트랜지스터 P1의 드레인 단자와 공통 연결되고, 공통 드레인 단자를 통해 컬럼 선택신호 Yi0를 셀 매트릭스(3)에 출력한다. 그리고, PMOS트랜지스터 P1,P2는 벌크를 통해 전원전압 VDD가 인가되고, NMOS트랜지스터 N1~N4는 벌크를 통해 접지전압 VSS가 인가된다.
이러한 구성을 갖는 컬럼 디코더는 한개의 뱅크를 구성하기 위해 복수개 구 비되어 복수개의 컬럼 선택신호 Yin를 셀 매트릭스(3)에 출력하게 된다.
즉, 프리 구동부(1)는 컬럼 동작에 필요한 코드신호 ycod1,ycod2를 입력받아 코드가 일치할 경우 복수개의 컬럼 중 하나의 컬럼 디코더를 선택하여 컬럼 선택신호 Yi를 인에이블시키게 된다.
그리고, 제어신호 byp는 컬럼 액세스 동작이 수행되지 않을 경우 로우가 되어, 컬럼 선택신호 Yi가 로우 레벨로 셋팅된다. 반면에, 컬럼 액세스 동작이 수행될 경우 제어신호 byp가 하이로 인에이블 된다. 이때, 복수개의 컬럼 디코더 중 한 개에 해당하는 코드들이 모두 일치하게 되면 프리 구동부(1)의 출력이 로우로 천이하게 된다. 이에 따라, 구동부(2)의 PMOS트랜지스터 P2가 턴온되어 컬럼 선택신호 Yi가 활성화된다.
따라서, 뱅크 내에서 가장 많은 오프 누설전류를 소모하는 이러한 컬럼 디코더를 제어하여 저전력 디램의 전체적인 오프 누설전류를 줄일 수 있도록 하는 본 발명의 필요성이 대두되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 오프 누설 전류가 가장 많이 발생되는 뱅크의 컬럼 디코더에서 벌크 바이어스 전압을 제어하여 반도체 메모리 소자의 전체적인 오프 누설 전류를 줄일 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 프리 구동부의 접지전압단의 전압 레벨을 선택적으로 조절하여 액세스 동작의 속도를 향상시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 컬럼 디코더는, 컬럼 어드레스 정보를 포함하는 코드신호를 입력받아, 컬럼 액세스 동작시 코드신호가 일치할 경우 로우 신호를 출력하고, 코드신호가 일치하지 않을 경우 하이 신호를 출력하는 프리 구동부; 및 프리 구동부의 출력이 로우 신호일 경우 컬럼 선택신호를 활성화시키고, 프리 구동부의 출력이 하이 신호일 경우 컬럼 선택신호를 비활성화시키는 구동부를 포함하고, 프리 구동부와 구동부에 포함된 PMOS트랜지스터의 벌크 바이어스 전압으로 펌핑전압 레벨이 인가되고, 프리 구동부와 구동부에 포함된 NMOS트랜지스터의 벌크 바이어스 전압으로 백바이어스 전압 레벨이 인가되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 컬럼 디코더(10)에 관한 상세 회로도이다.
본 발명의 컬럼 디코더(10)는 프리 구동부(11)와 구동부(12)를 구비한다.
프리 구동부(11)는 전원전압 VDD 인가단과 소스전압 제어신호 nsrc의 인가단 사이에 직렬 연결된 PMOS트랜지스터 P3와 NMOS트랜지스터 N5~N7를 구비한다. PMOS트랜지스터 P3와 NMOS트랜지스터 N5는 공통 게이트 단자를 통해 제어신호 byp가 인가되고, NMOS트랜지스터 N6,N7는 각각의 게이트 단자를 통해 코드신호 ycod1,ycod2가 인가된다. 여기서, 제어신호 byp는 뱅크 정보를 갖는 펄스 신호이다. 그리고, 소스전압 제어신호 nsrc는 접지전압 VSS 또는 백바이어스 전압 VBB 레벨을 갖는다.
또한, 구동부(12)는 전원전압 VDD 인가단과 접지전압단 사이에 연결된 PMOS트랜지스터 P4와 NMOS트랜지스터 N8를 구비한다. 여기서, PMOS트랜지스터 P4와 NMOS트랜지스터 N8는 게이트 단자가 PMOS트랜지스터 P3의 드레인 단자와 공통 연결되고, 공통 드레인 단자를 통해 컬럼 선택신호 Yi0를 셀 매트릭스(20)에 출력한다. 그리고, PMOS트랜지스터 P3,P4는 벌크를 통해 펌핑전압 VPP이 인가되고, NMOS트랜지스터 N5~N8는 벌크를 통해 백바이어스 전압 VBB가 인가된다.
이러한 구성을 갖는 컬럼 디코더(10)는 한개의 뱅크를 구성하기 위해 복수개 구비되어 복수개의 컬럼 선택신호 Yin를 셀 매트릭스(20)에 출력하게 된다.
즉, 프리 구동부(11)는 컬럼 동작에 필요한 컬럼 어드레스 정보를 포함하는 코드신호 ycod1,ycod2를 입력받아 코드가 일치할 경우 복수개의 컬럼 디코더 중 하나의 컬럼 디코더를 선택하여 컬럼 선택신호 Yi를 인에이블시키게 된다.
그리고, 제어신호 byp는 컬럼 액세스 동작이 수행되지 않을 경우 로우가 되어, 컬럼 선택신호 Yi가 로우 레벨로 셋팅된다. 반면에, 컬럼 액세스 동작이 수행될 경우 제어신호 byp가 하이로 인에이블 된다. 이때, 복수개의 컬럼 디코더 중 한 개에 해당하는 코드들이 모두 일치하게 되면 프리 구동부(11)의 출력이 로우로 천이하게 된다. 이에 따라, 구동부(12)의 PMOS트랜지스터 P4가 턴온되어 컬럼 선택신호 Yi가 활성화된다.
따라서, 본 발명의 컬럼 디코더(10)는 PMOS트랜지스터 P3,P4의 벌크 바이어스 전압으로 전원전압 VDD 보다 높은 펌핑전압 VPP이 인가되고, NMOS트랜지스터 N5~N8의 벌크 바이어스 전압으로 접지전압 VSS 보다 낮은 백바이어스 전압 VBB가 인가된다. 그리고, NMOS트랜지스터 N7의 소스 단자를 통해 접지전압 VSS 또는 백바이어스 전압 VBB 레벨을 갖는 소스전압 제어신호 nsrc가 인가된다.
도 5는 종래기술과 본 발명의 컬럼 디코더(10)에서 소모되는 오프 누설전류를 비교한 그래프이다.
도 5의 그래프를 참조하면, 종래기술은 전원전압 VDD가 증가함에 따라 가파른 오프 누설전류의 특성을 보이고 있으며, 1.8V 부근에서 컬럼 디코더 한개당 약 -540pA의 값을 가지게 됨을 알 수 있다.
하지만, 본원발명의 컬럼 디코더(10)는 소스전압 제어신호 nsrc의 레벨이 접지전압 VSS 레벨이고, 펌핑전압 VPP가 3.3V이며, 온도는 오프 누설전류의 특성이 잘 나타나는 85℃의 고온이라고 가정할 때, 전원전압 VDD의 증가에 따른 오프 누설전류의 값이 종래에 비해 급격이 작아지고, 오프 누설전류의 특성 변화가 적은것을 알 수 있다. 이에 따라, 본 발명에서 컬럼 디코더(10)의 벌크 바이어스 전압을 펌핑전압 VPP과 백바이어스 전압 VBB로 제어하여 오프 누설전류의 특성이 향상되는 것을 알 수 있다.
도 6은 본 발명에 따른 컬럼 디코더(10)와 소스전압 제어부(30)의 구성도이다.
본 발명에 따른 반도체 메모리 장치는 하나의 뱅크(100) 내에 컬럼 디코더(10)와, 셀 매트릭스(20) 및 소스전압 제어부(30)를 구비한다.
소스전압 제어부(30)는 로오 액티브신호 rowb를 입력받아 액티브 모드 또는 스탠바이 모드인지의 여부에 따라 컬럼 디코더(10)에 인가되는 소스전압 제어신호 nsrc를 접지전압 VSS 또는 백바이어스 전압 VBB 레벨로 출력한다.
여기서, 소스전압 제어부(30)는 접지전압 VSSS, 백바이어스 전압 VBB의 전원 라인 상에 레이아웃되어 있다. 또한, 뱅크(100)에 입력되는 로오 액티브신호 rowb가 로우일 경우 로오가 선택되는 액티브 상태를 의미하고, 하이일 경우 프리차지 동작을 수행하는 스탠바이 상태를 의미한다.
소스전압 제어부(30)는 이러한 로오 액티브신호 rowb의 상태에 따라 스위칭 동작하여 소스전압 제어신호 nsrc를 하나의 뱅크(100) 내에 존재하는 모든 프리 구동부(11)의 최하단에 위치한 NMOS트랜지스터 N7의 소스단자로 인가한다.
컬럼 디코더(10)는 프리 구동부(11)의 소스 단자가 소스전압 제어신호 nsrc에 따라 조절되며, 벌크 바이어스 전압이 펌핑전압 VPP와 백바이어스 전압 VBB 레벨로 인가된다. 이에 따라, 복수개의 컬럼 디코더 중 하나의 컬럼 디코더가 선택되면 컬럼 선택신호 Yi가 인에이블되어 셀 매트릭스(20)에 출력된다.
도 7은 도 6의 소스전압 제어부(30)에 관한 상세 구성도이다.
소스전압 제어부(30)는 레벨 쉬프터(31)와 전압 선택부(32)를 구비한다.
여기서, 레벨 쉬프터(31)는 로오 액티브신호 rowb를 레벨 쉬프팅하여 전원전압 VDD 레벨에서 백바이어스 전압 VBB 레벨로 스윙(Swing)하는 액티브신호 actb를 출력한다. 그리고, 전압 선택부(32)는 NMOS트랜지스터 N9,N10와 인버터 IV1 및 커패시터 C1,C2를 구비한다.
NMOS트랜지스터 N9는 접지전압 VSS 인가단과 소스전압 제어신호 nsrc의 출력단 사이에 연결되어 게이트 단자를 통해 액티브 신호 actb가 인가된다. NMOS트랜 지스터 N10는 백바이어스 전압 VBB 인가단과 소스전압 제어신호 nsrc의 출력단 사이에 연결되어 게이트 단자를 통해 인버터 IV1에 의해 반전된 액티브 신호 actb가 인가된다. 커패시터 C1는 백바이어스 전압 VBB인가단과 접지전압단 사이에 존재하는 기생 캐패시터이고, 커패시터 C2는 소스전압 제어신호 nsrc의 출력단과 접지전압단 사이에 존재하는 기생 캐패시터이다.
이러한 구성을 갖는 본 발명의 소스전압 제어부(30)의 동작 과정을 도 8의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 스탠바이 상태에서는 로오 액티브신호 rowb와 액티브신호 actb가 모두 전원전압 VDD 레벨을 갖는다. 이에 따라, NMOS트랜지스터 N9가 턴온되고 NMOS트랜지스터 N10가 턴오프되어 소스전압 제어신호 nsrc가 접지전압 VSS 레벨로 출력된다. 따라서, 스탠바이 모드에서는 컬럼 디코더(10)의 프리 구동부(11)에 접지전압 VSS 레벨의 소스전압 제어신호 nsrc가 인가된다.
반면에, 액티브 상태에서는 레벨 쉬프터(31)가 로오 액티브신호 rowb를 레벨 쉬프팅하여 액티브신호 actb를 출력한다. 이때, 로오 액티브신호 rowb는 접지전압 VSS 레벨을 가지며, 액티브신호 actb는 백바이어스 전압 VBB 레벨이 된다. 이때, 커패시터 C1의 정전용량 크기는 커패시터 C2의 수백~수천 배가 되므로, 백바이어스 전압 VBB으로이 레벨 천이는 무시할만 한 수준이 된다.
이후에, NMOS트랜지스터 N9가 턴오프되고 NMOS트랜지스터 N10가 턴온되어 소스전압 제어신호 nsrc가 백바이어스 전압 VBB 레벨로 출력된다. 따라서, 액티브 모드에서는 컬럼 디코더(10)의 프리 구동부(11)에 백바이어스 전압 VBB 레벨의 소 스전압 제어신호 nsrc가 인가된다. 이에 따라, 로오 액티브 동작 모드시 프리 구동부(11)에 백바이어스 전압 VBB 레벨의 소스전압 제어신호 nsrc가 인가된다.
즉, 오프 누설전류를 줄이기 위해 컬럼 디코더(10)의 벌크 바이어스 전압을 변경할 경우, 결과적으로 트랜지스터의 문턱전압은 높아지고 구동력은 낮아지게 되어 동작 속도의 저하를 유발하게 된다. 이를 보상하기 위해 본 발명에서는 로오 액티브신호 rowb가 로우 레벨로 활성화될 경우 프리 구동부(11)의 NMOS트랜지스터 N7의 소스단자에 백바이어스 전압 VBB 레벨을 갖는 소스전압 제어신호 nsrc가 인가되도록 한다.
이에 따라, 구동부(12)의 PMOS트랜지스터 P4의 게이트 단자에 선택적인 네가티브 전압이 인가되어 충분한 구동능력 특성을 가지도록 제어하여 오프 누설전류로 인해 손실된 동작 속도를 향상시킬 수 있도록 한다. 따라서, 본 발명은 스탠바이 모드시에 저전력 특성을 가지도록 하고, 액티브 모드시에 고속 동작 특성을 취할 수 있도록 한다.
도 9는 소스전압 제어신호 nsrc의 상태에 따른 컬럼 선택신호 Yi의 변화 곡선을 종래기술과 비교한 그래프이다. 도 9를 보면, 로오 액티브 동작 모드시 소스전압 제어신호 nsrc를 백바이어스 전압 VBB 레벨로 제어할 경우 컬럼 선택신호 Yi가 가장 빠른 라이징 특성을 가지게 되는 것을 알 수 있다.
한편, 도 10은 본 발명에 따른 소스전압 제어부(30)의 다른 실시예이다.
도 6의 실시예에서 하나의 뱅크(100) 당 한 개의 소스전압 제어부(30)를 갖는데 반하여, 도 10의 실시예는, 뱅크(200)의 외부에 복수개의 소스전압 제어부 (30)를 구비하여 소스전압 제어부(30)에서 모든 뱅크(200)를 제어하기 위한 소스전압 제어신호 nsrc<0:3>를 출력하게 된다.
그리고, 도 11은 본 발명에 따른 소스전압 제어부(30)의 또 다른 실시예이다.
도 11의 실시예는 도 10의 구성과 동일하지만, 뱅크(200)의 외부에 한개의 소스전압 제어부(30)를 구비하는 것이 상이하다. 이에 따라, 앤드게이트 AND를 이용하여 로오 액티브신호 rowb<0:3> 중 적어도 어느 하나의 신호가 활성화될 경우 소스전압 제어신호 nsrc를 백바이어스 전압 VBB 레벨로 제어하여 복수개의 뱅크(200)에 출력한다.
이러한 도 11의 실시예는 소스전압 제어부(30)가 한 개로 구성되어 레이아웃 크기를 최소한으로 줄일 수 있으며, 커패시터 C1의 정전용량 크기가 커패시터 C2의 수백~수천 배가 될 경우 사용할 수 있게 된다.
또한, 도 12는 본 발명에 따른 소스전압 제어부(30)의 또 다른 실시예이다.
도 12의 실시예는 도 11의 구성에 비해 백바이어스 전압 검출기(40)와, 백바이어스 전압 발생기(50)를 더 구비한다.
여기서, 백바이어스 전압 검출기(40)는 레퍼런스 전압 vrc에 따라 피드백 입력된 백바이어스 전압 VBBA의 레벨을 검출하여 인에이블 신호 en를 출력한다. 그리고, 백바이어스 전압 발생기(50)는 인에이블 신호 en에 따라 백바이어스 전압 VBBA을 생성하여 소스전압 제어부(30)에 출력한다.
이러한 구성을 갖는 도 12의 실시예는 커패시터 C1의 정전용량 크기가 커패 시터 C2의 수백~수천 배가 될 경우 백바이어스 전압 VBB 레벨이 변하는 것을 방지하기 위해 새로운 백바이어스 전압 VBBA를 생성하여 사용할 수 있도록 한다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 본 발명은 오프 누설 전류가 가장 많이 발생되는 뱅크의 컬럼 디코더에서 벌크 바이어스 전압을 제어하여 반도체 메모리 소자의 전체적인 오프 누설 전류를 줄일 수 있도록 한다.
둘째, 본 발명은 프리 구동부의 접지전압단의 전압 레벨을 선택적으로 조절하여 액세스 동작의 속도를 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (16)

  1. 컬럼 어드레스 정보를 포함하는 코드신호를 입력받아, 컬럼 액세스 동작시 상기 코드신호가 일치할 경우 로우 신호를 출력하고, 상기 코드신호가 일치하지 않을 경우 하이 신호를 출력하는 프리 구동부; 및
    상기 프리 구동부의 출력이 상기 로우 신호일 경우 컬럼 선택신호를 활성화시키고, 상기 프리 구동부의 출력이 상기 하이 신호일 경우 상기 컬럼 선택신호를 비활성화시키는 구동부를 포함하고,
    상기 프리 구동부와 상기 구동부에 포함된 PMOS트랜지스터의 벌크 바이어스 전압으로 펌핑전압 레벨이 인가되고, 상기 프리 구동부와 상기 구동부에 포함된 NMOS트랜지스터의 벌크 바이어스 전압으로 백바이어스 전압 레벨이 인가되는 것을 특징으로 하는 컬럼 디코더.
  2. 제 1항에 있어서, 상기 프리 구동부는
    전원전압 인가단과 제 1노드 사이에 직렬 연결되어 공통 게이트 단자를 통해 상기 컬럼 액세스 동작시 활성화되는 제어신호가 공통으로 인가되는 제 1PMOS트랜지스터 및 제 1NMOS트랜지스터; 및
    상기 제 1노드와 소스전압 제어신호 인가단 사이에 직렬 연결되어 각각의 게이트 단자를 통해 상기 코드신호가 인가되는 제 2NMOS트랜지스터 및 제 3NMOS트랜 지스터를 포함하는 것을 특징으로 하는 컬럼 디코더를 포함하는 것을 특징으로 하는 컬럼 디코더.
  3. 제 2항에 있어서, 상기 프리 구동부는 로오 액티브 신호에 따라 상기 소스전압 제어신호 인가단으로 접지전압 또는 백바이어스 전압을 출력하는 소스전압 제어부를 더 포함하는 것을 특징으로 하는 컬럼 디코더.
  4. 제 3항에 있어서, 상기 소스전압 제어부는
    상기 로오 액티브 신호를 레벨 쉬프팅하여 액티브 신호를 출력하는 레벨 쉬프터; 및
    상기 액티브 신호의 상태에 따라 상기 소스전압 제어신호를 접지전압 또는 백바이어스 전압 레벨로 출력하는 전압 선택부를 포함하는 것을 특징으로 하는 컬럼 디코더.
  5. 제 4항에 있어서, 상기 액티브 신호는 스탠바이 모드시 전원전압 레벨을 갖고 액티브 동작 모드시 백바이어스 전압 레벨을 갖는 것을 특징으로 하는 컬럼 디코더.
  6. 제 4항에 있어서, 상기 전압 선택부는 상기 액티브 신호가 활성화되는 스탠바이 모드시 상기 소스전압 제어신호를 접지전압 레벨로 출력하고, 상기 액티브 신호가 비활성화되는 액티브 동작 모드시 상기 소스전압 제어신호를 백바이어스 전압 레벨로 출력함을 특징으로 하는 컬럼 디코더.
  7. 제 4항에 있어서, 상기 전압 선택부는
    상기 접지전압 인가단과 상기 소스전압 제어신호 인가단 사이에 연결되어 게이트 단자를 통해 상기 액티브 신호가 인가되는 제 4NMOS트랜지스터; 및
    상기 백바이어스 전압 인가단과 상기 소스전압 제어신호 인가단 사이에 연결되어 게이트 단자를 통해 상기 액티브 신호의 반전신호가 인가되는 제 5NMOS트랜지스터를 포함하는 것을 특징으로 하는 컬럼 디코더.
  8. 제 7항에 있어서, 상기 제 4NMOS트랜지스터와 상기 제 5NMOS트랜지스터의 벌크에 백바이어스 전압 레벨이 인가됨을 특징으로 하는 컬럼 디코더.
  9. 제 7항에 있어서, 상기 전압 선택부는
    상기 백바이어스 전압 인가단과 접지전압단 사이에 연결된 제 1커패시터; 및
    상기 소스전압 제어신호 인가단과 접지전압단 사이에 연결된 제 2커패시터를 더 포함하는 것을 특징으로 하는 컬럼 디코더.
  10. 제 9항에 있어서, 상기 제 1커패시터의 정전용량은 상기 제 2커패시터의 정전용량 보다 큰 값을 가지는 것을 특징으로 하는 컬럼 디코더.
  11. 제 3항에 있어서, 상기 소스전압 제어부는 하나의 뱅크 내부에 구비됨을 특징으로 하는 컬럼 디코더.
  12. 제 3항에 있어서, 상기 소스전압 제어부는 복수개의 뱅크 외부에 복수개 구비되어 복수개의 로오 액티브 신호에 따라 상기 복수개의 뱅크에 각각 대응되는 복수개의 소스전압 제어신호를 출력하는 것을 특징으로 하는 컬럼 디코더.
  13. 제 3항에 있어서, 상기 소스전압 제어부는 상기 복수개의 뱅크 외부에 구비복수개의 로오 액티브 신호 중 어느 하나가 활성화될 경우 하나의 소스전압 제어신호를 출력하는 것을 특징으로 하는 컬럼 디코더.
  14. 제 13항에 있어서, 상기 소스전압 제어부는 상기 복수개의 로오 액티브 신호를 앤드연산하는 앤드게이트를 더 포함하는 것을 특징으로 하는 컬럼 디코더.
  15. 제 3항에 있어서, 상기 소스전압 제어부는
    레퍼런스 전압에 따라 피드백 입력된 제 1백바이어스 전압을 검출하여 인에이블 신호를 출력하는 백바이어스 전압 검출기; 및
    상기 인에이블 신호에 따라 상기 제 1백바이어스 전압을 생성하는 백바이어스 전압 발생기를 더 포함하는 것을 특징으로 하는 컬럼 디코더.
  16. 제 1항에 있어서, 상기 구동부는 전원전압 인가단과 접지전압단 사이에 직렬 연결되어 공통 게이트 단자를 통해 상기 프리 구동부의 출력이 인가되는 제 2PMOS트랜지스터 및 제 6NMOS트랜지스터를 포함하는 것을 특징으로 하는 컬럼 디코더.
KR1020050124565A 2005-09-29 2005-12-16 컬럼 디코더 Expired - Fee Related KR100727441B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/524,027 US7548484B2 (en) 2005-09-29 2006-09-19 Semiconductor memory device having column decoder
JP2006269683A JP5021262B2 (ja) 2005-09-29 2006-09-29 半導体メモリ装置
TW095136301A TWI310187B (en) 2005-09-29 2006-09-29 Semiconductor memory device
US12/472,329 US7961548B2 (en) 2005-09-29 2009-05-26 Semiconductor memory device having column decoder

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050090969 2005-09-29
KR20050090969 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036558A KR20070036558A (ko) 2007-04-03
KR100727441B1 true KR100727441B1 (ko) 2007-06-13

Family

ID=37959248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124565A Expired - Fee Related KR100727441B1 (ko) 2005-09-29 2005-12-16 컬럼 디코더

Country Status (3)

Country Link
KR (1) KR100727441B1 (ko)
CN (1) CN100552816C (ko)
TW (1) TWI310187B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974371B1 (ko) * 2012-12-21 2019-05-02 에스케이하이닉스 주식회사 반도체 메모리 장치의 드라이버
CN110391808B (zh) * 2018-04-19 2022-11-15 瑞昱半导体股份有限公司 缓冲器电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018899A (ko) * 1996-08-23 1998-06-05 빈센트 비. 인그라시아 충전 펌프 및 제어 게이트 구동기 회로 (Control gate driver circuit for a non-volatile memory and memory using same)
KR20010059020A (ko) * 1999-12-30 2001-07-06 박종섭 워드라인 드라이버

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018899A (ko) * 1996-08-23 1998-06-05 빈센트 비. 인그라시아 충전 펌프 및 제어 게이트 구동기 회로 (Control gate driver circuit for a non-volatile memory and memory using same)
KR20010059020A (ko) * 1999-12-30 2001-07-06 박종섭 워드라인 드라이버

Also Published As

Publication number Publication date
TWI310187B (en) 2009-05-21
TW200721168A (en) 2007-06-01
CN1941186A (zh) 2007-04-04
CN100552816C (zh) 2009-10-21
KR20070036558A (ko) 2007-04-03

Similar Documents

Publication Publication Date Title
US7646653B2 (en) Driver circuits for integrated circuit devices that are operable to reduce gate induced drain leakage (GIDL) current in a transistor and methods of operating the same
KR100646940B1 (ko) 낮은 첨두 전류치를 가지는 리프레시 제어기
US6842382B2 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
JP4354360B2 (ja) 降圧電源装置
CN109416916B (zh) 电压产生电路
JP5021262B2 (ja) 半導体メモリ装置
US7362167B2 (en) Voltage generator
US10516384B2 (en) Circuit for generating voltage
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
US7969797B2 (en) Semiconductor memory device and method for operating the same
US7426151B2 (en) Device and method for performing a partial array refresh operation
US20130162342A1 (en) Reference voltage generator of semiconductor integrated circuit
US20030210090A1 (en) Internal power voltage generating circuit of semiconductor memory device and internal power voltage controlling method thereof
JP2010067900A (ja) 半導体装置
KR100727441B1 (ko) 컬럼 디코더
US7973591B2 (en) Internal voltage generation circuit with controlled enable pulse width
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR20090110591A (ko) 반도체 메모리 장치의 디스차지 회로
KR20020067895A (ko) 반도체 장치
US20100097877A1 (en) Semiconductor memory apparatus
JP2010187162A (ja) 記憶体制御器及び復号器
KR20070051062A (ko) 백바이어스 전압 제어 회로
KR20080076268A (ko) 워드라인 승압전압을 이용한 딜레이회로 구조 및 동작방법
KR20100138444A (ko) 내부전압 생성회로 및 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051216

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061027

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070525

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070605

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070607

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100524

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120524

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee