[go: up one dir, main page]

KR100723965B1 - DC-to-AC converter with regulated-phase, double-end bridge topologies that produce high voltage load power such as cold cathode fluorescent lamps - Google Patents

DC-to-AC converter with regulated-phase, double-end bridge topologies that produce high voltage load power such as cold cathode fluorescent lamps Download PDF

Info

Publication number
KR100723965B1
KR100723965B1 KR1020060035692A KR20060035692A KR100723965B1 KR 100723965 B1 KR100723965 B1 KR 100723965B1 KR 1020060035692 A KR1020060035692 A KR 1020060035692A KR 20060035692 A KR20060035692 A KR 20060035692A KR 100723965 B1 KR100723965 B1 KR 100723965B1
Authority
KR
South Korea
Prior art keywords
voltage
phase
converter
amplitude
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060035692A
Other languages
Korean (ko)
Other versions
KR20060110820A (en
Inventor
주니어 로버트 엘 라일
피. 라우르 스티븐
모우싸우이 자키
Original Assignee
인터실 아메리카스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터실 아메리카스 인코포레이티드 filed Critical 인터실 아메리카스 인코포레이티드
Publication of KR20060110820A publication Critical patent/KR20060110820A/en
Application granted granted Critical
Publication of KR100723965B1 publication Critical patent/KR100723965B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters
    • H05B41/282Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices
    • H05B41/2825Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices by means of a bridge converter in the final stage
    • H05B41/2828Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133602Direct backlight
    • G02F1/133604Direct backlight with lamps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters
    • H05B41/282Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices
    • H05B41/2821Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
    • H05B41/2824Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using control circuits for the switching element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters
    • H05B41/282Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices
    • H05B41/2825Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices by means of a bridge converter in the final stage
    • H05B41/2827Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices by means of a bridge converter in the final stage using specially adapted components in the load circuit, e.g. feed-back transformers, piezoelectric transformers; using specially adapted load circuit configurations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters
    • H05B41/295Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices and specially adapted for lamps with preheating electrodes, e.g. for fluorescent lamps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/36Controlling
    • H05B41/38Controlling the intensity of light
    • H05B41/39Controlling the intensity of light continuously
    • H05B41/392Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
    • H05B41/3921Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
    • H05B41/3927Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by pulse width modulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Ac-Ac Conversion (AREA)

Abstract

조정-위상, 양끝단, 하프-브릿지 및 풀-브릿지 토폴로지-기반을 둔 DC-AC 컨버터는 액정 디스플레이(LCD)의 백라이트로 사용된 냉음극 형광램프와 같은 부하에 AC 전력을 공급한다. 제 1 및 제 2 컨버터 스테이지들은, 동일 주파수 및 진폭을 갖는 반면 서로간에 제어된 위상차를 갖는 제 1 정현파 전압 및 제 2 정현파 전압을 각각 발생시킨다. 제 1 및 제 2 정현파전압들간의 위상차를 제어하는 전압 제어 지연 회로를 사용함으로, 컨버터는 부하 양끝단을 가로질러 생성되는 합성전압차등의 진폭을 변동시킬 수 있다. DC-AC converters based on regulated-phase, two-end, half-bridge and full-bridge topologies provide AC power to loads such as cold cathode fluorescent lamps used as backlights for liquid crystal displays (LCDs). The first and second converter stages generate a first sinusoidal voltage and a second sinusoidal voltage, respectively, having the same frequency and amplitude while having a controlled phase difference between each other. By using a voltage controlled delay circuit that controls the phase difference between the first and second sinusoidal wave voltages, the converter can vary the amplitude of the synthesized voltage differential generated across both ends of the load.

냉음극 형광램프, DC-AC 컨버터 스테이지, 커패시터, 탱크회로, MOSFET, 플립-플롭, 에러 증폭기, LCD Cold Cathode Fluorescent Lamp, DC-AC Converter Stage, Capacitor, Tank Circuit, MOSFET, Flip-Flop, Error Amplifier, LCD

Description

냉음극 형광램프와 같은 고전압부하전력을 내는 조정-위상, 양쪽-끝단 브릿지 토폴로지를 구비한 DC-AC 컨버터{DC-AC CONVERTER HAVING PHASE-MODULATED, DOUBLE-ENDED BRIDGE TOPOLOGY FOR POWERING HIGH VOLTAGE LOAD SUCH AS COLD CATHODE FLUORESCENT LAMP}DC-AC CONVERTER HAVING PHASE-MODULATED, DOUBLE-ENDED BRIDGE TOPOLOGY FOR POWERING HIGH VOLTAGE LOAD SUCH AS COLD CATHODE FLUORESCENT LAMP}

도 1은 냉음극 형광램프와 같은 부하를 전력구동시키는 본 발명의 DC-AC 제어기 및 구동기 구조의 양끝단, 하프-브릿지 인버터 실시예를 개략적으로 도시한 것이다;1 schematically depicts a two-edge, half-bridge inverter embodiment of the DC-AC controller and driver structure of the present invention for powering a load such as a cold cathode fluorescent lamp;

도 2, 도 3 및 도 4는, 부하를 가로질러 상대적으로 큰 차등정현파전압을 얻기 위해, 컨버터에 의해 부하 양끝단들에 공급되는 정현파 출력전압간의 큰 위상이동의 경우에 대한 도시의 조정된 위상, 양끝단, 하프-브릿지 토폴로지 DC-AC 컨버터의 동작에 관련된 파형을 도시한 것이다;2, 3 and 4 show the adjusted phase of the figure for the case of large phase shift between sinusoidal output voltages supplied by the converter to both ends of the load to obtain a relatively large differential sinusoidal voltage across the load. Shows the waveforms associated with the operation of the two-edge, half-bridge topology DC-AC converter;

도 5, 도 6 및 도 7은, 부하를 가로질러 상대적으로 작은 차등정현파전압을 얻기 위해 컨버터에 의해 부하 양끝단들에 공급되는 정현파 출력전압간의 상대적으로 작은 위상이동의 경우에 대한 도 1의 조정된 위상, 양끝단, 하프-브릿지 토폴로지 DC-AC 컨버터의 동작에 관련된 파형을 도시한 것이다;5, 6, and 7 show the adjustment of FIG. 1 for the case of relatively small phase shift between sinusoidal output voltages supplied by the converter to both ends of the load to obtain a relatively small differential sinusoidal voltage across the load. The waveforms associated with the operation of the phase, end, and half-bridge topology DC-AC converters;

도 8은 도 1의 양끝단, 하프-브릿지 인버터 배열에 대한 DC-AC의 제어기 및 구동기 구조의 국한되지 않는 구현 예를 도시한 것이다;FIG. 8 shows a non-limiting example of a controller and driver structure of DC-AC for both ends, half-bridge inverter arrangement of FIG. 1;

도 9, 도 10, 도 11 및 도 12는, 도 8의 에러 증폭기에 인가된 광도제어전압의 변화결과로서, 컨버터에 의해 부하 양끝단들로 공급되는 정현파출력전압간의 위상이동에서, 상대적으로 작은 위상이동 값에서 상대적으로 큰 위상이동 값까지의 변화 경우에 대한 DC-AC 컨버터에 기반을 둔 조정된 위상, 양끝단, 하프-브릿지의 동작에 관련된 파형을 도시한 것이다;9, 10, 11, and 12 show relatively small phase shifts between sinusoidal output voltages supplied by the converter to both ends of the load as a result of the change in the brightness control voltage applied to the error amplifier of FIG. Shows the waveforms related to the operation of the adjusted phase, both ends, and half-bridges based on the DC-AC converter for the case of the change from the phase shift value to the relatively large phase shift value;

도 13은 냉음극 형광램프와 같은 부하를 전력구동시키는 본 발명의 DC-AC 제어기 및 구동기 구조의 양끝단, 풀-브릿지 인버터 예를 개략적으로 도시한 것이다;Figure 13 schematically illustrates an example of a full-bridge inverter at both ends of the DC-AC controller and driver structure of the present invention for powering a load such as a cold cathode fluorescent lamp;

도 14, 도 15 및 도 16은, 부하를 가로질러 상대적으로 큰 차등정현파전압을 얻기 위해, 컨버터에 의해 부하 양끝단들에 공급되는 정현파출력전압간의 큰 위상이동의 경우에 대한 도 13의 DC-AC 컨버터에 기반을 둔 조정된 위상, 양끝단, 풀-브릿지의 동작에 관련된 파형을 도시한 것이다;14, 15 and 16 show the DC-of FIG. 13 for the case of large phase shift between sinusoidal output voltages supplied by the converter to both ends of the load to obtain a relatively large differential sinusoidal voltage across the load. The waveforms associated with the operation of the adjusted phase, both ends, and full-bridge based on the AC converter;

도 17, 도 18 및 도 19는, 부하를 가로질러 상대적으로 작은 차등정현파전압을 얻기 위해, 컨버터에 의해 부하 양끝단들에 공급되는 정현파 출력전압간의 상대적으로 작은 위상이동의 경우에 대한 도 13의 DC-AC 컨버터에 기반을 둔 조정된 위상, 양끝단, 풀-브릿지의 동작에 관련된 파형을 도시한 것이다;17, 18 and 19 show the relatively small phase shift of the sinusoidal output voltage supplied by the converter to both ends of the load to obtain a relatively small differential sinusoidal voltage across the load. The waveforms associated with the operation of the adjusted phase, both ends, and full-bridge based on the DC-AC converter;

도 20은 도 13의 양끝단, 하프-브릿지 인버터 배열에 대한 DC-AC의 제어기 및 구동기 구조의 국한되지 않은 구현 예를 도시한 것이다;FIG. 20 illustrates a non-limiting example of a controller and driver structure of DC-AC for both ends, half-bridge inverter arrangement of FIG. 13;

도 21, 도 22, 도 23 및 도 24는, 도 20의 에러증폭기에 인가된 광도제어전압의 변화결과로서, 컨버터에 의해 부하 양끝단들로 공급되는 정현파출력전압간의 위상이동에서, 상대적으로 작은 위상이동 값에서 상대적으로 큰 위상이동 값까지의 변화의 경우에 대한 DC-AC 컨버터에 기반을 둔 조정된 위상, 양끝단, 풀-브릿지의 동작에 관련된 파형을 도시한 것이다.21, 22, 23 and 24 show relatively small phase shifts between sinusoidal output voltages supplied by the converter to both ends of the load as a result of the change in the brightness control voltage applied to the error amplifier of FIG. Figure 1 shows the waveforms associated with the operation of the adjusted phase, the end, and the full-bridge based on the DC-AC converter for the case of a change from the phase shift value to a relatively large phase shift value.

본 발명출원은, 본 출원의 양도인과 통합된 본 명세서에 양도되고 2005년 1월 31일에 제출된 계류중인, 알(R). 라일(Lyle) 주니어(Jr). 등이 만든, 제목 : "냉음극 형광램프와 같은 고전압부하전력을 내는 양끝단 DC-AC 컨버터로 생성된 AC 전압출력 진폭의 위상이동조정-기반 제어"로 미합중국 특허 출원 제 11/046,976 호에 기재된 주제 문제에 관한 것이다(하술 이후는 '976 출원이라고 칭함). 게다가, 본 발명출원은, 본 출원의 양도인과 통합된 본 명세서에 양도되고 2005년 4월 20일에 제출된 로버트 엘. 라일 주니어. 등이 만든 제목: "조정된 위상 및 냉음극 형광램프와 같은 고전압부하전력을 내는 양끝단 하프-브릿지 토폴로지를 갖는 DC-AC 컨버터"로, 본 출원은 계류중인 미합중국 특허 출원 제 60/673,123 호의, 그리고 본 출원의 양도인과 통합된 본 명세서에 양도되고 2005년 4월 20일에 제출된 로버트 엘. 라일 주니어. 등이 만든 제목: "조정된 위상 및 냉음극 형광램프와 같은 고전압부하전력을 내는 양끝단 풀-브릿지 토폴로지를 갖는 DC-AC 컨버터"로, 각 계류중인 미합중국 특허 출원 제 60/673,122 호의 이익을 각각 청구한다.The present application is pending, filed on January 31, 2005, assigned to the present specification, which is incorporated with the assignee of the present application. Lyle Jr. Et al., Entitled "Phase Shift-Based Control of AC Voltage Output Amplitudes Generated by High-End Load DC-AC Converters, Such as Cold Cathode Fluorescent Lamps," The subject matter (hereinafter referred to as the '976 application). In addition, the present application is assigned to Robert L., filed on April 20, 2005, hereby incorporated by reference with the assignee of this application. Lyle Jr. Et al., Entitled "DC-AC Converter with a Half-Bridge Topology with High-Voltage Loaded Power, such as Regulated Phase and Cold Cathode Fluorescent Lamps," which is incorporated herein by reference in pending US patent application Ser. No. 60 / 673,123, And Robert L., filed on April 20, 2005, assigned hereby to be incorporated with the assignee of this application. Lyle Jr. Et al. Titled "DC-AC Converter with Full-Bridge Top-Ends with High-Voltage Loaded Power, such as Regulated Phase and Cold Cathode Fluorescent Lamps," each of which has the benefit of pending US Patent Application No. 60 / 673,122. To claim.

본 발명은 일반적으로 전력공급시스템 및 그 하부시스템에 관한 것이며, 특히, 액정 디스플레이의 백라이트용으로 사용된 유형의 냉음극 형광램프(CCFL)와 같 은 조정된-위상, 양끝단, (하프- 및 풀-)브릿지 토폴로지-기반을 둔 장치 및 고전압장치의 양끝단들에 가로질러 인가된 AC 전압의 최종 진폭을 제어하는 방법을 제시한다.FIELD OF THE INVENTION The present invention relates generally to power supply systems and subsystems thereof, and in particular, to adjusted-phase, both ends, (half-and, such as cold cathode fluorescent lamps (CCFLs) of the type used for backlighting liquid crystal displays. We present a method of controlling the final amplitude of an applied AC voltage across both ends of a full-) bridge topology-based device and a high voltage device.

고전압 AC 전력의 하나 또는 그 이상의 소스들을 요구하는 전자시스템 응용들은 다양하다. 국한하지 않는 예로서, 데스크탑 및 랩탑 컴퓨터 또는 넓은 크기의 텔레비전 디스플레이와 같은 더 넓은 디스플레이 응용에서 사용되는 액정 디스플레이(LCD)는 백라이트용으로서 그 후부에 직접 장착된 냉음극 형광램프들(CCFLs)의 관련된 설정을 요구한다. 이러한 응용 및 다른 응용들에서, CCFLs의 점호 및 연속동작은, 수 백 볼트내지 수 천 볼트순의 범위에 속할 수 있는 AC 고전압의 응용을 요구한다. 고전압을 이러한 장치들로 공급하는 것은 몇 방법론들중 하나를 사용함으로, 관례상 달성된다.Electronic system applications that require one or more sources of high voltage AC power vary. As a non-limiting example, liquid crystal displays (LCDs) used in wider display applications, such as desktop and laptop computers or wide size television displays, are associated with the back of cold cathode fluorescent lamps (CCFLs) mounted directly behind them for backlight use. Requires setup. In these and other applications, the firing and continuous operation of CCFLs requires applications of AC high voltages that can range from several hundred volts to several thousand volts. The supply of high voltage to these devices is customarily achieved by using one of several methodologies.

제 1 기술은 단일-끝단에 있는 구동시스템 용도를 수반한다. 전압발전 및 제어 시스템에서 램프의 다른/먼 끝단으로의 연결이 고전압전선들을 통하여 영향을 받는 동안, 고전압 AC 발전 및 제어시스템은 램프의 하나/근처 끝단에 변압기-연결된다. 이 전선들은, 저전압전선보다 더 고가로 제조했기 때문에, 상대적으로 길게(예들 들면 4 피트 또는 그 이상) 할 수 있다; 게다가, 고전압전선들은 접지에 전기용량의 연결을 통하여 상당한 에너지를 잃어버린다. 램프의 구동된 끝단을 공급하는 고전압변압기회로에서, 이 방법은 매우 높은 피크 AC 전압의 발생을 수반하기 때문에 매우 바람직하지 않다.The first technique involves the use of a single-ended drive system. The high voltage AC generation and control system is transformer-connected to one / near end of the lamp while the connection from the voltage generation and control system to the other / far end of the lamp is affected via the high voltage wires. These wires can be relatively long (eg 4 feet or more) because they are more expensive than low voltage wires; In addition, high voltage wires lose significant energy through capacitive connections to ground. In high voltage transformer circuits that supply the driven end of the lamp, this method is very undesirable because it involves the generation of very high peak AC voltages.

또 다른 접근 방법은, 램프의 먼 끝단 근처에 있는 MOSFET들 또는 바이폴라 트랜지스터들과 같은 고전압 변압기 및 관련된 전압스위칭소자의 위치이다. 이 방법은, 게이트(또는 베이스)구동 전선들은 높은 피크 전류를 흐를 수 있게 요구되고, 효과적인 연결을 위해 높은 스위칭 속도에서 상태들을 변화시켜야 한다는 점에서, 제 1 기술과 유사한 단점을 가진다. 요구된 긴 전선들은 본래의 저항때문에, 이런 스위칭 속도용으로 매우 적합하지 못하다. 게다가 요구된 긴 전선들은 상당한 저항으로 인해 에너지를 소비한다.Another approach is the location of high voltage transformers and associated voltage switching elements such as MOSFETs or bipolar transistors near the far end of the lamp. This method has similar disadvantages as the first technique in that gate (or base) drive wires are required to flow high peak currents and must change states at high switching speeds for effective connection. The long wires required are not very suitable for this switching speed because of the inherent resistance. In addition, the required long wires consume energy due to the considerable resistance.

상술된 '976 출원에서 공개된 발명에 따라, LCD 패널의 백라이트로 사용된 CCFLs에 AC 전력을 공급하는 시스템을 포함하는 종래의 고전압 AC 전력공급시스템구조의 불리한 점 및 다른 불리한 점들은, CCFL과 같이 부하 양끝단을 구동하기 위해 동작하는, 동일 주파수 및 진폭을 갖는 반면 서로간에 제어된 위상차를 갖는 제 1 정현파 전압 및 제 2 정현파 전압을 지닌 양끝단 DC-AC 컨버터 스테이지에 의해 효과적으로 제거된다. 제 1 정현파 전압과 제 2 정현파 전압사이의 위상차를 제어함으로, 부하의 양끝단을 가로질러 생성된 합성전압차등의 진폭을 제어하는 것은 가능하다.According to the invention disclosed in the above-mentioned '976 application, the disadvantages and other disadvantages of the conventional high voltage AC power supply system structure including a system for supplying AC power to the CCFLs used as the backlight of the LCD panel are as follows. It is effectively eliminated by both-end DC-AC converter stages having a first sinusoidal voltage and a second sinusoidal voltage having the same frequency and amplitude while operating to drive both ends of the load while having a controlled phase difference between each other. By controlling the phase difference between the first sinusoidal voltage and the second sinusoidal voltage, it is possible to control the amplitude of the synthesized voltage difference generated across both ends of the load.

구동된-전압, 푸시-풀 제 1 실시예에 따라, '976 출원에서 공개된 본 발명은 부하의 양끝단에 연결된 각 출력 포트들을 갖는 제 1 및 제 2 공급-전압, 푸시-풀 DC-AC 컨버터 스테이지들에 의해 이행된다(CCFL). 각 푸시-풀 컨버터는, 위상-보상의 동일 진폭 구형파 펄스신호 및 50% 듀티 사이클을 가진 주파수를 생성하는 펄스 발생기들의 한 쌍을 포함한다. 이런 위상-보상의 펄스 신호들은, 각 MOSFET들과 같은 한 쌍의 제어된 스위칭 소자들에 ON/OFF 유도를 제어하기 위해 사용된다. 이 각 MOSFET들의 소스-드레인 경로는 기준전압단자(예를 들면, 접지)와 승압 변압기의 중간에-감긴 1 차 코일에 양끝단들 사이에 연결된다. 승압 변압기의 1 차 코일의 중간 탭은, DC-AC 컨버터 스테이지를 위해 DC 전압공급으로서 DC 전압소스로 연결된다. 승압 변압기의 2 차 코일은 기준전압(예를 들면, 접지)에 연결된 제 1 끝단을 가지며, 그리고 두 포트들 중 하나가 RLC 출력 필터를 경유하여 연결된 제 2 끝단을 가진다. RLC 회로는, 승압 변압기의 2 차 코일을 가로질러 일반적으로 생성된 출력 구형파를 일반적인 정현파로 전환한다.Driven-Voltage, Push-Pull According to the first embodiment, the present invention disclosed in the '976 application includes first and second supply-voltage, push-pull DC-ACs with respective output ports connected at both ends of the load. Implemented by converter stages (CCFL). Each push-pull converter includes a pair of pulse generators that generate a phase-compensated equal amplitude square wave pulse signal and a frequency with 50% duty cycle. These phase-compensated pulse signals are used to control ON / OFF induction to a pair of controlled switching elements such as MOSFETs. The source-drain path of each of these MOSFETs is connected between the two ends of a reference voltage terminal (e.g., ground) and a middle-wound primary coil of the boost transformer. The middle tap of the primary coil of the boost transformer is connected to a DC voltage source as a DC voltage supply for the DC-AC converter stage. The secondary coil of the boost transformer has a first end connected to a reference voltage (eg, ground), and one of the two ports has a second end connected via an RLC output filter. The RLC circuit converts a generally generated output square wave into a common sinusoidal across the secondary coil of the boost transformer.

동작에서, 두 펄스 발생기로 생성되는 보상의 위상, 구형파, 50% 듀티 사이클 출력 펄스열은 상호 보상방법으로 두 MOSFET이 교호적으로 켜지고 꺼진다. 켜진 MOSFET은, 중간에 감긴 1 차 코일의 중간부와 MOSFET의 드레인-소스 경로를 통해서 전압소스공급으로부터의 전류경로를 접지에 제공한다. 각 컨버터 스테이지들의 두 MOSFET의 유도사이클 교체는, 컨버터 스테이지를 위해 승압 변압기의 2 차 코일을 가로질러 50% 듀티 사이클을 갖는 일반적인 구형파 펄스출력을 생성하는 효과를 얻는다. 이 전압파형의 진폭은 변압기의 2 차권수 : 1 차권수비의 생성 및 전압공급소스의 DC 전압의 2배에 부합한다. 이 일반적인 구형파의 모양은 RLC 필터로 상대적으로 매우 정교한 정현파로 전환되며, 즉 두 포트들 중 하나로, 그리고 부하의 한 끝단으로 공급된다(CCFL).In operation, the compensation, phase, square wave, and 50% duty cycle output pulse train generated by the two pulse generators are alternately turned on and off by the two MOSFETs. The switched-on MOSFET provides the current path from the voltage source supply to ground through the middle of the primary coil wound in the middle and through the drain-source path of the MOSFET. Induction cycle replacement of the two MOSFETs in each converter stage has the effect of generating a typical square wave pulse output with 50% duty cycle across the secondary coil of the boost transformer for the converter stage. The amplitude of this voltage waveform corresponds to the generation of the secondary winding to primary winding ratio of the transformer and twice the DC voltage of the voltage supply source. The shape of this common square wave is converted into a relatively sophisticated sinusoid by an RLC filter, that is, fed to one of two ports and to one end of the load (CCFL).

제어된 위상 이동 메커니즘은, 다른 컨버터 스테이지의 출력된 RLC 필터로 생성되는 정현파의 위상에 대하여, 컨버터 스테이지들 중 하나에 출력된 RLC필터로 생성되는 정현파의 위상을 제어적으로 규정된 양만큼 이동되게끔 한다. 두 출력 포 트들에서 나타나는 정현파들 사이에서 차등위상이동을 전달하는 제어된 위상 이동 메커니즘은, 두 출력 포트들 사이에서 생성된 합성 AC 신호의 모양 및 진폭을 변환하는 효과를 갖는다.The controlled phase shifting mechanism shifts the phase of the sinusoid generated by the RLC filter output to one of the converter stages by a controlled amount relative to the phase of the sinusoid generated by the output RLC filter of the other converter stage. Let it be. The controlled phase shift mechanism, which transfers the differential phase shift between the sinusoids appearing at the two output ports, has the effect of transforming the shape and amplitude of the composite AC signal generated between the two output ports.

두 컨버터 스테이지로 발생된 두 파형들사이에서, 증가 위상 오프셋들을 생성하는 것은, 다른 컨버터 스테이지의 펄스 발생기로 생성되는 펄스열에 관하여, 지연의 제어된 양을 컨버터 스테이지들 중 하나의 펄스 발생기로 생성된 펄스열에 전달함으로 쉽게 달성될 수 있다. 두 펄스열간의 지연 양은, 출력 포트들을 가로질러 생성된 합성 AC 신호의 모양 및 진폭을 제어한다.Between the two waveforms generated by the two converter stages, generating the incremental phase offsets is generated by the pulse generator of one of the converter stages with respect to the pulse train generated by the pulse generator of the other converter stage. It can be easily achieved by delivering to a pulse train. The amount of delay between the two pulse trains controls the shape and amplitude of the synthesized AC signal generated across the output ports.

'976 출원에 공개된 본 발명의 전류-공급 제 2 실시예는, 제 1실시예에서와 같이, 제 1 및 제 2 전류 공급되는 푸시-풀 DC-AC 컨버터 스테이지에 CCFL과 같은 부하의 양끝단에 연결된 각 출력 포트들을 포함한다. 제 1 실시예로서, 부하의 양끝단들을 가로질러 생성된 합성 AC 전압의 진폭을 조정을 효과적으로 하는, 전류-공급, 양끝단 푸시-풀, DC-AC 컨버터 스테이지들은 동일 주파수와 진폭을 갖지만 제어된 위상차를 가지는 제 1 정현파 전압 및 제 2 정현파 전압을 생산하는 동작을 한다.The current-supply second embodiment of the present invention disclosed in the '976 application, as in the first embodiment, is provided at both ends of a load such as CCFL in the first and second current-supply push-pull DC-AC converter stages Includes each output port connected to it. As a first embodiment, the current-supply, both-end push-pull, DC-AC converter stages that have the same frequency and amplitude but are controlled to effectively adjust the amplitude of the synthesized AC voltage generated across both ends of the load. And producing a first sinusoidal wave voltage having a phase difference and a second sinusoidal wave voltage.

제 1 실시예로서, 각 전류-공급 컨버터 스테이지는, 50% 듀티 사이클을 갖는 위상-보상의 구형파 출력펄스 신호들을 생산하는 한 쌍의 보상의 펄스 발생기들을 갖는다. 고정된 주파수 및 진폭의 공진정현파를 변압기의 2 차권선에 인도하게끔 하는 승압 변압기의 중간-공급된 1 차권선과 커패시터는 공진탱크회로로 형성되고 병렬연결로 되어있으며, 그 병렬연결의 하나의 끝단과 규정된 기준전압(예를 들면, 접지) 사이에 연결된 전류경로를 제어적으로 간섭하기 위해 동작하는 각 구형파 신호는, 제어된 릴레이와 같은 제어된 스위칭 소자의 제어 단자로 인가된다. 승압 변압기의 1차권선은 저항과 인덕터를 통하여, 그 컨버터 스테이지에 대해 전류공급을 하게끔 하는 DC 전압소스에 연결된 중간 탭을 가진다.As a first embodiment, each current-supply converter stage has a pair of compensated pulse generators that produce phase-compensated square wave output pulse signals with a 50% duty cycle. The mid-supply primary winding and capacitor of the boost transformer, which lead a fixed frequency and amplitude resonant sine wave to the secondary winding of the transformer, are formed in a resonant tank circuit and connected in parallel, one end of the parallel connection Each square wave signal operating to control the interference of the current path connected between a specified reference voltage (e.g., ground) is applied to the control terminal of a controlled switching element, such as a controlled relay. The primary winding of a boost transformer has an intermediate tap connected through a resistor and an inductor to a DC voltage source that allows current supply to the converter stage.

동작에서, 한 쌍의 펄스 발생기들로 생성된 보상의 위상, 50% 듀티 사이클 구형파 출력펄스열들은 보상방법으로 교호적으로 스위치가 닫히고 열리도록 제어된다. 스위치가 닫힐 때마다, 전류는 인덕터와 저항을 통하여 배터리 단자에서 변압기의 1 차권선의 중간탭까지 도통되며, 그리고 1 차권선의 중간과 저항을 통한부분부터, 스위치를 통하여 폐전류는 접지에 도통된다. 스위치의 하나가 닫히고 다른 스위치가 열리는 규정된 시간, 그 상태에서 스위치들의 제어입력에 입력되는 두 펄스 신호는 전환된다. 변압기의 1 차권선의 본래의 지둔속성을 지니고 있기때문에, 전류는 흐르지 않는다. 대신에, 1 차권선에서의 전류는 1차권선에 병렬로 연결된 커패시터의 한쪽으로 흐른다.In operation, the compensation, phase, 50% duty cycle square wave output pulse trains generated by a pair of pulse generators are controlled to alternately close and open the switch in a compensating manner. Each time the switch is closed, current is conducted from the battery terminal through the inductor and resistor to the middle tap of the primary winding of the transformer, and from the middle of the primary winding and through the resistor, through the switch the closed current is connected to ground. do. At the prescribed time when one of the switches is closed and the other is opened, in that state the two pulse signals input to the control inputs of the switches are switched. Since it has the inherent sedimentary property of the primary winding of the transformer, no current flows. Instead, the current in the primary winding flows to one side of the capacitor connected in parallel to the primary winding.

커패시터 및 승압 변압기의 1 차권선으로 형성된 공진회로는 커패시터와 2 차권선을 가로질러 정현파를 유도하게끔 하는 변압기의 1차 권선사이에 전류의 환형(ringing)을 생기게 한다. 공진탱크커패시터의 한쪽에 있는 파형은 원-하프 양극의 사인파이고, 반면에 커패스터의 반대쪽에 있는 파형은 원-하프 음극의 사인파이다. 출력포드들 중 하나에 인가된 2개의 원-하프 사인파의 합성은 고정된 진폭, 주파수 및 위상의 사인파이다.The resonant circuit formed by the primary winding of the capacitor and the boost transformer creates a ringing of current between the capacitor and the primary winding of the transformer which induces a sine wave across the secondary winding. The waveform on one side of the resonant tank capacitor is the sine wave of the one-half anode, while the waveform on the opposite side of the capacitor is the sine wave of the one-half cathode. The combination of two one-half sine waves applied to one of the output pods is a sine wave of fixed amplitude, frequency and phase.

타측 출력 포트에 관해, 일측 출력 포트로 공급된 합성 사인파의 위상이동을 제어적으로 하기 위해, 일측 컨버터 스테이지의 펄스 발생기들로 생성된 보상의 50% 듀티사이클 펄스 열에서의 과도기는, 타측 스테이지의 펄스 발생기들로 생성된 펄스열에 관하여 크게 지연된다. 전압공급실시예와 같이, 전류공급 실시예의 푸시-풀 DC-AC 컨버터 스테이지로 생성된 두 사인파의 위상에서의 오프셋은 두 포트 단자를 가로질러 생성된 합성파형의 진폭을 크게 변화하거나 또는 조정하게끔 한다.With respect to the other output port, in order to control the phase shift of the synthesized sine wave supplied to the one output port, the transient in the 50% duty cycle pulse train of compensation generated by the pulse generators of one converter stage, There is a significant delay with respect to the pulse train produced by the pulse generators. As with the voltage supply embodiment, the offset in the phase of the two sine waves generated by the push-pull DC-AC converter stage of the current supply embodiment causes the amplitude of the synthesized waveform generated across the two port terminals to be greatly changed or adjusted. .

지연회로로 제어된 전압은, 본 발명의 실시예들의 각 푸시-풀 DC-AC 컨버터 스테이지들내에 펄스 발생기들로 인가된 보상 펄스열들사이에서의 상호지연을 정하기 위해 사용되어 구동부하를 가로질러 생성된 합성 AC 정현파의 진폭을 제어한다. 전압 제어입력으로 인가된 DC 전압 등급의 큰 변화는, 타측 출력 포트로 인가된 사인파에 관해 일측 출력 포트로 공급된 합성 사인파의 위상을 제어적으로 이동하기 위해 타측 펄스 발생기쌍으로 생성된 펄스열에 관하여 일측 펄스 발생기쌍으로 생성된 보상의 50% 듀티 사이클 펄스열들의 과도기사이에 지연을 제어적으로 조정하게끔 한다. 이것은 부하 양끝단을 가로질러 생성된 합성 AC 전압의 진폭을 조정하게끔 한다.The delayed circuit controlled voltage is used to determine the mutual delay between the compensating pulse trains applied to the pulse generators in each push-pull DC-AC converter stages of the embodiments of the present invention to generate across the drive load. The amplitude of the synthesized AC sine wave. The large change in the DC voltage rating applied to the voltage control input is related to the pulse train generated by the pair of pulse generators to control shift the phase of the synthesized sine wave supplied to one output port with respect to the sine wave applied to the other output port. Allows for controlled adjustment of the delay between transitions of 50% duty cycle pulse trains of compensation generated by a pair of pulse generators. This allows to adjust the amplitude of the resulting composite AC voltage across both ends of the load.

본 발명은 상술된 조정-위상, 양끝단, 브릿지 토폴로지 기반을 둔 방법 및 고전압장치의 양끝단들을 가로질러 인가된 AC 전압의 합성 진폭을 제어하는 장치의 기능을 수행하는 다른 이행들을 제시한다. 특히, 본 발명은, 부하의 양끝단들을 가로질러 생성된 합성전압차등의 진폭을 변화시키기 위해, 동일 주파수 및 진폭을 갖는 반면 제어된 위상차를 갖는 제 1 및 제 2 정현파 전압을 지닌 CCFL과 같은 양쪽 부하의 끝단을 구동시키는 동작을 하고 상술된 푸시-풀이행과 같은 하프- 및 풀-브릿지 토폴로지를 제시한다. The present invention proposes the above-described adjustment-phase, both ends, bridge topology based methods and other implementations that perform the function of the device for controlling the combined amplitude of the applied AC voltage across both ends of the high voltage device. In particular, the present invention is intended to change both the amplitude of the synthesized voltage differential generated across both ends of the load, such as CCFLs having first and second sinusoidal voltages having the same frequency and amplitude while having a controlled phase difference. It operates to drive the end of the load and presents half- and full-bridge topologies such as the push-pull implementation described above.

하프-브릿지 토폴로지에 기반을 둔 실시예는, 50% 듀티 사이클을 갖는 일반적인 구형파 출력전압을 생성하는 제 1 펄스 발생기를 포함하고 있다. 이 구형파는, DC 전력공급레일과 출력 노드사이에 연결된 소스-드레인 경로를 가진 MOSFET과 같은 제어된 스위칭소자의 제어단자에 인가된다. 출력 노드는 승압 변압기에 1 차권선의 제 1 끝단에 연결된다. 1 차권선에 연결하는 경로는 1 차권선의 누설 인덕턴스를 포함한다. 승압 변압기는, 승압 변압기의 2 차권선을 가로질러 생성된 전압이 승압 변압기의 1 차권선에 인가된 것보다 더 상승된 전압크기의 수준과 비슷하기 위해, 매우 큰 2 차권선 대 1 차권선 비를 포함하고 있다. 승압 변압기의 1 차권선의 제 2 끝단은 커패시터에 연결되며 접지에 기준이 된다.An embodiment based on the half-bridge topology includes a first pulse generator that generates a typical square wave output voltage with a 50% duty cycle. This square wave is applied to a control terminal of a controlled switching element such as a MOSFET having a source-drain path connected between the DC power supply rail and the output node. The output node is connected to the first end of the primary winding to the boost transformer. The path connecting to the primary winding includes the leakage inductance of the primary winding. The boost transformer has a very large secondary winding to primary winding ratio such that the voltage generated across the secondary winding of the boost transformer is similar to the level of the increased voltage magnitude than that applied to the primary winding of the boost transformer. It includes. The second end of the primary winding of the boost transformer is connected to the capacitor and referenced to ground.

하프-브릿지 DC-AC 컨버터 스테이지는 동일주파수 및 진폭, 펄스 발생기(110)로 생성되는 구형파에 관한 반대 위상, 50% 듀티 사이클을 갖는 일반적인 구형파 출력을 생성하는 제 2 펄스 발생기를 더 포함한다. 제 2 펄스 발생기로 생성되는 구형파는, 규정된 DC 전력공급레일(예를 들어, 접지) 및 출력 노드간에 연결된 소스-드레인 경로를 가진 또 다른 MOSFET의 제어 단자에 인가된다. The half-bridge DC-AC converter stage further includes a second pulse generator for generating a common square wave output having the same frequency and amplitude, an opposite phase with respect to the square wave generated by the pulse generator 110, and a 50% duty cycle. The square wave generated by the second pulse generator is applied to the control terminal of another MOSFET with a source-drain path connected between the defined DC power supply rail (eg ground) and the output node.

동일 진폭 및 주파수를 갖는 반면 반대 위상을 지닌 펄스 발생기들로 생성된 전압파형들을 지닌 채, 그 후 일측 MOSFET이 켜질 때마다 타측 MOSFET이 꺼지고 역으로 타측 MOSFET이 켜지면 일측 MOSFET이 꺼진다. 제 1 MOSFET이 켜지면, 1 차권선에 연결된 커패시터는 제 1 MOSFET의 소스-드레인 경로를 통해 전압레일의 값에 충전된다. 커패시터가 제 2 MOSFET의 소스-드레인을 통해 접지에 방전될 수 있도록 제 1 MOSFET이 꺼질 때, 제 2 MOSFET이 켜진다. 이것은 변압기의 1 차권선에 인가되는 50% 듀티 사이클 구형파를 생기게 하며, 변압기의 1 차권선에 인가된 24 볼트스윙의 응답으로, 수 천 볼트 정도의 2 차권선을 가로질러 50% 듀티 사이클 출력파형을 생성하는 효과를 가진다. With the voltage waveforms generated by pulse generators of the same amplitude and frequency but with opposite phases, the other MOSFET is turned off each time one MOSFET is turned on, and the other MOSFET is turned off when the other MOSFET is turned on. When the first MOSFET is turned on, the capacitor connected to the primary winding is charged to the value of the voltage rail through the source-drain path of the first MOSFET. When the first MOSFET is turned off, the second MOSFET is turned on so that the capacitor can be discharged to ground through the source-drain of the second MOSFET. This results in a 50% duty cycle square wave applied to the primary winding of the transformer, and in response to a 24 volt swing applied to the primary winding of the transformer, a 50% duty cycle output waveform across the secondary winding of several thousand volts. Has the effect of generating.

승압 변압기의 2 차코일은, 접지에 기준된 저항에 연결된 제 1 끝단과 부하를 공급하는 제 1 출력 포트로 연결된 제 2 끝단을 가진다. 저항을 부하에 부합하는 저항을 가진다. 출력 포트에 2 차권선을 연결하는 경로는 2 차권선의 누설 인덕턴스를 포함한다. 커패시터는 제 1 출력 포트와 변압기의 2 차권선의 제 1 끝단간에 연결된다. 2 차권선을 지닌 LC/탱크회로를 형성한 누설 인덕턴스 및 커패시터는, 변압기의 2 차권선을 가로질러 생성된 일반적인 구형파를 제 1 출력 포트에서의 일반적인 정현파로 전환하게끔 한다. 제 2 하프-브릿지 DC-AC 컨버터 스테이지는 제 1 DC-AC 컨버터 스테이지와 기본적으로 동일하며, 그리고 상술한 바와 같이, 고전압부하(예를 들어, CCFL)의 다른 끝단에 연결되는 채택된 제 2 출력 포트에 일반적인 정현파를 발생시키는 동작을 한다.The secondary coil of the boost transformer has a first end connected to a resistance referenced to ground and a second end connected to a first output port for supplying a load. The resistor has a resistance that matches the load. The path connecting the secondary winding to the output port includes the leakage inductance of the secondary winding. The capacitor is connected between the first output port and the first end of the secondary winding of the transformer. Leakage inductances and capacitors forming an LC / tank circuit with secondary windings cause the conversion of a typical square wave generated across the secondary winding of the transformer into a common sinusoidal wave at the first output port. The second half-bridge DC-AC converter stage is basically the same as the first DC-AC converter stage and, as described above, an adopted second output connected to the other end of the high voltage load (e.g. CCFL). Generates a common sine wave on the port.

하프-브릿지 토폴로지의 동작은, 두 개의 하프-브릿지 DC-AC 컨버터 스테이지의 스위칭을 제어하기 위해 사용되는 파형들 사이에서의 상대적으로 큰 위상차가 부하를 가로질러 상대적으로 큰 진폭정현파전압을 생성하는데 효과적이게 하며, 반면에 2 개의 하프-브릿지 DC-AC 컨버터 스테이지의 스위칭을 제어하기 위해 사용되는 파형들 사이에서의 상대적으로 작거나 또는 미미한 위상차가 부하를 가로질러 상대적으로 작거나 또는 0에 가까운 최종전압진폭을 생성하는데 효과적이게 한다.The operation of the half-bridge topology is such that the relatively large phase difference between the waveforms used to control the switching of the two half-bridge DC-AC converter stages is effective to generate a relatively large amplitude sinusoidal voltage across the load. While the relatively small or insignificant phase difference between the waveforms used to control the switching of the two half-bridge DC-AC converter stages is relatively small or near zero across the load. Make it effective in generating amplitude.

바람직한 실시에 따라, 본 발명의 하프-브릿지 토폴로지는, 제 1 컨버터 스테이지의 펄스 발생기들을 이행하는 이중구동기단과 제 2 컨버터 스테이지의 펄스 발생기들을 이행하는 이중구동기단을 포함한다. 위상오프셋 제어스테이지는 출력 포트들에 인가된 파형들간에 위상차등을 조정하기 위해, 그리고 부하를 가로질러 인가된 최종전압을 제어하기 위해 사용된다. 제 1 이중구동기단은, 출력 포트들에서 생성되는 소기의 정현파들의 주파수에 부합하는 주파수를 가진 입력 클럭 신호를 수신하기 위해 제 1 이중구동기단의 입력을 갖는 토글 플립플롭을 포함한다. 토글 플립플롭은, 제 1 쌍의 MOSFET들의 게이트 입력들을 구동하는 이중구동기단의 각 구동기에 연결된 Q와 QBAR 출력들을 가진다. 유사하게, 제 2 이중구동기단은, 위상 오프셋 제어스테이지내에 전압-조절된 지연회로로 공급되는 것과 같이, 입력클럭신호의 지연된 과도기를 제어적으로 수신하기 위해 연결된 제 2 이중구동기단의 입력을 갖는 토글 플립-플롭을 포함한다. 국한되지 않는 예에 따라, 전압-제어된 지연회로는 전압제어된 단발(one-shot)로서 이행될 수 있다. 제 2 토글 플립-플롭은, 제 2 쌍의 MOSFET들의 게이트 입력들을 구동시키는 제 2 이중구동기단의 각 구동기에 연결된 Q와 QBAR 출력들을 가진다.According to a preferred embodiment, the half-bridge topology of the present invention comprises a double driver stage implementing the pulse generators of the first converter stage and a double driver stage implementing the pulse generators of the second converter stage. The phase offset control stage is used to adjust the phase difference between the waveforms applied to the output ports, and to control the final voltage applied across the load. The first dual driver stage includes a toggle flip-flop having an input of the first dual driver stage to receive an input clock signal having a frequency corresponding to the frequency of the desired sinusoids generated at the output ports. The toggle flip-flop has Q and QBAR outputs coupled to each driver of the dual driver stage driving the gate inputs of the first pair of MOSFETs. Similarly, the second dual driver stage has an input of a second dual driver stage connected to controlly receive a delayed transient of the input clock signal, such as is supplied to a voltage-controlled delay circuit within the phase offset control stage. Toggle flip-flop. According to non-limiting examples, the voltage-controlled delay circuit may be implemented as a voltage-controlled one-shot. The second toggle flip-flop has Q and QBAR outputs coupled to each driver of the second dual driver stage that drives the gate inputs of the second pair of MOSFETs.

전압-제어 지연 스테이지는 에러 증폭기의 출력에 연결된 제어입력 및 제 2 이중구동기 스테이지의 토글 플립-플롭의 입력에 연결된 출력을 가진다. 에러 증폭기는 입력이 접지에 기준된 저항에 연결되고 제 1 승압 변압기의 2 차권선에 연결된, 절대값 회로의 출력에 연결된 비-반전(+) 입력을 가진다. 에러 증폭기의 반전 (-) 입력은 두 출력 포트들 사이에 부하를 가로질러 인가된 최종 전압 차등을 설정하기 위해 사용되는 제어 전압을 수신하기 위해 연결된다. 특히, 제어 전압은 입력 클럭 신호로 전압-제어 지연에 의해 분배된 지연을 제어하여, 클럭 신호 사이의 위상 오프셋이 토글 플립-플롭에 인가되도록 사용된다.The voltage-controlled delay stage has a control input coupled to the output of the error amplifier and an output coupled to the input of the toggle flip-flop of the second dual driver stage. The error amplifier has a non-inverting (+) input connected to the output of an absolute value circuit, the input of which is connected to a resistor referenced to ground and to the secondary winding of the first boost transformer. The inverting negative input of the error amplifier is connected between the two output ports to receive a control voltage that is used to set the final voltage difference applied across the load. In particular, the control voltage is used to control the delay distributed by the voltage-controlled delay to the input clock signal so that the phase offset between the clock signals is applied to the toggle flip-flop.

CCFL에 따른 부하의 예에 대하여, 에러 증폭기로 인가되는 전압은 제어 전압의 등급에 비례하여 CCFL의 광도를 조정하기 위한 광도 표시 전압에 해당할 수 있다. 상술된 바와 같이, 부하의 양쪽 끝단에 인가되는 각 전압 파형 사이의 위상 차이가 클수록, 부하의 양단에 걸쳐 생성된 전압 차이는 더 크게 된다. 이 끝단으로, 에러 증폭기 입력로 인가되는 전압이 변화됨에 따라, 에러 증폭기의 출력은, 2개의 토글 플립-플롭에 사용되는 2개 클럭 신호 사이의 위상 차이를 변화시키기 위해, 전압 제어 지연 회로에 의해 입력 클럭 신호로 부가되는 지연을 상응하게 변화시킨다. For an example of a load according to the CCFL, the voltage applied to the error amplifier may correspond to a brightness display voltage for adjusting the brightness of the CCFL in proportion to the class of the control voltage. As described above, the larger the phase difference between each voltage waveform applied to both ends of the load, the larger the voltage difference generated across both ends of the load. At this end, as the voltage applied to the error amplifier input changes, the output of the error amplifier is driven by a voltage controlled delay circuit to change the phase difference between the two clock signals used for the two toggle flip-flops. The delay added to the input clock signal is changed accordingly.

그러므로, 에러 증폭기에 인가되는 지연/광도 전압은 제 1의 또는 최소의 값(예를 들면, 0 볼트)로부터 제 2의 상대적으로 큰 값으로 증가 또는 램프업될 수 있다. 최소 제어 전압(0 볼트) 또는 그 근처에서, 전압 제어 지연에 의해 부가된 지연 또는 위상 오프셋은 상대적으로 작은 값이고, 그리하여 2개 출력 파형 사이의 위상 오프셋은 상대적으로 작은 값이며, 일반적으로 스파이크형 특성을 가지는 파형을 유발하고, 부하를 가로질러 매우 작거나 거의 0인 최종 전압을 생성한다. 반면에, 제어 전압의 상대적으로 큰 값 또는 그 근처에서, 전압 제어 지연에 의해 부가된 지연 또는 위상 오프셋은 상대적으로 큰 값이고, 그리하여 2개 출력 파형 사 이의 위상 오프셋은 또한 상대적으로 큰 값이며, 일반적으로 계단모양인 특성을 가지는 파형을 유발하고, 부하를 가로질러 상대적으로 큰 진폭의 정현파 전압을 생성한다.Therefore, the delay / light voltage applied to the error amplifier can be increased or ramped up from the first or minimum value (eg 0 volts) to the second relatively large value. At or near the minimum control voltage (0 volts), the delay or phase offset added by the voltage control delay is a relatively small value, so the phase offset between the two output waveforms is a relatively small value, typically spiked. It produces a characteristic waveform and produces a very small or nearly zero final voltage across the load. On the other hand, at or near the relatively large value of the control voltage, the delay or phase offset added by the voltage control delay is a relatively large value, so that the phase offset between the two output waveforms is also a relatively large value, It typically produces a waveform with a stepped characteristic and produces a relatively large amplitude sinusoidal voltage across the load.

풀-브릿지 토폴로지-기반을 둔 예는 제 1 펄스 발생기 회로를 포함하는 제 1 DC-AC 컨버터 스테이지를 포함하고 50% 듀티 사이클을 갖는 일반적인 구형파 출력전압들의 제 1 설정을 생성한다. 이러한 파형들은, 제 1 및 제 2 DC 전력공급단자들(예를 들어, 24VDC 또는 접지)과 제 1 출력 노드간에 연결된 MOSFET의 소스-드레인 경로들을 갖는 MOSFET과 같은 제 1 및 제 2 쌍의 제어된 스위칭 소자의 단자들로 제어되기 위해 인가된다. 제 1 출력 노드는 제 1 승압 변압기의 1 차권선의 제 1 끝단에 연결된다. 제 2 펄스 발생기 회로를 포함하는 제 2 DC-AC 컨버터 스테이지를 포함하고 50% 듀티 사이클을 갖는 일반적인 구형파 출력전압들의 설정도 생성한다. 이러한 파형들은, 제 1 및 제 2 DC 전력공급단자들(예를 들어, 24VDC 또는 접지)과 제 1 출력 노드사이에 연결된 MOSFET의 소스-드레인 경로들을 갖는 MOSFET과 같은 제 1 및 제 2 쌍의 제어된 스위칭 소자의 단자들로 제어되기 위해 인가된다. 제 2 출력 노드는 제 2 승압 변압기의 1 차권선의 제 2 끝단에 연결된다.The full-bridge topology-based example includes a first DC-AC converter stage that includes a first pulse generator circuit and produces a first set of typical square wave output voltages having a 50% duty cycle. These waveforms are controlled by a first and second pair of controlled pairs, such as a MOSFET with source-drain paths of the MOSFET connected between the first and second DC power supply terminals (eg, 24 VDC or ground) and the first output node. Applied to control the terminals of the switching element. The first output node is connected to the first end of the primary winding of the first boost transformer. A second DC-AC converter stage comprising a second pulse generator circuit also generates a set of common square wave output voltages having a 50% duty cycle. These waveforms control the first and second pairs, such as a MOSFET with source-drain paths of the MOSFET connected between the first and second DC power supply terminals (eg, 24 VDC or ground) and the first output node. Applied to the terminals of the switching element. The second output node is connected to the second end of the primary winding of the second boost transformer.

각 제 1 및 제 2 승압 변압기들은 제 2 대 제 1의 권선비가 매우 높다. 그리하여 2 차권선을 가로질러 생성된 전압은 1차 권선에 인가된 것보다 몇 차수 큰 수준이다.(예를 들어 몇 KV 정도) 커패시터들은, 두 변압기들의 2 차권선을 가로질러 생성된 일반적인 구형파를 제 1 및 제 2 출력 포트에서의 일반적인 정현파로 전환하게끔 하는 LC/탱크회로를 형성하기 위해 두 승압 변압기의 2 차권선을 가로질러 연결된다. Each of the first and second boost transformers has a very high ratio of turns of second to first. Thus, the voltage generated across the secondary winding is several orders of magnitude greater than that applied to the primary winding (for example, several KVs). Capacitors can be used to measure the typical square wave generated across the secondary winding of two transformers. It is connected across the secondary windings of the two boost transformers to form an LC / tank circuit which allows the conversion to the common sinusoids at the first and second output ports.

동일 진폭 및 주파수를 갖는 한편 반대 위상을 지닌 펄스 발생기들로 생성된 전압파형들을 지닌 채, 그 후 한 쌍의 MOSFET이 켜질 때마다 다른 쌍의 MOSFET이 꺼지며 역으로도 동일하게 동작된다. 각 DC-AC 컨버터 스테이지의 제 1 MOSFET 쌍이 켜지면, 전류흐름경로는 켜진 MOSFET들과 두 전압레일들(예를 들어, 24 VDC 및 접지)사이의 1차 권선을 통하여 제 1 방향으로 제공된다. DC-AC 컨버터 스테이지의 제 2 MOSFET 쌍이 켜지면, 전류흐름경로는 켜진 MOSFET들과 두 전압레일들(예를 들어, 24 VDC 및 접지)사이의 1차 권선을 통하여 제 2 또는 반대 방향으로 제공된다. 이것은 컨버터 스테이지에 관련된 탱크회로로 인해 정현파에서 일반적인 구형파신호를 제공하는 각 DC-AC 컨버터 스테이지의 2 차권선을 생기게 한다. 제 1 및 제 2 DC-AC 컨버터스테이지들로 생성된 두 정현파들은 부하의 양쪽끝단에 연결된다. 이러한 두 정현파들 사이의 위상차를 조정함으로써, 본 발명은 부하의 양끝단을 가로질러 생성된 합성전압차등의 진폭을 변화시킬 수 있다. CCLF의 경우에서, 조정되는 위상은 CCFL 광도의 제어가능한 변화로 변화될 수 있다는 것을 의미한다.With voltage waveforms generated by pulse generators of the same amplitude and frequency while having opposite phases, each time the pair of MOSFETs is turned on, the other pair of MOSFETs are turned off and vice versa. When the first MOSFET pair of each DC-AC converter stage is turned on, the current flow path is provided in the first direction through the primary winding between the turned on MOSFETs and the two voltage rails (eg 24 VDC and ground). When the second MOSFET pair of the DC-AC converter stage is turned on, the current flow path is provided in the second or opposite direction through the primary winding between the turned on MOSFETs and the two voltage rails (eg 24 VDC and ground). . This results in a secondary winding of each DC-AC converter stage providing a square wave signal typical of the sine wave due to the tank circuit associated with the converter stage. Two sinusoids generated by the first and second DC-AC converter stages are connected at both ends of the load. By adjusting the phase difference between these two sinusoids, the present invention can change the amplitude of the synthesized voltage differential generated across both ends of the load. In the case of CCLF, it means that the phase to be adjusted can be changed by a controllable change in CCFL intensity.

바람직한 실시예에 따라, CCFL을 가로질러 전압이 통하기 위해 연결된 제 2 입력을 가지는 에러 증폭기의 제 1 입력에 인가되는 전압은 제어 전압의 등급에 비례하여 CCFL의 광도를 설정하는 광도 표시 전압에 부합될 수 있다. 에러 증폭기의 출력은, 각 MOSFET 쌍들의 2개의 DC-AC 컨버터 스테이지를 구동시키는 토글 플립-플롭에 사용되는 2개 클럭 신호 사이의 위상 차이를 변화시키기 위해, 전압 제어 지연 회로에 의해 입력 클럭 신호로 부가되는 지연을 조정하기 위해 사용된다. According to a preferred embodiment, the voltage applied to the first input of an error amplifier having a second input connected for carrying voltage across the CCFL may be matched to the luminance display voltage which sets the brightness of the CCFL in proportion to the class of the control voltage. Can be. The output of the error amplifier is routed to the input clock signal by a voltage controlled delay circuit to change the phase difference between the two clock signals used for the toggle flip-flop driving the two DC-AC converter stages of each MOSFET pair. Used to adjust the delay added.

본 발명의 DC-AC 컨버터 구조의 각 위상 기반을 둔 조정, 양끝단, 하프-브릿지 기반을 둔 토폴로지 및 풀-브릿지 기반을 둔 예들을 설명하기 전에, 진부하게 제어된 전력공급회로들 및 요소들의 규정된 새로운 배열에서 본 발명이 근본적으로 존재하는 것을 관찰해야 한다. 따라서, 냉음극 형광램프와 같은 가장 중요한 부분에 대해 구동된 부하에 인터페이스 될 수 있는 회로들 및 요소의 구성과 방법은, 본 설명의 이익을 가지는 기술분야로 쉽게 명백히 나타내는 설명을 지닌 명세서를 확실하게 하기 위해, 본 발명에 타당한 특수한 관점을 보여주고 쉽게 이해할 수 있는 블럭도 설계, 관련된 파형도로 도면에 도시된다, 그러므로, 본 발명이 더 쉽게 이해될 수 있도록, 설계 블럭도들은, 편리한 기능그룹들에서 본 발명의 다양한 실시예들의 주요 요소들을 근본적으로 도시된다.Before describing each phase-based adjustment, both ends, half-bridge based topology and full-bridge based examples of the DC-AC converter structure of the present invention, It should be observed that the present invention is fundamentally present in the new arrangement defined. Thus, the configuration and method of circuits and elements that can be interfaced to a driven load for the most critical portion, such as cold cathode fluorescent lamps, will ensure that the specification has a clear description that is readily apparent to those skilled in the art having the benefit of this disclosure. To illustrate, in order to show a particular aspect of the present invention and to easily understand the block diagram design, the associated waveform diagram is shown, therefore, the design block diagrams are presented in convenient functional groups in order to make the present invention easier to understand. The essential elements of various embodiments of the invention are shown fundamentally.

도 1을 주목하면, 본 발명의 조정된 위상, 양끝단, DC-AC 컨버터의 하프-브릿지 기반을 둔 토폴로지 실시예는 제 1 및 제 2 하프-브릿지 DC-AC 컨버터 스테이지(10, 20), 냉음극 형광램프(CCFL)로 국한하지 않는 바와 같이, 부하(30) 양끝단에 연결된 각 출력 포트(11, 21)를 포함함으로 도시적으로 설명된다. 후술되는 바와 같이, 부하(CCFL)(30)양끝단을 가로질러 생성되는 결과 또는 합성전압 파형의 진폭을 효과적으로 조정하는 양끝단, 하프-브릿지 DC-AC 컨버터 스테이지(10, 20)의 각 컨버터 스테이지는 동일 주파수 및 진폭을 갖는 반면 제어된 또는 조정된 위상차등을 갖는 제 1 및 제 2 정현파 전압을 생성하는 동작을 한다.1, the coordinated phase, both ends, half-bridge based topology embodiments of the DC-AC converter include the first and second half-bridge DC-AC converter stages 10, 20, As is not limited to cold cathode fluorescent lamps (CCFL), it is illustrated graphically by including each output port (11, 21) connected to both ends of the load (30). As will be described later, each converter stage of both ends, half-bridge DC-AC converter stages 10 and 20, which effectively adjusts the amplitude of the resultant or synthesized voltage waveform generated across both ends of the load (CCFL) 30 Operates to generate first and second sinusoidal voltages having the same frequency and amplitude while having a controlled or adjusted phase difference.

이러한 목적으로, 제 1 하프-브릿지 DC-AC 컨버터 스테이지(10)는, 50% 듀티 사이클을 갖는 일반적인 구형파 출력전압을 생성하는 제 1 펄스 발생기(110)를 포함하고 있다. 이 구형파는 제어된 스위칭소자(120)의 제어단자(121)에 인가된다. 국한되지는 않지만 바람직한 실시예에 따라서, 제어된 스위칭소자(120)는, 규정된 DC 전력공급레일(122)(예를 들어, 도시된 바와 같이 24 볼트)과 출력 노드(123)사이에 연결된 소스-드레인 경로를 가진 MOSFET으로 인해 이행될 수 있다. MOSFET(120)의 출력 노드(123)는 승압 변압기(140)에 1 차권선의 제 1 끝단(131)에 연결된다. '124'에 도시된 바와 같이, 1 차권선에 연결된 경로는 누설 인덕턴스를 포함한다. 승압 변압기(140)는, 승압 변압기의 2 차권선(160)을 가로질러 생성된 전압이 승압 변압기의 1 차권선에 인가된 것보다 더 큰 크기의 몇 차수 수준과 비슷하도록 매우 큰 2 차권선 대 1 차권선비를 포함하고 있다. 승압 변압기의 1 차권선(130)의 제 2 끝단(132)은 커패시터(133)에 연결되며 접지에 기준이 된다.For this purpose, the first half-bridge DC-AC converter stage 10 includes a first pulse generator 110 for generating a typical square wave output voltage having a 50% duty cycle. The square wave is applied to the control terminal 121 of the controlled switching element 120. According to a preferred embodiment, but not limited to, the controlled switching element 120 is a source connected between a defined DC power supply rail 122 (eg, 24 volts as shown) and an output node 123. This can be implemented due to the MOSFET with the drain path. The output node 123 of the MOSFET 120 is connected to the first end 131 of the primary winding to the boost transformer 140. As shown at 124, the path connected to the primary winding includes a leakage inductance. Step-up transformer 140 is a very large secondary winding band such that the voltage generated across secondary winding 160 of the boosting transformer is about a few orders of magnitude larger than that applied to the primary winding of the boosting transformer. Includes primary ticketing fees. The second end 132 of the primary winding 130 of the boost transformer is connected to the capacitor 133 and is referenced to ground.

하프-브릿지 DC-AC 컨버터 스테이지(10)는 동일주파수 및 진폭, 펄스 발생기(110)로 생성되는 구형파에 관하여 반대 위상, 50% 듀티 사이클을 갖는 일반적인 구형파 출력을 생성하는 제 2 펄스 발생기(112)를 더 포함한다. 펄스 발생기(112)로 생성되는 구형파는, 스위칭 소자(120)와 같이 더 제어된 스위칭 소자(150)의 제어 단자(151)에 인가되며 MOSFET으로서 이행될 수 있다. MOSFET(150)은 규정된 DC 전력공급레일(152)(예를 들어, 접지) 및 출력 노드(123)사이에 연결된 MOSFET의 소스-드레인 경로를 가진다.The half-bridge DC-AC converter stage 10 is a second pulse generator 112 that produces a common square wave output having the same frequency and amplitude, opposite phase, 50% duty cycle relative to the square wave generated by the pulse generator 110. It further includes. The square wave generated by the pulse generator 112 is applied to the control terminal 151 of the switching element 150 which is further controlled, such as the switching element 120, and can be implemented as a MOSFET. MOSFET 150 has a source-drain path of the MOSFET connected between a defined DC power supply rail 152 (eg, ground) and output node 123.

동일 진폭 및 주파수를 갖는 한편 반대 위상을 지닌 펄스 발생기들(110, 112)로 생성된 전압파형들을 지닌 채, 그 후 스위치/MOSFET(120)이 켜질 때마다 스 위치/MOSFET(150)이 꺼지고 역으로 MOSFET(150)이 켜지면 MOSFET(120)이 꺼진다. MOSFET(120)이 켜지면(MOSFET(150)이 꺼짐), 커패시터(133)는 MOSFET(120)의 소스-드레인 경로를 통해 전압레일(122)(본 예, 24V)의 값에 충전된다. 커패시터(133)가 MOSFET(150)의 소스-드레인을 통해 접지에 방전될 수 있도록 MOSFET(120)이 꺼질 때, MOSFET(150)이 켜진다. 이것은 변압기(140)의 1 차권선 (130)에 인가되는 50% 듀티 사이클 구형파를 생기게 한다. 상술된 바와 같이, 매우 큰 2 차권선 대 1 차 권선비를 가진 승압 변압기를 지닌 변압기(140)는, 변압기의 1 차권선에 인가된 24 볼트스윙의 응답으로, 수 천 볼트 정도의 2 차권선(160)을 가로질러 50% 듀티 사이클 출력파형을 생성하는 효과를 가진다.With the voltage waveforms generated by pulse generators 110 and 112 having the same amplitude and frequency while having opposite phases, the switch / MOSFET 150 is then turned off and reversed each time the switch / MOSFET 120 is turned on. When the MOSFET 150 is turned on, the MOSFET 120 is turned off. When MOSFET 120 is turned on (MOSFET 150 is turned off), capacitor 133 is charged to the value of voltage rail 122 (eg, 24V) via the source-drain path of MOSFET 120. MOSFET 150 is turned on when MOSFET 120 is turned off so that capacitor 133 can be discharged to ground through the source-drain of MOSFET 150. This results in a 50% duty cycle square wave applied to the primary winding 130 of the transformer 140. As described above, a transformer 140 having a boost transformer having a very large secondary winding to primary winding ratio, in response to a 24 volt swing applied to the primary winding of the transformer, has a secondary winding of about several thousand volts ( 160 to generate a 50% duty cycle output waveform.

승압 변압기(140)의 2 차 코일(160)은 저항(163)을 통해 기준전압(예를 들어, 접지)에 연결된 제 1 끝단(161)과 그리고, 제 1 출력 포트(11)에 연결된 제 2 끝단(162)을 가진다. 저항(163)은 부하(30)의 것에 부합하는 저항을 가진다. 출력 포트(11)에 2 차권선이 연결되는 경로는 2 차권선 누설 인덕턴스(164)을 포함함으로 도시된다. 커패시터(165)는 출력 포트(11)와 변압기의 2 차권선(160)의 제 1 끝단(161)사이에 연결된다. 2 차권선(160)을 지닌 LC 회로를 형성한 누설 인덕턴스(164)와 캐패시터(165)는 변압기(140)의 2 차권선(160)을 가로질러 생성된 일반적인 구형파를 출력 포트(11)에서 일반적인 정현파로 전환하게끔 한다. 상술된 바와 같이, 출력 포트(11)는 CCFL과 같은 고전압부하(30)의 끝단 하나에 연결되기 위해 채택된다.The secondary coil 160 of the boost transformer 140 has a first end 161 connected to a reference voltage (eg, ground) via a resistor 163 and a second connected to the first output port 11. Has an end 162. The resistor 163 has a resistance that corresponds to that of the load 30. The path where the secondary winding is connected to the output port 11 is shown by including the secondary winding leakage inductance 164. The capacitor 165 is connected between the output port 11 and the first end 161 of the secondary winding 160 of the transformer. The leakage inductance 164 and the capacitor 165 forming the LC circuit with the secondary winding 160 transmit a typical square wave generated across the secondary winding 160 of the transformer 140 to the output port 11. Let's switch to sine wave. As described above, the output port 11 is adapted to be connected to one end of a high voltage load 30, such as a CCFL.

제 2 하프-브릿지 DC-AC 컨버터 스테이지(20)는 제 1 DC-AC 컨버터 스테이지 와 같이 기본적으로 동일하게 구성되고, 제 1 펄스 발생기(210)를 포함한다. 제 1 하프-브릿지 DC-AC 컨버터 스테이지의 펄스 발생기들로 생성된 파형과 같은 동일 주파수 및 진폭, 50% 듀티 사이클을 갖는 일반적인 구형파 전압을 포함한다. 이 구형파는 제어된 스위칭소자(220)의 제어 단자(221)로 인가된다. 제 1 컨버터 스테이지(10)에서와 같이, DC전력공급레일(122)(예를 들어, 24볼트)과 출력 노드(223)사이에 연결된 소스-드레인 경로를 갖는 제어된 스위칭 소자(220)는 MOSFET으로 쉽게 이행될 수 있다. 제어된 스위치/MOSFET(220)의 출력 노드(223)는 승압 변압기(240)에 1 차권선(230)의 제 1 끝단(231)에 연결된다. 이 연결하는 경로는 변압기의 1 차권선의 누설 인덕터(224)를 포함한다. 변압기의 1 차권선(230)의 제 2 끝단(232)은 커패시터(233)에 연결되며 접지에 기준이 된다. The second half-bridge DC-AC converter stage 20 is basically the same as the first DC-AC converter stage and includes a first pulse generator 210. It includes a common square wave voltage having the same frequency and amplitude, 50% duty cycle as the waveform generated by the pulse generators of the first half-bridge DC-AC converter stage. This square wave is applied to the control terminal 221 of the controlled switching element 220. As in the first converter stage 10, the controlled switching element 220 having a source-drain path connected between the DC power supply rail 122 (eg, 24 volts) and the output node 223 is a MOSFET. Can be easily implemented. The output node 223 of the controlled switch / MOSFET 220 is connected to the first end 231 of the primary winding 230 to the boost transformer 240. This connecting path includes a leakage inductor 224 of the primary winding of the transformer. The second end 232 of the primary winding 230 of the transformer is connected to the capacitor 233 and is referenced to ground.

하프-브릿지 DC-AC 컨버터 스테이지(20)는, 50% 듀티 사이클과 동일 주파수 및 진폭을 갖는 반면에, 펄스 발생기(210)로 생성된 구형파에 관하여 반대의 위상을 갖는 일반적인 구형파 출력을 생성하는 제 2 펄스 발생기(212)를 더 포함한다. 펄스 발생기(212)로 생성된 구형파는 더 제어된 스위칭소자(250)의 제어 단자(251)에 인가되고, 규정된 DC 전력 공급레일(252)(예를 들어, 접지)과 승압 변압기(240)의 1 차권선(230)의 제 1 끝단(231)에 연결된 출력 노드(223)사이에 연결된 MOSFET의 소스-드레인을 가지는 MOSFET으로 이행되는 것으로 도시된다.The half-bridge DC-AC converter stage 20 has the same frequency and amplitude as the 50% duty cycle, while generating a generic square wave output having a phase opposite to that of the square wave generated by the pulse generator 210. It further comprises a two pulse generator 212. The square wave generated by the pulse generator 212 is applied to the control terminal 251 of the switching element 250 which is further controlled, and defines the DC power supply rail 252 (eg, ground) and the boosting transformer 240. It is shown to be implemented as a MOSFET having a source-drain of a MOSFET connected between an output node 223 connected to a first end 231 of primary winding 230 of a.

제 1 컨버터 스테이지(10)의 경우와 같이, 제 2 컨버터 스테이지(20)의 펄스재생기들(210, 212)로 생성된 파형들은 동일 진폭 및 주파수를 갖는 반면, MOSFET(220)이 켜질 때마다, MOSFET(250)은 꺼지고 역으로 MOSFET(250)이 켜지면 MOSFET(220)이 꺼지도록, 반대 위상을 갖는다. MOSFET(220)이 켜지면(MOSFET(250)이 꺼짐), 커패시터(233)는 MOSFET(220)의 소스-드레인 경로를 통해 전압레일(122)(본 예, 24V)의 값에 충전된다. 커패시터(233)가 MOSFET(250)의 소스-드레인을 통해 접지에 방전될 수 있도록 MOSFET(220)이 꺼질 때, MOSFET(250)이 켜진다. 제 1 컨버터 스테이지(10)의 경우와 같이, 이것은 변압기(240)의 1 차 코일(230)에 인가되는 50% 듀티 사이클 구형파를 생기게 한다. 매우 큰 2 차권수 대 1차권수비를 가진 승압 변압기를 지닌 변압기는(240) 변압기의 1 차권선에 인가된 24 볼트스윙의 응답으로, 수 천 볼트정도의 2 차권선(260)을 가로질러 50% 듀티 사이클 출력파형을 생성하는 효과를 가진다. As in the case of the first converter stage 10, the waveforms generated by the pulse regenerators 210, 212 of the second converter stage 20 have the same amplitude and frequency, while each time the MOSFET 220 is turned on, MOSFET 250 has a reversed phase, such that MOSFET 220 is turned off when MOSFET 250 is turned on and vice versa. When MOSFET 220 is turned on (MOSFET 250 is turned off), capacitor 233 is charged to the value of voltage rail 122 (in this example, 24V) through the source-drain path of MOSFET 220. MOSFET 250 is turned on when MOSFET 220 is turned off so that capacitor 233 can be discharged to ground through the source-drain of MOSFET 250. As in the case of the first converter stage 10, this results in a 50% duty cycle square wave applied to the primary coil 230 of the transformer 240. A transformer with a step-up transformer with a very large secondary winding to primary winding ratio (240) is 50 across the secondary winding 260 on the order of several thousand volts, in response to a 24 volt swing applied to the primary winding of the transformer. It has the effect of generating the% duty cycle output waveform.

승압 변압기(240)의 2 차 코일(260)은 저항(163)을 통해 기준전압(예를 들어, 접지)에 연결된 제 1 끝단(261)과 그리고, 제 2 출력 포트(21)에 연결된 제 2 끝단(262)을 가진다. 2 차 코일(260)에서 제 2 출력 포트(21)까지의 경로는 2 차권선(260)의 누설 인덕턴스(263)를 포함한다. 커패시터(264)는 출력 포트(21)와 변압기의 2 차권선(260)의 제 1 끝단(261)사이에 연결된다. 2 차권선을 지닌 탱크회로로 형성된 누설 인덕턴스(263)와 커패시터(264)는 2 차권선(260)을 가로질러 생성된 구형파를 출력 포트(21)에서의 일반적인 정현파로 전환되게끔 한다. 상술된 바와 같이, 제 1 포트(11)에 반대편인 출력 포트(21)는 CCFL과 같은 고전압부하(30)의 끝단 하나에 연결되기 위해 채택된다.The secondary coil 260 of the boost transformer 240 has a first end 261 connected to a reference voltage (eg, ground) via a resistor 163 and a second connected to the second output port 21. Has an end 262. The path from the secondary coil 260 to the second output port 21 includes a leakage inductance 263 of the secondary winding 260. The capacitor 264 is connected between the output port 21 and the first end 261 of the secondary winding 260 of the transformer. The leakage inductance 263 and the capacitor 264 formed by the tank circuit having the secondary winding cause the square wave generated across the secondary winding 260 to be converted into a general sine wave at the output port 21. As described above, the output port 21 opposite the first port 11 is adapted to be connected to one end of the high voltage load 30 such as CCFL.

상술된 바와 같이, 도 1의 양끝, 하프-브릿지 토폴로지 DC-AC 컨버터의 동작은 도 2내지 도 7의 파형들을 참조하면서 쉽게 이해될 수 있다. 여기서 도 2내지 도 4 는 입력파형들사이의 상대적으로 큰 위상차이와 관련되며, 하프-브릿지 DC-AC 컨버터 스테이지들(10, 20)로 생성되는 출력 전압파형들의 결과이며, 도 5내지 도 7은 입력파형들사이의 상대적으로 작은 위상차이와 관련되며, 하프-브릿지 DC-AC 컨버터 스테이지들(10, 20)로 생성되는 출력 전압파형들의 결과이다. As described above, the operation of both end, half-bridge topology DC-AC converters of FIG. 1 can be readily understood with reference to the waveforms of FIGS. 2 to 4 here are related to the relatively large phase difference between the input waveforms and are the result of the output voltage waveforms generated by the half-bridge DC-AC converter stages 10 and 20, FIGS. 5 to 7 Is related to the relatively small phase difference between the input waveforms and is the result of the output voltage waveforms generated by the half-bridge DC-AC converter stages 10 and 20.

더 구체적으로, 도 2는, 두 공급레일 전압(0 및 24 볼트)사이에서의 진폭이 변동하고, 하프-브릿지 DC-AC 컨버터 스테이지(10)의 승압 변압기(140)의 1 차권선(130)에 인가되는 일반적인 구형파 신호(201)를 생성하기 위하여 50% 듀티 사이클 펄스파형을 지닌 MOSFET(120, 150)이 교호적으로 켜지고 꺼지는 경우를 도시한 것이다. 파형(202)는 출력 포트(11)에서 생성된 정현파 출력전압에 부합한다. 도 2에 도시된 바와 같이, 이 정현파 출력전압은 파형(201)과 동일한 주파수, +/- 500 VDC정도의 값들간에 변화되는 진폭을 가진다.More specifically, FIG. 2 shows that the primary winding 130 of the step-up transformer 140 of the half-bridge DC-AC converter stage 10 varies in amplitude between two supply rail voltages (0 and 24 volts). The MOSFETs 120 and 150 with 50% duty cycle pulse waveforms are alternately turned on and off to produce a typical square wave signal 201 applied to them. Waveform 202 corresponds to the sinusoidal output voltage generated at output port 11. As shown in Fig. 2, this sinusoidal output voltage has an amplitude that varies between the same frequency as waveform 201, values of about +/- 500 VDC.

유사하게, 도 3은, 두 공급레일 전압(0 및 24 볼트)사이에서의 진폭도 변화하고, 하프-브릿지 DC-AC 컨버터 스테이지(20)의 승압 변압기(240)의 1 차권선(230)에 인가되는 일반적인 구형파 신호(301)를 생성하기 위하여 50% 듀티 사이클 펄스파형을 지닌 MOSFET(220, 250)의 교호적으로 켜지고 꺼지는 경우를 도시한 것이다. 파형(302)은 출력 포트(21)에서 생성된 정현파 출력전압에 부합한다. 도 3에 도시된 바와 같이, 이 정현파 출력전압은 파형(301)과 동일한 주파수, +/- 1400 VDC정도의 값들간에 변화되는 진폭을 가진다. 이것은 도 3의 파형들(301, 302)이 도 2의 파형들(201, 202)에 관하여 상당한 양의 위상이 이동된 것에 주목된다.Similarly, FIG. 3 also changes the amplitude between the two supply rail voltages (0 and 24 volts) and connects to the primary winding 230 of the step-up transformer 240 of the half-bridge DC-AC converter stage 20. Alternately turns on and off MOSFETs 220 and 250 with a 50% duty cycle pulse waveform to produce a typical square wave signal 301 applied. Waveform 302 corresponds to the sinusoidal output voltage generated at output port 21. As shown in FIG. 3, this sinusoidal output voltage has an amplitude that varies between the same frequency as waveform 301, values of about +/- 1400 VDC. It is noted that the waveforms 301, 302 of FIG. 3 have shifted a significant amount of phase relative to the waveforms 201, 202 of FIG. 2.

도 4는, 부하(30)(CCFL)을 가로질러 생성된 것으로, 도 2와 도 3의 파형 두 세트의 합성을 도시한 것이다. 도시된 바와 같이, 두 파형들(201, 301)의 합성(401)은 일반적으로 계단-모양인 특성을 가지는 반면, 두 정현파들(202, 302)의 합성(402)은 각 파형들(202, 302)의 동일 주파수의 정현파이다. 하지만 +/-1900 VDC정도의 최종진폭을 갖는다. 결국, 도 2내지 도 4에서, 2개의 하프-브릿지 DC-AC 컨버터 스테이지들의 스위칭을 제어하기 위해 사용된 파형들 사이의 상대적으로 큰 위상차를 볼 수 있다. 도 5는, 도 2와 유사하며, 두 공급레일 전압들(0 및 24볼트)사이의 진폭에서 변화하고, 하프-브릿지 DC-AC 컨버터 스테이지(10)의 승압 변압기(140)의 1 차권선(130)에 인가되는 일반적인 구형파신호(501)을 생성하는 50% 듀티사이클 파형을 지닌 MOSFET들(120,150)이 교호적으로 켜지고 꺼지는 경우를 도시한 것이다. 파형(502)은 출력 포트(11)에서 생성된 정현파 출력전압에 부합한다. 도 5에 도시된 바와 같이, 이 정현파 출력전압은 파형(501)과 동일한 주파수와 +/- 1500 VDC의 정도 값들간의 변화하는 진폭을 갖는다.4 shows the synthesis of the two sets of waveforms of FIGS. 2 and 3, generated across the load 30 (CCFL). As shown, the synthesis 401 of the two waveforms 201, 301 generally has a step-shaped characteristic, while the synthesis 402 of the two sinusoids 202, 302 is characterized by the respective waveforms 202,. 302 is a sinusoidal wave of the same frequency. However, it has a final amplitude of about +/- 1900 VDC. As a result, in Figures 2-4, one can see a relatively large phase difference between the waveforms used to control the switching of the two half-bridge DC-AC converter stages. FIG. 5 is similar to FIG. 2 and changes in amplitude between two supply rail voltages 0 and 24 volts, and the primary winding of the step-up transformer 140 of the half-bridge DC-AC converter stage 10. The MOSFETs 120 and 150 with a 50% duty cycle waveform generating a typical square wave signal 501 applied to 130 are alternately turned on and off. Waveform 502 corresponds to the sinusoidal output voltage generated at output port 11. As shown in Fig. 5, this sinusoidal output voltage has a varying amplitude between the same frequency as waveform 501 and the degree values of +/- 1500 VDC.

도 6은 두 공급레일 전압들(0 및 24 볼트)사이에서의 진폭이 변화하고 승압 변압기(240)의 1 차권선(230)에 인가되는 일반적인 구형파 신호(601)를 생성하는 50% 듀티 사이클 파형을 가지는 하프-브릿지 DC-AC 컨버터 스테이지(20)의 MOSFET 스위치들(220, 250)이 교호적으로 켜지고 꺼지는 경우를 도시한 것이다. 파형(602)은 출력 포트(21)에서 생성된 정현파 출력전압에 부합한다. 도 6에 도시된 바와 같이, 이 정현파 출력전압은 파형(601)과 동일한 주파수와 +/- 1500 VDC 정도의 값들간의 변화하는 진폭을 갖는다. 이것은 도 6의 파형들(601, 602)이 도 5의 파형들(501, 502)에 관하여 미미한 양의 위상만이 이동된 것에 주목된다.FIG. 6 shows a 50% duty cycle waveform that varies in amplitude between two supply rail voltages (0 and 24 volts) and generates a typical square wave signal 601 applied to primary winding 230 of boost transformer 240. The MOSFET switches 220, 250 of the half-bridge DC-AC converter stage 20 having the alternately turn on and off are shown. Waveform 602 corresponds to the sinusoidal output voltage generated at output port 21. As shown in FIG. 6, this sinusoidal output voltage has a varying amplitude between the same frequency as waveform 601 and values on the order of +/- 1500 VDC. It is noted that the waveforms 601, 602 of FIG. 6 have only a minor amount of phase shifted relative to the waveforms 501, 502 of FIG. 5.

도 7는, 부하(30)(CCFL)을 가로질러 생성된 것으로, 도 5와 도 6의 파형 두 세트의 합성을 도시한 것이다. 도시된 바와 같이, 일반적인 두 구형파들(501, 601)의 합성(702)은, 일반적으로 파형들(501, 601)의 대략 로우-하이 및 하이-로우의 과도기에서 발생되는 과도현상(701)과 같은 '스파이크'를 지닌 "스파이크" 특징을 갖는다. 두 정형파들(502, 602)의 합성(702)은 0볼트 DC 정도의 최종진폭을 갖는다. 그러므로, 2개의 하프-브릿지 DC-AC 컨버터 스테이지의 스위칭을 제어하기 위해 사용되는 파형들 사이에서의 상대적으로 작거나 또는 미미한 위상차는, 부하(30)를 가로질러 매우 작거나 또는 거의 0에 가까운 최종전압을 생성하는 효과가 있다.       FIG. 7 shows the synthesis of the two sets of waveforms of FIGS. 5 and 6, generated across the load 30 (CCFL). As shown, the synthesis 702 of two typical square waves 501, 601 is generally associated with the transient 701 occurring in the approximately low-high and high-low transitions of the waveforms 501, 601. It has a "spike" feature with the same 'spike'. The synthesis 702 of the two square waves 502, 602 has a final amplitude on the order of zero volts DC. Therefore, the relatively small or insignificant phase difference between the waveforms used to control the switching of the two half-bridge DC-AC converter stages is very small or near zero final across the load 30. It has the effect of generating a voltage.

도 8을 주목하면, 도 1의 양끝단, 하프-브릿지 인버터 배열에 대한 DC-AC 제어기와 구동기 구조의 국한되지 않는 구현 예를 도시적으로 설명한다. 보다 상세하게, 도 8은, 출력 포트(11, 21)에 인가되는 파형 사이의 위상 차이를 조정하기 위해 사용되어 부하(30)를 가로질러 인가되는 최종 전압을 제어하는 위상 오프셋 제어 스테이지(830)와 함께, 도 1의 제 1 컨버터 스테이지(10)의 펄스 발생기(110, 112)를 구현하는 제 1 이중 구동기 스테이지(810) 및 도 1의 제 2 컨버터 스테이지(20)의 펄스 발생기(210, 212)를 구현하는 제 2 이중 구동기 스테이지(820)를 도시한다. 도 8의 회로의 나머지는 도 1에 도시되는 것과 같고, 다시 설명되지 않을 것이다. Referring to FIG. 8, an illustrative example of a non-limiting implementation of a DC-AC controller and driver structure for both ends, half-bridge inverter arrangements of FIG. 1 is illustrated. More specifically, FIG. 8 shows a phase offset control stage 830 used to adjust the phase difference between the waveforms applied to the output ports 11, 21 to control the final voltage applied across the load 30. Together with the first dual driver stage 810 implementing the pulse generators 110, 112 of the first converter stage 10 of FIG. 1 and the pulse generators 210, 212 of the second converter stage 20 of FIG. 1. A second dual driver stage 820 is shown. The remainder of the circuit of FIG. 8 is as shown in FIG. 1 and will not be described again.

제 1 이중 구동기 스테이지(810)는 입력선(812)으로 입력 클럭 신호를 수신하기 위해 연결된 입력을 가지는 토글 플립-플롭(811)을 포함하고, 입력 클럭 신호 는 출력 포트(11, 12)에서 생성될 의도된 정현파의 것에 해당하는 주파수를 가진다. 토글 플립-플롭(811)은, MOSFET(120, 150)의 게이트 입력을 구동하는, 이중 구동기 스테이지(815)의 각 구동기(813, 814)에 연결된 Q 및 QBAR 출력을 가진다. 제 2 이중 구동기 스테이지(820)는, 위상 오프셋 제어 스테이지(830) 내의 전압-제어 지연 회로(831)에 의해 공급되는 것과 같은, 입력선(812)으로 입력 클럭 신호의 제어적으로 지연된 형식을 수신하기 위해 연결된 입력을 가지는 토글 플립-플롭(821)을 포함한다. 국한되지 않는 예에 따라, 전압-제어 지연 회로는 전압 제어된 단발(one-shot)로서 구현될 수 있다. 토글 플립-플롭(821)은, MOFSET(220, 250)의 게이트 입력을 구동하는, 이중 구동기 스테이지(825)의 각 구동기(823, 824)에 연결된 Q 및 QBAR 출력을 가진다.The first dual driver stage 810 includes a toggle flip-flop 811 having an input coupled to receive an input clock signal at an input line 812, the input clock signal being generated at the output ports 11, 12. It has a frequency corresponding to that of the sinusoid intended to be. Toggle flip-flop 811 has Q and QBAR outputs coupled to each driver 813, 814 of dual driver stage 815, which drives the gate input of MOSFETs 120, 150. The second dual driver stage 820 receives a controlled delayed format of the input clock signal to the input line 812, as supplied by the voltage-controlled delay circuit 831 in the phase offset control stage 830. And a toggle flip-flop 821 having an input coupled to it. According to non-limiting examples, the voltage-controlled delay circuit can be implemented as a voltage controlled one-shot. Toggle flip-flop 821 has Q and QBAR outputs coupled to each driver 823, 824 of dual driver stage 825, which drives the gate input of MOFSET 220, 250.

위상 오프셋 제어 스테이지(830) 내에서, 전압-제어 지연 스테이지(831)는 입력선(812)에 연결된 신호 입력(832), 에러 증폭기(840)의 출력에 연결된 제어 입력(833) 및 제 2 이중 구동기 스테이지(820)의 토글 플립-플롭(821)의 입력에 연결된 출력(834)를 가진다. 에러 증폭기(840)는, 입력이 저항(163)에 연결된, 절대값 회로(850)의 출력에 연결된 비-반전(+) 입력(841)을 가진다. 에러 증폭기(840)의 반전(-) 입력(842)은 출력 포트(11, 21) 사이에 인가된 결과 전압 차이를 성립하기 위해 사용되어 부하(30)를 가로질러 제어 전압을 수신하기 위해 연결된다. 보다 상세하게, 제어 전압은 배선(812)에 인가되는 입력 클럭 신호로 전압-제어 지연(831)에 의해 부가된 지연을 제어하여, 클럭 신호 사이의 위상 오프셋이 토글 플립-플롭(811, 821)에 인가되도록 사용된다.Within the phase offset control stage 830, the voltage-controlled delay stage 831 includes a signal input 832 connected to the input line 812, a control input 833 connected to the output of the error amplifier 840, and a second dual Has an output 834 connected to an input of a toggle flip-flop 821 of the driver stage 820. Error amplifier 840 has a non-inverting (+) input 841 connected to the output of absolute value circuit 850, the input of which is connected to resistor 163. The inverting (-) input 842 of the error amplifier 840 is used to establish the resulting voltage difference applied between the output ports 11, 21 and connected to receive the control voltage across the load 30. . More specifically, the control voltage controls the delay added by the voltage-control delay 831 to the input clock signal applied to the wiring 812 so that the phase offset between the clock signals is toggle flip-flop 811, 821. Used to be applied to.

CCFL에 따른 부하(30)의 예에 대하여, 에러 증폭기(840)의 입력(842)으로 인가되는 전압은 제어 전압의 등급에 비례하여 CCFL의 광도를 조정하기 위한 광도 표시 전압(V BRT)에 해당할 수 있다. 도 2-4 및 도 5-7의 기재와 관련되어 상술된 바와 같이, 부하의 양끝단에 인가되는 각 전압 파형 사이의 위상 차이가 클수록, 부하를 가로질러 발현된 전압 차이는 더 크게 된다. 이러한 끝단으로, 에러 증폭기 입력(842)로 인가되는 전압이 변화함에 따라, 에러 증폭기의 출력은, 토글 플립-플롭(811, 921)에 사용되는 2개 클럭 신호 사이의 위상 차이를 변화시키기 위해, 전압 제어 지연 회로(831)에 의해 입력 클럭 신호로 부가되는 지연을 상응하게 변화시킨다. 그러므로, 도 9에서 도시되는 바와 같이, 에러 증폭기에 인가되는 지연 제어 전압(V BRT)은 '901'의 제 1의 또는 최소의 값(예를 들면, 0 볼트)로부터 '902'의 제 2의 상대적으로 큰 값으로 증가될 수 있다.For the example of the load 30 according to the CCFL, the voltage applied to the input 842 of the error amplifier 840 corresponds to the luminance display voltage V BRT for adjusting the luminance of the CCFL in proportion to the class of the control voltage. can do. As described above in connection with the description of FIGS. 2-4 and 5-7, the greater the phase difference between each voltage waveform applied to both ends of the load, the greater the voltage difference expressed across the load. At this end, as the voltage applied to the error amplifier input 842 changes, the output of the error amplifier changes the phase difference between the two clock signals used for the toggle flip-flops 811, 921. The delay added to the input clock signal by the voltage control delay circuit 831 is correspondingly changed. Therefore, as shown in FIG. 9, the delay control voltage V BRT applied to the error amplifier is a second value of '902' from the first or minimum value of '901' (eg, 0 volts). It can be increased to a relatively large value.

도 10 및 11에서 도시되는 바와 같이, 최소 제어 전압(0 볼트) 또는 그 근처에서, 전압 제어 지연(831)에 의해 부가된 지연 또는 위상 오프셋은 또한 상대적으로 작은 값이고, 그리하여 2개 출력 파형 사이의 위상 오프셋은 상대적으로 작은 값이며, 도 12에서 도시되는 일반적으로 스파이크형 특성(1201)을 가지는 파형을 유발하고, 도 5-7을 참조하여 상술된 바와 같이, 부하를 가로질러 매우 작거나 거의 0인 최종 전압을 생성한다. 반면에, 제어 전압의 상대적으로 큰 값 또는 그 근처에서, 전압 제어 지연(831)에 의해 부가된 지연 또는 위상 오프셋은 상대적으로 큰 값이고, 그리하여 2개 출력 파형 사이의 위상 오프셋은 또한 상대적으로 큰 값이며, 도 12에서 도시되는 일반적으로 계단모양인 특성(1202)을 가지는 파형을 유 발하고, 도 2-4를 참조하여 상술된 바와 같이, 부하를 가로질러 상대적으로 큰 진폭의 정현파 전압을 생성한다. As shown in Figs. 10 and 11, at or near the minimum control voltage (0 volts), the delay or phase offset added by the voltage control delay 831 is also a relatively small value, thus between the two output waveforms. The phase offset of is a relatively small value, resulting in a waveform having a generally spiked characteristic 1201 shown in FIG. 12, and very small or nearly across the load, as described above with reference to FIGS. 5-7. Generate a final voltage of zero. On the other hand, at or near the relatively large value of the control voltage, the delay or phase offset added by the voltage control delay 831 is a relatively large value, so that the phase offset between the two output waveforms is also relatively large. Value and generate a waveform having a generally stepped characteristic 1202 shown in FIG. 12 and generating a relatively large amplitude sinusoidal voltage across the load, as described above with reference to FIGS. 2-4. do.

도 13에 주목하면, 본 발명의 조정된 위상, 양끝단, DC-AC 컨버터의 풀-브리지 토폴로지-형 실시예는 각각의 출력 포트(1311, 1321)가, 이에 국한되지는 않지만 냉음극 형광램프(CCFL)와 같은, 부하(1330)의 양끝단에 연결된 제 1 및 제 2 풀-브리지 DC-AC 컨버터 스테이지(1310, 1320)를 포함하는 것으로서 개략적으로 도시된다. 상술한 바와 같이, 도 1의 하프-브리지 토폴로지의 경우에서처럼, 각 동일 주파수 및 진폭을 가지는 반면 제어된 또는 조정된 위상 차이를 가지는 제 1 및 제 2 정현파를 생성하기 위해 동작하는 도 13의 풀-브리지 토폴로지-형 실시예의 DC-AC 컨버터 스테이지(1310, 1320)는, 부하(CCFL)(1330)의 양끝단들을 가로질러 생성된 최종 또는 합성 전압 파형의 진폭을 조정하는데 효과적이다.13, a full-bridge topology-type embodiment of the adjusted phase, end-to-end, DC-AC converter of the present invention is characterized in that each output port 1311, 1321 is not limited to a cold cathode fluorescent lamp. Shown schematically as including first and second full-bridge DC-AC converter stages 1310, 1320 connected to both ends of a load 1330, such as (CCFL). As described above, as in the case of the half-bridge topology of FIG. 1, the full-function of FIG. 13 operating to generate the first and second sinusoids, each having the same frequency and amplitude while having a controlled or adjusted phase difference. The DC-AC converter stages 1310 and 1320 of the bridge topology-type embodiment are effective for adjusting the amplitude of the final or synthesized voltage waveform generated across both ends of the load (CCFL) 1330.

이러한 목적으로, 제 1 풀-브리지 DC-AC 컨버터 스테이지(1310)는 50% 듀티 사이클을 가지는 일반적으로 구형파 출력전압을 생성하는 제 1 펄스 발생기(1311)를 포함한다. 이러한 구형파는 제 1 제어 스위칭 소자(1320)의 제어 단자(1321)로 인가된다. 이에 국한되지는 않지만 바람직한 실시예에 따르면, 제 1 제어 스위칭 소자(1320)는 규정된 DC 전력 공급 레일(1322)(예를 들면, 도시되는 바와 같은 24 볼트) 및 제 1 출력 노드(1323) 사이에 연결된 소스-드레인 경로를 가지는 MOSFET에 의해 수행될 수 있다. MOSFET(1320)의 제 1 출력 노드(1323)는 승압 변압기(1340)의 1 차권선(1330)의 제 1 끝단(1331)에 연결된다. '1324'로 도시되는 바와 같이, 1 차권선(1330)으로의 연결 경로는 1 차권선의 누설 인덕턴스를 포함한다. 승압 변압기(1340)는 매우 큰 권선비를 가지고, 그리하여 2 차권선(1360)을 가로질러 생성된 전압은 1 차권선에 인가된 것보다 몇 차수 큰 수준이다. 1 차권선(1330)의 제 2 끝단(1332)은 제 2 출력 노드(1353) 및 기준 전위 단자(예를 들면, 접지(GND))(1354) 사이에 연결된 소스-드레인 경로를 가지는, MOSFET(1350)으로 도시되는, 제 2 제어 스위칭 소자의 제 2 출력 노드(1353)에 연결된다. MOSFET(1350)은 MOSFET들(1320, 1350)이 동시에 ON 및 OFF되도록 제 1 펄스 발생기(1311)의 펄스 출력에 동기화된 펄스 신호를 생성하는 제 2 펄스 발생기(1312)의 출력에 연결된 제어(게이트) 단자(1351)를 가진다.For this purpose, the first full-bridge DC-AC converter stage 1310 includes a first pulse generator 1311 that generates a generally square wave output voltage having a 50% duty cycle. The square wave is applied to the control terminal 1321 of the first control switching element 1320. According to a preferred embodiment, but not limited to this, the first control switching element 1320 is provided between a defined DC power supply rail 1322 (eg, 24 volts as shown) and the first output node 1323. It can be performed by a MOSFET having a source-drain path connected to it. The first output node 1323 of the MOSFET 1320 is connected to the first end 1331 of the primary winding 1330 of the boost transformer 1340. As shown by '1324', the connection path to the primary winding 1330 includes a leakage inductance of the primary winding. Step-up transformer 1340 has a very large turns ratio, so that the voltage generated across secondary winding 1360 is several orders of magnitude greater than that applied to primary winding. The second end 1332 of the primary winding 1330 has a source-drain path connected between the second output node 1353 and a reference potential terminal (eg, ground (GND)) 1354. Connected to a second output node 1353 of the second control switching element, shown at 1350. MOSFET 1350 is connected to the output of a second pulse generator 1312 that generates a pulse signal synchronized to the pulse output of the first pulse generator 1311 so that the MOSFETs 1320, 1350 are simultaneously turned on and off. ) Has a terminal 1351.

풀-브리지 DC-AC 컨버터 스테이지(1310)는, 50% 듀티 사이클, 그리고 제 1 및 제 2 펄스 발생기(1311, 1312) 각각에 의해 생성된 구형파에 대하여 같은 주파수 및 진폭, 그러나 반대 위상을 가지는 일반적으로 구형파 출력을 생성하는 제 3 펄스 발생기(1313)를 더 포함한다. 제 3 펄스 발생기(1313)에 의해 생성된 구형파는 MOSFET으로 도시되는 제 3 제어 스위칭 소자(1370)의 제어 단자(1371)로 인가된다. MOSFET(1370)은 제 1 출력 노드(1323) 및 기준 전위 단자(1354) 사이에 연결된 소스-드레인 경로를 가진다. 제 3 펄스 발생기(1313)의 출력에 동조화되고 일치하는 일반적으로 구형파 출력을 생성하는 제 4 펄스 발생기(1314)는, 기준 전위 단자(1322) 및 제 2 출력 노드(1353) 사이에 연결된 소스-드레인 경로를 가지는, MOSFET(1380)으로 도시되는, 제 4 스위칭 소자의 제어 입력(게이트)(1381)에 연결된 출력을 가진다.The full-bridge DC-AC converter stage 1310 generally has the same frequency and amplitude, but the opposite phase, for the 50% duty cycle and the square waves generated by the first and second pulse generators 1311 and 1312, respectively. And a third pulse generator 1313 to generate a square wave output. The square wave generated by the third pulse generator 1313 is applied to the control terminal 1372 of the third control switching element 1370, which is shown as a MOSFET. MOSFET 1370 has a source-drain path connected between first output node 1323 and reference potential terminal 1354. A fourth pulse generator 1314, which is generally square wave output synchronized with and consistent with the output of the third pulse generator 1313, is source-drain connected between the reference potential terminal 1322 and the second output node 1353. It has an output connected to the control input (gate) 1381 of the fourth switching element, shown as MOSFET 1380, having a path.

각각의 제 3 및 제 4 펄스 발생기(1313, 1314)에 의해 생성된 전압 파형에 대해 같은 진폭 및 주파수, 그러나 반대 위상을 가지는 제 1 및 제 2 펄스 발생기(1311, 1312)에 의해 생성된 전압에 의해, MOSFET(1320, 1350)이 ON이 될 때마다, MOSFET(1370, 1380)은 OFF가 되고, 그 반대 경우도 성립한다. MOSFET(1320, 1350)이 ON이 될 때(MOSFET(1370, 1380)은 OFF), 전압(24 V)는 전압 레일(1322)로부터 MOSFET(1320)의 소스-드레인 경로, 인덕터 및 1 차권선(1330)의 제 1 끝단(1331), 1 차권선(1330)의 제 2 끝단(1332), MOSFET(1350)의 소스-드레인 경로 및 접지 단자(1354)의 경로로 흐른다. 반면에, MOSFET(1370, 1380)이 ON일 때(MOSFET(1320, 1350)은 OFF), 전류는 (24 V) 전압 레일(1322)로부터, MOSFET(1380)의 소스-드레인 경로, 1 차권선(1330)의 제 2 끝단(1332), 1 차권선(1330)의 제 1 끝단(1331), MOSFET(1370)의 소스-드레인 경로 및 접지 단자(1354)의 경로를 통해 반대 방향으로 흐른다.To voltages generated by the first and second pulse generators 1311 and 1312 having the same amplitude and frequency, but opposite phases, for the voltage waveforms generated by the third and fourth pulse generators 1313 and 1314, respectively. Thus, each time the MOSFETs 1320 and 1350 are turned on, the MOSFETs 1370 and 1380 are turned off, and vice versa. When MOSFETs 1320 and 1350 are turned ON (MOSFETs 1370 and 1380 are OFF), voltage 24 V is the source-drain path, inductor, and primary winding of MOSFET 1320 from voltage rail 1322 ( The first end 1331 of 1330, the second end 1332 of the primary winding 1330, the source-drain path of the MOSFET 1350, and the path of the ground terminal 1354 flow. On the other hand, when the MOSFETs 1370 and 1380 are ON (MOSFETs 1320 and 1350 are OFF), the current is from the (24 V) voltage rail 1322, the source-drain path of the MOSFET 1380, primary winding Flows in the opposite direction through the second end 1332 of 1330, the first end 1331 of primary winding 1330, the source-drain path of MOSFET 1370, and the path of ground terminal 1354.

이는 변압기(1340)의 1 차권선(1330)으로 인가되는 24 볼트의 진폭을 가지는 50% 듀티 사이클 구형파를 유발한다. 상술한 바와 같이, 매우 큰 권선비를 가진 승압 변압기인 변압기(1340)에 의해, 이는 1 차권선(1330)에 인가되는 24 볼트 요동에 기인하여 수천 볼트의 수준으로 2 차권선(1360)을 가로지르는 50% 듀티 사이클 출력 파형을 생성하는 효과를 가진다. This causes a 50% duty cycle square wave with an amplitude of 24 volts applied to the primary winding 1330 of the transformer 1340. As described above, with a transformer 1340, which is a boosting transformer with a very large turns ratio, it traverses the secondary winding 1360 at a level of several thousand volts due to the 24 volt fluctuations applied to the primary winding 1330. Has the effect of generating a 50% duty cycle output waveform.

승압 변압기(1340)의 2차 코일(1360)은 기준 전압(예를 들면, 접지)으로 저항(1363)을 통해 연결된 제 1 끝단(1361) 및 제 1 출력 포트(1311)에 연결된 제 2 끝단(1362)을 가진다. 저항(1363)은 부하(1330)에 해당하는 저항치를 가지고, 도 20을 참조하여 이하에서 기술될 실제 실행에서, 부하를 가로지르는 전압을 모니터 링하기 위해 사용된다. 2 차권선(1360)을 출력 포트(1311)로 연결시키는 경로는 2 차권선 누설 인덕턴스(1364)를 포함하는 것으로서 도시된다. 커패시터(1365)는 출력 포트(1311) 및 변압기의 2 차권선(1360)의 제 1 끝단(1361) 사이에 연결된다. 누설 인덕턴스(1364) 및 커패시터(1365)는 출력 포트(1311)에서 변압기(1340)의 2 차권선(1360)을 가로질러 생성된 일반적으로 구형파를 일반적으로 정현파로 전환시키기 위해 사용되는 2 차권선(1360)에 대한 LC/탱크 회로를 형성한다. 상술한 바와 같이, 출력 포트(1311)는 CCFL과 같은 고전압 부하(1330)의 한 끝단에 연결되기 위해 채택된다.The secondary coil 1360 of the boost transformer 1340 has a first end 1361 connected to the first end 1361 and a first end connected to the first output port 1311 through a resistor 1363 with a reference voltage (eg, ground). 1362). Resistor 1363 has a resistance value that corresponds to load 1330 and is used to monitor the voltage across the load in the actual implementation described below with reference to FIG. 20. The path that connects secondary winding 1360 to output port 1311 is shown as including secondary winding leakage inductance 1336. The capacitor 1365 is connected between the output port 1311 and the first end 1361 of the secondary winding 1360 of the transformer. Leakage inductance 1364 and capacitor 1365 are secondary windings used at the output port 1311 to convert generally square waves generated across the secondary winding 1360 of the transformer 1340 into sinusoidal waves in general. Form an LC / tank circuit for 1360. As noted above, output port 1311 is adapted to be connected to one end of a high voltage load 1330, such as a CCFL.

제 2 풀-브리지 DC-AC 컨버터 스테이지(1320)는, 제 1 DC-AC 컨버터 스테이지와 실질적으로 같게 구성되고, 50% 듀티 사이클을 가지는 일반적으로 구형파 출력전압을 생성하는 제 1 펄스 발생기(1411)를 포함한다. 이러한 구형파는 DC 전력 공급 레일(1322) 및 제 1 출력 노드(1423) 사이에 연결된 소스-드레인 경로를 가지는, MOSFET으로 도시된, 제 1 제어 스위칭 소자(1420)의 제어 단자(1421)로 인가된다. MOSFET(1420)의 제 1 출력 노드(1423)는 승압 변압기(1440)의 1 차권선(1430)의 제 1 끝단(1431)으로 연결된다. 1 차권선으로의 연결 경로는 '1424'로 도시되는 1 차권선의 누설 인덕턴스를 포함한다. 승압 변압기(1340)와 같이, 승압 변압기(1440)는 매우 큰 권선비를 가지고, 그리하여 2 차권선(1460)을 가로질러 생성된 전압은 1 차권선에 인가된 것보다 몇 차수 큰 수준이다. 변압기의 1 차권선(1430)의 제 2 끝단(1432)은 제 2 출력 노드(1453) 및 접지(1354) 사이에 연결된 소스-드레인 경로를 가지는, MOSFET(1450)으로 도시되는, 제 2 제어 스위칭 소자의 제 2 출력 노드(1453)에 연결된다. MOSFET(1450)은 MOSFET들(1420, 1450)이 동시에 ON 및 OFF되도록 제 1 펄스 발생기(1411)의 펄스 출력에 동기화된 펄스 신호를 생성하는 제 2 펄스 발생기(1412)의 출력에 연결된 제어(게이트) 단자(1451)를 가진다.The second full-bridge DC-AC converter stage 1320 is configured to be substantially the same as the first DC-AC converter stage and has a first pulse generator 1411 that generates a generally square wave output voltage having a 50% duty cycle. It includes. This square wave is applied to the control terminal 1421 of the first control switching element 1420, shown as a MOSFET, having a source-drain path connected between the DC power supply rail 1322 and the first output node 1423. . The first output node 1423 of the MOSFET 1420 is connected to the first end 1431 of the primary winding 1430 of the boost transformer 1440. The connection path to the primary winding includes the leakage inductance of the primary winding, shown as '1424'. Like step-up transformer 1340, step-up transformer 1440 has a very large turns ratio, so that the voltage generated across secondary winding 1460 is several orders of magnitude greater than that applied to primary winding. Second control switching, shown as MOSFET 1450, having a source-drain path connected between second output node 1453 and ground 1354, primary winding 1430 of the transformer Is connected to the second output node 1453 of the device. The MOSFET 1450 is connected to the output of a second pulse generator 1412 that generates a pulse signal synchronized to the pulse output of the first pulse generator 1411 such that the MOSFETs 1420 and 1450 are simultaneously turned on and off. ) Has a terminal 1451.

DC-AC 컨버터 스테이지(1320)는 50% 듀티 사이클, 그리고 제 1 및 제 2 펄스 발생기(1411, 1412) 각각에 의해 생성된 구형파에 대해 같은 주파수 및 진폭, 그러나 반대 위상을 가진 일반적으로 구형파 출력을 생성하는 제 3 펄스 발생기(1413)를 더 포함한다. 제 3 펄스 발생기(1413)에 의해 생성된 구형파는 MOSFET으로 도시되는 제 3 제어 스위칭 소자(1470)의 제어 단자(1471)로 인가된다. MOSFET(1470)은 제 1 출력 노드(1423) 및 기준 전위 단자(1354) 사이에 연결된 소스-드레인 경로를 가진다. 제 3 펄스 발생기(1413)의 출력과 동기화되고 일치하는 일반적으로 구형파 출력을 생성하는 제 4 펄스 발생기(1414)는 (24 V) 기준 전위 단자(1322) 및 제 2 출력 노드(1453) 사이에 연결된 소스-드레인 경로를 가지는, MOSFET(1480)으로 도시되는, 제 4 스위칭 소자의 제어 입력(게이트)(1481)으로 연결되는 출력을 가진다. The DC-AC converter stage 1320 has a generally square wave output with the same frequency and amplitude but opposite phase for the 50% duty cycle and the square wave generated by the first and second pulse generators 1411 and 1412 respectively. It further includes a third pulse generator 1413 to generate. The square wave generated by the third pulse generator 1413 is applied to the control terminal 1471 of the third control switching element 1470 shown as a MOSFET. MOSFET 1470 has a source-drain path connected between first output node 1423 and reference potential terminal 1354. A fourth pulse generator 1414, which generates a generally square wave output that is synchronized and coincides with the output of the third pulse generator 1413, is connected between the (24 V) reference potential terminal 1322 and the second output node 1453. It has an output connected to the control input (gate) 1481 of the fourth switching element, shown as MOSFET 1480, having a source-drain path.

DC-AC 컨버터 스테이지(1310)의 경우에서와 같이, 각각의 제 3 및 제 4 펄스 발생기(1413, 1414)에 의해 생성된 전압 파형에 대해 같은 진폭 및 주파수, 그러나 반대 위상을 가진 제 1 및 제 2 펄스 발생기(1411, 1412) 각각에 의해 생성된 전압 파형에 의해, MOSFET들(1420, 1450)이 ON일 때마다, MOSFET들(1470, 1480)은 OFF가 되고, 그 반대 경우도 성립한다. MOSFET들(1420, 1450)이 ON일 때(MOSFET들(1470, 1480)은 OFF), 전류는 (24 V) 전압 레일(1322)로부터 MOSFET(1420)의 소스-드레인 경로, 인덕터(1424) 및 1 차권선(1430)의 제 1 끝단(1431), 1 차권선(1430)의 제 2 끝단(1432), MOSFET(1450)의 소스-드레인 경로 및 접지 단자(1354)의 경로로 흐른다. 반면에, MOSFET들(1470, 1480)이 ON일 때(MOSFET들(1420, 1450)은 OFF), 전류는 (24 V) 전압 레일(1322)로부터 MOSFET(1480)의 소스-드레인 경로, 1 차권선(1430)의 제 2 끝단(1432), 1 차권선(1430)의 제 1 끝단(1431), MOSFET(1470)의 소스-드레인 경로 및 접지 단자(1354)의 경로를 통해 반대 방향으로 흐른다. 이는 변압기(1440)의 1차 코일(1430)로 인가되는 24 볼트의 진폭을 가지는 50% 듀티 사이클 구현파를 유발한다. 상술한 바와 같이, 매우 큰 권선비를 가지는 승압 변압기인 변압기(1440)에 의해, 이는 1 차권선(1430)에 인가되는 24 볼트 요동에 기인하여 수천 볼트의 수준인 2 차권선(1460)을 가로질러 50% 듀티 사이클 출력 파형을 생성하는 효과를 가진다.As in the case of the DC-AC converter stage 1310, the first and the first having the same amplitude and frequency, but the opposite phase, for the voltage waveform generated by the respective third and fourth pulse generators 1413 and 1414. Due to the voltage waveform generated by each of the two pulse generators 1411 and 1412, each time the MOSFETs 1420 and 1450 are ON, the MOSFETs 1470 and 1480 are turned OFF and vice versa. When the MOSFETs 1420 and 1450 are ON (MOSFETs 1470 and 1480 are OFF), the current is (24 V) from the voltage rail 1322 to the source-drain path of the MOSFET 1420, the inductor 1424 and It flows through the first end 1431 of the primary winding 1430, the second end 1432 of the primary winding 1430, the source-drain path of the MOSFET 1450, and the path of the ground terminal 1354. On the other hand, when MOSFETs 1470 and 1480 are ON (MOSFETs 1420 and 1450 are OFF), the current is (24 V) the source-drain path of MOSFET 1480 from voltage rail 1322, primary It flows in the opposite direction through the second end 1432 of the winding 1430, the first end 1431 of the primary winding 1430, the source-drain path of the MOSFET 1470, and the path of the ground terminal 1354. This causes a 50% duty cycle implementation wave with an amplitude of 24 volts applied to the primary coil 1430 of the transformer 1440. As described above, with a transformer 1440, which is a boosting transformer with a very large turns ratio, it crosses the secondary winding 1460 at a level of several thousand volts due to the 24 volt fluctuations applied to the primary winding 1430. Has the effect of generating a 50% duty cycle output waveform.

승압 변압기(1440)의 2차 코일(1460)은 기준전압(즉, 접지)에 연결되는 제 1 끝단(1461) 및 제 2 출력 포트(1321)에 연결되는 제 2 끝단(1462)을 갖는다. 2차권선에 연결되어 제 2 출력 포트(1321)까지의 연결되는 경로는 2 차권선 누설 인덕턴스(1464)를 포함하는 것과 같이 도시된다. 캐패시터(1465)는 제 2 출력 포트(1321)와 변압기 2 차권선(1460)의 제 1 끝단(1461) 사이에 연결된다. 누설 인덕턴스(1464)와 캐패시터(1465)는 2차권선(1460)을 가지고 LC/탱크 회로를 형성하고, 이는 변압기(1440)의 2 차권선(1460)을 가로질러 만들어지는 일반적인 구형파를 제 2 출력 포트(1321)에서 일반적인 정현파로 변환시키도록 한다. 앞서 설명한 바와 같이, 제 2 출력 포트(1321)는 고전압 부하(CCFL(1330))의 제 2 끝단에 연결되어지도 록 적용된다.The secondary coil 1460 of the boost transformer 1440 has a first end 1541 connected to a reference voltage (ie, ground) and a second end 1462 connected to a second output port 1321. The path connected to the secondary winding to the second output port 1321 is shown as including secondary winding leakage inductance 1464. The capacitor 1465 is connected between the second output port 1321 and the first end 1541 of the transformer secondary winding 1460. The leakage inductance 1464 and the capacitor 1465 have a secondary winding 1460 to form an LC / tank circuit, which outputs a common square wave that is made across the secondary winding 1460 of the transformer 1440 to a second output. Port 1321 converts the signal to a common sinusoid. As described above, the second output port 1321 is applied to be connected to the second end of the high voltage load (CCFL 1330).

도 13의 양쪽 끝단, DC-AC 컨버터의 풀-브릿지 토폴로지 실시예의 동작은 도 14-19의 파형을 참조하여 충분히 이해될 것이고, 여기서 도 14-19는 입력 파형과 풀-브릿지 토폴로지 실시예의 DC-AC 컨버터 스테이지(1310, 1320)에 의해 만들어지는 결과 출력 전압 파형 사이의 상대적으로 큰 위상차와 관련이 있고, 여기서 도 17-19는 입력 파형과 풀-브릿지 토폴로지 실시예의 DC-AC 컨버터 스테이지(1310, 1320)에 의해 만들어지는 결과 출력 전압 파형 사이의 상대적으로 작은 위상차와 관련된다. Both ends of FIG. 13, the operation of the full-bridge topology embodiment of the DC-AC converter will be fully understood with reference to the waveforms of FIGS. 14-19, where FIGS. 14-19 are input waveforms and the DC- of the full-bridge topology embodiment. It is related to the relatively large phase difference between the resulting output voltage waveforms produced by the AC converter stages 1310 and 1320, where FIGS. 17-19 show the DC-AC converter stage 1310 of the input waveform and the full-bridge topology embodiment. It is related to the relatively small phase difference between the resulting output voltage waveforms made by 1320.

더욱 특별히, 도 14는 일반적인 구형파 신호(1501)를 만들어내기 위한 50% 듀티 사이클 펄스파를 가지고, DC-AC 컨버터 스테이지(1310) 내에서 MOSFET 쌍(1320/1350 및 1370/1380)의 ON과 OFF를 교호적으로 동작시키는 경우를 나타내고, 이러한 구형파는 진폭의 측면에서 2개의 공급 레일 전압(24 볼트 및 접지)간에서 변동하고, 그리고 풀-브릿지 DC-AC 컨버터 스테이지(1310)의 승압 변압기(1340)의 1 차권선(1330)에 인가된다. 파형(1502)은 제 1 출력 포트(1311)에서 만들어지는 정현파 출력전압 파형에 대응한다. 도 14에 도시된 바와 같이, 이러한 정현파 출력전압은 파형(1501)의 주파수와 같은 주파수를 갖고, +/- 500 VDC 정도의 값들 사이에서 변하는 진폭을 갖는다.More specifically, FIG. 14 has a 50% duty cycle pulse wave for producing a typical square wave signal 1501, and turns ON and OFF the MOSFET pairs 1320/1350 and 1370/1380 in the DC-AC converter stage 1310. , The square wave fluctuates between two supply rail voltages (24 volts and ground) in terms of amplitude, and boosts the transformer 1340 of the full-bridge DC-AC converter stage 1310. ) Is applied to the primary winding (1330). Waveform 1502 corresponds to a sinusoidal output voltage waveform produced at first output port 1311. As shown in Figure 14, this sinusoidal output voltage has a frequency equal to the frequency of waveform 1501 and has an amplitude that varies between values on the order of +/- 500 VDC.

유사하게, 도 15는 일반적인 구형파 신호(1511)를 만들어내기 위한 50% 듀티 사이클 펄스파를 가지고, 풀-브릿지 DC-AC 컨버터 스테이지(1320)의 MOSFET 쌍(1420/1450 및 1470/1480)의 ON과 OFF를 교호적으로 동작시키는 경우를 나타내고, 이러한 구형파도 진폭의 측면에서 2개의 공급 레일 전압(0과 24 볼트) 사이에서 변동하고, 그리고 승압 변압기(1440)의 1 차권선(1430)에 인가된다. 파형(1512)은 제 2 출력 포트(1321)에서 만들어지는 출력 전압 파형에 대응한다. 도 15에 도시된 바와 같이, 이러한 출력전압 파형은 파형(1511)의 주파수와 같은 주파수를 갖고, +/- 1400 VDC 정도의 값들 사이에서 변하는 진폭을 갖는다. 도 15의 파형(1511, 1512)은 도 14의 파형(1501, 1502)에 대해 실질적인 양만큼 위상 이동되었음을 알아야 한다. Similarly, FIG. 15 has a 50% duty cycle pulse wave for producing a typical square wave signal 1511 and turns ON the MOSFET pairs 1420/1450 and 1470/1480 of the full-bridge DC-AC converter stage 1320. And a case of alternately operating and OFF, this square wave also fluctuates between two supply rail voltages (0 and 24 volts) in terms of amplitude, and is applied to the primary winding 1430 of the boost transformer 1440. do. Waveform 1512 corresponds to an output voltage waveform produced at second output port 1321. As shown in FIG. 15, this output voltage waveform has a frequency equal to the frequency of waveform 1511 and has an amplitude that varies between values on the order of +/− 1400 VDC. It should be noted that waveforms 1511 and 1512 of FIG. 15 have been phase shifted by a substantial amount relative to waveforms 1501 and 1502 of FIG.

도 16은 (CCFL) 부하(1330)를 가로질러 만들어지는 도 14 및 15의 파형들의 2 세트를 합성한 것을 도시한 것이다. 본 도시된 바와 같이, 2개의 일반적인 구형파(1501, 1511)의 합성(1521)이 계단모양인 특성(1521)을 갖는 반면, 2개의 정현파(1502, 1512)의 합성(1522)은 각 파형(1502, 1512)의 동일 주파수와 +/- 1900 VDC 정도의 결과적인 진폭을 갖는 정현파이다. 따라서, 도 14-16으로부터, 2개의 반-브리지 DC-AC 컨버터 스테이지의 전환을 제어하는데 사용되는 파형들 사이의 상대적으로 큰 위상차는 부하(1330)를 가로질러 상대적으로 큰 진폭 정현파 전압을 만드는데 효과적이라는 것을 알 수 있다. FIG. 16 illustrates a composite of two sets of waveforms of FIGS. 14 and 15 made across a (CCFL) load 1330. As shown, the synthesis 1521 of the two common square waves 1501 and 1511 has a characteristic 1521 that is stepped, while the synthesis 1522 of the two sinusoids 1502 and 1512 corresponds to each waveform 1502. , Sine wave with the same frequency of 1512 and the resulting amplitude on the order of +/- 1900 VDC. Thus, from Figures 14-16, the relatively large phase difference between the waveforms used to control the switching of the two half-bridge DC-AC converter stages is effective to make a relatively large amplitude sinusoidal voltage across the load 1330. It can be seen that.

도 17은 도 14와 유사한데, 일반적인 정현파 신호(1531)를 만들어내기 위해 50% 듀티 사이클 파형을 가지고 MOSFET 쌍(1320/1350 및 1370/1380)의 ON과 OFF를 교호적으로 동작시키는 경우를 나타내고, 여기서 이러한 파형은 2개의 공급 레일 전압(0과 24 볼트) 사이에서 진폭이 변하고, 그리고 풀-브릿지 DC-AC 컨버터 스테이지(1310)의 승압 변압기(1340)의 1차권선(1330)에 인가된다. 파형(1532)은 출력 포트(1311)에서 만들어진 출력 정현파 전압에 대응한다. 도 17에 도시된 바와 같이, 이러한 정현파 출력 전압은 파형(501)의 주파수와 같은 주파수 및 +/- 1500 VDC 정도의 값 사이에서 변하는 진폭을 갖는다.FIG. 17 is similar to FIG. 14 showing the case where the ON and OFF of the MOSFET pairs 1320/1350 and 1370/1380 are alternately operated with a 50% duty cycle waveform to produce a typical sinusoidal signal 1531. Where the waveform varies in amplitude between the two supply rail voltages (0 and 24 volts) and is applied to the primary winding 1330 of the boost transformer 1340 of the full-bridge DC-AC converter stage 1310. . Waveform 1532 corresponds to the output sinusoidal voltage produced at output port 1311. As shown in FIG. 17, this sinusoidal output voltage has an amplitude that varies between a frequency equal to the frequency of waveform 501 and a value on the order of +/- 1500 VDC.

도 18은 일반적인 구형파 신호(1541)를 만들어내기 위한 50% 듀티 사이클 파형을 가지고, 도 13의 풀-브릿지 토폴로지 실시예의 DC-AC 컨버터 스테이지(1320) 의 MOSFET 쌍(1420/1450 및 1470/1480)의 ON과 OFF를 교호적으로 동작시키는 경우를 나타내고, 이러한 구형파는 진폭의 측면에서 2개의 공급 레일 전압(0과 24 볼트) 사이에서 변동하고, 그리고 승압 변압기(1440)의 1차 권선(1430)에 인가된다. 파형(1542)은 출력 포트(1321)에서 만들어지는 정현파 출력전압 파형에 대응한다. 도 18에 도시된 바와 같이, 이러한 정현파 출력전압은 파형(1541)의 주파수와 같은 주파수를 갖고, +/- 1500 VDC 정도의 값들 사이에서 변하는 진폭을 갖는다. 도 18의 파형(1541, 1542)은 도 17의 파형(1531, 1532)에 대해 미미할 정도의 양으로 인해 위상 이동된다. FIG. 18 has a 50% duty cycle waveform for producing a typical square wave signal 1541, and MOSFET pairs 1420/1450 and 1470/1480 of the DC-AC converter stage 1320 of the full-bridge topology embodiment of FIG. , The square wave fluctuates between two supply rail voltages (0 and 24 volts) in terms of amplitude, and the primary winding 1430 of the boost transformer 1440. Is applied to. Waveform 1542 corresponds to a sinusoidal output voltage waveform produced at output port 1321. As shown in FIG. 18, this sinusoidal output voltage has a frequency equal to the frequency of waveform 1541 and has an amplitude that varies between values on the order of +/- 1500 VDC. Waveforms 1541 and 1542 of FIG. 18 are phase shifted due to a slight amount relative to waveforms 1531 and 1532 of FIG.

도 19는 (CCFL) 부하(1330)를 가로질러 만들어지는 2개 세트 파형의 합성을 나타낸다. 본 도시된 바와 같이, 2개의 일반적인 구형파(1531, 1541)의 합성(1551)은 구형파(1531, 1541)의 대략 로우-하이 및 하이-로우 과도기에서 일어나는 '스파이크' 같은 과도현상(1552, 1553)을 가지고 '스파이크' 특성을 갖는다. 2개의 정현파(1532, 1542)의 합성(1554)은 0 볼트 DC 정도의 결과적인 진폭을 갖는다. 따라서, 2개의 풀-브릿지 DC-AC 컨버터의 전환을 제어하는데 사용되는 파형들 사이의 상대적으로 작거나 무시할만한 위상차는 부하(1330)를 가로질러 최종 전압을 매우 작게 또는 거의 영이 되도록 만드는데 효과적이다. 19 shows the synthesis of two sets of waveforms made across the (CCFL) load 1330. As shown, the synthesis 1551 of two common square waves 1531 and 1541 is a 'spike'-like transient that occurs in the approximately low-high and high-low transitions of the square waves 1531 and 1541. Has a 'spike' characteristic. The synthesis 1554 of the two sinusoids 1532, 1542 has a resulting amplitude on the order of 0 volts DC. Thus, the relatively small or negligible phase difference between the waveforms used to control the switching of the two full-bridge DC-AC converters is effective to make the final voltage very small or near zero across the load 1330.

도 20은 DC-AC 제어기의 풀-브릿지 토폴로지 및 도 13에 도시된 양쪽 끝단, 인버터 소자를 위한 드라이버 구조의 실제 국한되지 않는 구현 예를 도식적으로 나타낸 것이다. 특히, 도 20은 도 13의 제 1 DC-AC 컨버터 스테이지(1310)의 4개의 펄스 발생기(1311, 1312, 1313, 1314)를 구현한 제 1, 4채널 드라이버 스테이지(2010)와, 도 13의 제 2 DC-AC 컨버터 스테이지(1320)의 4개의 펄스 발생기(1411, 1412, 1413, 1414)를 구현한 제 2, 4채널 드라이버 스테이지(2020)를 도시한다. 도 20은 펄스 오프셋 제어 스테이지(2030)도 도시하고, 이는 출력 포트들(1311, 1321)에 인가되는 파형들 사이의 위상차를 조정하도록 하며, 이로써 부하(1330)를 가로질러 인가되는 결과 전압을 제어한다. 도 20의 회로적 잔여부분은 도 13에 도시된 것과 같아서 재설명을 생략한다. FIG. 20 diagrammatically illustrates a full-bridge topology of a DC-AC controller and an actual, non-limiting example of a driver structure for both ends, the inverter element shown in FIG. 13. In particular, FIG. 20 illustrates a first and four channel driver stage 2010 implementing four pulse generators 1311, 1312, 1313, and 1314 of the first DC-AC converter stage 1310 of FIG. 13, and FIG. 13. A second, four channel driver stage 2020 is shown implementing four pulse generators 1411, 1412, 1413, 1414 of the second DC-AC converter stage 1320. 20 also shows a pulse offset control stage 2030, which allows to adjust the phase difference between the waveforms applied to the output ports 1311, 1321, thereby controlling the resulting voltage applied across the load 1330. do. The remainder of the circuit of FIG. 20 is the same as that shown in FIG. 13 and will not be described again.

제 1 4채널 드라이버 스테이지(2010)는 입력 라인(2012)상에서 입력 클럭 신호를 수신하기 위해 연결된 입력을 갖는 토글 플립-플롭(2011)을 포함하고, 입력 클럭 신호는 출력 포트(1311, 1312)에서 만들어지는 의도된 정현파의 주파수에 대응하는 주파수를 갖는다. 토글 플립-플롭(2011)은 드라이버(2013, 2014)의 입력에 공통으로 연결된 Q 출력과 드라이버(2015, 2016)에 공통으로 연결된 그의 QBAR 출력을 갖는다. 드라이버(2013, 2014)의 출력들은 MOSFET(1320, 1350)의 게이트 입력에 각각 연결되는 반면, 드라이버(2015, 2016)의 출력들은 MOSFET(1370, 1380)의 게이트 입력에 각각 연결된다. 제 2 4채널 드라이버 스테이지(2020)는 토글 플립-플롭(2021)을 갖고, 위상 오프셋 제어 스테이지(2030)내에서 전압-제어된 지연 회 로(2031)에 의해 공급됨에 따라, 이는 입력 라인(2012)상에서 제어 가능한 입력 클럭 신호의 지연판을 수신하기 위해 연결된 입력을 갖는다. 국한되지 않는 실시예에 따르면, 전압-제어된 지연회로(2031)는 전압 제어된 단발(one-shot)로서 구현될 수 있다. 토글 플립-플롭(2021)은 드라이버(2023, 2024)의 입력에 공통으로 연결된 Q 출력과 드라이버(2025, 2026)의 입력에 공통으로 연결된 그의 QBAR 출력을 갖는다. 드라이버(2023, 2024)의 출력들은 MOSFET(1420, 1450)의 게이트 입력에 각각 연결되는 반면, 드라이버(2025, 2026)의 출력들은 MOSFET(1470, 1480)의 게이트 입력에 각각 연결된다. The first four channel driver stage 2010 includes a toggle flip-flop 2011 having an input coupled to receive an input clock signal on an input line 2012, the input clock signal being output at the output ports 1311 and 1312. It has a frequency corresponding to the frequency of the intended sinusoid being made. Toggle flip-flop 2011 has a Q output commonly connected to the inputs of drivers 2013 and 2014 and its QBAR output commonly connected to drivers 2015 and 2016. Outputs of drivers 2013 and 2014 are connected to gate inputs of MOSFETs 1320 and 1350, respectively, while outputs of drivers 2015 and 2016 are connected to gate inputs of MOSFETs 1370 and 1380, respectively. The second four channel driver stage 2020 has a toggle flip-flop 2021, which is supplied by the voltage-controlled delay circuit 2031 within the phase offset control stage 2030, so that it is input line 2012. Has an input connected to receive a delay plate of the controllable input clock signal. According to a non-limiting embodiment, the voltage-controlled delay circuit 2031 may be implemented as a voltage-controlled one-shot. Toggle flip-flop 2021 has a Q output commonly connected to the inputs of drivers 2023 and 2024 and its QBAR output commonly connected to the inputs of drivers 2025 and 2026. The outputs of drivers 2023 and 2024 are connected to gate inputs of MOSFETs 1420 and 1450, respectively, while the outputs of drivers 2025 and 2026 are connected to gate inputs of MOSFETs 1470 and 1480, respectively.

위상 오프셋 제어 스테이지(2030)내에서, 전압-제어된 지연 스테이지(2031)는 입력 라인(2012)에 연결된 신호 입력(2032), 에러 증폭기(2040)의 출력에 연결된 제어 입력(2033) 및 4채널 드라이버 스테이지(2020)의 토글 플립-플롭(2021)의 입력에 연결된 출력을 갖는다. 에러 증폭기(2040)는 절대값 회로(2050)의 출력에 연결된 비반전(+) 입력(2041)을 갖고, 그 입력은 레지스터(1363)에 연결되어 있다. 에러 증폭기(2040)의 반전 입력(-)(2042)는 출력 포트(1311, 1321) 사이에 인가되는 결과 전압의 편차를 확립하는데 사용되는 제어 전압을 수신하기 위하여 연결되고, 이로서 부하(1330)를 가로지른다. 특히, 제어 전압은 라인(2012)에 인가되는 입력 클럭 신호에 대해 전압-제어된 지연(2031)으로 전해지는 지연을 제어하는데 사용되고, 이로써 클럭 신호들 사이의 위상 오프셋이 토글 플립-플롭(2011, 2021)에 인가된다. Within phase offset control stage 2030, voltage-controlled delay stage 2031 includes signal input 2032 coupled to input line 2012, control input 2033 coupled to the output of error amplifier 2040 and four channels. Has an output coupled to an input of a toggle flip-flop 2021 of the driver stage 2020. Error amplifier 2040 has a non-inverting (+) input 2041 coupled to the output of absolute value circuit 2050, the input of which is coupled to register 1363. The inverting input (-) 2042 of the error amplifier 2040 is connected to receive a control voltage that is used to establish a variation in the resulting voltage applied between the output ports 1311, 1321, thereby loading the load 1330. Traverse In particular, the control voltage is used to control the delay propagated to the voltage-controlled delay 2031 with respect to the input clock signal applied to the line 2012, whereby the phase offset between the clock signals is toggled flip-flop (2011, 2021).

CCFL에 부합하는 부하(1330)의 예에 대해, 에러 증폭기(2040)의 입력(2042) 에 인가된 전압은 제더 신호의 등급에 비례해서 광도표시전압(V BAT)에 부합할 수 있다. 도 14-16 및 도 17-19의 기재와 관련되어 상술한 바와 같이, 부하의 양끝단에 인가된 각 전압파형들간의 위상차가 클수록, 부하를 가로질러 발현된 AC 전압 차이는 더 크게 된다. 즉, 에러 증폭기 입력(2042)로 인가되는 전압이 변화함에 따라, 에러 증폭기(2040)의 출력은, 토글 플립-플롭(2011, 2021)에 사용되는 2개 클럭 신호 사이의 위상 차이를 변화시키기 위해, 전압 제어 지연 회로(2031)에 의해 입력 클럭 신호로 부가되는 지연을 상응하게 변화시킨다. 그러므로, 도 21에서 도시되는 바와 같이, 에러 증폭기에 인가되는 지연 제어 전압(V BRT)은 '2101'의 제 1의 또는 최소의 값(예를 들면, 0 볼트)로부터 '2102'의 제 2의 상대적으로 큰 값으로 증가될 수 있다.For an example of a load 1330 that conforms to the CCFL, the voltage applied to the input 2042 of the error amplifier 2040 may correspond to the luminance display voltage V BAT in proportion to the magnitude of the Zeder signal. As described above in connection with the description of FIGS. 14-16 and 17-19, the larger the phase difference between the voltage waveforms applied to both ends of the load, the larger the AC voltage difference expressed across the load. That is, as the voltage applied to the error amplifier input 2042 changes, the output of the error amplifier 2040 changes the phase difference between the two clock signals used for the toggle flip-flops 2011 and 2021. The delay added to the input clock signal by the voltage control delay circuit 2031 is correspondingly changed. Therefore, as shown in FIG. 21, the delay control voltage V BRT applied to the error amplifier is a second value of '2102' from the first or minimum value of '2101' (for example, 0 volts). It can be increased to a relatively large value.

도 22 및 23에서 도시되는 바와 같이, 최소 제어 전압(0 볼트) 또는 그 근처에서, 전압 제어 지연(2031)에 의해 부가된 지연 또는 위상 오프셋은 또한 상대적으로 작은 값이고, 그리하여 2개 출력 파형 사이의 위상 오프셋은 상대적으로 작은 값이며, 도 24에서 도시되는 일반적으로 스파이크형 특성(2401)을 가지는 파형을 유발하고, 도 17-19를 참조하여 상술된 바와 같이, 부하를 가로질러 매우 작거나 거의 0인 최종 전압을 생성한다. 반면에, 제어 전압의 상대적으로 큰 값 또는 그 근처에서, 전압 제어 지연(2031)에 의해 부가된 지연 또는 위상 오프셋은 상대적으로 큰 값이고, 그리하여 2개 출력 파형 사이의 위상 오프셋은 또한 상대적으로 큰 값이며, 도 24에서 도시되는 일반적으로 계단모양인 특성(2402)을 가지는 파형을 유발하고, 도 14-16을 참조하여 상술된 바와 같이, 부하를 가로질러 상대적으로 큰 진폭의 정현파 전압을 생성한다. As shown in Figs. 22 and 23, at or near the minimum control voltage (0 volts), the delay or phase offset added by the voltage control delay 2031 is also a relatively small value, thus between the two output waveforms. The phase offset of is a relatively small value, resulting in a waveform having a generally spiked characteristic 2401 shown in FIG. 24, and very small or nearly across the load, as described above with reference to FIGS. 17-19. Generate a final voltage of zero. On the other hand, at or near the relatively large value of the control voltage, the delay or phase offset added by the voltage control delay 2031 is a relatively large value, so that the phase offset between the two output waveforms is also relatively large. Value, which results in a waveform having the generally stepped characteristic 2402 shown in FIG. 24 and generating a relatively large amplitude sinusoidal voltage across the load, as described above with reference to FIGS. 14-16. .

종래 기재에서 본 바와 같이, LCD 패널의 백라이트로 사용된 CCFLs에 AC 전력을 공급하는 시스템을 포함하는 진부적인 고전압 AC 전력공급시스템구조의 불리한 점들은, CCFL과 같이 부하 양끝단을 구동하기 위해 동작하는, 동일 주파수 및 진폭을 갖는 반면 서로간에 제어된 위상차를 갖는 제 1 정현파 전압 및 제 2 정현파 전압을 지닌 본 발명의 DC-AC 컨버터 구조의 조정가능-위상, 양끝단, 하프-브릿지 및 풀-브릿지 토폴로지들에 의해 효과적으로 제거된다. 제 1 및 제 2 정현파전압들간의 위상차를 제어함으로 본 발명의 하프-브릿지 및 풀-브릿지 토폴로지들은 부하 양끝단을 가로질러 생성되는 합성전압차등의 진폭을 변동시킬 수 있다.As seen in the prior art, disadvantages of the conventional high voltage AC power supply system structure, including a system for supplying AC power to CCFLs used as backlights of LCD panels, operate to drive both ends of the load, such as CCFLs. The adjustable-phase, both ends, half-bridges, and full-bridges of the DC-AC converter structure of the present invention having a first sinusoidal voltage and a second sinusoidal voltage having the same frequency and amplitude while having controlled phase differences from each other. Effectively eliminated by topologies. By controlling the phase difference between the first and second sinusoidal wave voltages, the half-bridge and full-bridge topologies of the present invention can vary the amplitude of the synthesized voltage differential generated across both ends of the load.

본 발명에 따라서 다중 브릿지 토폴로지-기반을 둔 실시예들을 이해하는 동시에 기술분야의 당업자자 알려진 수 많은 변화들 및 수정사항들을 국한되지 않고 엿볼 수 있다. 그러므로 국한되지 않고 여기에 도시되고 설명된 기재사항을 통해, 본래의 기술분야를 명확하게 함으로서, 변화들 및 수정사항들을 다룰 수가 있다. While the invention is understood in accordance with the multi-bridge topology-based embodiments, numerous changes and modifications known to those skilled in the art can be seen without limitation. Thus, the descriptions shown and described herein, without being limited, can clarify the original technical field so that changes and modifications can be addressed.

Claims (26)

AC 전력을 고전압부하에 공급해주는 장치로서,As a device that supplies AC power to high voltage loads, 동일한 주파수와 진폭을 서로 가지며, 상기 부하의 양쪽 끝단에 걸쳐서 생성된 합성 AC 전압차등(composite AC voltage differential)의 진폭을 변경시키는데에 효과적인 조정-위상차를 서로간에 갖는 제 1 및 제 2 정현파 전압들을 이용하여, 상기 부하의 양쪽 끝단들을 구동시키도록 작동하는 브릿지 토폴로지-형상의 제 1 및 제 2 위상조정 DC-AC 컨버터 스테이지들을 포함하는 것을 특징으로 하는 AC 전력 공급장치.Using first and second sinusoidal voltages having the same frequency and amplitude to each other and having an adjustable-phase difference between each other that is effective for changing the amplitude of the composite AC voltage differential generated across both ends of the load. A bridge topology-shaped first and second phased DC-AC converter stages operative to drive both ends of the load. 제 1 항에 있어서, 상기 브릿지 형상의 제 1 및 제 2 위상조정 DC-AC 컨버터 스테이지들 각각은 하프(half)-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지를 포함하는 것을 특징으로 하는 AC 전력 공급장치.2. The AC power supply of claim 1, wherein each of said bridged first and second phased DC-AC converter stages comprises a half-bridge topology-shaped DC-AC converter stage. Device. 제 2 항에 있어서, 상기 각각의 하프-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지들내에는, 3. The method of claim 2, wherein in each of the half-bridge topology-shaped DC-AC converter stages, 서로 반대 위상과 50 % 의 듀티 사이클을 갖는, 동일 진폭 및 주파수의 위상-상보 펄스신호들을 생성하는 한 쌍의 펄스 발생기들이 포함되며, A pair of pulse generators for generating phase-complementary pulse signals of equal amplitude and frequency having opposite phases and 50% duty cycle, 상기 위상-상보 펄스신호들은 한 쌍의 제어 스위칭소자들의 ON/OFF 도통상태를 제어함으로써 제 1 및 제 2 기준전압단자들 사이에 연결된 전류흐름경로들을 제 어하는데에 사용되고,The phase-complementary pulse signals are used to control current flow paths connected between the first and second reference voltage terminals by controlling the ON / OFF conduction state of a pair of control switching elements, 상기 스위칭소자들의 공통접점은 승압 변압기의 1차 코일의 제 1 끝단에 연결되며, 상기 1차 코일의 제 2 끝단은 한 쪽 끝단이 소정의 기준전압에 연결된 커패시터의 다른 쪽 끝단에 연결되며,The common contact of the switching elements is connected to the first end of the primary coil of the boost transformer, the second end of the primary coil is connected to the other end of the capacitor whose one end is connected to a predetermined reference voltage, 상기 승압 변압기는, 상기 승압 변압기내의 2차권선의 양단에 걸쳐 생성된 일반적인 구형파의 출력을 일반적인 정현파로 변환시키도록 작동하는 공진필터회로와 결합된 2차코일을 갖는 것을 특징으로 하는 AC 전력 공급장치.The boost transformer has a secondary coil coupled with a resonant filter circuit operative to convert the output of a common square wave generated across both ends of the secondary winding in the boost transformer into a common sine wave. . 제 3 항에 있어서, 상기 부하의 양쪽 끝단간에 생성된 합성 AC 전압차등의 진폭을 변경시키기 위하여, 상기 컨버터 스테이지들 중의 한 쪽의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 상기 정현파의 위상을, 다른 쪽의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 상기 정현파의 위상에 대해 상대적으로 조정하는 것을 특징으로 하는 AC 전력 공급장치.4. The phase of the sine wave generated by the resonant filter circuit in one of the converter stages in order to change the amplitude of the synthesized AC voltage differential generated between both ends of the load. And adjusting relative to the phase of the sinusoidal wave generated by the resonance filter circuit in the other converter stage. 제 4 항에 있어서, The method of claim 4, wherein 상기 컨버터 스테이지들 중의 한 쪽의 컨버터 스테이지에서의 상기 펄스 발생기들에 의해 생성된 펄스열들에 대해 상대적으로, 소정의 제어된-지연을, 상기 컨버터 스테이지들 중의 다른 쪽의 컨버터 스테이지에서의 펄스 발생기들에 의해 생성된 펄스열들에 부가하는 전압-제어 지연회로를 더 포함하며, Relative to the pulse trains produced by the pulse generators in one of the converter stages, a predetermined controlled-delay, pulse generators in the other converter stage of the converter stages Further comprising a voltage-controlled delay circuit added to the pulse trains generated by 상기 양 쪽의 펄스열들간에서의 상기 소정의 제어된-지연은 상기 부하의 양 끝단에 걸쳐서 생성된 상기 합성 AC 전압차등의 진폭을 제어하는 용도로 사용되는 것을 특징으로 하는 AC 전력 공급장치.And said predetermined controlled-delay between both pulse trains is used for controlling the amplitude of said composite AC voltage differential generated across both ends of said load. 제 5 항에 있어서, 상기 부하는 냉음극 형광램프 (CCFL) 를 포함하는 것을 특징으로 하는 AC 전력 공급장치.6. The AC power supply of claim 5, wherein the load comprises a cold cathode fluorescent lamp (CCFL). 제 5 항에 있어서, 상기 전압-제어 지연회로는, 상기 CCFL 의 양단에 걸친 전압을 표시하는 전압과 상기 CCFL 의 광도등급을 제어하는 광도제어전압을 수신하도록 결합된 에러 증폭기를 포함하는 것을 특징으로 하는 AC 전력 공급장치. 6. The voltage-controlled delay circuit of claim 5, wherein the voltage-controlled delay circuit comprises an error amplifier coupled to receive a voltage indicative of a voltage across the CCFL and a brightness control voltage controlling the brightness class of the CCFL. AC power supply. 제 1 항에 있어서, 상기 브릿지 토폴로지-형상의 제 1 및 제 2 위상조정 DC-AC 컨버터 스테이지들 각각은 풀(full)-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지를 포함하는 것을 특징으로 하는 AC 전력 공급장치.2. The AC of claim 1, wherein each of the bridge topology-shaped first and second phase-regulated DC-AC converter stages comprises a full-bridge topology-shaped DC-AC converter stage. Power supply. 제 8 항에 있어서, 상기 각각의 풀-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지들내에는, 9. The method of claim 8, wherein in each of the full-bridge topology-shaped DC-AC converter stages, 서로 반대 위상과 50 % 의 듀티 사이클을 갖는, 동일 진폭 및 주파수의 위상-상보 펄스신호들을 생성하는 한 쌍의 펄스 발생기들이 포함되며, A pair of pulse generators for generating phase-complementary pulse signals of equal amplitude and frequency having opposite phases and 50% duty cycle, 상기 위상-상보 펄스신호들은 제 1 및 제 2 의 한 쌍의 제어 스위칭소자들의 ON/OFF 도통상태를 제어함으로써 제 1 및 제 2 기준전압단자들 사이에 연결된 전류 흐름경로들을 제어하는데에 사용되고,The phase-complementary pulse signals are used to control the current flow paths connected between the first and second reference voltage terminals by controlling the ON / OFF conduction state of the first and second pair of control switching elements, 상기 제 1 의 한 쌍의 스위칭소자들의 공통접점은 승압 변압기의 1차코일의 제 1 끝단에 연결되며, 상기 제 2 의 한 쌍의 스위칭소자들의 공통접점은 상기 승압 변압기의 상기 1차 코일의 제 2 끝단에 연결되며, The common contact of the first pair of switching elements is connected to a first end of the primary coil of the boost transformer, and the common contact of the second pair of switching elements is formed of the first coil of the primary coil of the boost transformer. 2 ends, 상기 승압 변압기는, 상기 승압 변압기내의 2차권선의 양단에 걸쳐 생성된 일반적인 구형파의 출력을 일반적인 정현파로 변환시키도록 작동하는 공진필터회로와 결합된 2차코일을 갖는 것을 특징으로 하는 AC 전력 공급장치.The boost transformer has a secondary coil coupled with a resonant filter circuit operative to convert the output of a common square wave generated across both ends of the secondary winding in the boost transformer into a common sine wave. . 제 9 항에 있어서, 상기 부하의 양쪽 끝단간에 생성된 합성 AC 전압차등의 진폭을 변경시키기 위하여, 상기 컨버터 스테이지들 중의 한 쪽의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 상기 정현파의 위상을, 다른 쪽의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 상기 정현파의 위상에 대해 상대적으로 조정하는 것을 특징으로 하는 AC 전력 공급장치.The phase of the sine wave generated by the resonance filter circuit in one of the converter stages to change the amplitude of the synthesized AC voltage difference generated between both ends of the load. And adjusting relative to the phase of the sinusoidal wave generated by the resonance filter circuit in the other converter stage. 제 10 항에 있어서, 상기 DC-AC 컨버터 스테이지들 중의 한 쪽의 컨버터 스테이지에서의 상기 펄스 발생기들에 의해 생성된 펄스신호들에 대해 상대적으로, 소정의 제어된-지연을, 상기 DC-AC 컨버터 스테이지들 중의 다른 쪽의 컨버터 스테이지에서의 펄스 발생기들에 의해 생성된 펄스신호들에 부가하는 전압-제어 지연회로를 더 포함하며, 11. The DC-AC converter of claim 10, wherein a predetermined controlled-delay is applied relative to pulse signals generated by the pulse generators in one of the DC-AC converter stages. Further comprising a voltage-controlled delay circuit for adding to the pulse signals generated by the pulse generators at the converter stage on the other of the stages, 상기 양 쪽의 펄스열들간에서의 상기 소정의 제어된-지연은 상기 부하의 양 끝단에 걸쳐 생성된 합성 AC 전압차등의 진폭을 제어하는 용도로 사용되는 것을 특징으로 하는 AC 전력 공급장치.And the predetermined controlled-delay between the two pulse trains is used for controlling the amplitude of the composite AC voltage difference generated across both ends of the load. 제 11 항에 있어서, 상기 부하는 냉음극 형광램프 (CCFL) 를 포함하는 것을 특징으로 하는 AC 전력 공급장치.12. The AC power supply of claim 11, wherein the load comprises a cold cathode fluorescent lamp (CCFL). 제 11 항에 있어서, 상기 전압-제어 지연회로는, 상기 CCFL 의 양단에 걸친 전압을 표시하는 전압과 상기 CCFL 의 광도의 등급을 제어하는 광도제어전압을 수신하도록 결합된 에러 증폭기를 포함하는 것을 특징으로 하는 AC 전력 공급장치. 12. The voltage-controlled delay circuit of claim 11, wherein the voltage-controlled delay circuit comprises an error amplifier coupled to receive a voltage indicative of a voltage across the CCFL and a brightness control voltage that controls a class of brightness of the CCFL. AC power supply. AC 전력을 고전압부하에 공급해주는 방법로서,As a way to supply AC power to high voltage loads, (a) 브릿지 토폴로지-형상의 제 1 위상조정 DC-AC 컨버터 스테이지에 의해 생성된 것으로서 소정의 주파수와 진폭을 갖는 제 1 정현파 전압을 이용하여 상기 부하의 제 1 끝단을 구동시키는 단계;(a) driving a first end of the load using a first sinusoidal voltage having a predetermined frequency and amplitude as produced by a bridge topology-shaped first phase-regulated DC-AC converter stage; (b) 브릿지 토폴로지-형상의 제 2 위상조정 DC-AC 컨버터 스테이지에 의해 생성된 것으로서 소정의 주파수와 진폭을 갖는 제 2 정현파 전압을 이용하여 상기 부하의 제 2 끝단을 구동시키는 단계; 및,(b) driving a second end of the load using a second sinusoidal voltage having a predetermined frequency and amplitude as produced by a bridge topology-shaped second phase-regulated DC-AC converter stage; And, (c) 상기 부하의 양끝단에 걸쳐 생성된 합성 AC 전압차등의 진폭을 변경하기 위하여, 상기 제 1 및 제 2 정현파 전압간의 위상차를 조정하는 단계;를 포함하는 것을 특징으로 하는 AC 전력 공급방법.(c) adjusting a phase difference between the first and second sinusoidal voltages to change the amplitude of the synthesized AC voltage difference generated across both ends of the load. 제 14 항에 있어서, 상기 브릿지 토폴로지-형상의 제 1 및 제 2 위상조정 DC-AC 컨버터 스테이지들 각각은 하프-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지를 포함하는 것을 특징으로 하는 AC 전력 공급방법.15. The method of claim 14, wherein each of said bridge topology-shaped first and second phase adjusted DC-AC converter stages comprises a half-bridge topology-shaped DC-AC converter stage. . 제 15 항에 있어서, 상기 각각의 하프-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지들내에는, 16. The apparatus of claim 15, wherein in each of the half-bridge topology-shaped DC-AC converter stages: 서로 반대 위상과 50 % 의 듀티 사이클을 갖는, 동일 진폭 및 주파수의 위상-상보 펄스신호들을 생성하는 한 쌍의 펄스 발생기들이 포함되며, A pair of pulse generators for generating phase-complementary pulse signals of equal amplitude and frequency having opposite phases and 50% duty cycle, 상기 위상-상보 펄스신호들은 한 쌍의 제어 스위칭소자들의 ON/OFF 도통상태를 제어함으로써 제 1 및 제 2 기준전압단자들 사이에 연결된 전류흐름경로들을 제어하는데에 사용되고,The phase-complementary pulse signals are used to control current flow paths connected between the first and second reference voltage terminals by controlling the ON / OFF conduction state of a pair of control switching elements, 상기 스위칭소자들의 공통접점은 승압 변압기의 1차코일의 제 1 끝단에 연결되며, 상기 1차코일의 제 2 끝단은 한 쪽 끝단이 소정의 기준전압에 연결된 커패시터의 다른 쪽 끝단에 연결되며,The common contact of the switching elements is connected to the first end of the primary coil of the boost transformer, the second end of the primary coil is connected to the other end of the capacitor whose one end is connected to a predetermined reference voltage, 상기 승압 변압기는, 상기 승압 변압기내의 2차권선의 양단에 걸쳐 생성된 일반적인 구형파의 출력을 일반적인 정현파로 변환시키도록 작동하는 공진필터회로와 결합된 2차코일을 갖는 것을 특징으로 하는 AC 전력 공급방법.The boost transformer has a secondary coil coupled with a resonant filter circuit operative to convert the output of a common square wave generated across both ends of the secondary winding in the boost transformer into a common sine wave. . 제 16 항에 있어서, 상기 (c) 단계는, 상기 부하의 양끝단에 걸쳐 생성된 합 성 AC 전압차등의 진폭을 변경하기 위하여, 상기 컨버터 스테이지들 중의 하나의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 정현파의 위상을, 다른 하나의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 정현파의 위상에 대해 상대적으로 조정하는 단계를 포함하는 것을 특징으로 하는 AC 전력 공급방법.17. The resonant filter circuit as claimed in claim 16, wherein step (c) comprises: applying the resonant filter circuit at one of the converter stages to change the amplitude of the synthesized AC voltage difference generated across both ends of the load. And adjusting the phase of the sinusoidal wave generated by the phase relative to the phase of the sinusoidal wave generated by the resonance filter circuit in another converter stage. 제 17 항에 있어서, 상기 (c) 단계는, 상기 컨버터 스테이지들 중의 한 쪽의 컨버터 스테이지에서의 상기 펄스 발생기들에 의해 생성된 펄스열들에 대해 상대적으로, 상기 컨버터 스테이지들 중의 다른 쪽의 컨버터 스테이지에서의 펄스 발생기들에 의해 생성된 펄스열들에 소정의 제어된-지연을 부가하는 단계를 포함하며, 상기 두개의 펄스열들간에 부가된 소정의 제어된-지연은 상기 제 1 및 제 2 정현파전압들간의 위상차를 조정하며, 이로써 상기 부하의 양끝단에 걸쳐 생성된 합성 AC 전압차등의 진폭을 변경하는 것을 특징으로 하는 AC 전력 공급방법.18. The converter stage of claim 17, wherein step (c) is relative to pulse trains generated by the pulse generators in one of the converter stages. And adding a predetermined controlled-delay to the pulse trains generated by the pulse generators in which the predetermined controlled-delay added between the two pulse trains is between the first and second sinusoidal voltages. Adjusting the phase difference of the circuit, thereby changing the amplitude of the synthesized AC voltage difference generated across both ends of the load. 제 18 항에 있어서, 상기 부하는 냉음극 형광램프 (CCFL) 를 포함하는 것을 특징으로 하는 AC 전력 공급방법. 19. The method of claim 18 wherein the load comprises a cold cathode fluorescent lamp (CCFL). 제 18 항에 있어서, 상기 (c) 단계는, 상기 CCFL 의 양단에 걸친 전압을 표시하는 전압과 상기 CCFL 의 광도등급을 제어하는 광도제어전압을 수신하도록 연결된 에러 증폭기의 출력을 이용하여 전압-제어 지연회로를 구동시키는 단계를 포함하는 것을 특징으로 하는 AC 전력 공급방법. 19. The method of claim 18, wherein step (c) comprises: voltage-controlling using an output of an error amplifier coupled to receive a voltage indicative of the voltage across the CCFL and a brightness control voltage controlling the brightness class of the CCFL. And driving a delay circuit. 제 14 항에 있어서, 상기 브릿지 토폴로지-형상의 제 1 및 제 2 위상조정 DC-AC 컨버터 스테이지들 각각은 풀-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지를 포함하는 것을 특징으로 하는 AC 전력 공급방법.15. The method of claim 14, wherein each of the bridge topology-shaped first and second phase adjusted DC-AC converter stages comprises a full-bridge topology-shaped DC-AC converter stage. . 제 21 항에 있어서, 상기 각각의 풀-브릿지 토폴로지-형상의 DC-AC 컨버터 스테이지들내에는, 22. The apparatus of claim 21, wherein in each of the full-bridge topology-shaped DC-AC converter stages: 서로 반대 위상과 50 % 의 듀티 사이클을 갖는, 동일 진폭 및 주파수의 위상-상보 펄스신호들을 생성하는 한 쌍의 펄스 발생기들이 포함되며, A pair of pulse generators for generating phase-complementary pulse signals of equal amplitude and frequency having opposite phases and 50% duty cycle, 상기 위상-상보 펄스신호들은 제 1 및 제 2 의 한 쌍의 제어 스위칭소자들의 ON/OFF 도통상태를 제어함으로써 제 1 및 제 2 기준전압단자들 사이에 연결된 전류흐름경로들을 제어하는데에 사용되고,The phase-complementary pulse signals are used to control the current flow paths connected between the first and second reference voltage terminals by controlling the ON / OFF conduction state of the first and second pair of control switching elements, 상기 제 1 의 한 쌍의 스위칭소자들의 공통접점은 승압 변압기의 1차코일의 제 1 끝단에 연결되며, 상기 제 2 의 한 쌍의 스위칭소자들의 공통접점은 상기 승압 변압기의 상기 1차코일의 제 2 끝단에 연결되며, The common contact of the first pair of switching elements is connected to a first end of a primary coil of a boost transformer, and the common contact of the second pair of switching elements is a first contact of the primary coil of the boost transformer. 2 ends, 상기 승압 변압기는, 상기 승압 변압기내의 2차권선의 양단에 걸쳐 생성된 일반적인 구형파의 출력을 일반적인 정현파로 변환시키도록 작동하는 공진필터회로와 결합된 2차코일을 갖는 것을 특징으로 하는 AC 전력 공급방법.The boost transformer has a secondary coil coupled with a resonant filter circuit operative to convert the output of a common square wave generated across both ends of the secondary winding in the boost transformer into a common sine wave. . 제 22 항에 있어서, 상기 부하의 양쪽 끝단간에 생성된 합성 AC 전압차등의 진폭을 변경시키기 위하여, 상기 컨버터 스테이지들 중의 한 쪽의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 상기 정현파의 위상을, 다른 쪽의 컨버터 스테이지에서의 상기 공진필터회로에 의해 생성된 상기 정현파의 위상에 대해 상대적으로 조정하는 것을 특징으로 하는 AC 전력 공급방법.23. The phase of the sine wave generated by the resonance filter circuit in one of the converter stages to change the amplitude of the synthesized AC voltage difference generated between both ends of the load. And adjusting relative to the phase of the sinusoidal wave generated by the resonance filter circuit in the other converter stage. 제 23 항에 있어서, 상기 (c) 단계는, 상기 컨버터 스테이지들 중의 한 쪽의 컨버터 스테이지에서의 상기 펄스 발생기들에 의해 생성된 펄스열들에 대해 상대적으로, 상기 컨버터 스테이지들 중의 다른 족의 컨버터 스테이지에서의 펄스 발생기들에 의해 생성된 펄스열들에 소정의 제어된-지연을 부가하는 단계를 포함하며, 상기 두 개의 펄스열들간에 부가된 소정의 제어된-지연은 상기 제 1 및 제 2 정현파전압들간의 위상차를 조정하며, 이로써 상기 부하의 양끝단에 걸쳐 생성된 합성 AC 전압차등의 진폭을 변경하는 것을 특징으로 하는 AC 전력 공급방법.24. The converter stage of claim 23, wherein step (c) is relative to pulse trains generated by the pulse generators in one of the converter stages. And adding a predetermined controlled-delay to the pulse trains generated by the pulse generators in s wherein the predetermined controlled-delay added between the two pulse trains is between the first and second sinusoidal voltages. Adjusting the phase difference of the circuit, thereby changing the amplitude of the synthesized AC voltage difference generated across both ends of the load. 제 24 항에 있어서, 상기 부하는 냉음극 형광램프 (CCFL) 를 포함하는 것을 특징으로 하는 AC 전력 공급방법. 25. The method of claim 24, wherein said load comprises a cold cathode fluorescent lamp (CCFL). 제 24 항에 있어서, 상기 (c) 단계는, 상기 CCFL 의 양단에 걸친 전압을 표시하는 전압과 상기 CCFL 의 광도등급을 제어하는 광도제어전압을 수신하도록 연결된 에러 증폭기의 출력을 이용하여 전압-제어 지연회로를 구동시키는 단계를 포함하는 것을 특징으로 하는 AC 전력 공급방법.25. The method of claim 24, wherein step (c) comprises: voltage-controlling using an output of an error amplifier coupled to receive a voltage indicative of the voltage across the CCFL and a brightness control voltage controlling the brightness class of the CCFL. And driving a delay circuit.
KR1020060035692A 2005-04-20 2006-04-20 DC-to-AC converter with regulated-phase, double-end bridge topologies that produce high voltage load power such as cold cathode fluorescent lamps Expired - Fee Related KR100723965B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US67312305P 2005-04-20 2005-04-20
US67312205P 2005-04-20 2005-04-20
US60/673,123 2005-04-20
US60/673,122 2005-04-20

Publications (2)

Publication Number Publication Date
KR20060110820A KR20060110820A (en) 2006-10-25
KR100723965B1 true KR100723965B1 (en) 2007-06-04

Family

ID=37616483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060035692A Expired - Fee Related KR100723965B1 (en) 2005-04-20 2006-04-20 DC-to-AC converter with regulated-phase, double-end bridge topologies that produce high voltage load power such as cold cathode fluorescent lamps

Country Status (2)

Country Link
KR (1) KR100723965B1 (en)
TW (1) TW200707888A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649971B (en) * 2018-01-26 2019-02-01 茂達電子股份有限公司 Phase adjustment device and system
CN113119770B (en) * 2021-04-19 2024-12-17 英飞特电子(杭州)股份有限公司 A charging and swapping system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088532A (en) * 1998-05-26 1999-12-27 두 스털링 디 Circuit for energizing cold-cathod fluorescent lamps
KR20040015071A (en) * 2001-03-22 2004-02-18 인터내쇼널 렉티파이어 코포레이션 Electronic ballast for cold cathode fluorescent lamp with dimming
KR20050032988A (en) * 2003-10-02 2005-04-08 모노리틱 파워 시스템즈 Fixed operating frequency inverter for cold cathode fluorescent lamp having strike frequency adjusted by voltage to current phase relationship

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088532A (en) * 1998-05-26 1999-12-27 두 스털링 디 Circuit for energizing cold-cathod fluorescent lamps
KR20040015071A (en) * 2001-03-22 2004-02-18 인터내쇼널 렉티파이어 코포레이션 Electronic ballast for cold cathode fluorescent lamp with dimming
KR20050032988A (en) * 2003-10-02 2005-04-08 모노리틱 파워 시스템즈 Fixed operating frequency inverter for cold cathode fluorescent lamp having strike frequency adjusted by voltage to current phase relationship

Also Published As

Publication number Publication date
KR20060110820A (en) 2006-10-25
TW200707888A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
US7187139B2 (en) Split phase inverters for CCFL backlight system
USRE43808E1 (en) Phase shift modulation-based control of amplitude of AC voltage output produced by double-ended DC-AC converter circuitry for powering high voltage load such as cold cathode fluorescent lamp
US7550928B2 (en) Driving circuit for multiple cold cathode fluorescent lamps backlight applications
US7042171B1 (en) Multiple-CCFL parallel driving circuit and the associated current balancing control method for liquid crystal display
US7560872B2 (en) DC-AC converter having phase-modulated, double-ended, half-bridge topology for powering high voltage load such as cold cathode fluorescent lamp
CN1921723B (en) Cold-cathode tube lighting device, tube current detection circuit and tube current control method used therein
CN101315751B (en) LCD screen power module
US20100244723A1 (en) Driver system and method for multiple cold-cathode fluorescent lamps and/or external-electrode fluorescent lamps
US20070085492A1 (en) Matrix inverter for driving multiple discharge lamps
KR100723965B1 (en) DC-to-AC converter with regulated-phase, double-end bridge topologies that produce high voltage load power such as cold cathode fluorescent lamps
US7564193B2 (en) DC-AC converter having phase-modulated, double-ended, full-bridge topology for powering high voltage load such as cold cathode fluorescent lamp
US8587226B2 (en) Driver system and method with cyclic configuration for multiple cold-cathode fluorescent lamps and/or external-electrode fluorescent lamps
KR100696409B1 (en) Discharge lamp lighting device
CN101194539B (en) A control device for controlling the output of one or more full-bridges
US7075247B2 (en) Controller and driver architecture for double-ended circuitry for powering cold cathode fluorescent lamps
CN101363998B (en) Backlight module and dimming method thereof
JP4058530B2 (en) Separately excited inverter for backlight of liquid crystal display
KR200304020Y1 (en) Back light control circuit for multi-lamp liquid crystal display devices
JP2005283657A (en) Inverter device
WO2007000684A1 (en) Lamp driving device
JP2000268986A (en) Discharge lamp lighting device
KR100799404B1 (en) Cold cathode tube lighting device, tube current detecting circuit used in cold cathode tube lighting device, and tube current control method
KR20050000656A (en) Apparatus and method for driving of lamp
TW200916912A (en) Driving circuit for backlights

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060420

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070312

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070528

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100514

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110516

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120508

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120508

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130508

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130508

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150409