[go: up one dir, main page]

KR100723488B1 - 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법 - Google Patents

플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법 Download PDF

Info

Publication number
KR100723488B1
KR100723488B1 KR1020050052010A KR20050052010A KR100723488B1 KR 100723488 B1 KR100723488 B1 KR 100723488B1 KR 1020050052010 A KR1020050052010 A KR 1020050052010A KR 20050052010 A KR20050052010 A KR 20050052010A KR 100723488 B1 KR100723488 B1 KR 100723488B1
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
program
transistor
pumping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050052010A
Other languages
English (en)
Other versions
KR20060131507A (ko
Inventor
하현철
김종화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050052010A priority Critical patent/KR100723488B1/ko
Priority to US11/361,579 priority patent/US7443758B2/en
Publication of KR20060131507A publication Critical patent/KR20060131507A/ko
Application granted granted Critical
Publication of KR100723488B1 publication Critical patent/KR100723488B1/ko
Priority to US12/235,328 priority patent/US7715240B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압을 발생하는 고전압 발생부 및 고전압 발생 방법에 대하여 개시된다. 고전압 발생부는 전압 펌핑부, 고전압용 트랜지스터, 전압 분배부, 그리고 펌핑 클럭 제어부를 포함한다. 전압 펌핑부는 펌핑 클럭에 응답하여 고전압을 발생한다. 고전압의 레벨이 프로그램 전압에서 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨을 갖게 되면, 고전압용 트랜지스터가 턴온된다. 전압 분배부에 의해, 제1 전압 레벨은 프로그램 전압 레벨로, 그리고 제2 전압 레벨은 기준 전압 레벨로 발생된다. 펌핑 클럭 제어부는 제2 전압과 기준 전압을 비교하는 비교부의 출력이 로직 로우가 되어, 펌핑 클럭이 로직 하이로 셋팅된다. 이에 따라, 전압 펌핑부는 더이상 펌핑 동작을 하지 않는다. 고전압은 프로그램 전압에서 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨을 갖게 된다.
고전압 발생부, 플래쉬 메모리 장치, 프로그램 동작, 고전압용 트랜지스터, 펌핑 클럭

Description

플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생 회로 및 고전압 발생 방법{High voltage generation circuit for programming operation of flash memeory device and high voltage generating method}
도 1은 종래의 플래쉬 메모리 장치를 설명하는 도면이다.
도 2는 도 1의 고전압 발생부를 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 고전압 발생부를 설명하는 도면이다.
도 4는 본 발명의 일실시예에 따른 고전압 발생 방법을 설명하는 플로우챠트이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생 회로 및 고전압 발생 방법에 관한 것이다.
비휘발성 메모리 장치는 휴대 정보 단말기를 이용한 인터넷 등의 디지털 정보 통신망과 휴대 전화의 발달에 따라, 각 휴대 단말기의 정보를 비휘발적으로 저장해두는 것이 가능한 메모리 장치로 각광받고 있다. 비휘발성 메모리 장치로서는 예를 들어, 저장된 데이터를 소정의 비트수에 대하여 일괄적으로 전기적으로 소거 하는 것이 가능하고, 또한 전기적으로 데이터의 기록이 가능한 플래쉬 메모리가 있다.
플래쉬 메모리 장치는 복수의 메모리 셀들을 포함하는 다수개의 섹터들로 구성되고, 블록(섹터) 단위로 메모리 셀 데이터의 소거(삭제)가 행해지고, 메모리 셀 마다 프로그램(기록)이 행해진다. 낸드형 플래쉬 메모리 장치는 다이나믹 램에 준하는 집적도와 메모리 용량을 가지는 장점으로 인하여, 그 용도 및 활용성이 점차 증대되고 있다. 낸드형 플래쉬 메모리 장치는, 기본적으로 다수개의 메모리 셀들이 직렬로 연결된 메모리 스트링(string)이 비트 라인과 소스 라인 사이에 직렬로 연결된 구조를 가지며, 이러한 메모리 스트링들이 다수개로 배열되어 메모리 셀 어레이를 구성한다.
도 1은 종래의 플래쉬 메모리 장치를 설명하는 도면이다. 이를 참조하면, 플래쉬 메모리 장치(100)는 블록 메모리 셀 어레이(110), 워드 라인 디코더(120), 그리고 고전압 발생부(130)를 포함한다. 플래쉬 메모리 장치(100)는 다수개의 블록 메모리 셀 어레이들을 포함할 수 있는 데, 단위 블록 메모리 셀 어레이들에 대응하여 워드라인 디코더들이 일대일로 배치된다. 설명의 편의를 위하여, 본 명세서는 단위 블록 메모리 셀 어레이(110)에 대응되는 하나의 워드라인 디코더(120)에 대하여 설명한다.
블록 메모리 셀 어레이(110)는 n개의 비트 라인들(BL0,BL1,…, BLn-1)에 연결된 메모리 스트링들(CS)로 구성된다. 메모리 스트링들(CS)은 소스 라인(CSL)에 공통으로 연결된다. 메모리 스트링(CS)의 메모리 셀들(M0~M15)의 게이트들은 워드 라인들(WL0~WL15)에 각각 연결된다. 메모리 스트링들(CS)을 각각 비트 라인들(BL0,BL1,…, BLn-1)에 연결시키는 스트링 선택 트랜지스터(SST)의 게이트들은 스트링 선택 라인(SSL)에 연결된다. 메모리 스트링들(CS)을 공통 소스 라인(CSL)에 연결시키는 접지 선택 트랜지스터들(GST)의 게이트들은 접지 선택 라인(GSL)에 연결된다.
워드 라인 디코더(120)는 메모리 셀 어레이(110)의 스트링 선택 라인(SSL), 접지 선택 라인(GSL) 및 워드 라인들(WL0~WL15)을 선택적으로 활성화시킨다. 워드 라인 디코더(120)는 어드레스 신호들(ADDR)을 수신하여 워드 라인 구동 신호들(S0~S15), 스트링 선택 전압(VSSL) 및 접지 선택 전압(VGSL)을 발생하는 디코딩부(122)와, 워드 라인 구동 신호들(S0~S15), 스트링 선택 전압(VSSL) 및 접지 선택 전압(VGSL)을 워드 라인들(WL0-WL15), 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)으로 전달하는 워드 라인 구동부(124)를 포함한다.
디코딩부(122)는 수신되는 어드레스 신호들(ADDR)을 디코딩하여, 프로그램 동작, 소거 동작, 또는 독출 동작에서 스트링 선택 라인(SSL), 워드 라인들(WL0~WL15) 및 접지 선택 라인(GSL)으로 해당되는 구동 전압들, 예컨대 프로그램 전압(Vpgm), 소거 전압(Verase), 독출 전압(Vread), 또는 패스 전압(Vpass)을 제공한다.
워드 라인 구동부(124)는 스트링 선택 전압(VSSL), 워드 라인 구동 신호들(S0~S15), 접지 선택 전압(VGSL) 및 공통 소스 라인 전압(VCSL) 각각과 스트링 선택 라인(SSL), 워드 라인들(WL0-WL15), 접지 선택 라인(GSL) 및 공통 소스 라인 (CSL) 각각 사이에 연결되는 고전압용 패스 트랜지스터들(SN, WN0-WN15, GN, CN)을 포함한다. 고전압용 패스 트랜지스터들(SN, WN0-WN15, GN, CN)의 게이트들이 서로 연결되어진 블록 워드라인(BLKWL)으로 고전압 발생부(130)에서 출력되는 고전압(VPP)이 연결된다.
고전압 발생부(130)는 펌핑 클럭(CLK_VPP)이 인가되면 차아지 펌핑 동작에 의해 고전압(VPP)을 발생한다. 고전압 발생부(130)는 구체적으로 도 2에 도시되어 있다.
도 2를 참조하면, 고전압 발생부(130)는 전압 펌핑부(210), 펌핑 클럭 제어부(220), 그리고 전압 트리밍 제어부(230)를 포함한다. 전압 펌핑부(210)는 펌핑 클럭(CLK_VPP)에 응답하여 차아지 펌핑 동작이 수행되어 고전압(VPP)을 발생한다.
펌핑 클럭 제어부(220)는 비교부(222)와 낸드 게이트(224)를 포함한다. 비교부(222)는 비반전 단자로 고전압(VPP)으로부터 제1 저항(Ra)의 양단 전압 만큼 강하된 제1 전압(VPP1)이 입력되고 반전 단자로 기준 전압(Vref)이 입력되어, 제1 전압(VPP1)과 기준 전압(Vref)을 비교한다. 비교부(222)는 제1 전압(VPP1)의 레벨이 기준 전압(Vref)의 레벨 보다 작으면 로직 하이를 발생하고, 제1 전압(VPP1)의 레벨이 기준 전압(Vref) 보다 높으면 로직 로우를 발생한다. 낸드 게이트(224)는 클럭 신호(OSC), 제어 신호(Control), 그리고 비교부(222) 출력을 입력하여 펌핑 클럭(CLK_VPP)을 발생한다. 제어 신호(Control)는 고전압(VPP) 발생을 지시하는 신호이다.
즉, 펌핑 클럭 제어부(220)는 제어 신호(Control)와 비교부(222) 출력이 로 직 하이일 때, 클럭 신호(OSC)에 따라 펌핑 클럭(CLK_VPP)을 발생한다. 제어 신호(Control)와 비교부(222) 출력 중 어느 하나라도 로직 로우이면, 펌핑 클럭(CLK_VPP)을 발생하지 않는다.
전압 트리밍 제어부(230)는 제1 내지 제3 저항들(Ra, Rb, Rc)과 제1 저항 트링부(232)와 제2 저항 트리밍부(234)를 포함한다. 제1 저항(Ra)은 고전압(VPP)과 제1 전압(VPP1) 사이에 연결되고, 제2 저항(Rb)은 제1 전압(VPP1)과 제1 저항 트리밍부(232)의 출력인 제2 전압(VPP2) 사이에 연결되고, 제3 저항(Rc)은 제1 전압(VPP1)과 제2 저항 트리밍부(234)의 출력인 제3 전압(VPP3) 사이에 연결된다.
제1 저항 트리밍부(232)는 제2 전압(VPP2)과 접지 전압(VSS) 사이에 연결되고, 다수개의 직렬 연결되는 저항들(R1, R2, R3)과 트랜지스터들(M1, M2, M3)을 포함한다. 트랜지스터들(M1, M2, M3) 각각은 제1 트리밍 신호들(VPP_Set1<2:0>)이 그 게이트들에 연결된다. 제1 트리밍 신호(VPP_Set1<2:0>)에 응답하여 선택적으로 온되는 트랜지스터들(M1, M2, M3)에 의해 제2 전압(VPP2)의 레벨이 변동된다.
제2 저항 트리밍부(234)는 제3 전압(VPP3)과 접지 전압(VSS) 사이에 연결되고, 다수개의 직렬 연결되는 저항들(R4, R5, R6)과 트랜지스터들(M4, M5, M6)을 포함한다. 트랜지스터들(M4, M5, M6) 각각은 제2 트리밍 신호들(VPP_Set2<2:0>)이 그 게이트들에 연결된다. 제2 트리밍 신호(VPP_Set2<2:0>)에 응답하여 선택적으로 온되는 트랜지스터들(M4, M5, M6)에 의해 제3 전압(VPP3)의 레벨이 변동된다.
즉, 전압 트리밍 제어부(230)는 제2 저항(Rb) 양단의 전압과 제1 저항 트링밍부(232)의 제2 전압(VPP2)과, 제3 저항(Rc) 양단의 전압과 제2 저항 트리밍부 (234)의 제3 전압(VPP3)이 서로 병렬 연결되어 제1 전압(VPP)이 발생되고, 제1 전압(VPP1) 레벨로부터 제1 저항(Ra) 양단의 전압 만큼 상승하여 고전압(VPP)이 발생된다. 여기에서, 고전압(VPP) 레벨은 제1 트리밍 신호들(VPP_Set1<2:0>)과 제2 트리밍 신호들(VPP_Set2<2:0>)의 선택적인 활성화에 의해 가변된다.
이러한 고전압 발생부(130)에서 발생된 고전압(VPP)은 도 1의 블록 워드라인(BLKWL)으로 제공된다. 도 1의 플래쉬 메모리 장치(100)에서, 프로그램 동작시 인에이블되는 하나의 워드라인, 예컨대 제1 워드라인(WL0)에 프로그램 전압(Vpgm)이 인가되고 나머지 워드라인들(WL1~WL15)에 패스 전압이 인가된다. 디코딩부(122)에서 제공되는 프로그램 전압(Vpgm)을 제1 워드라인(WL0)으로 구동하기 위하여, S0 워드라인 신호에 프로그램 전압(Vpgm)이 인가되고 블록 워드라인(BLK)으로 고전압(VPP)이 인가되어 WN0 패스 트랜지스터가 턴온된다.
여기에서, 프로그램 전압(Vpgm)은 프로그래밍 횟수에 따라 증가되는 데, 보통 15 내지 20V 정도가 된다. 고전압(VPP)은 프로그램 전압(Vpgm)을 전압 강하 없이 전달하기 위해, 최소한으로 프로그램 전압(Vpgm)에서 WN0 패스 트랜지스터의 문턱 전압(Vth) 만큼 높은 전압 레벨이면 된다. 그런데, 고전압 발생부(130)에서 발생되는 고전압(VPP)은 프로그램 전압(Vpgm) 레벨에 상관없이 충분히 높은 전압, 예컨대 22V 내지 25V 정도가 된다. 이 정도의 고전압(VPP) 레벨은 최대 프로그램 전압(Vpgm)에 고전압용 패스 트랜지스터들(SN0, WL0~WL15, GN, CN)의 문턱 전압(Vth)을 더하여 결정된 전압 레벨로 고정된 값을 갖는다.
그런데, 반도체 제조 공정에 따라 패스 트랜지스터들(SN0, WL0~WL15, GN, CN)의 문턱 전압(Vth)이 변화될 수 있다. 이렇게 되면, 고전압 발생부(130)는 제1 트리밍 신호(VPP_Set1<2:0>)와 제2 트리밍 신호(VPP_Set2<2:0>)를 선택적으로 활성화시켜 고전압(VPP) 레벨을 조절하는 트리밍 작업을 필요로 한다.
실제적으로, 프로그램 동작시 프로그램 전압(Vpgm)을 워드라인(WL0~WL15)으로 전달하기 위한 블록 워드라인(BLKWL)의 전압 레벨은 프로그램 전압(Vpgm)에다가 고전압용 패스 트랜지스터들(SN0, WL0~WL15, GN, CN)의 문턱 전압(Vth) 만큼 높은 전압 레벨이면 적당하다. 그런데, 고전압 발생부(130)는 프로그램 전압(Vpgm) 레벨에 상관없이 충분히 높은 전압 레벨로 고정된 고전압(VPP)을 발생하여 블록 워드라인(BLKWL)으로 전달하기 때문에, 불필요한 전력 소모를 유발한다. 그리고 고전압 발생부(130)는 고정된 고전압(VPP) 레벨을 변경하려면 제1 트리밍 신호(VPP_Set1<2:0>)와 제2 트리밍 신호(VPP_Set2<2:0>)에 의한 트리밍 작업을 필요로하는 번거로움이 있다.
따라서, 프로그램 동작시, 현재 프로그램 전압(Vpgm) 레벨 보다 고전압용 패스 트랜지스터들(SN0, WL0~WL15, GN, CN)의 문턱 전압(Vth) 만큼 높은 전압 레벨의 고전압(VPP)을 블록 워드라인(BLKWL)으로 제공할 수 있는 고전압 발생부의 존재가 요구된다.
본 발명의 목적은 프로그램 동작시, 현재 프로그램 전압 보다 고전압용 트랜지스터의 문턱 전압 만큼 연동되어진 높은 레벨로 고전압을 발생하는 고전압 발생부를 제공하는 데 있다.
본 발명의 다른 목적은 상기 고전압 발생부를 포함하는 플래쉬 메모리 장치를 제공하는 데 있다.
본 발명의 또다른 목적은 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생부는 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 고전압을 발생하는 전압 펌핑부와, 고전압이 그 게이트에 인가되고 프로그램 전압이 그 소스에 연결되는 트랜지스터와, 트랜지스터의 드레인에 연결되고, 제1 전압과 제2 전압을 발생하는 전압 분배부와, 그리고 제2 전압과 기준 전압을 비교하여 펌핑 클럭을 발생하되, 고전압이 프로그램 전압 보다 트랜지스터의 문턱 전압 만큼 높을 때 펌핑 클럭을 발생시키지 않는 펌핑 클럭 제어부를 포함한다.
본 발명의 실시예들에 따른 트랜지스터는 프로그램 전압을 플래쉬 메모리 셀의 워드라인으로 전달하며, 고전압이 게이트에 연결되는 트랜지스터와 동일한 크기를 갖을 수 있고, 고전압용 트랜지스터일 수 있다.
본 발명의 실시예들에 따른 전압 분배부는 제1 전압이 프로그램 전압일 때, 제2 전압이 기준 전압과 동일한 레벨을 갖도록 설정될 수 있다. 전압 분배부는 제1 전압이 그 일단에 연결되는 제1 저항과, 제1 저항의 다른 일단이 그 소스에 연결되고 전원 전압이 그 게이트에 연결되고 제2 전압이 그 드레인에 연결되는 트랜지스터와, 제2 전압과 접지 전압 사이에 연결되는 제2 저항을 포함할 수 있다.
본 발명의 실시예들에 따른 펌핑 클럭 제어부는 제2 전압과 기준 전압을 비교하는 비교부와, 비교부 출력, 고전압의 발생을 지시하는 제어 신호 및 클럭 신호를 입력하여 펌핑 클럭을 발생하는 낸드 게이트를 포함할 수 있다.
본 발명의 실시예들에 따른 고전압 발생부는 고전압의 디스차아지를 지시하는 인에이블 신호에 응답하여 고전압을 전원 전압으로 디스차아지시키는 고전압 디스차아지부를 더 포함할 수 있다. 고전압 디스차아지부는 전원 전압이 그 소스에 연결되고 인에이블 신호가 그 게이트에 연결되는 피모스 트랜지스터와, 피모스 트랜지스터의 드레인이 그 소스에 연결되고 인에이블 신호의 반전 신호가 그 게이트에 연결되는 제1 엔모스 트랜지스터와, 제1 엔모스 트랜지스터의 드레인이 그 소스에 연결되고 전원 전압이 그 게이트에 연결되고 고전압이 그 드레인에 연결되는 제2 엔모스 트랜지스터를 포함할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 프로그램 동작을 위한 고전압을 발생하는 플래쉬 메모리 장치는 복수개의 플래쉬 메모리 셀들이 배열되는 블록 메모리 셀 어레이들과, 프로그램 동작시 고전압에 응답하는 고전압용 트랜지스터를 통하여 플래쉬 메모리 셀의 워드라인으로 프로그램 전압을 구동하는 워드 라인 디코더와, 그리고 고전압을 발생하되, 고전압 레벨이 프로그램 전압에서 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨이 될 때까지 고전압을 발생하는 고전압 발생부를 포함한다.
본 발명의 실시예들에 따른 플래쉬 메모리 장치는 프로그램 전압을 발생하는 프로그램 전압 펌핑 및 레귤레이터를 더 포함할 수 있다.
상기 또다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생 방법은 프로그램 전압 펌핑 동작에 의해 프로그램 전압을 발생하는 제1 단계와, 프로그램 전압에 따라 고전압의 목표 레벨을 설정하는 제2 단계와, 고전압 펌핑 동작에 의해 고전압을 발생하는 제3 단계와, 고전압 레벨이 프로그램 전압에서 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨이 될 때 까지 고전압 펌핑 동작을 계속하는 제4 단계와, 그리고 고전압 펌핑 동작을 디세이블시키는 제5 단계를 포함한다.
본 발명의 실시예들에 따라, 제1 단계는 프로그램 전압이 프로그램 목표 레벨인지를 판정하는 제(1-a) 단계와, 프로그램 전압이 프로그램 목표 레벨이 될 때까지 프로그램 전압 펌핑 동작을 계속하는 제(1-b) 단계와, 그리고 프로그램 전압 펌핑 동작을 디세이블시키는 제(1-c) 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 고전압 발생 방법은 프로그램 동작 종료 시, 고전압 레벨을 전원 전압 레벨로 디스차아지시키는 리커버리 동작을 수행하는 단계를 더 포함할 수 있다.
따라서, 본 발명에 의하면, 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압의 레벨이 프로그램 전압에서 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨이 될 때까지만 전압 펌핑 동작이 이루어지기 때문에, 종래의 프로그램 전압 레벨에 상관없이 충분히 높은 전압 레벨로 고정된 고전압을 발생하던 것에 비하여, 불필요한 전력 소모를 유발하지 않는다. 또한, 본 발명은 종래의 고정된 고전압 레벨 변경에 필요했던 트리밍 작업 없이, 프로그램 전압 레벨에다가 고전압용 트랜지스터의 문턱 전압 만큼 높은 레벨로 고전압이 발생되도록 단순화된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명에 따른 고전압 발생부는 플래쉬 메모리 장치에 내장된다. 본 발명의 고전압 발생부는 앞서 설명한 도 1의 플래쉬 메모리 장치(100)에 내장된 고전압 발생부(130)를 대체한다. 플래쉬 메모리 장치는 프로그램 동작시, 플래쉬 메모리 셀의 워드라인으로 프로그램 전압을 인가한다. 본 발명의 고전압 발생부는 프로그램 동작시, 현재 프로그램 전압 레벨 보다 고전압용 트랜지스터의 문턱 전압(Vth) 만큼 높은 전압 레벨로 고전압(VPP)을 발생하여 블록 워드라인(BLKWL)으로 제공한다.
도 3은 본 발명의 일실시예에 따른 고전압 발생부의 회로 다이어그램을 설명하는 도면이다. 도 3을 참조하면, 고전압 발생부(300)는 펌핑 클럭(CLK_VPP)에 응답하여 고전압(VPP)을 발생하는 전압 펌핑부(310)를 포함한다. 전압 펌핑부(310)는 그 내부에 커패시터들을 포함하고, 펌핑 클럭(CLK_VPP)이 인가되는 동안 커패시터들을 통해 연속적으로 펌핑하여 고전압(VPP)의 레벨을 상승시킨다. 전압 펌핑부(310)는 당업자들에게 잘 알려진 기술이므로 그 구체적인 설명은 생략된다.
전압 펌핑부(310)에서 발생된 고전압(VPP)은 트랜지스터(320)의 게이트로 인 가된다. 트랜지스터(320)의 소스는 프로그램 전압(Vpgm)이 연결된다. 프로그램 전압(Vpgm)은 프로그램 전압 펌프 및 레귤레이터(360)에서 발생된다. 프로그램 전압 펌프 및 레귤레이터(360)는 플래쉬 메모리 장치에 내장되는 전압 발생부들 중의 하나로, 프로그램 전압(Vpgm)을 발생한다. 프로그램 전압 펌프 및 레귤레이터(360)는 그 내부에 커패시터들을 내장하고, 당업자에게 잘알려진 커패시터들을 통한 펌핑 동작으로 프로그램 전압(Vpgm)을 발생한다. 프로그램 전압(Vpgm)은 플래쉬 메모리 셀의 프로그램 횟수에 따라 상승된다.
트랜지스터(320)는 앞서 도 1에서 설명한 워드라인 디코더(120) 내 고전압용 패스 트랜지스터들(SN0, WL0~WL15, GN, CN)과 동일한 크기를 갖도록 설정된다. 즉, 트랜지스터(320)는 고전압용 패스 트랜지스터들(SN0, WL0~WL15, GN, CN)과 동일한 특성을 갖도록 설정된다. 트랜지스터(320)의 드레인은 전압 분배부(330)와 연결된다. 트랜지스터(320)의 드레인과 전압 분배부(330) 사이의 노드는 제1 전압(VPP1) 노드가 된다.
전압 분배부(330)는 제1 전압(VPP1) 노드와 접지 전압(VSS) 사이에 직렬 연결되는 제1 저항(332), 트랜지스터(334), 그리고 제2 저항(336)을 포함한다. 트랜지스터(334)는 그 게이트에 전원 전압(VDD)이 연결되고, 그 소스에 제1 저항(332)가 연결되고, 그 드레인에 제2 저항(336)이 연결된다. 트랜지스터(334)의 드레인과 제2 저항(336) 사이의 노드는 제2 전압(VPP2) 노드가 된다. 전압 분배부(330)는 제1 전압(VPP1)이 프로그램 전압(Vpgm)일 때, 제2 전압(VPP2)이 기준 전압(Vref)과 같도록 설정된다.
펌핑 클럭 제어부(340)는 제2 전압(VPP2)과 기준 전압(Vref)을 비교하는 비교부(342)와, 클럭 신호(OSC), 제어 신호(Control) 및 비교부(342) 출력을 입력하여 펌핑 클럭(CLK_VPP)을 발생하는 낸드 게이트(344)를 포함한다. 비교부(342)는 비반전 단자로 제2 전압(VPP2)이 입력되고 반전 단자로 기준 전압(Vref)이 입력되어, 제2 전압(VPP2)과 기준 전압(Vref)을 비교한다. 비교부(342)는 제2 전압(VPP2)의 레벨이 기준 전압(Vref)의 레벨 보다 작으면 로직 하이를 발생하고, 제2 전압(VPP2)의 레벨이 기준 전압(Vref)과 같거나 높으면 로직 로우를 발생한다.
펌핑 클럭 제어부(340)는 고전압(VPP) 발생을 지시하는 제어 신호(Control)와 비교부(342) 출력이 로직 하이일 때, 클럭 신호(OSC)에 따라 펌핑 클럭(CLK_VPP)을 발생한다. 제어 신호(Control)와 비교부(342) 출력 중 어느 하나라도 로직 로우이면, 펌핑 클럭(CLK_VPP)을 발생하지 않는다. 즉, 펌핑 클럭(VPP_CLK)은 제어 신호(Control)가 로직 하이로 활성화일 때, 또는 제2 전압(VPP2)의 레벨이 기준 전압(Vref)의 레벨 보다 작을 때 발생된다.
고전압 디스차아지부(350)는 프로그램 동작의 종료 시, 고전압(VPP)의 디스차아지를 지시하는 인에이블 신호(Enable)에 응답하여 고전압(VPP) 레벨을 전원 전압(VDD) 레벨로 디스차아지시킨다. 고전압 디스차아지부(350)는 인버터(352), 피모스 트랜지스터(354), 그리고 제1 및 제2 엔모스 트랜지스터들(356, 358)을 포함한다. 인버터(352)는 인에이블 신호(Enanle)를 반전시킨다. 피모스 트랜지스터(354)는 전원 전압(VDD)이 그 소스에 연결되고, 인에이블 신호(Enable)가 그 게이트에 연결된다. 제1 엔모스 트랜지스터(356)는 피모스 트랜지스터(354)의 드레인이 그 소스에 연결되고, 인에이블 신호(Enable)의 반전 신호가 그 게이트에 연결된다. 제2 엔모스 트랜지스터(358)은 제1 엔모스 트랜지스터(356)의 드레인이 그 소스에 연결되고, 전원 전압(VDD)이 그 게이트에 연결되고, 고전압(VPP)이 그 드레인에 연결된다.
고전압 디스차아지부(350)는 인에이블 신호(Enable)가 로직 로우로 활성화되면, 피모스 트랜지스터(354)와 제1 엔모스 트랜지스터(358)가 턴온된다. 이에 따라 피모스 트랜지스터(352)와 제1 및 제2 엔모스 트랜지스터들(354, 356)을 통하여 고전압(VPP)으로부터 전원 전압(VDD)으로 전류 경로가 형성되어, 고전압(VPP) 레벨이 전원 전압(VDD) 레벨로 디스차아지된다.
상술한 고전압 발생부(300)는 전압 펌핑부(310)의 출력인 고전압(VPP)의 레벨이 프로그램 전압(Vpgm)에서 트랜지스터(320)의 문턱 전압(Vth) 만큼 높은 전압 레벨을 갖는 경우, 트랜지스터(310)가 턴온되어, 제1 전압(VPP1) 레벨은 프로그램 전압(Vpgm) 레벨로, 그리고 제2 전압(VPP2) 레벨은 기준 전압(Vref) 레벨로 발생된다. 이에 따라, 비교부(342)의 출력이 로직 로우가 되고, 펌핑 클럭(CLK_VPP)이 로직 하이로 셋팅되어, 전압 펌핑부(310)는 더이상 펌핑 동작을 하지 않는다. 그리하여, 고전압(VPP)은 프로그램 전압(Vpgm)에서 트랜지스터(320)의 문턱 전압(Vth) 만큼 높은 전압 레벨을 갖게 된다.
그리고, 고전압 발생부(300)는 고전압(VPP)의 레벨이 프로그램 전압(Vpgm)에서 트랜지스터(320)의 문턱 전압(Vth) 만큼 높은 전압 레벨을 갖지 않는 경우, 트랜지스터(310)가 턴오프되어, 제2 전압(VPP2) 레벨이 기준 전압(Vref) 레벨 보다 작아진다. 이에 따라, 비교부(342) 출력이 로직 하이가 되고, 클럭 신호(OSC)에 따라 펌핑 클럭(CLK_VPP)이 발생되어, 전압 펌핑부(310)는 펌핑 클럭(CLK_VPP)에 따라 펌핑 동작을 한다. 전압 펌핑부(310)는 고전압(VPP) 레벨이 프로그램 전압(Vpgm)에서 트랜지스터(320)의 문턱 전압(Vth) 만큼 높은 전압 레벨이 될 때까지 펌핑동작을 한다.
도 4는 본 발명에 따른 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생 방법을 설명하는 플로우챠트이다. 도 4를 참조하면, 플래쉬 메모리 셀의 프로그램 동작이 시작되면(410), 프로그램 전압 펌프 및 레귤레이터(360, 도 3)를 인에이블시켜 프로그램 전압(Vpgm) 펌핑 동작을 인에이블시킨다(420). 프로그램 전압(Vpgm)에 따라 고전압(VPP)의 목표 레벨이 설정되면(430), 프로그램 전압(Vpgm)이 프로그램 목표 레벨인지를 판정한다(440). 프로그램 전압(Vpgm)이 프로그램 목표 레벨이면, 프로그램 전압(Vpgm) 펌핑 동작을 디세이블시킨다(450). 프로그램 전압(Vpgm)이 프로그램 목표 레벨이 아니면, 다시 프로그램 전압(Vpgm) 펌핑 동작을 인에이블시킨다(420).
그리고, 프로그램 전압(Vpgm)에 따라 고전압(VPP)의 목표 레벨이 설정되면(430), 전압 펌핑부(310, 도 3)에 의한 고전압(VPP) 펌핑 동작을 인에이블시킨다(460). 고전압 펌핑 동작은 고전압(VPP) 레벨이 프로그램 전압(Vpgm)에서 트랜지스터(320)의 문턱 전압(Vth) 만큼 높은 전압 레벨이 될때 까지 계속한다(460). 고전압 펌핑 동작에 의해, 고전압(VPP) 레벨이 프로그램 전압(Vpgm)에서 트랜지스터(320)의 문턱 전압(Vth) 만큼 높은 전압 레벨을 갖게 되면, 고전압(VPP) 펌핑 동작 을 디세이블시킨다(480). 이 후, 플래쉬 메모리 셀의 프로그램 동작을 실행한다(490). 고전압 디스차아지부(350)를 통하여 고전압(VPP) 레벨을 전원 전압(VDD) 레벨로 디스차아지시키는 리커버리(recovery) 동작을 수행하고(500), 프로그램 동작을 종료한다(510).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 의하면, 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압(VPP)의 레벨이 프로그램 전압(Vpgm)에서 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨이 될 때까지만 전압 펌핑 동작이 이루어진다. 이 때문에, 종래의 프로그램 전압(Vpgm) 레벨에 상관없이 충분히 높은 전압 레벨로 고정된 고전압(VPP)을 발생하던 것에 비하여, 불필요한 전력 소모를 유발하지 않는다.
또한, 본 발명은 종래의 고정된 고전압(VPP) 레벨 변경에 필요했던 트리밍 작업 없이, 프로그램 전압(Vpgm) 레벨에다가 고전압용 트랜지스터의 문턱 전압 만큼 높은 레벨로 고전압이 발생되도록 단순화된다.

Claims (20)

  1. 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생부에 있어서,
    펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 고전압을 발생하는 전압 펌핑부;
    상기 고전압이 그 게이트에 인가되고, 프로그램 전압이 그 소스에 연결되는 트랜지스터;
    상기 트랜지스터의 드레인에 연결되고, 제1 전압과 제2 전압을 발생하는 전압 분배부; 및
    상기 제2 전압과 기준 전압을 비교하여 상기 펌핑 클럭을 발생하되, 상기 고전압이 상기 프로그램 전압 보다 상기 트랜지스터의 문턱 전압 만큼 높을 때 상기 펌핑 클럭을 발생시키지 않는 펌핑 클럭 제어부를 구비하는 것을 특징으로 하는 고전압 발생부.
  2. 제1항에 있어서, 상기 트랜지스터는
    상기 프로그램 전압을 플래쉬 메모리 셀의 워드라인으로 전달하며, 상기 고전압이 게이트에 연결되는 트랜지스터와 동일한 크기를 갖는 것을 특징으로 하는 고전압 발생부.
  3. 제1항에 있어서, 상기 트랜지스터는
    고전압용 트랜지스터인 것을 특징으로 하는 고전압 발생부.
  4. 제1항에 있어서, 상기 전압 분배부는
    상기 제1 전압이 상기 프로그램 전압일 때, 상기 제2 전압이 상기 기준 전압과 동일한 레벨을 갖도록 설정되는 것을 특징으로 하는 고전압 발생부.
  5. 제1항에 있어서, 전압 분배부는
    상기 제1 전압이 그 일단에 연결되는 제1 저항;
    상기 제1 저항의 다른 일단이 그 소스에 연결되고, 전원 전압이 그 게이트에 연결되고, 상기 제2 전압이 그 드레인에 연결되는 트랜지스터; 및
    상기 제2 전압과 접지 전압 사이에 연결되는 제2 저항을 구비하는 것을 특징으로 하는 고전압 발생부.
  6. 제1항에 있어서, 상기 펌핑 클럭 제어부는
    상기 제2 전압과 상기 기준 전압을 비교하는 비교부; 및
    상기 비교부 출력, 상기 고전압의 발생을 지시하는 제어 신호 및 클럭 신호를 입력하여 상기 펌핑 클럭을 발생하는 낸드 게이트를 구비하는 것을 특징으로 하는 고전압 발생부.
  7. 제1항에 있어서, 상기 고전압 발생부는
    상기 고전압의 디스차아지를 지시하는 인에이블 신호에 응답하여 상기 고전압을 전원 전압으로 디스차아지시키는 고전압 디스차아지부를 더 구비하는 것을 특징으로 하는 고전압 발생부.
  8. 제7항에 있어서, 상기 고전압 디스차아지부는
    상기 전원 전압이 그 소스에 연결되고, 상기 인에이블 신호가 그 게이트에 연결되는 피모스 트랜지스터;
    상기 피모스 트랜지스터의 드레인이 그 소스에 연결되고, 상기 인에이블 신호의 반전 신호가 그 게이트에 연결되는 제1 엔모스 트랜지스터; 및
    상기 제1 엔모스 트랜지스터의 드레인이 그 소스에 연결되고, 상기 전원 전압이 그 게이트에 연결되고, 상기 고전압이 그 드레인에 연결되는 제2 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생부.
  9. 프로그램 동작을 위한 고전압을 발생하는 플래쉬 메모리 장치에 있어서,
    복수개의 플래쉬 메모리 셀들이 배열되는 블록 메모리 셀 어레이들;
    프로그램 동작시, 상기 고전압에 응답하는 고전압용 트랜지스터를 통하여 상기 플래쉬 메모리 셀의 워드라인으로 상기 프로그램 전압을 구동하는 워드 라인 디코더; 및
    상기 고전압을 발생하되, 상기 고전압 레벨이 상기 프로그램 전압에서 상기 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨이 될 때까지 상기 고전압을 발생하는 고전압 발생부를 구비하고,
    상기 고전압 발생부는
    펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생하는 전압 펌핑부;
    상기 고전압이 그 게이트에 인가되고, 상기 프로그램 전압이 그 소스에 연결되는 제1 트랜지스터;
    상기 트랜지스터의 드레인에 연결되고, 제1 전압과 제2 전압을 발생하는 전압 분배부; 및
    상기 제2 전압과 기준 전압을 비교하여 상기 펌핑 클럭을 발생하되, 상기 고전압이 상기 프로그램 전압 보다 상기 제1 트랜지스터의 문턱 전압 만큼 높을 때 상기 펌핑 클럭을 발생시키지 않는 펌핑 클럭 제어부를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  10. 제9항에 있어서, 상기 플래쉬 메모리 장치는
    상기 프로그램 전압을 발생하는 프로그램 전압 펌핑 및 레귤레이터를 더 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  11. 삭제
  12. 제9항에 있어서, 상기 제1 트랜지스터는
    상기 고전압용 트랜지스터와 동일한 크기를 갖는 것을 특징으로 하는 플래쉬 메모리 장치.
  13. 제9항에 있어서, 상기 전압 분배부는
    상기 제1 전압이 상기 프로그램 전압일 때, 상기 제2 전압이 상기 기준 전압과 동일한 레벨을 갖도록 설정되는 것을 특징으로 하는 플래쉬 메모리 장치.
  14. 제9항에 있어서, 전압 분배부는
    상기 제1 전압이 그 일단에 연결되는 제1 저항;
    상기 제1 저항의 다른 일단이 그 소스에 연결되고, 전원 전압이 그 게이트에 연결되고, 상기 제2 전압이 그 드레인에 연결되는 트랜지스터; 및
    상기 제2 전압과 접지 전압 사이에 연결되는 제2 저항을 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  15. 제9항에 있어서, 상기 펌핑 클럭 제어부는
    상기 제2 전압과 상기 기준 전압을 비교하는 비교부; 및
    상기 비교부 출력, 상기 고전압의 발생을 지시하는 제어 신호 및 클럭 신호를 입력하여 상기 펌핑 클럭을 발생하는 낸드 게이트를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  16. 제9항에 있어서, 상기 고전압 발생부는
    상기 고전압의 디스차아지를 지시하는 인에이블 신호에 응답하여 상기 고전압을 전원 전압으로 디스차아지시키는 고전압 디스차아지부를 더 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  17. 제16항에 있어서, 상기 고전압 디스차아지부는
    상기 전원 전압이 그 소스에 연결되고, 상기 인에이블 신호가 그 게이트에 연결되는 피모스 트랜지스터;
    상기 피모스 트랜지스터의 드레인이 그 소스에 연결되고, 상기 인에이블 신호의 반전 신호가 그 게이트에 연결되는 제1 엔모스 트랜지스터; 및
    상기 제1 엔모스 트랜지스터의 드레인이 그 소스에 연결되고, 상기 전원 전압이 그 게이트에 연결되고, 상기 고전압이 그 드레인에 연결되는 제2 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  18. 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생 방법에 있어서,
    프로그램 전압 펌핑 동작에 의해 프로그램 전압을 발생하는 제1 단계;
    상기 프로그램 전압에 따라 상기 고전압의 목표 레벨을 설정하는 제2 단계;
    고전압 펌핑 동작에 의해 고전압을 발생하는 제3 단계;
    상기 고전압 레벨이 상기 프로그램 전압에서 고전압용 트랜지스터의 문턱 전압 만큼 높은 전압 레벨이 될 때 까지 상기 고전압 펌핑 동작을 계속하는 제4 단계; 및
    상기 고전압 펌핑 동작을 디세이블시키는 제5 단계를 구비하는 것을 특징으로 하는 고전압 발생 방법.
  19. 제18항에 있어서, 상기 제1 단계는
    상기 프로그램 전압이 프로그램 목표 레벨인지를 판정하는 제(1-a) 단계;
    상기 프로그램 전압이 상기 프로그램 목표 레벨이 될 때까지 상기 프로그램 전압 펌핑 동작을 계속하는 제(1-b) 단계; 및
    상기 프로그램 전압 펌핑 동작을 디세이블시키는 제(1-c) 단계를 구비하는 것을 특징으로 하는 고전압 발생 방법.
  20. 제18항에 있어서, 상기 고전압 발생 방법은
    상기 프로그램 동작 종료 시, 상기 고전압 레벨을 전원 전압 레벨로 디스차아지시키는 리커버리 동작을 수행하는 단계를 더 구비하는 것을 특징으로 하는 고전압 발생 방법.
KR1020050052010A 2005-06-16 2005-06-16 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법 Expired - Lifetime KR100723488B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050052010A KR100723488B1 (ko) 2005-06-16 2005-06-16 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법
US11/361,579 US7443758B2 (en) 2005-06-16 2006-02-24 Circuit and method of generating high voltage for programming operation of flash memory device
US12/235,328 US7715240B2 (en) 2005-06-16 2008-09-22 Circuit and method of generating high voltage for programming operation of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052010A KR100723488B1 (ko) 2005-06-16 2005-06-16 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법

Publications (2)

Publication Number Publication Date
KR20060131507A KR20060131507A (ko) 2006-12-20
KR100723488B1 true KR100723488B1 (ko) 2007-05-31

Family

ID=37573198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052010A Expired - Lifetime KR100723488B1 (ko) 2005-06-16 2005-06-16 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법

Country Status (2)

Country Link
US (2) US7443758B2 (ko)
KR (1) KR100723488B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733953B1 (ko) * 2006-06-15 2007-06-29 삼성전자주식회사 플래시 메모리 장치의 전압 레귤레이터
KR101024137B1 (ko) * 2008-03-10 2011-03-22 주식회사 하이닉스반도체 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
KR100965069B1 (ko) * 2008-05-28 2010-06-21 주식회사 하이닉스반도체 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
JP5893305B2 (ja) * 2011-09-09 2016-03-23 国立大学法人東京工業大学 固体高分子形燃料電池用電極触媒およびその製造方法
TWI578324B (zh) * 2015-11-13 2017-04-11 華邦電子股份有限公司 電源供應裝置以及升壓裝置
US10755790B2 (en) * 2019-01-23 2020-08-25 Macronix International Co., Ltd. Boosted voltage driver for bit lines and other circuit nodes
US12353726B2 (en) 2020-05-19 2025-07-08 Yangtze Memory Technologies Co., Ltd. Memory device and program operation thereof
CN113454722B (zh) 2020-05-19 2022-08-19 长江存储科技有限责任公司 存储器器件及其编程操作
CN111758131B (zh) 2020-05-19 2022-03-15 长江存储科技有限责任公司 用于存储器的程序暂停和恢复的控制方法与控制器
US12176058B2 (en) * 2022-09-26 2024-12-24 Macronix International Co., Ltd. Memory device having switching device of page buffer and erase method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880700419A (ko) * 1985-02-08 1988-03-15 집적회로
KR20010029599A (ko) * 1999-03-18 2001-04-06 니시무로 타이죠 차지펌프 회로
KR20040058209A (ko) * 2002-09-11 2004-07-03 미쓰비시덴키 가부시키가이샤 전압검출회로 및 이것을 사용한 내부전압 발생회로
KR20050052010A (ko) * 2003-11-28 2005-06-02 삼성광주전자 주식회사 모터

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771729B2 (ja) * 1992-04-16 1998-07-02 三菱電機株式会社 チャージポンプ回路
JP3704188B2 (ja) * 1996-02-27 2005-10-05 株式会社ルネサステクノロジ 半導体記憶装置
KR100223480B1 (ko) 1996-11-22 1999-10-15 윤종용 불휘발성 반도체 메모리 장치의 고전압 발생회로
JP4115044B2 (ja) * 1999-06-23 2008-07-09 株式会社ルネサステクノロジ 電圧発生回路およびそれを備える半導体記憶装置
JP2001357686A (ja) * 2000-06-13 2001-12-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2002142448A (ja) 2000-10-31 2002-05-17 Matsushita Electric Ind Co Ltd 昇圧回路
JP3931615B2 (ja) 2001-10-17 2007-06-20 株式会社デンソー 半導体記憶装置の昇圧電圧生成回路および昇圧電圧生成方法ならびに半導体記憶装置
JP2003208794A (ja) * 2002-01-10 2003-07-25 Seiko Epson Corp 不揮発性半導体記憶装置
US7050346B2 (en) * 2003-07-29 2006-05-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and electric device with the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880700419A (ko) * 1985-02-08 1988-03-15 집적회로
KR20010029599A (ko) * 1999-03-18 2001-04-06 니시무로 타이죠 차지펌프 회로
KR20040058209A (ko) * 2002-09-11 2004-07-03 미쓰비시덴키 가부시키가이샤 전압검출회로 및 이것을 사용한 내부전압 발생회로
KR20050052010A (ko) * 2003-11-28 2005-06-02 삼성광주전자 주식회사 모터

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050052010 - 703421

Also Published As

Publication number Publication date
US20060285388A1 (en) 2006-12-21
KR20060131507A (ko) 2006-12-20
US7715240B2 (en) 2010-05-11
US7443758B2 (en) 2008-10-28
US20090016114A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
US7433236B2 (en) Multi-voltage generator generating program voltage, read voltage and high voltage in response to operating mode of flash memory device
KR100541819B1 (ko) 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
US7692977B2 (en) Voltage generator circuit capable of generating different voltages based on operating mode of non-volatile semiconductor memory device
US7715240B2 (en) Circuit and method of generating high voltage for programming operation of flash memory device
US7502263B2 (en) Non-volatile memory devices and methods of programming the same
KR100454116B1 (ko) 비휘발성 메모리를 프로그래밍하기 위한 비트라인 셋업 및디스차지 회로
KR101359850B1 (ko) 메모리 소자의 데이터 라인 관리
US7800955B2 (en) Programming method of a non-volatile memory device
KR20100034048A (ko) 메모리 프로그래밍을 위한 디바이스
US20050036369A1 (en) Temperature compensated bit-line precharge
JP4097017B2 (ja) 不揮発性半導体メモリ装置及びそのプログラム方法。
JPH076593A (ja) 不揮発性半導体メモリ装置
US7161837B2 (en) Row decoder circuit of NAND flash memory and method of supplying an operating voltage using the same
CN112435704B (zh) 非易失性存储器及其读取方法
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
JP5042576B2 (ja) フラッシュメモリ装置及びその高電圧再充電方法
KR20030023523A (ko) 데이터 재기입이 고속인 불휘발성 반도체 기억 장치
KR100699852B1 (ko) Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
JP5154747B2 (ja) 読み取り特性を向上させることができる不揮発性メモリ装置の共通ソースライン制御スキーム
CN114203241A (zh) 半导体存储装置
JP5073234B2 (ja) フラッシュメモリ装置の低い動作電源電圧に適したワードラインデコーダ
JP2004247042A (ja) 半導体集積回路装置
JP2001184879A (ja) 不揮発性メモリのワード線駆動方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050616

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060726

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20070212

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060726

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20070314

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20070212

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20070430

Appeal identifier: 2007101002860

Request date: 20070314

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20070404

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20070314

Patent event code: PB09011R01I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20070430

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20070423

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070523

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100429

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110429

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120430

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130430

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140430

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150430

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160429

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170427

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180430

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200429

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210428

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 18

End annual number: 18