KR100718968B1 - 전계발광소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 기판, 기판 상에 위치하며 두 개의 전극과 상기 두 개의 전극 사이에 형성된 유기발광층을 포함하는 픽셀 회로부, 픽셀 회로부와 이격되어 위치하며, 다수의 요철부 및 상기 요철부 상에 형성된 하나 이상의 금속층을 포함하는 배리어를 포함하는 실링부 및 실링부에 의하여 상기 기판과 합착하여 상기 픽셀 회로부를 덮는 보호부를 포함하는 전계발광소자를 제공한다.

전계발광소자, 실링(Sealing)

Description

전계발광소자 및 그의 제조방법{Light Emitting Diodes and Method for Manufacturing the same}

도 1은 종래 기술의 제 1 실시예에 따른 전계발광소자의 단면도.

도 2는 종래 기술의 제 2 실시예에 따른 전계발광소자의 단면도.

도 3은 도 1 상의 A 영역의 부분 확대도.

도 4는 본 발명의 제 1 실시예에 따른 전계발광소자의 단면도.

도 5는 도 4 상의 A 영역의 부분 확대도.

도 6 내지 도 8은 도 5 상의 구조에 대한 단계별 공정도.

도 9는 도 7의 배리어 구조의 패턴을 도시한 평면도.

도 10은 본 발명의 제 2 실시예에 따른 배리어 구조의 패턴을 도시한 평면도.

도 11은 도 10 상의 A-A 단면도.

* 도면의 주요부호에 대한 설명 *

10 : 전계발광소자 12 : 기판

18 : 보호부 18a : 보호용 기판

18b : 게터 30 : 전계발광소자

32 : 기판 34 : 보호층

38 : 보호부 52 : 기판

54 : 보호층 56 : 기반층(Base Layer)

57a : 요철부 57b : 금속층

58 : 접착층 60 : 보호부

B : 배리어(Barrier) P : 픽셀 회로부

S : 실란트(Sealant)

본 발명은 수명 및 신뢰도를 향상시킨 전계발광소자와 그 제조방법에 관한 것이다.

전계발광소자는 전자(election)주입 전극(cathode)과 정공(hole)주입 전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 자발광 소자이다.

또한, 전계발광소자는 낮은 전압에서 구동이 가능하고, 박형 등의 장점을 지니고 있다. 이러한 전계발광소자는 광시야각과 빠른 응답속도 등 종래 액정표시장치에서 문제로 지적되던 단점을 해결할 수 있는 차세대 디스플레이로 주목받고 있 다.

전계발광소자는 발광방식에 따라 기판에 대향하는 방향으로 발광하는 상부발광형 전계발광소자(Top-Emission LED)와 기판 방향으로 발광하는 하부발광형 전계발광소자(Bottom-Emission LED)로 구분된다.

도 1은 종래 기술의 제 1 실시예에 따른 전계발광소자의 단면도이다.

도 1을 참조하면, 종래 기술의 제 1 실시예에 따른 전계발광소자(10)는 하부 발광형으로 구동부가 패터닝된 기판(12) 상에 두 개의 전극과 그 사이에 형성된 발광부를 포함하는 픽셀 회로부(P)가 형성되어 있었다. 또한, 픽셀 회로부(P) 상에 수분 및 공기 등에 의한 픽셀 회로부(P)의 산화 또는 열화 현상을 방지하기 위하여, 보호용 기판(18a)과 게터(18b, getter)로 구성된 보호부(18)가 실란트(S)로 기판(12)상에 봉지되어 있었다.

도 2는 종래 기술의 제 2 실시예에 따른 전계발광소자의 단면도이다.

도 2를 참조하면, 종래 기술의 제 2 실시예에 따른 전계발광소자(30)는 상부 발광형으로 구동부가 패터닝된 기판(32) 상에 두 개의 전극과 그 사이에 형성된 발광부를 포함하는 픽셀 회로부(P)가 형성되어 있었다. 또한, 픽셀 회로부(P) 상에 수분 및 공기 등에 의한 픽셀 회로부(P)의 산화 또는 열화 현상을 방지하기 위하여 보호층(34)이 형성되어 있었으며, 보호층(34) 상에 보호부(38)가 실란트(S)로 봉지되어 있었다. 이때, 보호부(38)는 보호용 기판이거나 하나 또는 하나 이상의 보호 막으로 형성되었다.

도 3은 도 2 상의 A 영역의 부분 확대도로, 엣지 실링 영역의 구조를 도시한다.

도 3을 참조하면, 기판(32) 상에 실란트(S)로 보호부(38)가 봉지되어 있었고, 도 1 상의 A 영역의 기본 구조는 도 3과 동일하였다.

이와 같은 구조의 실링 영역(A)을 갖는 종래 전계발광소자(10, 30)에 있어서, 접착제로 사용된 실란트(S) 층은 픽셀 회로부(P)의 안정성을 확보하기 위해 두께가 상당히 두꺼웠으며, 그 두께에 상대적으로 실란트(S) 층을 통한 수분의 소자 내부로의 침투 경로가 너무 짧았기 때문에, 수분의 소자 내부로의 침투가 용이하였고, 그 양 또한 많은 단점이 있었다.

상세하게는, 종래 하부 발광형 전계발광소자(10)의 경우, 많은 양의 게터가 필요하였고 그에 따른 소자 두께의 증가 문제가 발생하였다. 또한, 종래 상부 발광형 전계발광소자(30)의 경우, 소자의 발광 특성상 수분을 제거할 수 있는 게터가 없기 때문에 보호층(34)을 형성하였는데, 그 보호층(34)에 결함이 있을 경우, 급격한 픽셀 회로부(P)의 손상을 초래하였다.

이에 따라, 종래 전계발광소자에는 그 수명 및 신뢰도가 저하되는 심각한 문제가 발생하였다.

이러한 문제점을 해결하기 위해 본 발명은 소자의 엣지 실링 영역의 구조를 개선하여 효과적인 패시베이션(Passivation) 구조를 형성함으로써 수분에 의한 소자의 손상 및 열화 현상을 최대한 억제하고, 수명과 신뢰도가 크게 향상된 전계발광소자 및 그 제조방법을 제공하는데 그 목적이 있다.

이상과 같은 목적을 달성하기 위해 본 발명은 기판, 기판 상에 위치하며 두 개의 전극과 상기 두 개의 전극 사이에 형성된 유기발광층을 포함하는 픽셀 회로부, 픽셀 회로부와 이격되어 위치하며, 다수의 요철부 및 상기 요철부 상에 형성된 하나 이상의 금속층을 포함하는 배리어를 포함하는 실링부 및 실링부에 의하여 상기 기판과 합착하여 상기 픽셀 회로부를 덮는 보호부를 포함하는 전계발광소자를 제공한다.

상기 픽셀회로부는 반도체층, 상기 반도체층과 일정 영역이 대응되는 게이트 전극, 상기 반도체층 및 상기 게이트 전극 사이에 위치하는 게이트 절연층, 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 하나 이상 포함하는 구동부를 더 포함할 수 있다.

상기 요철부는 포토 레지스트 물질을 포함하며 상기 금속층은 상기 전극들을 구성하는 물질 중 어느 하나 이상을 포함할 수 있다.

상기 픽셀 회로부는 유기물 또는 무기물을 포함하는 하나 이상의 절연층을 더 포함하며,상기 요철부는 상기 절연층을 구성하는 물질들 중 어느 하나 이상을 포함하며 상기 금속층은 상기 전극들을 구성하는 물질 중 어느 하나 이상을 포함할 수 있다.

상기 픽셀 회로부는 상기 구동부 상에 위치하는 평탄화막을 더 포함하며, 상기 실링부는 상기 평탄화막과 동일한 재료를 포함하며 상기 기판과 상기 배리어 사이에 형성된 기반층을 추가로 포함할 수 있다.

삭제

삭제

삭제

삭제

삭제

삭제

상기 실링부는 상기 배리어 상에 위치하는 실란트를 포함할 수 있다.

다른 측면에서, 본 발명은, 기판 상에 두 개의 전극과 상기 두 개의 전극 사이에 위치하는 유기발광층을 포함하는 픽셀 회로부를 형성하는 단계, 픽셀 회로부와 이격되도록 위치하는 상기 기판 상의 실링부 상에 다수의 요철부 및 상기 요철부 상에 형성된 하나 이상의 금속층을 포함하는 배리어를 형성하는 단계 및 상기 기판 상에 상기 픽셀 회로부를 덮는 보호부를 형성하는 단계를 포함하는 전계발광소자의 제조방법을 제공한다.

상기 픽셀 회로부를 형성하는 단계는 반도체층, 상기 반도체층과 일정 영역이 대응되는 게이트 전극, 상기 반도체층 및 상기 게이트 전극 사이에 위치하는 게이트 절연층, 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 하나 이상 포함하는 구동부를 형성하는 단계를 더 포함할 수 있다.

상기 픽셀 회로부의 전극들 중 어느 하나는 포토리소그라피(Photo Lithography) 방법으로 패터닝하여 형성하며, 상기 요철부는 상기 포토리소그라피 방법 중 사용되는 포토레지스트를 포함하며, 상기 금속층은 상기 전극들을 구성하는 물질들 중 어느 하나 이상을 포함할 수 있다.

상기 픽셀 회로부는 유기물 또는 무기물을 포함하는 하나 이상의 절연층을 더 포함하며, 상기 요철부는 상기 절연층들을 구성하는 물질들 중 어느 하나를 포함하며, 상기 금속층은 상기 전극들을 구성하는 물질들 중 어느 하나 이상을 포함할 수 있다.

상기 픽셀 회로부를 형성하는 단계는 상기 구동부 상에 평탄화막을 형성하는 단계를 포함하고, 상기 기판과 상기 배리어 사이에 상기 평탄화막을 구성하는 물질을 포함하는 기반층을 형성하는 단계를 더 포함할 수 있다.

상기 전계발광소자의 제조방법은 상기 배리어 상에 실란트를 형성하는 단계를 더 포함할 수 있다.

이하, 본 발명의 다양한 실시예를 도시 참조하여 상세히 설명한다.

단, 본 발명은 상부 발광형과 하부 발광형의 엣지 실링 영역에 동일하게 적용되므로, 중복성을 피하고 설명의 용이성을 위해 이하, 본 발명은 상부 발광형의 경우로 예를 들어 설명하기로 한다.

도 4는 본 발명의 제 1 실시예에 따른 전계발광소자의 부분 단면도이다.

도 4를 참조하면, 구동부가 패터닝된 기판(52) 상에 두 개의 전극과 그 사이에 형성된 발광부를 포함하는 픽셀 회로부(P)가 형성되며, 픽셀 회로부(P)를 보호하기 위한 보호층(54)이 형성되어 있다. 이때, 픽셀 회로부(P)와 구분되는 엣지 실링 영역에 구동부와 발광부 사이에 형성되는 평탄화막까지의 구성 요소 중 어느 하나 또는 하나 이상이 선택적으로 형성되어 기반층(56)이 구비된다.

또한, 기반층(56) 상에는 픽셀 회로부(P)가 형성되는 과정에서 사용된 재료 중 어느 하나 또는 하나 이상으로 배리어(B)가 형성된다.

계속해서, 이상과 같은 구조를 갖는 소자를 보호하기 위한 보호부(58)가 형성되며, 보호부(58)는 기판(52) 상에 실란트(S) 층으로 봉지된다.

위에서 설명한 전계발광소자의 배리어 구조를 이하 도시한 도 5를 참조하여 상세히 설명한다.

도 5는 도 4 상의 A 영역의 부분 확대도로, 본 발명에 따른 전계발광소자의 엣지 실링 영역의 구조를 도시한다.

도 4 및 도 5를 참조하면, 기판(52)의 엣지 실링 영역에는 픽셀 회로부(P)에 포함되는 구동부와 발광부 사이에 형성된 평탄화막까지의 구성 요소 중 어느 하나 또는 하나 이상이 구분 적층되어 기반층(56)이 형성되어 있다.

기반층(56) 상에는 픽셀 회로부(P)를 형성하는 과정에서 사용된 포토레지스터로 요철부(57a)가 형성된다. 이어서, 요철부(57a)를 덮도록 픽셀 회로부(P)를 구성하는 전극 중 어느 하나 또는 둘 다가 금속층(57b)으로 적층되어 배리어(B)가 형 성된다.

또한, 배리어(B) 상에 보호부(58)가 실란트(S) 층으로 봉지된다.

이와 같은 배리어(B) 구조는 엣지 실링 영역을 통한 수분의 침투 경로를 길이 상으로 늘리면서, 공간 상으로 줄이는 효과가 있어 하부 발광형 전계발광소자의 경우, 소자 두께에 영향을 미치는 게터의 양을 획기적으로 줄일 수 있고, 상부 발광형 전계발광소자의 경우, 수분의 침투량을 최소한으로 억제하거나 방지할 수 있다.

이상 본 발명의 배리어(B) 구조에 있어서, 요철부(57a)는 포토레지스터로 형성되는 것으로 설명하였으나 본 발명은 이에 국한되지 않으며, 전술한 픽셀 회로부(P)를 형성하는 과정에서 사용되는 유기물, 무기물 중 어느 하나 또는 하나 이상이 적용될 수 있다.

도 6 내지 도 8은 도 5 상의 구조에 대한 단계별 공정도이다.

도 6 내지 도 8을 참조하면, 기판(52) 상에 보호부(58)가 실란트(S)에 의해 봉지되며, 그 과정에서 소자 내부로의 수분 침투의 경로가 되는 실란트(S) 층 즉, 엣지 실링 영역에 수분 침투에 대한 장벽 역할을 하는 배리어(B)의 형성 과정이 도시되어 있다.

상세하게는 기판(도 4의 52) 상의 가장 자리(0.5 ~ 50㎛ 두께 범위)영역 즉, 엣지 실링 영역(Edge-sealing Area)에 소자의 픽셀 회로부(도 4의 P)를 형성하는 포토 리소그라피(Photo-Lithography) 공정에 따라 추가 공정 없이 기반층(56)을 형 성하고, 기반층(56) 상에 요철부(57a) 및 요철부(57a)를 덮는 금속층(57b)을 형성하여 배리어(B)를 형성한다.

이어서, 실란트(S) 층을 접착제로 형성하며, 보호부(58)를 기판(52)과 합착시킨다.

이상의 배리어(B) 구조에 있어서, 요철부(54)는 포토 리소그라피 공정에 사용되는 포토레지스트(PR; Photo-Resist) 또는 절연막 등에 사용되는 유기물, 무기물 중 어느 하나 또는 하나 이상으로 형성될 수 있다.

또한, 금속층(56)은 전술한 발광부의 상, 하부에 형성되는 두 개의 전극 중 어느 하나 또는 하나 이상으로 형성될 수 있다.

도 9는 도 7의 배리어 구조의 패턴을 도시한 평면도로, 기반층(56) 상에 규칙적인 스트라이프 타입으로 패터닝된 배리어(B)의 구조를 도시한다.

이상 본 발명에서는 배리어(B)의 구조를 규칙적인 스트라이프 타입으로 도시 설명하였으나, 본 발명은 이에 한정되지 않으며, 다수의 배리어(B) 간에 두께와 길이 및 그 형성된 방향성에 있어서, 규칙적인 패턴으로 형성된 모든 경우로 해석되어야 한다.

도 10은 본 발명의 제 2 실시예에 따른 배리어 구조의 패턴을 도시한 평면도로, 도 9와 동일한 스케일이다.

도 10을 참조하면, 기판 상의 엣지 실링 영역에 형성된 기반층(56) 상에 불규칙하게 패터닝된 배리어(B) 구조를 볼 수 있다.

도 11은 도 10 상의 A-A 단면도로, 도 7과 같은 스케일이다.

이와 같이 불규칙한 패턴의 배리어(B) 구조는 도 7 상의 제 1 실시예와 상대적으로 공정 상 더 적은 재료가 사용되며, 보다 효과적인 수분 침투의 억제 효과를 얻을 수 있다.

이상과 같은 배리어 구조가 엣지 실링 영역에 구비된 본 발명에 따른 전계발광소자 및 그의 제조 방법은 실링 영역을 통한 소자 내 수분 침투를 효과적으로 억제 및 방지하여 소기 목적을 달성할 수 있다.

이상 본 발명에서는 상부 발광형 전계발광소자의 경우로 도시 설명하였으나, 본 발명은 이에 국한되지 않으며, 하부 발광형 전계발광소자의 경우에도 적용 가능하다.

또한, 이상 본 발명에서는 구동부가 구비된 액티브 매트릭스형 전계발광소자의 경우로 예를 들어 설명하였으나, 본 발명은 이에 국한되지 않으며, 패시브 매트릭스형의 경우에도 적용 가능하다.

또한, 이상 본 발명에서는 배리어 구조가 기반층 상에 요철부가 형성된 것으로 도시하여 설명하였으나, 본 발명은 이에 국한되지 않으며 엣지 실링 영역에는 요철부 만으로 배리어가 형성될 수도 있다.

또한, 이상 본 발명에서는 배리어 구조를 다수 개의 배리어가 구분 형성된 것으로 도시 설명하였으나, 본 발명의 배리어 구조는 이에 국한되지 않으며, 배리어 구조는 하나의 층으로 형성될 수도 있다.

또한, 이상 본 발명에서는 단방향 발광형의 경우로 예를 들어 도시 참조하여 설명하였으나, 본 발명은 이에 국한되지 않으며 양면 발광형의 경우에도 적용가능하다.

이상 본 발명은 발광부에 유기물뿐만 아니라 무기물 또한 이용 가능한 전계발광소자(LED)의 범주로 이해하여야 한다.

이상 다양한 실시예를 들어 본 발명에 대하여 서술하였으나, 본 발명의 범위는 전술한 상세 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고, 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

위에서 설명한 바와 같이, 본 발명은 소자의 엣지 실링 영역에 배리어 구조를 형성하여 소자 내 수분의 침투를 최소한으로 억제 및 차단함으로써, 소자의 산화 및 열화 현상을 효과적으로 억제하거나 방지할 수 있다.

이에 따라, 본 발명은 패시베이션 구조의 안정성을 확보하여 수명 및 신뢰도가 크게 향상된 전계발광소자 및 그 제조 방법을 제공할 수 있다.

Claims (12)

1. 기판;

   상기 기판 상에 위치하며, 두 개의 전극과 상기 두 개의 전극 사이에 형성된 유기발광층을 포함하는 픽셀 회로부;

   상기 픽셀 회로부와 이격되어 위치하며, 다수의 요철부 및 상기 요철부 상에 형성된 하나 이상의 금속층을 포함하는 배리어를 포함하는 실링부; 및

   상기 실링부에 의하여 상기 기판과 합착하여 상기 픽셀 회로부를 덮는 보호부를 포함하는 전계발광소자.
2. 제 1항에 있어서,

   상기 픽셀회로부는 반도체층, 상기 반도체층과 일정 영역이 대응되는 게이트 전극, 상기 반도체층 및 상기 게이트 전극 사이에 위치하는 게이트 절연층, 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 하나 이상 포함하는 구동부를 더 포함하는 전계발광소자.
3. 제 1항 또는 제2항에 있어서,

   상기 요철부는 포토 레지스트 물질을 포함하며 상기 금속층은 상기 전극들을 구성하는 물질 중 어느 하나 이상을 포함하는 전계발광소자.
4. 제 1항 또는 제2항에 있어서,

   상기 픽셀 회로부는 유기물 또는 무기물을 포함하는 하나 이상의 절연층을 더 포함하며,

   상기 요철부는 상기 절연층을 구성하는 물질들 중 어느 하나 이상을 포함하며 상기 금속층은 상기 전극들을 구성하는 물질 중 어느 하나 이상을 포함하는 전계발광소자.
5. 제 2항에 있어서,

   상기 픽셀 회로부는 상기 구동부 상에 위치하는 평탄화막을 더 포함하며,

   상기 실링부는 상기 평탄화막과 동일한 재료를 포함하며 상기 기판과 상기 배리어 사이에 형성된 기반층을 추가로 포함하는 것을 특징으로 하는 전계발광소자.
6. 제 1항에 있어서,

   상기 실링부는 상기 배리어 상에 위치하는 실란트를 포함하는 전계발광소자.
7. 기판 상에 두 개의 전극과 상기 두 개의 전극 사이에 위치하는 유기발광층을 포함하는 픽셀 회로부를 형성하는 단계;

   상기 픽셀 회로부와 이격되도록 위치하는 상기 기판 상의 실링부 상에 다수의 요철부 및 상기 요철부 상에 형성된 하나 이상의 금속층을 포함하는 배리어를 형성하는 단계; 및

   상기 기판 상에 상기 픽셀 회로부를 덮는 보호부를 형성하는 단계를 포함하는 전계발광소자의 제조방법.
8. 제 7항에 있어서,

   상기 픽셀 회로부를 형성하는 단계는 반도체층, 상기 반도체층과 일정 영역이 대응되는 게이트 전극, 상기 반도체층 및 상기 게이트 전극 사이에 위치하는 게이트 절연층, 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 하나 이상 포함하는 구동부를 형성하는 단계를 더 포함하는 전계발광소자의 제조방법.
9. 제 7항 또는 제 8항에 있어서,

   상기 픽셀 회로부의 전극들 중 어느 하나는 포토리소그라피(Photo Lithography) 방법으로 패터닝하여 형성하며,

   상기 요철부는 상기 포토리소그라피 방법 중 사용되는 포토레지스트를 포함하며, 상기 금속층은 상기 전극들을 구성하는 물질들 중 어느 하나 이상을 포함하는 전계발광소자의 제조방법.
10. 제 7항 또는 제 8항에 있어서,

    상기 픽셀 회로부는 유기물 또는 무기물을 포함하는 하나 이상의 절연층을 더 포함하며,

    상기 요철부는 상기 절연층들을 구성하는 물질들 중 어느 하나를 포함하며, 상기 금속층은 상기 전극들을 구성하는 물질들 중 어느 하나 이상을 포함하는 전계발광소자의 제조방법.
11. 제 8항에 있어서,

    상기 픽셀 회로부를 형성하는 단계는 상기 구동부 상에 평탄화막을 형성하는 단계를 포함하고,

    상기 기판과 상기 배리어 사이에 상기 평탄화막을 구성하는 물질을 포함하는 기반층을 형성하는 단계를 더 포함하는 전계발광소자의 제조방법.
12. 제 7항에 있어서,

    상기 배리어 상에 실란트를 형성하는 단계를 더 포함하는 전계발광소자의 제조방법.

Images