[go: up one dir, main page]

KR100717973B1 - 정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법 - Google Patents

정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법 Download PDF

Info

Publication number
KR100717973B1
KR100717973B1 KR1019990053752A KR19990053752A KR100717973B1 KR 100717973 B1 KR100717973 B1 KR 100717973B1 KR 1019990053752 A KR1019990053752 A KR 1019990053752A KR 19990053752 A KR19990053752 A KR 19990053752A KR 100717973 B1 KR100717973 B1 KR 100717973B1
Authority
KR
South Korea
Prior art keywords
node
current
transistor
source
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019990053752A
Other languages
English (en)
Other versions
KR20000035771A (ko
Inventor
제레미씨. 스미스
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20000035771A publication Critical patent/KR20000035771A/ko
Application granted granted Critical
Publication of KR100717973B1 publication Critical patent/KR100717973B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/815—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base region of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

회로(20)는 기생 바이폴라 디바이스(parastic bipolar device)내의 도통을 방지하도록 기생 바이폴라 디바이스의 베이스-이미터 전압이 순방향 바이어스(forward biasing)되는 것을 방지하기 위해 N-채널 트랜지스터의 소스의 전압을 상승시키는 전류원(3)과 저항기(26)를 포함한다. 일 실시예에 있어서, 상대적으로 작은 저항기(26)가 N-채널 트랜지스터(24)의 소스와 접지 사이에 연결된다. 상기 전류원(32)은 양(positive) ESD 이벤트 동안의 ESD 전류의 일부를 작은 소스 저항기(26)를 통해 보내기 위하여 사용되어, N-채널 트랜지스터(24)의 소스가 이벤트(event) 동안 상승되고 그에 따라 기생 바이폴라 디바이스의 스냅백(snapback)을 방지한다.
정전 방전, 안정기 저항, 기판 타이, 기생 바이폴라 트랜지스터, ESD 레일 클램프

Description

정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법{Circuit and method for reducing parasitic bipolar effects during electrostatic discharges}
도 1은 부분적인 개략도 형태와 부분적인 횡단면도로, 종래 기술에 따른 N-채널 MOS 트랜지스터와 고유의 기생 바이폴라 트랜지스터를 도시한 도면.
도 2는 도 1의 N-채널 MOS 트랜지스터의 드레인 전압 대 드레인 전류 도면.
도 3은 부분적인 개략도 형태와 부분적인 횡단면도로, 본 발명에 따른 ESD 회로를 도시한 도면.
도 4는 개략도 형태로, 본 발명에 따른 ESD 회로를 도시한 도면.
※도면의 주요부분에 대한 부호의 설명※
3 : 전류원 30 : 패드
22 : P-채널 트랜지스터 24 : N-채널 트랜지스터
28 : 고유 다이오드 32 : 소스 주입 전류원
33 : 소스 주입 바이어스 회로 34 : 소스 주입기 트랜지스터
46 : ESD 레일 클램프 48 : 다이오드
발명의 분야
본 발명은 일반적으로 회로들에 관한 것이며, 특히 정전 방전(electrostatic discharges) 동안 기생 바이폴라 영향들을 감소시키는 회로 및 방법에 관한 것이다.
발명의 배경
집적 회로가 상기 집적 회로의 설계 전압보다 높은 전압을 받을 때 손상 될 수 있다. 기계적 칩 캐리어, 플라스틱 칩 기억 장치, 또는 심지어 인간과 같은 그러한 소스들로부터 발생하는, 정전 방전("ESD")은 집적 회로의 설계 전압보다 훨씬 큰 전압을 발생시킬 수 있다. 예를 들어, 통상적인 인간의 몸은 4 킬로볼트(kilovolts)까지의 정전 방전을 제공할 수 있다. 예를 들어 5 볼트(volts)보다 낮은 전압에서 동작하는 집적 회로들에서, 그러한 크기의 정전 방전은 파괴적일 수 있다.
높은 전압, 또는 ESD 이벤트(event)들로부터 내부 회로를 보호하기 위해, 보호 회로들이 통상적으로 내부 회로와 집적 회로의 입력/출력("I/O")핀들사이에 사용된다. ESD 이벤트들 동안 회로 고장들을 일으키는 하나의 메커니즘은 "바이폴라 스냅백(snapback)" 으로 알려진 현상이다.
도 1은 부분적인 개략도 형태와 부분적인 횡단면도로, 종래 기술에 따른 N-채널 금속-산화막 반도체(MOS) 트랜지스터와 고유 기생 바이폴라 트랜지스터를 도시한다. 도 1이 도시하는 것과 같이, NPN 바이폴라 디바이스가 소스에 연결된 이미터, 드레인에 연결된 컬렉터, N-채널 MOS 트랜지스터의 기판에 연결된 베이스를 가지는 p형 기판내에 형성된다. 도 1에서, I/O 패드에 연결된 드레인과 함께 접지에 연결된 기판 타이(substrate tie)와 소스가 도시된다. 양(positive) ESD 이벤트를 수신하는 I/O패드가 도시된다.
바이폴라 스냅백동안에, 본드패드(컬렉터)에 연결된 n+ 확산, 접지(이미터)에 연결된 n+ 확산에 의해 형성된 기생 바이폴라 트랜지스터는 "Rsub" 라고 불리는 고유한 기판 저항을 통해 자기 바이어스 메커니즘에 의해 대량의 ESD 방전 전류(discharge current)를 도통시킬 수 있다. 자기 바이어스(self-biasing)는 애벌란시-발생 전자-홀쌍들(avalanche-generated electron-hole pairs)이 생성되는 컬렉터/베이스 확산의 애벌란시-항복(avalanche-breakdown)에 기인한다. 애벌란시-발생 소스(avalanche-generation source)는 도 1에 전류원 IGEN으로서 개략적으로 도시되며, 이는 기판(홀) 전류를 나타낸다. 이런 영향으로부터 발생된 홀들은 고유한 기판 저항을 통해 기판 타이를 향해 이동하여, 트랜지스터 부근의 기판 전위를 국부적으로 상승시킨다. 일단 이 전위가 대략 0.7 V를 초과하면, 기생 장치(parasitic device)의 베이스-이미터 접합(즉, p-기판에 n+)을 순방향 바이어스 시키기에 충분하며, 그것에 의해 상기 장치를 턴온한다. 드레인-소스 전압 및 기생 바이폴라 동작이 처음 발생하는 드레인 전류 포인트는 (VT1, IT1)으로 불리며, 여기서 IT1은 드레인/기판 접합에서의 애벌란시-발생으로 인해 흐르는 전류이다. 보통, 예를 들어 출력 버퍼의 N-채널 MOS 트랜지스터내에 고유하게 포함되는 바이폴라 디바이스는 스냅백에 가장 영향 받기 쉽다. 이 기생 장치는 ESD 이벤트를 받는 회로내의 빈번한 고장 요인이다.
이 기생 바이폴라 트랜지스터의 문제를 경감하기 위한 하나의 잘 알려진 해결 방법이 N-채널 MOS 트랜지스터의 드레인과 출력핀 사이에 연결된 안정기 저항(ballast resistor)을 부가시키는 것이다. 이 기술은 회로내의 바이폴라 도통의 경우, 임의의 방전 전류를 NMOS 트랜지스터(또는 단일 NMOS 트랜지스터를 형성하는 몇몇의 핑거(finger)들을 통해 동등하게 분배함으로써 ESD 방지의 몇몇 부가된 측정을 확보하는 것을 돕는다. 안정기 저항은 또 다른 컬렉터-이미터 전압 VT2에서 고장 포인트가, 전류가 기생 바이폴라 트랜지스터 내를 흐르기 시작하는 컬렉터-이미터 전압 VT1보다 더 크다는 것을 보증하기 위해 부가된다. VT1과 VT2 사이의 관계가 도 2에 도시된다.
도 2는 도 1의 N-채널 트랜지스터의 드레인 전압 대 드레인 전류의 도표를 도시한다. 도 2는 두 개의 곡선들을 도시한다. 하나의 곡선은 드레인 전류 대 통상적인 비-살리시드 기술(non-salicided technology)의 드레인-소스 전압을 도시하며, 다른 곡선은 통상적인 살리시드 기술의 드레인 전류 대 드레인-소스 전압을 도시한다. 몇몇의 NMOS 트랜지스터들(또는 단일 NMOS 트랜지스터를 형성하는 몇몇의 핑거들)이 기생 바이폴라 디바이스처럼 동작할 때, 그러한 장치는 고유한 기생 바이폴라 트랜지스터의 "스냅백" 전류-전압 특성들에 의존한다. 상술된 바와 같이, 전류는 임의의 컬렉터-이미터 전압, VT1에서 그 바이폴라 트랜지스터를 통해 흐르기 시작한다. 그 후에 전류가 VT1으로부터의 "스냅백" 을 증가시킴에 따라 컬렉터-이미터 전압은 감소된다. 드레인 전압이 증가하고, 방향이 바뀜으로, 상기 전류가 또한 상승함에 따라 컬렉터-이미터 전압은 상승한다. 결국, 바이폴라 트랜지스터는 다른 특정 컬렉터-이미터 전압, VT2에서 고장난다. 통상의 비-살리시드 기술에서, VT2는 트랜지스터에 의해 나타나는 온-저항(on-resistance)은 아주 높기 때문에, 통상적으로 VT1보다 크다(즉, 도 2의 선의 경사가 덜 가파르다). 통상의 살리시드 기술에서, VT2는 VT1보다 보통 작은데, 왜냐하면 살리시드 소스/드레인 확산들이 장치의 낮은 유효한 일련의 저항에서 행해지기 때문이다(즉, 도 2의 선의 경사가 더 가파르다). 어느 한쪽의 기술로, VT2는 안정기 저항의 형태로 일련의 저항을 부가함에 의해 VT1보다 크게 되도록 제어될 수 있다. 이는 제 1 NMOS 트랜지스터(또는 NMOS 트랜지스터의 핑거)가 제 2 NMOS 트랜지스터가 턴온될 때 전압보다 작은 전압에서 항복되지 않는 것을 보증한다. 이는 차례로 완전한 장치의 고장 전류가 스냅-백되는 제 1 세그먼트의 합이 아니라 개별적인 구성 요소들의 전체합이라는 것을 보증한다. 고장 전류는 도 2에 도시된 제 2 항복 전류 IT2이다. IT2의 값은 ESD 이벤트동안에 초과되어서는 안 되며, 만일 그렇지 않으면 상기 장치에 영구적인 손상을 가져온다. 따라서, 안정기 저항을 부가시키는 동기는 주어진 트랜지스터로부터 유용한 IT2 전체의 양을 최대화시키고자 함이다. 통상적으로, IT2는 특정 기술의 특정한 제조 파라미터들에 의존하며, 다양한 기술에 의해 변경된다.
크기에 있어서 반도체 기술의 일반적인 경향은 각각의 새로운 기술의 발생으로 인한 IT1의 감소이다. 이는 얇고, 살리시드화된 소스/드레인 접합들과 대량으로 도핑된 p+ 기판들상의 에피택셜 층(epitaxial layer)을 사용하는 것과 같은 몇몇의 요인들 때문이다. 또한 멀티-핑거 장치들(multi-finger devices)내에 빈약한 폭-크기(width-scaling)를 향상시켜, 살리시드 층은 제 2 항복 고장 전류 임계값들(IT2)을 감소시키기 위해 공지된 접합 깊이의 상당 부분을 또한 점유한다. 대량으로 도핑된 p+기판들(epi-substrates)상의 에피택셜 층은 공지된 래치 업 효과(latch-up effect)를 억제하도록 진보된 기술들내에서 필요하게 된다. 에피-기판들은 매우 낮은 기판 저항을 나타내며, 이것이 기판의 전위가 칩 전체에 걸쳐 접지에 가까이 연결되도록 한다. 이는 래치 업 효과를 피하는데 바람직하지만, 이는 균일하게 바이폴라 동작을 개시하거나 유지하기 어렵게 되기 때문에 기생 바이폴라 동작을 몹시 방해한다.
양호한 실시예의 다음의 상세한 설명이 다음의 도면들과 관련하여 고려될 때, 본 발명을 더 잘 이해할 수 있다.
설명을 단순하고 명료하게 하기 위해, 도면들내에 도시된 소자들은 반드시 일정한 비율로 그려지지 않았다. 예를 들어, 상기 소자들의 몇몇의 치수들은 명료화시키기 위해 다른 소자들에 비하여 과장되었다. 또한, 적절한 곳의 참조 번호들은 대응하는 소자들 또는 유사한 소자들을 표시하도록 도면들 사이에 반복된다.
본 발명의 몇몇 실시예들이 아래에 상세히 기술되었지만, 모든 실시예들에 공통되는 본 발명은 기생 바이폴라 디바이스내의 도통를 방지하도록, 기생 바이폴라 디바이스의 베이스-이미터 전압이 순방향 바이어스되지 않도록 N-채널 트랜지스터의 소스의 전압을 상승시키는 회로 및 방법에 관한 것이다. 본 발명은 일단 VT1을 초과하면(즉, VT2 = VT1 과 IT2 = IT1) 장치는 거의 순간적으로 파괴되며, 진보된 반도체 기술들을 사용하여 바이폴라 스냅백을 방지한다. 이런 장치들에 대하여, 고장 전류(failure current)의 매우 낮은 값 IT2이 나타나므로, 일단 상기 장치가 파괴되면, 바이폴라 스냅백의 영향들을 개선하는데 충분하지 않다. 오히려, 이 기술들로서, 함께 스냅백을 피하는 것이 바람직하며, ESD 방전 동안에 출력 버퍼 NMOS 장치가 스냅백하지 않도록, VT1의 값을 증가시키는 조치가 취해져야 한다. 이는 안정화(ballasting)와 같은 공지된 기술들로 스냅백한 후에 기생 바이폴라 동작을 제어하기를 시도하는 종래의 기술과 상당히 다르다.
도 3은 N-채널 트랜지스터(24)의 소스와 접지 사이에 상대적으로 작은 저항기(26)가 연결되는, 하나의 실시예를 도시한다. 소스 주입 전류원(32)이 상기 이벤트 동안에 N-채널 트랜지스터의 소스가 상승되도록 작은 소스 저항기를 통해 양 ESD 이벤트로부터 ESD 전류의 일부가 향하게 하도록 사용되며, 따라서 고유의 기생 바이폴라 디바이스의 스냅백을 차례로 발생시키는 베이스-이미터 접합의 순방향 바이어스를 방지한다. 따라서, 양 전위는 트랜지스터(24)의 소스와 p-형 기판(애노드)사이에 형성된 다이오드의 캐소드(n+ 확산)에서, 저항기(26)를 통한 전류 흐름에 의해 발생된다. 이 전위의 크기는 저항기(26)의 값 또는 소스 주입 전류원(32)의 상대적 세기를 조정함에 의해 쉽게 제어될 수 있다. 역으로, 트랜지스터(24)의 n+ 소스 확산에 의해 형성된 다이오드의 애노드(기판)의 전위는 일반적으로 다른 제조 파라미터들의 독립적으로 처리하기 어려운 애벌란시-발생율과 유효 기판 저항에 의해 제어된다. 따라서, 기술된 발명을 사용하여, 스냅백은 제조 처리시 다른 곳에서 필요한 다른 물리적 또는 전기적 파라미터들을 변경하거나 영향을 주지않는 방법으로 제어될 수 있다.
본 발명의 특정 실시예가 도 4를 참조하여 다음에 상세히 기술될 것이다.
도 4는 도식적인 도표 형태로, 본 발명에 따른 출력 버퍼 회로(20)를 도시한다. 출력 버퍼 회로(20)는 ESD 보호 회로를 가지는 출력 버퍼 회로이며, P-채널 트랜지스터(22), N-채널 트랜지스터(24), 저항기(26), 패드(30), 추가적으로 소스 주입 바이어스 회로(33)와 소스 주입기 트랜지스터(34)로 구성된 소스 주입 전류원(32), ESD 레일 클램프(46), 및 다이오드(48)를 포함한다. P-채널 트랜지스터(22) , N-채널 트랜지스터(24) 모두는 출력 버퍼 회로를 형성한다. P-채널 트랜지스터(22)는 그것의 드레인과 웰(well) 사이에 연결된 고유 다이오드(28)를 갖는 것으로 도시된다. P-채널 소스 주입기 트랜지스터(34)는 패드(30)에 연결된 소스, 게이트 및 저항기(26)의 한쪽 터미널에 연결된 드레인을 가진다. P-채널 소스 주입기 트랜지스터(34)의 게이트는 소스 주입 바이어스 회로(33)에 의해 바이어스 된다.
소스 주입 바이어스 회로(33)는 P-채널 트랜지스터들(36, 38), 저항기들 (40, 44), 및 N-채널 트랜지스터(42)를 포함한다. P-채널 트랜지스터(36)는 VDD에 연결된 게이트, 패드(30)에 연결된 제 1 소스 터미널, 및 제 2 드레인 터미널을 갖는다. P-채널 트랜지스터(38)는 VDD라고 불리는 양 전원 공급 전압 터미널에 연결되는 소스, 접지에 연결된 게이트, 및 드레인을 갖는다. 저항기(40)는 P-채널 트랜지스터(38)의 드레인에 연결된 제 1 터미널, 및 제 2 터미널을 갖는다. N-채널 트랜지스터(42)는 저항기(40)의 제 2 터미널에 연결된 드레인, P-채널 트랜지스터(36)의 제 2 드레인 터미널에 연결된 게이트, 및 VSS에 연결된 소스를 갖는다. 저항기(44)는 N-채널 트랜지스터(42)의 게이트에 연결된 제 1 터미널, VSS라고 불리는 접지 터미널에 연결된 제 2 터미널을 갖는다. ESD 레일 클램프(46) 및 다이오드(48)는 VDD와 VSS사이에 연결된다. ESD 레일 클램프(46)는 회로(20)를 포함하는 집적 회로의 고유 캐패시턴스일 수 있으며, ESD 이벤트 동안에 VDD와 VSS 사이에 방전 경로(discharge path)를 제공하는데 사용되는 능동 클램프 회로일 수 있다. 다이오드(48)는 VSS가 VDD보다 높게 다이오드 전압 강하(Vd)될때, 전류를 도통시킨다.
출력 버퍼 회로의 정상 동작시, 트랜지스터들(22, 24)의 게이트들은 도 4에 도시되지 않은 내부 회로들에 의해 바이어스 되어, 요구된 전압으로 패드(30)를 구동시킬 필요가 있으므로 P-채널 트랜지스터(22) 또는 N-채널 트랜지스터(24) 중 하나를 도통시킨다. 소스 주입 바이어스 회로(33)는 전류 누설(current leakage)을 최소화하기 위해 비-도통 상태로 소스 주입기 트랜지스터(34)를 배치한다. P-채널 트랜지스터(36)는 실질적으로 비-도통으로 되어, N-채널 트랜지스터(42)의 게이트의 전압을 낮게 하며, 트랜지스터(42)를 비-도통으로 한다. 이는 차례로 저항기(40)의 제 2 터미널의 전압이 P-채널 소스 주입기 트랜지스터(34)가 실질적으로 비-도통이 되도록 충분히 높게 한다.
양(positive) ESD 이벤트, 또는 다른 높은 전압 이벤트 동안에, 소스 주입 바이어스 회로(33)는 P-채널 소스 주입기 트랜지스터(34)를 도통 상태로 유지한다. P-채널 소스 주입기 트랜지스터(34)는 그 다음에 전류원으로 기능한다. P-채널 트랜지스터(36)는 패드(30)에서 전압이 VDD상에 하나의 임계 전압을 초과할 때, 도통으로 되어, 상대적으로 높은 전압이 N-채널 트랜지스터(42)의 게이트에 공급된다. N-채널 트랜지스터(42)는 그 다음에 도통으로 되어 P-채널 트랜지스터(34)의 게이트가 낮게 되게 하고, 소스 주입기 P-채널 트랜지스터(34)가 도통이 되게 한다. ESD 전류의 일부는 P-채널 소스 주입기 트랜지스터(34)와 저항기(26)를 통하여 패드(30)로부터 VSS로 도통된다. ESD 이벤트 전류의 나머지는 P-채널 트랜지스터(22)의 고유 다이오드(28)를 통해 VDD로 흐르고, 그 다음에 ESD 레일 클램프(46)를 통해 VSS로 흐른다.
ESD 전류의 일부가 소스 주입기 트랜지스터(34) 및 저항기(26)를 통해 흐르도록함에 의해, N-채널 트랜지스터(24)의 소스 전압은 증가되어, 따라서 (도 1과 도 3에 도시된 바와 같이) 고유 바이폴라 트랜지스터의 이미터 전압을 상승시켜, 상기 고유 바이폴라 트랜지스터가 도통으로 되는 것을 방지한다. 이는 상술된 바와 같이, 정상적으로 발생하는 스냅백이 진보된, 살리시드(salicided) 기술을 사용하여 구성된 집적 회로들에 특히 해를 끼치는 전압을 넘어서 ESD 이벤트 동안에 생성되는 패드 전압을 증가시킨다.
저항기(26)의 저항의 상한은 N-채널 트랜지스터(24)에 대한 저항기(26)에 의해 발생되는 턴-온 지연(turn-on delay)의 길이에 의해 결정된다. 기판이 접지에 연결되기 때문에, 기판의 전위가 매우 높게 상승될 수 없으므로, N-채널 트랜지스터(24)의 소스상의 매우 작은 전압만으로 기생 바이폴라 디바이스의 도통을 방지하기에 충분하다. N-채널 트랜지스터(24)의 소스는 바이폴라 스냅백이 발생됨을 방지하도록 기판상에 꼭 다이오드 드롭(drop)될 필요가 있다. 기술된 실시예에서, 약 10 옴(ohm) 또는 그보다 작은 저항 값을 가지는 저항기(26)가 구현된다.
대안적인 실시예에서, 소스 주입 바이어스 회로(33)를 사용하는 대신에, P-채널 소스 주입기 트랜지스터(34)의 게이트는 VDD에 직접 연결될 수 있다. 이 접근 방법이 소스 주입기 트랜지스터(34)가 저항기(26)내에 전류를 주입하도록 여전히 허용하지만, 전류의 양은 VDD가 패드(30)와 교감하여 상승하기 시작함에 따라 감소한다. 이는 소스 주입기 트랜지스터(34)의 소스-게이트 전압이 상기 장치를 바이어스시키지 않는 크기로 감소되게 한다. 그러나, 소스 주입 바이어스 회로(33)를 사용하는 이점은 만일 VDD가 패드(30)와 교감하여 움직이기 시작하면, P-채널 소스 주입기 트랜지스터(34)를 매우 도통으로 유지하기에 충분한 소스-게이트 전압이 유지된다는 점이며, 이는 트랜지스터(36)가 저항기(44) 양단의 전압이 N-채널 트랜지스터(42)의 임계 전압을 초과하도록 저항기(44)에 단지 매우 작은 전류를 공급할 필요가 있기 때문이다. 트랜지스터(36)가 여전히 이 비-바이어스 효과에 영향받기 쉽지만, 저항기(44)의 값은 N-채널 트랜지스터(42)가 도통인 채로 머무르고, 트랜지스터(34)의 게이트 전압이 P-채널 소스 주입기 트랜지스터(34)가 매우 도통으로 되기에 충분히 낮음을 보증하도록 쉽게 제어 될 수 있다.
소스 주입기 트랜지스터(34)와 소스 주입기 바이어스 회로(33)에 의해 형성된 전류원(32)을 갖는 저항기(26)의 사용은 항복이 발생하기 전에 버퍼 회로의 ESD 범위를 크게 연장시킬 수 있는데, 이것이 상기 장치가 고장나기 전에 ESD 보호 회로에 보다 큰 마진(margin)을 준다.
본 발명이 양호한 실시예에 의해 기술되었지만, 이는 본 발명이 다양한 방법들로 변경될 수 있고, 특정하게 제시되거나 상술된 실시예 이외에 많은 실시예들을 추측할 수 있음을 상기 기술에 숙련된 자들에 명백하다. 따라서, 첨부된 청구 범위에 의해 본 발명의 참된 범위내에 있는 본 발명의 모든 변경들이 커버된다.
본 발명은 통상적으로 회로들에 관한 것이며, 특히 정전 방전(electrostatic discharges)동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법에 관한 것이다.
삭제
삭제

Claims (6)

  1. 반도체 장치에 있어서:
    터미널;
    상기 터미널에 연결된 제 1 노드와, 상기 터미널상의 정전 방전(ESD)에 응답하여 전류를 제공하기 위한 제 2 노드를 갖는 전류원;
    제 1 전압 기준 노드에 연결된 제 1 노드와, 상기 전류원의 상기 제 2 노드에 연결된 제 2 노드를 갖는 제 1 저항 소자; 및
    제어 전극과, 상기 터미널에 연결된 제 1 전류 전극과, 상기 전류원의 상기 제 2 노드에 연결된 제 2 전류 전극을 갖는 제 1 트랜지스터를 포함하는, 반도체 장치.
  2. 반도체 장치의 트랜지스터를 바이어스하는 방법에 있어서:
    상기 트랜지스터의 제 1 전류 전극에서 높은 전압 이벤트(high voltage event)를 검출하는 단계; 및
    상기 높은 전압 이벤트를 검출하는 상기 단계에 응답하여 상기 트랜지스터의 제 2 전류 전극을 바이어스하는 단계를 포함하고,
    상기 제 2 전류 전극을 바이어스 하는 단계는 상기 트랜지스터와 연관된 p-n 접합의 순방향 바이어스를 방지하기 위한 것인, 반도체 장치의 트랜지스터를 바이어스하는 방법.
  3. 반도체 장치에 있어서:
    본드 패드(bond pad);
    제어 노드와, 상기 본드 패드에 연결된 제 1 전류 전극과, 제 2 전류 전극을 갖는 N-형 트랜지스터;
    제어 노드와, 제 1 전압 기준 터미널에 연결된 제 1 전류 전극과, 상기 N-형 트랜지스터의 상기 제 1 전류 전극에 연결된 제 2 전류 전극을 갖는 P-형 트랜지스터; 및
    전압을 제공하는 상기 N-형 트랜지스터의 상기 제 2 전류 전극에 연결된 출력 노드를 갖는 전압원으로서, 상기 전압원의 상기 출력 노드에서의 전압값을 제어하는 상기 본드 패드에 연결된 입력 노드를 더 갖는, 상기 전압원을 포함하는, 반도체 장치.
  4. 반도체 장치에 있어서:
    높은 전압의 정전 방전(ESD) 이벤트를 검출하는 수단; 및
    상기 검출 수단이 상기 높은 전압 ESD 이벤트를 검출할 때, p-n 접합이 순방향 바이어스 되는 것을 방지하기 위해 p-n 접합을 바이어스하는 수단을 포함하는, 반도체 장치.
  5. 반도체 장치에 있어서,
    터미널;
    제 1 전압 기준 노드에 연결된 제 1 노드와, 상기 터미널 상의 정전 방전(ESD)에 응답하여 전류를 추출하기 위한 제 2 노드를 갖는 전류원;
    상기 터미널에 연결된 제 1 노드와, 상기 전류원의 상기 제 2 노드에 연결된 제 2 노드를 갖는 제 1 저항 소자; 및
    웰(well)과, 제어 전극과, 제 2 전압 기준 노드에 연결된 제 1 전류 전극과, 상기 전류원의 상기 제 2 노드에 연결된 제 2 전류 전극을 갖는 제 1 트랜지스터를 포함하는, 반도체 장치.
  6. 반도체 장치에 있어서,
    터미널;
    상기 터미널에 연결된 제 1 노드와, 상기 터미널 상의 정전 방전(ESD)에 응답하여 전류를 추출하기 위한 제 2 노드를 갖는 전류원;
    제 1 전압 기준 노드에 연결된 제 1 노드와, 상기 전류원의 제 2 노드를 갖는 제 1 저항 소자; 및
    웰과, 제어 전극과, 상기 터미널에 연결된 제 1 전류 전극과, 상기 전류원의 상기 제 2 노드에 연결된 제 2 전류 전극을 갖는 제 1 트랜지스터를 포함하는, 반도체 장치.
KR1019990053752A 1998-11-30 1999-11-30 정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법 Expired - Lifetime KR100717973B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/201,392 1998-11-30
US09/201,392 US6329692B1 (en) 1998-11-30 1998-11-30 Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges
US09/201,392 1998-11-30

Publications (2)

Publication Number Publication Date
KR20000035771A KR20000035771A (ko) 2000-06-26
KR100717973B1 true KR100717973B1 (ko) 2007-05-16

Family

ID=22745641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990053752A Expired - Lifetime KR100717973B1 (ko) 1998-11-30 1999-11-30 정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법

Country Status (5)

Country Link
US (3) US6329692B1 (ko)
JP (1) JP4401500B2 (ko)
KR (1) KR100717973B1 (ko)
CN (1) CN1167132C (ko)
TW (1) TW454306B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809348B1 (en) * 1999-10-08 2004-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
JP3217336B2 (ja) * 1999-11-18 2001-10-09 株式会社 沖マイクロデザイン 半導体装置
JP2002083931A (ja) * 2000-09-08 2002-03-22 Nec Corp 半導体集積回路装置
JP2002305254A (ja) * 2001-04-05 2002-10-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6650103B2 (en) * 2001-05-31 2003-11-18 Analog Devices, Inc. Magnetic snapback sensor circuit and electrostatic discharge circuit using same
JP2003031669A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 半導体装置
DE10201056B4 (de) * 2002-01-14 2007-06-21 Infineon Technologies Ag Halbleitereinrichtung mit einem bipolaren Schutztransistor
US7042689B2 (en) * 2003-01-21 2006-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies
US7075763B2 (en) * 2002-10-31 2006-07-11 Micron Technology, Inc. Methods, circuits, and applications using a resistor and a Schottky diode
US6879476B2 (en) * 2003-01-22 2005-04-12 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US6900970B2 (en) * 2003-01-22 2005-05-31 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US6844597B2 (en) 2003-02-10 2005-01-18 Freescale Semiconductor, Inc. Low voltage NMOS-based electrostatic discharge clamp
US8000067B1 (en) 2003-05-15 2011-08-16 Marvell International Ltd. Method and apparatus for improving supply noise rejection
US7196887B2 (en) * 2003-05-28 2007-03-27 Texas Instruments Incorporated PMOS electrostatic discharge (ESD) protection device
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
US6996786B2 (en) * 2003-09-30 2006-02-07 International Business Machines Corporation Latch-up analysis and parameter modification
US7089520B2 (en) * 2003-11-19 2006-08-08 International Business Machines Corporation Methodology for placement based on circuit function and latchup sensitivity
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7255747B2 (en) 2004-12-22 2007-08-14 Sokudo Co., Ltd. Coat/develop module with independent stations
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
TW200739872A (en) * 2006-04-04 2007-10-16 Univ Nat Chiao Tung Power line electrostatic discharge protection circuit featuring triple voltage tolerance
TW200816878A (en) * 2006-09-27 2008-04-01 Silicon Motion Inc Electrostatic discharge (ESD) protection device
US7672101B2 (en) 2007-09-10 2010-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit and method
CN101533830B (zh) * 2008-03-11 2012-05-09 义隆电子股份有限公司 高压垫的静电放电保护装置
US8334575B2 (en) * 2008-10-03 2012-12-18 Freescale Semiconductor, Inc. Semiconductor device and electronic device
US8693149B2 (en) * 2009-05-20 2014-04-08 Semiconductor Components Industries, Llc. Transient suppression device and method therefor
US8193585B2 (en) * 2009-10-29 2012-06-05 Freescale Semiconductor, Inc. Semiconductor device with increased snapback voltage
US20110102046A1 (en) * 2009-10-31 2011-05-05 Pankaj Kumar Interfacing between differing voltage level requirements in an integrated circuit system
US8344472B2 (en) 2010-03-30 2013-01-01 Freescale Semiconductor, Inc. Semiconductor device and method
US8338872B2 (en) 2010-03-30 2012-12-25 Freescale Semiconductor, Inc. Electronic device with capcitively coupled floating buried layer
US8927391B2 (en) * 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
CN102332403A (zh) * 2011-09-20 2012-01-25 中国科学院微电子研究所 一种半导体结构及其制造方法
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
TWI521824B (zh) * 2014-08-08 2016-02-11 朋程科技股份有限公司 靜電放電防護電路及具有此電路的電壓調節器晶片
US10332871B2 (en) * 2016-03-18 2019-06-25 Intel IP Corporation Area-efficient and robust electrostatic discharge circuit
US11316340B2 (en) * 2019-07-30 2022-04-26 Infineon Technologies Ag Electrostatic discharge with parasitic compensation
US10840907B1 (en) 2019-11-19 2020-11-17 Honeywell International Inc. Source-coupled logic with reference controlled inputs
US11329481B2 (en) 2020-05-18 2022-05-10 Littelfuse, Inc. Current limiting circuit arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036687A (ko) * 1996-11-19 1998-08-05 문정환 정전기 방지장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019888A (en) 1987-07-23 1991-05-28 Texas Instruments Incorporated Circuit to improve electrostatic discharge protection
US5157573A (en) 1989-05-12 1992-10-20 Western Digital Corporation ESD protection circuit with segmented buffer transistor
US5465189A (en) 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
US5021853A (en) 1990-04-27 1991-06-04 Digital Equipment Corporation N-channel clamp for ESD protection in self-aligned silicided CMOS process
US5153529A (en) * 1991-08-30 1992-10-06 Motorola, Inc. Rail-to-rail input stage of an operational amplifier
US5225702A (en) 1991-12-05 1993-07-06 Texas Instruments Incorporated Silicon controlled rectifier structure for electrostatic discharge protection
US5440162A (en) 1994-07-26 1995-08-08 Rockwell International Corporation ESD protection for submicron CMOS circuits
US5528193A (en) * 1994-11-21 1996-06-18 National Semiconductor Corporation Circuit for generating accurate voltage levels below substrate voltage
US5534792A (en) * 1995-02-15 1996-07-09 Burr-Brown Corporation Low capacitance electronically controlled active bus terminator circuit and method
US5798658A (en) * 1995-06-15 1998-08-25 Werking; Paul M. Source-coupled logic with reference controlled inputs
US5903419A (en) 1997-09-29 1999-05-11 Motorola, Inc. Circuit for electrostatic discharge (ESD) protection
US6204715B1 (en) * 1999-02-26 2001-03-20 General Motors Corporation Signal amplifying circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036687A (ko) * 1996-11-19 1998-08-05 문정환 정전기 방지장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019980036687 *

Also Published As

Publication number Publication date
US6284616B1 (en) 2001-09-04
TW454306B (en) 2001-09-11
JP4401500B2 (ja) 2010-01-20
KR20000035771A (ko) 2000-06-26
JP2000174133A (ja) 2000-06-23
CN1167132C (zh) 2004-09-15
US6373104B1 (en) 2002-04-16
US6329692B1 (en) 2001-12-11
CN1256516A (zh) 2000-06-14

Similar Documents

Publication Publication Date Title
KR100717973B1 (ko) 정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법
US5821572A (en) Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
KR100441116B1 (ko) 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로
US5615073A (en) Electrostatic discharge protection apparatus
US6900970B2 (en) Electrostatic discharge circuit and method therefor
US6479872B1 (en) Dynamic substrate-coupled electrostatic discharging protection circuit
US8129788B1 (en) Capacitor triggered silicon controlled rectifier
US8107203B2 (en) Electrostatic discharge protection device
US20220310589A1 (en) Integrated circuit device and method for esd protection
JP2008524857A (ja) 低電圧トリガ要素を有するデバイス
KR20010080435A (ko) Ｅｓｄ 보호 회로를 구비한 반도체 디바이스
CN100411166C (zh) 静电放电保护电路及其控制方法
US6879476B2 (en) Electrostatic discharge circuit and method therefor
US20060189189A1 (en) Electrostatic discharge circuit
US6455898B1 (en) Electrostatic discharge input protection for reducing input resistance
KR19980071441A (ko) 정전기 방전 보호용 회로
KR100268508B1 (ko) 개선된 래치업보호용 입/출력 과전압 억제회로
KR100435807B1 (ko) 정전방전 보호 회로용 반도체 제어 정류기
KR100504203B1 (ko) 반도체장치의 보호소자
JPH044755B2 (ko)
US6784499B2 (en) Semiconductor device serving as a protecting element
KR20000004725A (ko) 반도체 장치의 정전기 보호 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991130

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041015

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20041130

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991130

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060626

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070209

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070509

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100429

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110428

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120423

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130424

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140424

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150427

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190430

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20200531

Termination category: Expiration of duration