[go: up one dir, main page]

KR100716805B1 - Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same - Google Patents

Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same Download PDF

Info

Publication number
KR100716805B1
KR100716805B1 KR1020040102481A KR20040102481A KR100716805B1 KR 100716805 B1 KR100716805 B1 KR 100716805B1 KR 1020040102481 A KR1020040102481 A KR 1020040102481A KR 20040102481 A KR20040102481 A KR 20040102481A KR 100716805 B1 KR100716805 B1 KR 100716805B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
semiconductor package
test
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040102481A
Other languages
Korean (ko)
Other versions
KR20060063336A (en
Inventor
최우석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040102481A priority Critical patent/KR100716805B1/en
Publication of KR20060063336A publication Critical patent/KR20060063336A/en
Application granted granted Critical
Publication of KR100716805B1 publication Critical patent/KR100716805B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 패키지(semiconductor package)가 그 위에 실장되는 인쇄회로기판(PCB) 및 이를 이용한 접속 검사 방법에 관한 것이며, 보다 구체적으로는 솔더 접합을 이용하여 인쇄회로기판 위에 페이스 다운(face down) 방식의 반도체 패키지가 실장된 상태에서 반도체 패키지와 인쇄회로기판 사이의 솔더 접합의 접속 상태를 검사하는 방법에 관한 것이며, 이를 위하여 베이스 부재 및 패드를 관통하여 검사공이 형성되는 인쇄회로기판의 구조 및 이러한 인쇄회로기판과 그에 대응되는 검사기판을 이용하는 접속 검사 방법을 제공하며, 이에 따라 냉땜과 같은 솔더 접합의 불량 여부를 확실하게 파악하여 해당 제품의 불량 여부를 검출하고, 이 결과에 따라 양품의 제품만을 후속 공정으로 보냄으로써 생산 효율을 높이고 불량 제품으로 인한 손실을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board (PCB) in which a semiconductor package is mounted thereon and a connection inspection method using the same. More specifically, a face down method is used on a printed circuit board using solder bonding. The present invention relates to a method for inspecting a connection state of a solder joint between a semiconductor package and a printed circuit board in a state where a semiconductor package is mounted, and for this purpose, a structure of a printed circuit board through which a test hole is formed through a base member and a pad, and such printing It provides a connection inspection method using a circuit board and an inspection board corresponding thereto. Accordingly, it is possible to reliably grasp whether a solder joint such as cold solder is defective and detect whether or not the corresponding product is defective. By sending it to the process, you can increase production efficiency and prevent loss due to defective products. have.

인쇄회로기판, 반도체 패키지, 검사핀, 검사공, 냉땜, 솔더 접합Printed circuit board, semiconductor package, test pin, tester, cold soldering, solder bonding

Description

반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사 방법 { Printed circuit board for semiconductor package and method of test connection using the same }Printed circuit board for semiconductor package and method of test connection using the same}

도 1은 페이스 다운 방식의 반도체 패키지의 접속 상태를 검사하는 한 예를 도시한 도;1 is a diagram illustrating an example of inspecting a connection state of a face down type semiconductor package;

도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 요부를 도시한 부분 단면 사시도;2 is a partial cross-sectional perspective view showing the main portion of a printed circuit board according to an embodiment of the present invention;

도 3은 도 2의 인쇄회로기판에 반도체 패키지가 실장된 예를 도시한 단면도; 그리고3 is a cross-sectional view illustrating an example in which a semiconductor package is mounted on the printed circuit board of FIG. 2; And

도 4a 내지 4c는 본 발명의 다른 실시형태에 따른 접속 검사 방법을 도시한 공정도이다.4A to 4C are process charts showing a connection inspection method according to another embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10, 110 : 반도체 패키지 16, 116 : 단자10, 110: semiconductor package 16, 116: terminal

20, 120 : 인쇄회로기판 26, 126 : 패드20, 120: printed circuit board 26, 126: pad

40, 140 : 솔더 122 : 베이스 부재40, 140 solder 122 base member

124 : 도전성 패턴 128 : 보호 필름124: conductive pattern 128: protective film

130 : 검사공 150 : 검사기판130: inspector 150: inspection board

152 : 검사핀152: test pin

A : 냉땜 부분 B : 실장영역A: cold soldering part B: mounting area

DPAD : 패드의 직경 DHOLE : 검사공의 직경D PAD : Diameter of the pad D HOLE : Diameter of inspection ball

DPIN : 검사핀의 직경D PIN : Diameter of test pin

본 발명은 반도체 패키지(semiconductor package)가 그 위에 실장되는 인쇄회로기판(PCB) 및 이를 이용한 접속 검사 방법에 관한 것이며, 보다 구체적으로는 솔더 접합을 이용하여 인쇄회로기판 위에 페이스 다운(face down) 방식의 반도체 패키지가 실장된 상태에서 반도체 패키지와 인쇄회로기판 사이의 솔더 접합의 접속 상태를 검사하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board (PCB) in which a semiconductor package is mounted thereon and a connection inspection method using the same. More specifically, a face down method is used on a printed circuit board using solder bonding. The present invention relates to a method of inspecting a connection state of a solder joint between a semiconductor package and a printed circuit board in a state in which a semiconductor package of FIG.

반도체 패키지는 외부 접속 단자를 통하여 인쇄회로기판에 실장되는 것이 일반적이며, 특히 패키지 몸체의 표면에 외부 접속 단자가 형성된 후 외부 접속 단자가 형성된 면을 아래로 하여 인쇄회로기판에 실장되는 방식을 페이스 다운 방식이라 한다.The semiconductor package is generally mounted on a printed circuit board through an external connection terminal. In particular, the semiconductor package is face-down in a manner in which an external connection terminal is formed on the surface of the package body and then mounted on the printed circuit board with the external connection terminal face down. It is called the method.

페이스 다운 방식의 반도체 패키지는 외부 접속 단자의 종류에 따라 비지에이(BGA; Ball Grid Array) 패키지, 엘지에이(LGA; Land Grid Array) 패키지, 피지에이(PGA; Pin Grid Array) 패키지 등으로 구분될 수 있다.The face-down semiconductor package may be classified into a ball grid array (BGA) package, a land grid array (LGA) package, and a pin grid array (PGA) package according to the type of external connection terminal. Can be.

이러한 반도체 패키지들은 페이스 다운 방식으로 인쇄회로기판에 실장되기 때문에, 그 실장부위가 반도체 패키지에 의해 가려지게 되어 육안에 의해 직접 확인될 수 없고, 이에 따라 다양한 방법을 통하여 그 접속 상태를 검사하여야 한다.Since these semiconductor packages are mounted on a printed circuit board in a face-down manner, the mounting portions thereof are covered by the semiconductor package and cannot be directly identified by the naked eye. Therefore, the connection state of the semiconductor packages must be checked through various methods.

도 1은 종래의 검사 방법의 한 예를 도시하고 있으며, 이를 통하여 종래의 검사 방법을 설명하면 다음과 같다.1 illustrates an example of a conventional inspection method, and the conventional inspection method will be described as follows.

도 1에 따르면, 종래의 검사 방법은 반도체 패키지(10)가 인쇄회로기판(20) 위에 페이스 다운 방식으로 실장된 상태에서, 반도체 패키지의 위에서 엑스선(X-ray) 검사기로 촬영한 후 그 결과를 판독함으로써 솔더 접합의 접속 상태를 검사한다.According to FIG. 1, in the conventional inspection method, the semiconductor package 10 is mounted on the printed circuit board 20 in a face-down manner, photographed with an X-ray inspector on the semiconductor package, and then the results are obtained. By reading, the connection state of a solder joint is examined.

이러한 검사 방법은 패드(26)에 대응되는 위치에 솔더(40)의 존재 여부를 엑스선 판독을 통하여 확인함으로써 반도체 패키지(10)와 인쇄회로기판(20) 사이의 접속 상태를 검사하는 것이다.This inspection method is to check the connection state between the semiconductor package 10 and the printed circuit board 20 by checking the presence of the solder 40 at the position corresponding to the pad 26 through X-ray reading.

그러나, 도 1에 도시된 바와 같이, 엑스선 검사기를 이용한 검사에서 솔더 접합이 완전히 이루어지지 않은 상태(A; 예컨대, '냉땜'이라고 한다)에서도 인쇄회로기판의 패드(26) 주위 또는 반도체 패키지의 단자(16) 주위에 솔더(40)가 존재하기 때문에 이를 감지하지 못하는 경우가 발생한다.However, as shown in FIG. 1, even when solder bonding is not completely performed in the inspection using an X-ray inspection machine (A (eg, referred to as 'cold soldering')), the pads around the printed circuit board 26 or the terminals of the semiconductor package are shown. Since solder 40 is present around 16, it may not be detected.

이와 같이, 종래의 엑스선 검사기를 이용한 접속 검사 방법에서는 냉땜과 같은 접속 불량이 발생한 경우를 감지할 수 없게 되며, 결과적으로 접속 불량으로 인한 제품 불량을 가져오게 된다.As described above, in the conventional connection inspection method using an X-ray inspection machine, it is impossible to detect a case where a connection failure such as cold solder occurs, resulting in a product failure due to a connection failure.

본 발명의 목적은 페이스 다운 방식의 반도체 패키지가 실장되고 그 접속 상태를 검사하기에 적합한 구조의 인쇄회로기판을 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a printed circuit board having a structure suitable for mounting a face down semiconductor package and inspecting the connection state thereof.

본 발명의 다른 목적은 위 인쇄회로기판을 이용하여 반도체 패키지와 인쇄회로기판 사이의 접속 상태를 검사하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method for inspecting a connection state between a semiconductor package and a printed circuit board by using the printed circuit board.

이러한 목적들을 달성하기 위하여 본 발명은 일 실시형태로써, 베이스 부재와; 페이스 다운 방식 반도체 패키지의 단자에 대응하는 패드들을 포함하며 베이스 부재의 표면에 형성되는 도전성 패턴; 및 패드들이 형성된 영역을 제외하고 도전성 패턴 위로 형성되는 보호 필름;을 포함하는 인쇄회로기판에 있어서, 패드들의 중심에 대응하여, 패드와 베이스 부재를 관통하는 검사공들이 소정의 직경으로 형성된 것을 특징으로 하는 반도체 패키지용 인쇄회로기판을 제공한다.In order to achieve these objects, the present invention provides an embodiment comprising: a base member; A conductive pattern including pads corresponding to terminals of the face down type semiconductor package and formed on a surface of the base member; And a protective film formed over the conductive pattern except for areas where the pads are formed, wherein the inspection holes penetrating the pad and the base member are formed to have a predetermined diameter corresponding to the centers of the pads. A printed circuit board for a semiconductor package is provided.

또한 본 발명의 목적을 달성하기 위하여 본 발명의 다른 실시형태로써, 위 인쇄회로기판에 반도체 패키지가 솔더 접합을 이용하여 실장되는 경우에, 솔더 접합의 접속 상태를 검사하기 위한 방법으로서, (a) 패드들에 대응되어 소정의 직경보다 작은 직경을 갖는 검사핀들이 표면에 돌출되는 검사기판을 준비하는 단계와; (b) 검사핀들의 첨단을 대응하는 검사공 안으로 삽입하는 단계; 및 (c) 패드 및 검사핀 사이의 전기적 도통을 확인함으로써 솔더 접합의 접속 상태를 검사하는 단계;를 포함하는 접속 검사 방법을 제공한다.In addition, in another embodiment of the present invention to achieve the object of the present invention, when the semiconductor package is mounted on the printed circuit board using a solder joint, as a method for checking the connection state of the solder joint, (a) Preparing an inspection substrate in which inspection pins having a diameter smaller than a predetermined diameter corresponding to the pads protrude on the surface; (b) inserting the tip of the test pins into the corresponding test holes; And (c) inspecting a connection state of the solder joint by confirming electrical conduction between the pad and the test pin.

또한 본 발명에 있어서, 인쇄회로기판은 반도체 패키지가 실장되는 영역 이외의 부분에 패드들과 연결되도록 형성된 커넥터를 더 포함하고, 전술한 (c) 단계 는 인쇄회로기판의 커넥터와 검사핀 사이의 전기적 도통을 확인하여 수행되는 것을 특징으로 한다.In addition, in the present invention, the printed circuit board further includes a connector formed to be connected to the pads in a portion other than the region in which the semiconductor package is mounted, wherein the step (c) is the electrical Characterized in that it is carried out by checking the conduction.

또한 본 발명에 있어서, 검사핀의 직경은 검사공 안으로 삽입되는 검사핀의 첨단이 패드에 직접 접촉하지 않도록 충분히 작은 크기인 것을 특징으로 한다.In addition, in the present invention, the diameter of the test pin is characterized in that the size is small enough so that the tip of the test pin inserted into the test hole does not directly contact the pad.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판(120)의 요부를 도시하며, 도 3은 도 2의 인쇄회로기판(120) 위에 반도체 패키지(110)가 페이스 다운 방식으로 실장된 예를 도시하고 있다.2 illustrates a main portion of a printed circuit board 120 according to an embodiment of the present invention, and FIG. 3 illustrates an example in which the semiconductor package 110 is mounted in a face-down manner on the printed circuit board 120 of FIG. 2. It is shown.

도 2 및 3에 도시된 바와 같이, 본 발명에 따른 인쇄회로기판(120)은 베이스 부재(122)와 베이스 부재의 표면에 형성된 도전성 패턴(124) 및 도전성 패턴과 베이스 부재의 표면 위에 형성되는 보호 필름(128)을 포함한다. 보호 필름(128)은 도전성 패턴의 일부분에서 제거되어 그 부분의 도전성 패턴을 외부로 노출시킴으로써 패드(126)를 형성한다.As shown in Figures 2 and 3, the printed circuit board 120 according to the present invention is a conductive pattern 124 formed on the surface of the base member 122 and the base member and a protection formed on the surface of the conductive pattern and the base member Film 128. The protective film 128 is removed from a portion of the conductive pattern to form the pad 126 by exposing the conductive pattern of the portion to the outside.

이러한 패드(126)는 대응되는 반도체 패키지(110)의 외부접속단자(116)에 대응되는 위치에 형성되며, 본 발명의 특징에 따라 각 패드의 중심에는 베이스 부재를 관통하여 형성되는 검사공(130)이 형성되어 있다.The pad 126 is formed at a position corresponding to the external connection terminal 116 of the corresponding semiconductor package 110, the inspection hole 130 is formed through the base member in the center of each pad according to the feature of the present invention ) Is formed.

검사공의 직경(DHOLE)은 패드의 직경(DPAD)보다 작게 형성되며, 예를 들어 패드의 직경(DPAD)이 대략 0.45 ㎜라면, 검사공의 직경(DHOLE)은 대략 0.15 ㎜ 정도로 형성될 수 있다. 이러한 검사공은 이후에 기술되는 검사기판(도 4의 부호 150)의 검사핀(도 4의 부호 152)이 삽입되는 통로가 된다.The diameter of the check ball (D HOLE) is formed smaller than the diameter of the pad (D PAD), for example, if the diameter (D PAD) is approximately 0.45 ㎜ of the pad, the diameter of the check ball (D HOLE) is to approximately 0.15 ㎜ Can be formed. This inspection hole is a passage through which the inspection pin (reference numeral 152 of FIG. 4) of the inspection substrate (reference numeral 150 of FIG. 4) described later is inserted.

종래와 달리 본 발명에 따른 인쇄회로기판(120)은 각 패드의(126) 중심에 검사공(130)이 형성되어 있기 때문에, 도 3에 도시된 바와 같이, 솔더(140)가 검사공을 제외한 패드 주변부에 도포된 후 그 위로 실장되는 반도체 패키지(110)의 단자(116)와 연결되어 솔더 접합을 이루게 된다.Unlike the prior art, the printed circuit board 120 according to the present invention has a test hole 130 formed at the center of each pad 126, as shown in FIG. 3, the solder 140 excluding the test hole. The solder is bonded to the terminal 116 of the semiconductor package 110 that is applied to the pad peripheral part and then mounted thereon.

베이스 부재(122) 및 패드(126)를 관통하여 형성되는 검사공(130)은 인쇄회로기판(120)이 제작되는 공정 중 거의 마지막 단계에서 펀칭(punching) 또는 프레스(press) 등과 같은 공정에 의해 형성되는 것이 바람직하며, 이때 검사공의 내벽은 별도의 표면처리 공정이 수행되어야 할 필요는 없으며, 다만 검사공(130)의 내부가 다른 물질로 채워지거나 막히지 않도록 유의하여야 한다.The inspection hole 130 formed through the base member 122 and the pad 126 is formed by a process such as punching or pressing at the end of the process of manufacturing the printed circuit board 120. Preferably, the inner wall of the inspection hole does not need to be subjected to a separate surface treatment process, but care should be taken not to fill or block the inside of the inspection hole 130 with another material.

이상에서 기술한 바와 같이, 본 발명에 따라 검사공이 각 패드에 형성된 인쇄회로기판(120)은 그 위에 반도체 패키지가 페이스 다운 방식으로 실장되는 경우에도 검사공을 통하여 솔더 접합의 접속 상태를 확실하게 검사할 수 있다.As described above, the printed circuit board 120 having the inspection holes formed on the respective pads according to the present invention reliably inspects the connection state of the solder joints through the inspection holes even when the semiconductor package is mounted on the face down method. can do.

다음으로, 도 4a 내지 도 4c를 참조하여 본 발명의 다른 실시형태로써, 인쇄회로기판과 반도체 패키지의 접속 상태를 검사하는 방법에 관하여 기술한다.Next, as another embodiment of the present invention with reference to Figs. 4A to 4C, a method of inspecting a connection state of a printed circuit board and a semiconductor package will be described.

도 4a 내지 4c는 본 발명의 다른 실시형태에 따른 접속 검사 방법을 도시한 공정도이다. 구체적으로, 도 4a는 반도체 패키지(110)가 페이스 다운 방식으로 실장되는 모습을 개략적으로 도시한 사시도이고, 도 4b는 반도체 패키지가 실장된 인쇄회로기판(120)의 이면(하면)에서 검사기판(150)이 삽입되는 모습을 도시한 사시도이고, 그리고 도 4c는 검사핀(152)을 이용하여 솔더(140) 접합의 접속 상태를 검 사하는 일 예를 개략적으로 도시한 단면도이다.4A to 4C are process charts showing a connection inspection method according to another embodiment of the present invention. Specifically, FIG. 4A is a perspective view schematically illustrating a semiconductor package 110 mounted in a face-down manner, and FIG. 4B illustrates an inspection substrate (rear surface) of the printed circuit board 120 on which the semiconductor package 110 is mounted. 150 is a perspective view illustrating the insertion state, and FIG. 4C is a cross-sectional view schematically illustrating an example of checking a connection state of a solder 140 joint using an inspection pin 152.

본 발명에 따른 접속 검사 방법은 도 4a에 도시된 바와 같이, BGA 패키지, LGA 패키지 등과 같은 반도체 패키지(110)가 페이스 다운 방식으로 대응하는 인쇄회로기판(120)의 실장영역(B)에 실장된 이후에, 반도체 패키지와 인쇄회로기판 사이의 솔더 접합의 접속 상태를 검사기판을 이용하여 검사하는 것이다.In the connection inspection method according to the present invention, as shown in FIG. 4A, a semiconductor package 110 such as a BGA package, an LGA package, or the like is mounted in a mounting area B of a printed circuit board 120 corresponding to a face-down method. Thereafter, the connection state of the solder joint between the semiconductor package and the printed circuit board is inspected using the test substrate.

즉, 단자들(116)이 표면에 형성된 반도체 패키지(110)가 표면을 아래로 하여 인쇄회로기판(120)의 실장영역(B)에 실장되며, 이때 단자들(116)에 대응되어 형성되는 패드들(126)에는 각각 본 발명의 특징에 따라 검사공들(130)이 형성되어 있다.That is, the semiconductor package 110 having the terminals 116 formed on the surface thereof is mounted on the mounting area B of the printed circuit board 120 with the surface facing down. In this case, a pad corresponding to the terminals 116 may be formed. The inspection holes 130 are formed in the fields 126 according to the characteristics of the present invention.

이러한 검사공들(130)은 패드(126) 및 베이스 부재(122)를 함께 관통하여 형성되며, 이러한 패드들을 제외한 인쇄회로기판(120)의 표면은 보호 필름(128)으로 코팅되어 보호된다.The inspection holes 130 are formed by penetrating the pad 126 and the base member 122 together, and the surface of the printed circuit board 120 except for the pads is coated with a protective film 128 and protected.

도 4b에 도시된 바와 같이, 본 발명의 특징에 따라 패드들의 검사공들(130)에 대응되어 검사핀들(152)이 돌출되어 형성된 검사기판(150)이 제공된다. 검사기판의 형태는 패드들에 대응되는 영역, 즉 실장영역에 대응되는 영역을 포함하는 상태에서 자유롭게 형성될 수 있다. 또한, 비록 도면에 도시되어 있지는 않지만, 검사기판의 검사핀들 각각은 검사기판의 표면에 형성된 도전성 패턴을 통하여 일단에 형성된 검사용 접촉부와 연결되어야 한다.As shown in FIG. 4B, an inspection substrate 150 is provided to correspond to the inspection holes 130 of the pads to protrude the inspection pins 152. The test substrate may be freely formed in a state including an area corresponding to the pads, that is, an area corresponding to the mounting area. In addition, although not shown in the drawings, each of the test pins of the test substrate should be connected to the test contact formed at one end through a conductive pattern formed on the surface of the test substrate.

도 4c는 이러한 검사기판(150)이 인쇄회로기판(120)의 이면에서 인쇄회로기판 측으로 구동되어 돌출된 검사핀들(152)이 각각 대응되는 패드들의 검사공(130) 내로 삽입된 모습을 도시한다. 검사핀들의 직경(DPIN)은 대응되는 검사공들의 직경(DHOLE)보다 충분히 작게 형성되어, 검사핀들(130)이 대응되는 패드들(126)에 직접 접촉하지 않도록 구성된다. 예를 들면, 검사공들의 직경(DHOLE)이 대략 0.15 ㎜인 경우에 대응되는 검사핀들의 직경(DPIN)은 대략 0.1 ㎜로 형성될 수 있다.4C illustrates a state in which the inspection board 150 is driven from the rear surface of the printed circuit board 120 to the printed circuit board side, and the inspection pins 152 protruding into the inspection holes 130 of the corresponding pads, respectively. . The diameter D PIN of the test pins is formed to be sufficiently smaller than the diameter D HOLE of the corresponding test holes, so that the test pins 130 do not directly contact the corresponding pads 126. For example, when the diameter D HOLE of the inspection holes is approximately 0.15 mm, the diameter D PIN of the inspection pins may be formed to be approximately 0.1 mm.

본 발명에 따른 접속 검사 방법은 도 4c에 도시된 바와 같이 검사핀들(152)이 대응하는 검사공(130) 내로 삽입된 상태에서, 인쇄회로기판(120)의 패드(124)와 검사기판의 검사핀(152)의 첨단 사이의 전기적 도통 여부를 확인함으로써 구현될 수 있다.In the connection test method according to the present invention, as shown in FIG. 4C, the test pins 152 are inserted into the corresponding test holes 130 to inspect the pads 124 and the test boards of the printed circuit board 120. It can be implemented by checking whether the electrical connection between the tip of the pin 152.

즉, 솔더(140)가 정상적으로 접합된 경우(도 4c에서 중앙과 우측의 솔더들)에는 검사핀(152)의 첨단이 솔더(140)와 접촉하게 되어, 결국 패드 - 솔더 - 검사핀의 전기적 도통이 확인될 수 있으며, 이와 달리 솔더(140)가 비정상적으로 형성된 경우(도 4c에서 좌측의 솔더; 냉땜)에는 검사핀(152)의 첨단이 솔더(140)에 접촉하지 못하게 되어, 결국 검사핀과 패드 사이의 전기적 도통이 이루어지지 못함을 확인할 수 있다.That is, in the case where the solder 140 is normally bonded (the solders at the center and the right side in FIG. 4C), the tip of the test pin 152 comes into contact with the solder 140, resulting in electrical conduction of the pad-solder-test pin. In this case, if the solder 140 is abnormally formed (solder on the left side in FIG. 4C; cold solder), the tip of the test pin 152 does not come into contact with the solder 140, and thus, the test pin and It can be seen that the electrical conduction between the pads is not made.

이처럼, 검사핀과 패드 사이의 전기적 도통 여부를 확인함으로써, 이를 바탕으로 대응되는 인쇄회로기판의 패드 - 반도체 패키지의 단자 사이의 솔더 접합의 접속 상태가 분명하게 검사될 수 있다.As such, by checking whether the test pin and the pad are electrically conductive, the connection state of the solder joint between the pad of the corresponding printed circuit board and the terminal of the semiconductor package can be clearly inspected based on this.

또한 도면에 도시되어 있지는 않지만, 검사핀과 패드 사이의 전기적 도통을 확인하는 방법은 관련 기술분야에서 널리 알려진 공지의 기술을 이용하여 용이하게 수행될 수 있다. 예를 들면, 인쇄회로기판의 일단에는 각 패드와 도전성 패턴을 통하여 전기적으로 연결되는 커넥터가 형성될 수 있으며, 이러한 커넥터와 검사기판의 검사핀 사이의 전기적 도통 여부를 확인함으로써 결국 대응되는 패드와 검사핀 사이의 전기적 도통 여부를 확인할 수 있다. 덧붙여, 앞서 설명한 바와 같이, 인쇄회로기판의 커넥터와 검사기판의 검사용 접촉부를 일괄적으로 검사함으로써 대응하는 모든 쌍의 패드-검사핀 사이의 전기적 도통 여부를 확인할 수 있다.In addition, although not shown in the drawings, a method of confirming electrical conduction between the test pin and the pad may be easily performed using a technique well known in the art. For example, a connector may be formed at one end of the printed circuit board to be electrically connected to each pad through a conductive pattern, and the corresponding pad and the test may be finally confirmed by checking whether the electrical connection is established between the connector and the test pin of the test board. You can check the electrical conduction between the pins. In addition, as described above, by collectively inspecting the connector of the printed circuit board and the inspection contact of the inspection board, it is possible to confirm the electrical conduction between all corresponding pairs of the pad-test pins.

이러한 두 지점 사이의 전기적 도통 여부에 대한 검사 방법 및 그에 이용되는 검사 장치에 관한 내용은 역시 관련 기술 분야에서 공지된 기술로부터 용이하게 구현될 수 있으며, 이에 그 상세는 생략하기로 한다.The information about the inspection method for the electrical conduction between the two points and the inspection apparatus used therein can also be easily implemented from the techniques known in the art, the details thereof will be omitted.

한편, 본 발명의 실시형태에서는 반도체 패키지가 실장되는 인쇄회로기판에 관하여 기술하고 있으나, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 자유로운 변형이 가능함은 당연하다. 예를 들면, 위 실시형태들에서 적용된 반도체 패키지는 또 하나의 인쇄회로기판으로 대치될 수 있으며, 이러한 경우 위에 적층되는 상하 인쇄회로기판들 중 어느 한 쪽의 패드들에만 검사공이 형성됨으로써 본 발명에 따른 검사 방법이 적용될 수 있다.On the other hand, although the embodiment of the present invention has been described with respect to the printed circuit board on which the semiconductor package is mounted, it is obvious that free modification is possible without departing from the technical idea of the present invention. For example, the semiconductor package applied in the above embodiments may be replaced by another printed circuit board, in which case the inspection holes are formed only in pads of either of the upper and lower printed circuit boards stacked thereon. The inspection method according to the above may be applied.

또한, 본 발명의 실시형태에서는 일반적인 인쇄회로기판(PCB)을 위주로 기술되어 있으나, 이에 덧붙여 본 발명은 플렉시블 인쇄회로기판(FPCB; Flexible PCB)) 등과 같이 다양한 종류의 인쇄회로기판에 적용될 수 있다.In addition, in the embodiment of the present invention, a general printed circuit board (PCB) is described mainly, but the present invention can be applied to various types of printed circuit boards such as a flexible printed circuit board (FPCB).

또한, 본 발명의 실시형태에서는 그 표면에만 도전성 패턴이 형성된 단층의 인쇄회로기판이 실시예로써 기술되어 있으나, 검사공을 형성함에 불편이 없는 조건 이라면 - 예를 들면, 반도체 패키지의 실장영역에 대응되는 베이스 부재의 부분에 도전성 패턴이 형성되지 않는 조건이라면, 도전성 패턴이 그 내부에 다수 층으로 적층되는 다층 인쇄회로기판이 적용될 수도 있다.In addition, in the embodiment of the present invention, a single-layer printed circuit board having a conductive pattern formed only on its surface is described as an example, provided that it is comfortable for forming inspection holes. If the conductive pattern is not formed on a portion of the base member to be formed, a multilayer printed circuit board in which the conductive pattern is laminated in multiple layers may be applied.

이러한 본 발명에 따른 접속 검사 방법은, 솔더 접합이 정상적으로 이루어진 경우에만 패드와 검사핀 사이에 전기적 도통이 이루어진다는 점을 이용하여 제시된 것이며, 이를 통하여 페이스 다운 방식으로 반도체 패키지가 인쇄회로기판에 실장되는 경우에도 반도체 패키지의 단자와 인쇄회로기판의 패드 사이의 솔더 접합의 접속 상태를 확실하게 파악할 수 있게 된다. 나아가, 냉땜과 같은 접속 불량이 발생한 불량 제품을 필터링하여 불량 제품이 이후 공정으로 진행되는 것을 사전에 방지함으로써 생산 효율을 높이고 불량 제품으로 인한 손실을 방지할 수 있다.The connection test method according to the present invention is proposed by using the electrical conduction between the pad and the test pin only when the solder joint is made normally, through which the semiconductor package is mounted on the printed circuit board in the face-down method Even in this case, it is possible to reliably grasp the connection state of the solder joint between the terminal of the semiconductor package and the pad of the printed circuit board. Further, by filtering the defective product, such as cold soldering failure occurs in advance to prevent the defective product proceeds to a later process to increase the production efficiency and prevent the loss due to the defective product.

본 발명에 따르면, 페이스 다운 방식으로 반도체 패키지가 인쇄회로기판에 실장되는 경우에 그 접속 상태를 검사하기 위하여 베이스 부재 및 패드를 관통하여 검사공이 형성되는 인쇄회로기판의 구조 및 이러한 인쇄회로기판과 그에 대응되는 검사기판을 이용하는 접속 검사 방법을 제공하며, 이에 따라 냉땜과 같은 솔더 접합의 불량 여부를 확실하게 파악하여 해당 제품의 불량 여부를 검출하고, 이 결과에 따라 양품의 제품만을 후속 공정으로 보냄으로써 생산 효율을 높이고 불량 제품으로 인한 손실을 방지할 수 있다.According to the present invention, when the semiconductor package is mounted on the printed circuit board by the face down method, the structure of the printed circuit board through which the inspection hole is formed through the base member and the pad to inspect the connection state thereof, and the printed circuit board and the same By providing a connection inspection method using a corresponding inspection substrate, it is possible to determine whether there is a defect in the solder joint, such as cold soldering, to detect whether the corresponding product is defective, and to send only the good product to the subsequent process according to the result. It can increase production efficiency and prevent loss due to defective products.

Claims (4)

베이스 부재;A base member; 페이스 다운 방식 반도체 패키지의 단자에 대응하는 패드들을 포함하며 상기 베이스 부재의 표면에 형성되는 도전성 패턴; 및A conductive pattern including pads corresponding to terminals of a face down type semiconductor package and formed on a surface of the base member; And 상기 패드들이 형성된 영역을 제외하고 상기 도전성 패턴 위로 형성되는 보호 필름을 포함하는 인쇄회로기판에 있어서,In a printed circuit board comprising a protective film formed over the conductive pattern except for the region where the pad is formed, 상기 패드들의 중심에 대응하여, 상기 패드와 상기 베이스 부재를 관통하는 검사공들이 소정의 직경으로 형성된 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.And a plurality of inspection holes penetrating the pad and the base member to a predetermined diameter corresponding to the centers of the pads. 제 1 항에 따른 인쇄회로기판에 상기 반도체 패키지가 솔더 접합을 이용하여 실장되는 경우에, 상기 솔더 접합의 접속 상태를 검사하기 위한 방법으로서,A method for inspecting a connection state of a solder joint when the semiconductor package is mounted on the printed circuit board according to claim 1 using solder bonding, (a) 상기 패드들에 대응되어 상기 소정의 직경보다 작은 직경을 갖는 검사핀들이 표면에 돌출되는 검사기판을 준비하는 단계;(a) preparing a test substrate on which test pins corresponding to the pads having a diameter smaller than the predetermined diameter protrude on the surface; (b) 상기 검사핀들의 첨단을 대응하는 검사공 안으로 삽입하는 단계; 및(b) inserting the tips of the test pins into corresponding test holes; And (c) 상기 패드 및 상기 검사핀 사이의 전기적 도통을 확인함으로써 상기 솔더 접합의 접속 상태를 검사하는 단계를 포함하는 접속 검사 방법.(c) inspecting a connection state of the solder joint by confirming electrical conduction between the pad and the test pin. 제 2 항에 있어서, 상기 인쇄회로기판은 상기 반도체 패키지가 실장되는 영 역 이외의 부분에 상기 패드들과 연결되도록 형성된 커넥터를 더 포함하고, 상기 (c) 단계는 상기 인쇄회로기판의 커넥터와 상기 검사핀 사이의 전기적 도통을 확인하여 수행되는 것을 특징으로 하는 접속 검사 방법.The printed circuit board of claim 2, wherein the printed circuit board further comprises a connector formed to be connected to the pads in a portion other than the region in which the semiconductor package is mounted, and the step (c) includes the connector of the printed circuit board and the connector. Connection test method characterized in that performed by checking the electrical conduction between the test pins. 제 2 항에 있어서, 상기 검사핀의 직경은 상기 검사공 안으로 삽입되는 상기 검사핀의 첨단이 상기 패드에 직접 접촉하지 않도록 충분히 작은 크기인 것을 특징으로 하는 접속 검사 방법.The method of claim 2, wherein the diameter of the test pin is small enough so that the tip of the test pin inserted into the test hole does not directly contact the pad.
KR1020040102481A 2004-12-07 2004-12-07 Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same Expired - Fee Related KR100716805B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040102481A KR100716805B1 (en) 2004-12-07 2004-12-07 Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102481A KR100716805B1 (en) 2004-12-07 2004-12-07 Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same

Publications (2)

Publication Number Publication Date
KR20060063336A KR20060063336A (en) 2006-06-12
KR100716805B1 true KR100716805B1 (en) 2007-05-09

Family

ID=37159355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102481A Expired - Fee Related KR100716805B1 (en) 2004-12-07 2004-12-07 Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same

Country Status (1)

Country Link
KR (1) KR100716805B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028209A (en) * 2018-09-06 2020-03-16 주식회사 지로이아이 single-sided Printed-Circuit-Board of through-hole type with Photo-Solder-Resist, and manufacturing method for the same
KR20200031816A (en) * 2018-09-17 2020-03-25 주식회사 지로이아이 single-sided Printed-Circuit-Board of through-hole type, and manufacturing method for the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964487A (en) * 1995-08-30 1997-03-07 Nec Corp Printed wiring board and its manufacture
JPH11112152A (en) 1997-10-03 1999-04-23 Matsushita Electric Ind Co Ltd Flip-chip mounted multilayer printed circuit board
KR20000051219A (en) * 1999-01-19 2000-08-16 윤덕용 Board structure for testing high frequency circuit
US20030090273A1 (en) * 2001-11-09 2003-05-15 Lenart Hauptner Method and apparatus for finding a fault in a signal path on a printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964487A (en) * 1995-08-30 1997-03-07 Nec Corp Printed wiring board and its manufacture
JP2666784B2 (en) * 1995-08-30 1997-10-22 日本電気株式会社 Printed wiring board and method of manufacturing the same
JPH11112152A (en) 1997-10-03 1999-04-23 Matsushita Electric Ind Co Ltd Flip-chip mounted multilayer printed circuit board
KR20000051219A (en) * 1999-01-19 2000-08-16 윤덕용 Board structure for testing high frequency circuit
US20030090273A1 (en) * 2001-11-09 2003-05-15 Lenart Hauptner Method and apparatus for finding a fault in a signal path on a printed circuit board

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본등록특허공보 특허제 02666784호 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028209A (en) * 2018-09-06 2020-03-16 주식회사 지로이아이 single-sided Printed-Circuit-Board of through-hole type with Photo-Solder-Resist, and manufacturing method for the same
KR102151989B1 (en) * 2018-09-06 2020-09-04 주식회사 지로이아이 single-sided Printed-Circuit-Board of through-hole type with Photo-Solder-Resist
KR20200031816A (en) * 2018-09-17 2020-03-25 주식회사 지로이아이 single-sided Printed-Circuit-Board of through-hole type, and manufacturing method for the same
KR102187538B1 (en) * 2018-09-17 2020-12-07 주식회사 지로이아이 single-sided Printed-Circuit-Board of through-hole type

Also Published As

Publication number Publication date
KR20060063336A (en) 2006-06-12

Similar Documents

Publication Publication Date Title
JP4252491B2 (en) Module with inspection function and inspection method thereof.
JPH09191162A (en) Method and equipment for testing circuit board assembly
JP3459765B2 (en) Mounting inspection system
US20090027072A1 (en) Apparatus for testing chips with ball grid array
JP3741927B2 (en) Semiconductor chip or package inspection apparatus and inspection method thereof
KR101047537B1 (en) Probe card
JP2005322921A (en) Flip chip semiconductor package for bump test and manufacturing method thereof
US6597189B1 (en) Socketless/boardless test interposer card
KR100716805B1 (en) Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same
KR102124550B1 (en) Method of inspection of electrical properties
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP3722325B2 (en) Surface mount electronic component, wiring board, mounting board, and mounting method
JP2006165325A (en) Wiring structure of substrate mounted with IC package, and method of inspecting electrical connection failure
JP3854819B2 (en) Manufacturing method of semiconductor device
US7972178B2 (en) High density connector for interconnecting fine pitch circuit packaging structures
JP2571023B2 (en) BGA type semiconductor device
JPH11145198A (en) Semiconductor device
KR20090047314A (en) PCB inspection device
JPH06260799A (en) Circuit board inspecting method, and circuit board
JPH0822875A (en) IC socket
KR100752220B1 (en) Substrate for wire bonding
JP2002050876A (en) Substrate and manufacturing method thereof
JP2021004887A (en) Inspection method of electrical characteristics
JPH10335396A (en) Bga package mounting printed board and inspection method therefor
JPS6340391A (en) Surface mount printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150504

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150504

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000