[go: up one dir, main page]

KR100712753B1 - 화합물 반도체 장치 및 그 제조방법 - Google Patents

화합물 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100712753B1
KR100712753B1 KR1020050019605A KR20050019605A KR100712753B1 KR 100712753 B1 KR100712753 B1 KR 100712753B1 KR 1020050019605 A KR1020050019605 A KR 1020050019605A KR 20050019605 A KR20050019605 A KR 20050019605A KR 100712753 B1 KR100712753 B1 KR 100712753B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
thin film
semiconductor thin
ball
spherical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050019605A
Other languages
English (en)
Other versions
KR20060098977A (ko
Inventor
김용진
안성진
이규철
이동건
Original Assignee
주식회사 실트론
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론, 학교법인 포항공과대학교 filed Critical 주식회사 실트론
Priority to KR1020050019605A priority Critical patent/KR100712753B1/ko
Priority to JP2005193051A priority patent/JP4901145B2/ja
Priority to US11/202,126 priority patent/US20060205197A1/en
Publication of KR20060098977A publication Critical patent/KR20060098977A/ko
Application granted granted Critical
Publication of KR100712753B1 publication Critical patent/KR100712753B1/ko
Priority to US12/357,205 priority patent/US20090148982A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements
    • G03G21/18—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit
    • G03G21/1803—Arrangements or disposition of the complete process cartridge or parts thereof
    • G03G21/1814—Details of parts of process cartridge, e.g. for charging, transfer, cleaning, developing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G2221/00—Processes not provided for by group G03G2215/00, e.g. cleaning or residual charge elimination
    • G03G2221/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements and complete machine concepts
    • G03G2221/18—Cartridge systems
    • G03G2221/183—Process cartridge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/123—Active materials comprising only Group II-VI materials, e.g. CdS, ZnS or HgCdTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 화합물 반도체 장치 및 그 제조방법에 관한 것이다. 본 발명은, 기판에 구형의 볼을 코팅하고, 구형의 볼이 코팅된 기판에 선택적으로 화합물 반도체 박막을 성장시키는 방법을 제공한다. 본 발명에 의하면, 종래의 ELO(Epitaxial Lateral Overgrowth)법에 비하여 공정을 단순화시킬 수 있을 뿐만 아니라 우수한 품질의 화합물 반도체 박막을 성장시킬 수 있으며, 화합물 반도체 박막을 성장시키는 공정시간을 크게 줄일 수 있다.
구형의 볼, 버퍼층, 화합물 반도체 박막, 선택적 성장

Description

화합물 반도체 장치 및 그 제조방법{Compound semiconductor device and method for manufacturing the same}
도 1은 질화물 반도체 박막의 에너지 밴드갭과 격자 상수를 보여주는 도면이다.
도 2는 본 발명의 바람직한 실시예에 따라 기판 상에 구형의 산화실리콘(SiO2) 볼을 코팅한 모습을 보여주는 주사전자현미경 사진이다.
도 3 내지 도 9는 본 발명의 바람직한 실시예에 따른 화합물 반도체 장치 및 그 제조방법을 설명하기 위하여 도시한 도면들이다.
도 10a 내지 10d는 본 발명의 바람직한 실시예에 따라 구형의 산화실리콘(SiO2) 볼이 코팅된 기판에 성장시킨 질화물 반도체 박막의 성장 단계에 따른 주사전자현미경 사진들이다.
도 11a 및 도 11b는 GaN 박막의 결정성을 알아보기 위해 엑스레이 θ 스캔(XRD Rocking Curve)을 한 그래프들이다.
도 12a 및 도 12b는 GaN 박막의 광학적 특성을 알아보기 위하여 저온(10K) 측광(Photoluminescence) 측정을 한 결과를 보여주는 그래프들이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300: 기판 105, 205, 220, 320: 구형의 볼
110, 210, 310: 버퍼층
115, 125, 215, 225, 315, 325: 화합물 반도체 박막
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 더욱 상세하게는 구형의 볼이 코팅된 기판에 성장된 화합물 반도체 박막을 구비하는 화합물 반도체 장치 및 그 제조방법에 관한 것이다.
질화갈륨(GaN)은 청색 발광 소자 또는 고온 전자 소자의 응용에 적합한 물질로 알려져 있다. 그러나, GaN 단결정 기판을 제조하는 것은 용이하지 않은데, GaN 고체를 가열하더라도 용융이 되지 않기 때문에 융액으로부터 결정성장시키는 통상의 쵸크랄스키법 등으로는 결정을 만들 수 없다. 초고압을 인가하여 가열하면 GaN의 융액를 만들 수 있을지는 모르지만 양산 측면에서 적용하기 곤란한 면이 있다.
파란색 파장의 빛을 방출하는 발광소자의 수요가 급증함에 따라 질화물(GaN 계열) 박막의 수요가 점점 증가하고 있고, 발광소자의 효율을 증가시키고자 여러가지 방법이 사용되고 있다. 그중에서 내부 양자 효율을 결정하는 고품질 질화물 반도체 박막을 제조하기 위해서 최근에는 ELO(Epitaxial Lateral Overgrowth) 방법이 많이 사용되고 있다. ELO 방법은 호모에피택시(Homoepitaxy)에 의한 청색 레이저 다이오드(Laser Diode), 자외선 레이저 다이오드, 고온/고출력 소자, HEMT(High Electron Mobility Transistor), HBT(Hetero-junction Bipolar Transistor) 등의 고속소자 제조에 이용되고 있다.
ELO 방법은 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO2 마스크를 사용하여 감소시키는 방법이다. 즉, ELO 방법은 기판 상에 GaN 박막을 성장시킨 후, GaN 박막이 성장된 기판을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN 박막 상에 SiO2 박막을 형성시키고, SiO2 박막이 증착된 기판을 증착장비에서 꺼낸 후 사진식각 기법을 이용하여 SiO2 마스크 패턴을 형성하고, 이를 다시 반응기에 장입하여 GaN 박막을 형성하는 방법이다. 그러나, 이러한 ELO 방법은 상술한 바와 같은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸리는 단점이 있다.
ELO 방법에 대한 문헌으로는 일본 공개특허공보 제2000-22212호 'GaN 단결정기판 및 그 제조방법'이 있다.
또한, 대한민국 공개특허공보 제10-2004-0101179호 '질화갈륨성장용기판 및 질화갈륨성장용기판의 제조방법 및 질화갈륨기판의 제조방법'은, ELO 마스크법과 결함종 마스크법을 병용해서 전위가 적은 GaN 결정을 성장시키는 방법을 공개하고 있다.
대한민국 공개특허공보 제10-2001-0020287호 '나노다공성 실리카 박막의 향상된 제조공정'은 기판 상에 나노다공성 절연 피막을 형성하는 방법을 공개하고 있다.
본 발명이 이루고자 하는 기술적 과제는 구형의 볼이 코팅된 기판에 성장된 화합물 반도체 박막을 구비하는 화합물 반도체 장치를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 기판에 구형의 볼을 코팅하고 구형의 볼이 코팅된 기판에 선택적으로 화합물 반도체 박막을 성장시킴으로서 공정이 간단하고 화합물 반도체 박막의 성장시간을 크게 감소시킬 수 있는 화합물 반도체 장치의 제조방법을 제공함에 있다.
본 발명은, 기판과, 상기 기판 상에 배열된 다수의 구형의 볼과, 상기 구형의 볼 사이와 상기 구형의 볼 상부에 형성되고 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 화합물 반도체 박막을 포함하는 화합물 반도체 장치를 제공한다.
상기 기판과 상기 화합물 반도체 박막과의 결정학적 차이를 완화시켜 상기 화합물 반도체 박막의 결정결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도체 박막 사이에 형성된 버퍼층을 더 포함할 수 있다.
상기 기판과 상기 화합물 반도체 박막과의 결정학적 차이를 완화시켜 상기 화합물 반도체 박막의 결정결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도체 박막 사이에 형성된 버퍼층과, 상기 화합물 반도체 박막 상에 배열된 다수의 구형의 볼과, 상기 화합물 반도체 박막 상에 배열된 구형의 볼 사이와 상기 화합물 반도체 박막 상에 배열된 구형의 볼 상부에 형성되고 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 화합물 반도체 박막을 포함할 수 있다.
상기 기판과 상기 화합물 반도체 박막과의 결정학적 차이를 완화시켜 상기 화합물 반도체 박막의 결정결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도체 박막 사이에 형성된 버퍼층을 더 포함하며, 상기 화합물 반도체 박막은 제1 및 제2 화합물 반도체 박막으로 이루어지고, 상기 제1 화합물 반도체 박막은 상기 버퍼층 상에 형성되고, 상기 제2 화합물 반도체 박막은 상기 제1 화합물 반도체 박막 상에 형성된 상기 구형의 볼 사이와 상기 구형의 볼 상부에 형성될 수 있다.
상기 화합물 반도체 박막 상에 적층되고 상기 화합물 반도체 박막과는 다른 물질로 이루어진 적어도 1층의 화합물 반도체 박막을 더 포함할 수 있다.
또한, 본 발명은, (a) 구형의 볼을 만드는 단계와, (b) 기판 상에 상기 구형의 볼을 코팅하는 단계와, (c) 상기 구형의 볼이 코팅된 기판 상에 버퍼층을 성장시키는 단계와, (d) 상기 구형의 볼 사이에 화합물 반도체 박막을 선택적으로 성장시키는 단계와, (e) 상기 화합물 반도체 박막을 측면 방향으로 성장시켜 상기 구형의 볼 위에서 서로 붙게 하는 단계 및 (f) 상기 화합물 반도체 박막을 목표하는 두께까지 성장시키는 단계를 포함하는 화합물 반도체 장치의 제조방법을 제공한다.
상기 (f) 단계 후에, 구형의 볼을 만드는 단계와, 상기 화합물 반도체 박막 상에 구형의 볼을 코팅하는 단계와, 상기 구형의 볼이 코팅된 화합물 반도체 박막 상부와 상기 구형의 볼 사이에 화합물 반도체 박막을 선택적으로 성장시키는 단계 및 상기 화합물 반도체 박막을 측면 방향으로 성장시켜 상기 구형의 볼 위에서 서로 붙게 하는 단계를 더 포함할 수 있다.
또한, 본 발명은, (a) 기판 상에 버퍼층을 성장시키는 단계와, (b) 상기 버퍼층 상에 제1 화합물 반도체 박막을 선택적으로 성장시키는 단계와, (c) 상기 제1 화합물 반도체 박막을 측면 방향으로 성장시켜 서로 붙게 하는 단계와, (d) 구형의 볼을 만드는 단계와, (e) 상기 제1 화합물 반도체 박막에 구형의 볼을 코팅하는 단계와, (f) 상기 제1 화합물 반도체 박막 상부와 상기 구형의 볼 사이에 제2 화합물 반도체 박막을 선택적으로 성장시키는 단계와, (g) 상기 제2 화합물 반도체 박막을 측면 방향으로 성장시켜 상기 구형의 볼 위에서 서로 붙게 하는 단계 및 (h) 상기 제2 화합물 반도체 박막을 목표하는 두께까지 성장시키는 단계를 포함하는 화합물 반도체 장치의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명의 바람직한 실시예에서 구형의 볼이 코팅된 기판에 선택 성장 공정을 이용하여 화합물 반도체 박막을 성장시켜 형성하는 화합물 반도체 장치 및 그 제조방법을 제시한다. 도 1은 질화물 반도체 박막의 에너지 밴드갭과 격자 상수를 보여주는 도면이다. 도 2는 본 발명의 바람직한 실시예에 따라 기판 상에 구형의 산화실리콘(SiO2) 볼을 코팅한 모습을 보여주는 주사전자현미경 사진이다.
<실시예 1>
도 3 내지 도 7은 본 발명의 바람직한 제1 실시예에 따른 화합물 반도체 장치 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 3을 참조하면, 먼저 구형의 볼(105)을 만들고, 만들어진 구형의 볼(105)을 기판(100) 상에 코팅한다. 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 탄탈륨(Ta2O5) 볼, PZT(Pb(Zr, Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, CdS 볼 또는 금속 볼로 이루어져 있을 수 있다. 산화실리콘(SiO2) 볼을 만드는 방법을 예로 들어 설명하면, 먼저 구형의 볼(105)을 만들기 위하여 테트라에틸 오도실리케이트(tetraethyl orthosilicate; TEOS)를 무수 에탄올에 녹여 제1 용액을 만든다. 암모니아 에탄올 용액과 디이오나이즈(deionized)물과 에탄올을 섞어 제2 용액을 제조한다. 암모니아는 구형의 볼(105)을 만들기 위한 촉매제로 작용한다. 제1 용액과 제2 용액을 섞은 후, 소정 온도에서 소정 시간 동안 교반한다. 이렇게 하여 얻어진 용액을 원심분리를 통하여 구형의 볼(105)을 분리한 후에 에탄올로 씻어주고, 에탄올 용액에 재분산시켜 구형의 볼(105)을 제조한다. 구형의 볼(105)은 제조 조건, 즉 성장 시간, 온도, 반응물질의 양에 따라 수 나노미터(㎚)∼수십 마이크로(㎛)의 크기까지, 예컨대 10㎚∼2㎛ 크기로 다양하게 제조할 수 있다. 이렇게 얻어진 구형의 볼(105)을 딥코팅(Dip Coating), 스핀 코팅(Spin Coating)과 같은 방법을 이용하여 기판(100) 위에 코팅한다. 도 2는 실리콘 기판 상에 구형의 산화실리콘(SiO2) 볼이 코팅된 모습을 보여주고 있다.
기판(100)으로는 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si 등의 물질로된 기판을 사용할 수 있다. 사파이어 기판은 고온 안정성이 높으나, 기판 크기가 작아 대면적 제조에 어려움이 있다. 실리콘 카바이드(SiC) 기판은 결정 구조가 질화갈륨(GaN)과 동일하고 고온 안정성이 높고 격자 상수 및 열팽창 계수도 질화갈륨(GaN)과 유사하나, 가격이 비싸다는 단점이 있다. 실리콘 기판은 질화갈륨(GaN)과의 격자 상수 차이가 17％ 정도이고 열평창 계수도 35％ 정도로 차이가 있다. 앞서 예시한 바와 같이 다양한 기판을 사용할 수 있고, 실리콘 기판을 사용할 경우 12인치 이상의 대면적에서도 제조가 가능하므로 제조비용을 절감시킬 수 있으며, 이를 이용한 소자의 응용 범위를 획기적으로 넓힐 수 있다.
도 4를 참조하면, 구형의 볼(105)이 코팅된 기판(100)을 MOCVD(Metal Organic Chemical Vapor Deposition) 장치에 장입하여 버퍼층(110)을 성장시킨다. MOCVD 방법을 이용하여 버퍼층을 형성하는 방법을 설명하면, 개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 반응기(reactor)(MOCVD 장치) 내로 주입하고, 반응기를 적절한 압력, 온도로 유지하면서 상기 반응전구체들을 화학 반응시켜 목표하는 두께의 버퍼층(110)을 형성한다.
버퍼층(110)은 기판(100)과 후속 공정에서 형성될 화합물 반도체 박막과의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하기 위하여 형성한다. 즉, 버퍼층(110)은 기판(100)과 후속 공정에서 형성될 화합물 반도체 박막과의 미스매치(mismatch)를 줄이고, 기판과 화합물 반도체 계면에서 발생되는 결함을 완화시키기 위하여 사용한다. 따라서, 버퍼층(110)은 후속 공정에서 형성될 화합물 반도체 박막과의 결정 특성이 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 즉, 후속에 형성되는 화합물 반도체 박막과 결정 구조가 동일 또는 유사하거나, 격자 상수가 동일 또는 유사하거나, 열팽창 계수가 동일 또는 유사한 물질로 형성하는 것이 바람직하다. 바람직하게는, 후속에 형성될 화합물 반도체 박막과 결정 구조가 동일하고 격자 상수 차이가 20％ 이내인 물질로 형성한다.
버퍼층(110)은 GaN막, AlN막, AlGaN막 또는 이들의 조합막 등으로 형성할 수 있는데, 이 경우 상기 반응전구체는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3 등일 수 있고, 질화물 소스 가스는 암모늄(NH3), 질소 또는 터셔리뷰틸아민(Tertiarybutylamine(N(C4H9)H2)일 수 있다. GaN 버퍼층의 경우, 400∼800℃의 온도 영역에서 10∼40nm의 두께로 성장시킨다. AlN 또는 AlGaN 버퍼층의 경우, 400∼1200℃의 온도영역에서 10∼200nm의 두께로 성장시킨다. 버퍼층(110)은 사용하는 기판, 성장 장비(MOCVD 장치), 성장 조건 등에 따라 선택적으로 사용할 수 있다.
도 5를 참조하면, 구형의 볼(105)이 코팅된 기판(100) 상에 화합물 반도체 박막(115)을 성장시킨다. 화합물 반도체 박막(115)은 버퍼층(110) 상부와 구형의 볼(105) 사이에서 성장되게 된다.
화합물 반도체 박막(115)으로는, 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체 박막이 사용될 수 있다. 화합물 반도체 박막(115)으로 질화물 반도체 계열을 사용할 경우, GaN, AlN, InN 및 이들의 조합(예를 들면 Ga1-xAl1-yIn1-zN, 0≤x, y, z≤1) 등을 예로 들 수 있다. 질화갈륨(GaN)은 직접 천이형 광대역 반도체(wide bandgap semiconductor)로서 밴드갭(band gap) 에너지가 3.4eV이고, 청색 발광 소자 또는 고온 전자 소자의 응용에 적합한 물질로 알려져 있다. 화합물 반도체 박막(115) 증착시 인듐(In) 또는 알루미늄(Al)을 개별, 동시 또는 순차적으로 주입하면서 박막 증착 공정을 수행하여 InN, AlN, InGaN, AlGaN, InGaAlN 등의 박막을 성장시킴으로써 소자의 밴드갭(Band Gap)을 1.9 내지 6.2 eV로 조절할 수 있다. GaN 박막은 3.4eV의 밴드갭을 가지며, AlN 박막은 6.2eV의 밴드갭을 가지며, InN 박막은 0.7eV의 밴드갭을 갖는 것으로 알려져 있다(도 1 참조). 도 1은 질화물 반도체 박막의 에너지 밴드갭(energy bandgap)과 격자 상수(lattice constant)를 보여주고 있다. 도 1에 나타난 바와 같이, AlN은 6.2eV의 밴드갭을 가지므로 자외선(ultraviolet; UV) 영역의 빛을 방출하고, AlxGa1-xN(0〈x〈1)은 AlN보다 작은 밴드갭을 갖지만 자외선 영역의 빛을 방출하며, GaN은 AlxGa1-xN(0〈x〈1)보다 작은 3.4eV의 밴드갭을 가지며, InxGa1-xN(0〈x〈1)은 GaN보다 작은 밴드갭을 가지고 가시광선(visible; V) 영역의 빛을 방출하 며, InN은 InxGa1-xN(0〈x〈1)보다 작은 0.7eV의 밴드갭을 가져 적외선(infrared; IR) 영역의 빛을 방출한다.
구형의 볼(105)이 코팅된 기판(100) 상에 화합물 반도체 박막(115)을 증착시키는 바람직한 방법으로는 유기금속 화학증착법(MOCVD), 분자빔 에피 박막 증착법(Molecular Beam Epitaxy; MBE) 또는 HVPE법(Hydride Vapor Phase Epitaxy) 등을 예로 들 수 있다.
유기금속 화학증착법을 이용하여 화합물 반도체 박막(115)을 형성하는 방법을 설명하면, 먼저 구형의 볼(105)이 코팅된 기판(100)을 반응기 내로 장입하고, 반응전구체들을 운반기체를 이용하여 상기 반응기 내로 각각 주입한다. 이어서, 소정 범위의 온도와 소정 범위의 압력에서 상기 반응전구체들을 화학 반응시켜 화합물 반도체 박막(115)을 성장시킨다. 상기 화합물 반도체 박막이 질화물 계열의 박막일 경우, 상기 반응전구체로는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3을 사용할 수 있고, 질화물 소스 가스는 암모늄(NH3), 질소 또는 터셔리뷰틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. 상기 반응기의 온도는 900∼1150℃이고, 압력은 10-5∼2000mmHg일 수 있다. 화합물 반도체 박막(115)은 구형의 볼(105)이 코팅된 기판(100) 상에서 클러스터(cluster) 또는 섬(island) 형태로 성장하게 된다. 기판(100)과 형성하려는 화합물 반도체 박막(115) 간의 결합보다 형성하려는 화합물 반도체 박막(115) 자체의 결합력이 강하면 작은 클러스터(cluster)를 형성하게 되고, 이 클러스터들이 기판(100)에 흡착되어 섬(island)을 형성하게 된다. 클러스터 또는 섬 형태의 화합물 반도체 박막은 결국 서로 합쳐져서 연속적인 박막 형태를 이룬다. 이때 화합물 반도체 박막(115)의 두께는 품질의 요구수준 또는 사양에 따라 적절히 조절 가능하다.
MOCVD법에 의해 질화갈륨(GaN) 박막을 형성하는 과정을 반응식으로 나타내면 다음과 같다.
Ga(CH3)3＋NH3→ Ga(CH3)3·NH3
트리메틸갈륨(TMGa)과 암모늄(NH3)이 유입되어 Ga(CH3)3·NH3가 생성된다.
Ga(CH3)3·NH3는 기판 상에서 열분해되면서 GaN 박막이 형성되게 되는데, 다음과 같은 반응에 의해 GaN막이 형성되게 된다.
Ga(CH3)3·NH3→GaN＋nCH4＋1/2(3-n)H2
도 6을 참조하면, 구형의 볼(105) 사이에서 성장된 화합물 반도체 박막(115)을 측면 방향으로 계속적으로 성장시켜 서로 붙은 화합물 반도체 박막(115)을 형성한다. 즉, 기판(100)에 흡착되어 형성된 클러스터 또는 섬들은 계속 성장하여 이들이 합쳐지게 되고, 따라서 연속적인 박막 형태를 이루게 된다.
도 7을 참조하면, 구형의 볼(105) 위에 선택적 성장으로 서로 붙은 화합물 반도체 박막(115) 위에 계속적으로 성장시켜 목표하는 두께의 화합물 반도체 박막(125)을 형성한다. 화합물 반도체 박막(125)은 화합물 반도체 박막(115)과 동일하 거나 다른 물질일 수도 있다. 예컨대, 화합물 반도체 박막(115)이 GaN 박막이고, 화합물 반도체 박막(125)은 AlGaN 박막일 수 있다. 물론 화합물 반도체 박막(125)은 화합물 반도체 박막(115)과 동일하거나 다른 물질로 적어도 1층 이상 형성할 수도 있다.
<실시예 2>
도 8은 본 발명의 바람직한 제2 실시예에 따른 화합물 반도체 장치 및 그 제조방법을 설명하기 위하여 도시한 단면도이다.
도 8을 참조하면, 도 3 내지 도 6을 참조하여 설명한 공정 단계를 적용하여 화합물 반도체 박막을 성장시킨다. 즉, 구형의 볼(205)을 만들고, 만들어진 구형의 볼(205)을 기판(200) 상에 코팅한 다음, 버퍼층(210)을 성장시킨 후, 버퍼층(210) 상부와 구형의 볼(205) 사이를 매립하면서 서로 붙은 화합물 반도체 박막(215)을 형성한다.
화합물 반도체 박막(215)이 형성된 기판(200)을 반응기에서 꺼낸다. 이어서, 화합물 반도체 박막(215) 상에 수 ㎚∼수십 ㎛ 크기의 구형의 볼(220)을 코팅한다. 다음에, 구형의 볼(220)이 코팅된 기판(200)을 다시 반응기에 장입한 후, 구형의 볼(220)이 코팅된 화합물 반도체 박막(215) 상에 화합물 반도체 박막(225)을 성장시켜 도 8에 도시된 바와 같은 화합물 반도체 장치를 제조한다.
<실시예 3>
도 9는 본 발명의 바람직한 제3 실시예에 따른 화합물 반도체 장치 및 그 제조방법을 설명하기 위하여 도시한 단면도이다.
도 9를 참조하면, 도 4 내지 도 6을 참조하여 설명한 바와 같이 기판 상에 버퍼층 및 화합물 반도체 박막을 형성한다. 즉, 기판(300) 상에 버퍼층(310)을 성장시킨 다음, 버퍼층(310) 상에 화합물 반도체 박막(315)을 성장시킨다.
화합물 반도체 박막(315)이 형성된 기판(300)을 반응기에서 꺼낸다. 이어서, 화합물 반도체 박막(310) 상에 도 3을 참조하여 설명한 바와 같이 수 ㎚∼수십 ㎛ 크기의 구형의 볼(320)을 코팅한 후, 구형의 볼(320)이 코팅된 화합물 반도체 박막(315) 상에 다시 화합물 반도체 박막(325)을 성장시켜 도 9에 도시된 바와 같은 화합물 반도체 장치를 제조한다.
상술한 실시예들에서와 같이 구형의 볼이 코팅된 기판에 선택적 성장법을 이용하여 화합물 반도체 박막을 성장시키는 방법은, 종래의 ELO법에 비하여 공정을 단순화시킬 수 있을 뿐만 아니라 우수한 품질의 화합물 반도체 박막을 성장시킬 수 있으며, 화합물 반도체 박막을 성장시키는 공정시간을 크게 줄일 수 있다.
또한, 상술한 실시예들에서 화합물 반도체 박막 증착시 목적하는 용도에 따라 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 다양한 이종물질을 주입하면서 박막 증착 공정을 수행함으로써 이종물질이 첨가된 형태의 화합물 반도체 박막을 제조할 수도 있다. 이러한 이종물질은 화합물 반도체 박막의 전기적, 광학적 또는 자기적 성질을 변화시키기 위하여 사용자의 요구에 따라 선택적으로 추가할 수 있다. 이종물질은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온주입(implantation) 등을 통해 첨가할 수 있다. 인시츄 도핑은 박막을 성장시킬 때 추가하고자 하는 이종물질을 첨가하는 방 법이고, 익스시츄 도핑은 화합물 반도체 박막을 성장시킨 후 열처리나 플라즈마(plasma) 처리로 이종물질을 화합물 반도체 박막에 주입하는 방법이다. 이온주입은 추가하고자 하는 이종물질을 가속시켜 화합물 반도체 박막과 충돌시켜 박막 내에 이종물질을 주입하는 방법이다.
또한, 구형의 볼이 코팅된 기판에 화합물 반도체 박막을 형성한 후, 이를 기초로, 즉 상기 화합물 반도체 박막을 기판으로 사용하여 HVPE(Hydride Vapor Phase Epitaxy)법을 이용하여 두꺼운 화합물 반도체층을 증착할 수도 있다. HVPE법은 기상 성장 방식의 일종으로서 기판 위에 가스들을 흘려줌으로써 가스들의 반응에 의하여 결정이 성장되는 방식이다. 이렇게 HVPE법에 의하여 두꺼운 화합물 반도체층이 형성되면, 기판으로 사용한 화합물 반도체 박막을 잘라내거나 화합물 반도체층을 제외한 영역을 연마(polishing 또는 grinding)하여 제거하고, 기판 위에 성장된 균일하고 고품질의 화합물 반도체층 만을 선택하여 사용할 수도 있음은 물론이다.
HVPE(Hydride Vapor Phase Epitaxy)법을 이용한 화합물 반도체 박막 상에 화합물 반도체층, 더욱 구체적으로는 GaN 후막 형성방법을 설명하면, 반응기 안에 Ga 금속을 수납한 용기를 배치해 두고, 상기 용기 주위에 설치한 히터(Heater)로 가열하여 Ga 융액을 만든다. Ga 융액과 HCl을 반응시켜 GaCl 가스를 만든다.
이를 반응식으로 나타내면 다음과 같다.
[반응식 1]
Ga(l)+HCl(g)→GaCl(g)+1/2H2(g)
GaCl 가스와 암모늄(NH3)을 반응시키면 GaN막이 형성되게 되는데, 다음과 같은 반응에 의해 GaN막이 형성되게 된다.
[반응식 2]
GaCl(g)+NH3→GaN+HCl(g)+H2
반응되지 않은 기체는 다음과 같은 반응에 의해 배기되게 된다.
[반응식 3]
HCl(g)+NH3→NH4Cl(g)
HVPE(Hydride Vapor Phase Epitaxy)법은 100㎛/hr 정도의 빠른 성장률로 후막 성장이 가능하고 높은 생산성을 나타낸다.
<실험예 1>
구형의 볼을 만들기 위하여 먼저 0.17몰(7.747㎖)의 테트라에틸 오도실리케이트(tetraethyl orthosilicate; TEOS)를 무수 에탄올(12.253㎖)에 녹여 제1 용액을 만든다. 2.0몰의 암모니아 에탄올 용액 100㎖와 7.5몰의 디이오나이즈(deionized)물(27㎖)과 에탄올(53㎖)을 섞어 제2 용액을 제조한다. 제1 용액과 제2 용액을 섞은 후(총부피는 200㎖), 약 30℃에서 5시간 동안 교반한 후, 얻어진 용액을 12000rpm에서 원심분리을 통하여 구형의 볼을 분리한 후에 에탄올로 씻어준 후 에탄올 용액에 재분산시켜 구형의 볼을 제조하였다. 이때 얻어진 구형의 볼의 평균 지름은 도 2의 주사전자현미경 사진과 같이 0.5㎛(500㎚)이다. 구형의 볼의 크기는 제조 조건, 즉 성장시간, 온도, 반응물질의 양에 따라 10㎚∼2㎛까지 다양하게 제 조할 수 있다.
이렇게 얻어진 0.5㎛ 크기의 구형의 산화실리콘(SiO2) 볼을 딥코터(Dip Coater), 스핀 코터(Spin Coater)와 같은 장비를 이용하여 실리콘(Si) 기판(예컨대, (111)면으로 슬라이싱(slicing)된 실리콘 기판) 위에 코팅하였다. 더욱 구체적으로 코팅 방법의 예를 설명하면, 에탄올 용액에 포함되어 있는 산화실리콘(SiO2) 볼을 스포이드로 기판에 떨어뜨린 다음, 스핀 코터(spin coater)를 이용하여 1000∼3500rpm으로 5∼20초 동안 코팅하였다. 위 방법을 여러 번 반복하여 코팅하면 산화실리콘(SiO2) 볼이 기판을 덮는 밀도를 조절할 수 있다.
구형의 산화실리콘(SiO2) 볼을 기판에 코팅한 후, MOCVD 장치에 장입하고 1150℃에서 10분 동안 두께가 100㎚인 AlN 버퍼층을 성장시켰다. 더욱 구체적으로 AlN 버퍼층 형성방법을 설명하면, 먼저 개별적인 라인을 통해 트리메틸알루미늄(TMAl) 및 암모늄(NH3) 기체를 각각 30sccm 및 1500sccm 범위의 흐름 속도로 반응기 내로 주입한다. 이때, 운반 기체로 수소를 사용하였다. 반응기의 압력은 100torr로, 반응기의 온도는 1150℃로 유지하면서 상기 반응전구체들(TMAl, NH3)을 10분 동안 화학 반응시켜 두께가 약 70∼100㎚의 AlN 버퍼층을 도 4에 나타낸 바와 같이 실리콘 기판 상부와 500㎚ 크기의 산화실리콘(SiO2) 볼 사이에 성장시켰다.
AlN 버퍼층을 형성한 후, 기판의 온도를 1060℃로 하강시켜 구형의 산화실리콘(SiO2) 볼 사이와 산화실리콘(SiO2) 볼 상부에 GaN 박막을 성장시켰다(도 10a 내 지 도 10d 참조). 더욱 구체적으로 GaN 박막 형성방법을 설명하면, 먼저 개별적인 라인을 통해 트리메틸갈륨(TMGa) 및 암모늄(NH3) 기체를 각각 4.2sccm 및 1500sccm의 흐름 속도로 반응기 내로 주입하였고, 이때 운반 기체로 수소를 사용하였다. 반응기의 압력은 100torr로, 반응기의 온도는 1060℃로 유지하면서 상기 반응전구체들(TMGa, NH3)을 반응시켜 도 5에 나타난 바과 같이 GaN 박막을 성장시켰다. 도 6 및 도 7을 참조하여 설명한 바와 같이 계속된 선택적 성장으로 구형의 산화실리콘(SiO2) 볼 사이에서 자라난 GaN 결정이 측면 방향으로 성장하여 붙게 되고(GaN 박막을 40분 이상 성장), 균일한 GaN 박막이 성장된다. 이때 GaN 박막의 성장 속도는 약 1㎛/hour 이다.
도 10a 내지 10d는 본 발명의 바람직한 실시예에 따라 구형의 산화실리콘(SiO2) 볼이 코팅된 실리콘 기판에 성장시킨 질화물 반도체 박막의 성장 단계에 따른 주사전자현미경 사진들이다. 도 10a는 약 30분 동안 GaN 박막을 성장시킨 경우의 주사전자현미경 사진이고, 도 10b는 50분 동안 GaN 박막을 성장시킨 경우의 주사전자현미경 사진이며, 도 10c는 60분 동안 GaN 박막을 성장시킨 경우의 주사전자현미경 사진이고, 도 10d는 60분 이상 GaN 박막을 성장시켜 GaN 박막이 산화실리콘(SiO2) 볼을 완전히 덮은 경우의 주사전자현미경 사진이다.
<실험예 2>
실험예 1에서와 동일하게 실리콘 기판 상에 구형의 산화실리콘(SiO2) 볼을 코팅한 후, AlN/AlGaN으로 이루어진 버퍼층을 형성하였다. AlN 버퍼층은, 개별적인 라인을 통해 트리메틸알루미늄(TMAl) 및 암모늄(NH3) 기체를 각각 30sccm 및 1500sccm 범위의 흐름 속도로 수소 운반기체를 사용하여 반응기 내로 주입하고, 반응기의 압력은 100torr로, 반응기의 온도는 1150℃로 유지하면서 상기 반응전구체들(TMAl, NH3)을 10분 동안 화학 반응시켜 AlN 버퍼층을 성장시켰고, AlGaN 버퍼층은 개별적인 라인을 통해 트리메틸알루미늄(TMAl), 트리메틸 갈륨(TMGa) 및 암모늄(NH3) 기체를 각각 10sccm, 4.2sccm 및 1500sccm 범위의 흐름 속도로 수소 운반기체를 사용하여 반응기 내로 주입하고, 반응기의 압력은 100torr로, 반응기의 온도는 1100℃로 유지하면서 상기 반응전구체들(TMAl, TMGa, NH3)을 10분 동안 화학 반응시켜 AlGaN 버퍼층을 성장시켰다.
AlN/AlGaN 버퍼층이 형성한 후, 실험예 1에서와 동일한 방법으로 GaN 박막을 60분 동안 성장시켰다. 이어서, GaN 박막 상에 개별적인 라인을 통해 트리메틸알루미늄(TMAl), 트리메틸 갈륨(TMGa) 및 암모늄(NH3) 기체를 각각 10sccm, 4.2sccm 및 1500sccm 범위의 흐름 속도로 수소 운반기체를 사용하여 반응기 내로 주입하고, 반응기의 압력은 100torr로, 반응기의 온도는 1100℃로 유지하면서 상기 반응전구체들(TMAl, TMGa, NH3)을 10분 동안 화학 반응시켜 AlGaN 박막을 성장시켰다.
도 11a 및 도 11b는 GaN 박막의 결정성을 알아보기 위해 엑스레이 θ 스캔(XRD Rocking Curve)을 한 그래프들이다. 엑스레이 회절(X-ray Diffraction; 이하 'XRD'라 함)은 회절 피크(peak)를 통한 박막의 결정학적 구조 분석에 사용되는 것으로, 락킹 커브(Rocking Curve) 측정을 통해 결정성 분석을 할 수 있다. 도 11a는 산화실리콘(SiO2) 볼을 코팅하지 않고 실리콘 기판 상에 GaN 박막을 성장시킨 경우의 XRD 락킹 커브이고, 도 11b는 앞서 기술한 실험예 1에 따라 약 500㎚ 크기의 산화실리콘(SiO2) 볼을 실리콘 기판에 코팅시킨 다음 90분 동안 GaN 박막을 성장시킨 경우의 XRD 락킹 커브이다.
도 11a 및 도 11b를 참조하면, 구형의 산화실리콘(SiO2) 볼이 코팅되지 않은 실리콘 기판에 성장된 GaN 박막의 XRD 락킹 커브의 반가폭(Full Width Half Maximum: FWHM)은 0.33°로 나타났고, 구형의 산화실리콘(SiO2) 볼이 코팅된 실리콘 기판에 선택적 성장방법에 의해 제조된 GaN 박막의 XRD 락킹 커브의 반가폭(FWHM)은 0.18°로 나타났다. 산화실리콘(SiO2) 볼이 코팅된 실리콘 기판에 선택적 성장방법에 의해 제조된 GaN 박막의 품질이 훨씬 더 우수하다는 것을 알 수 있다.
도 12a 및 도 12b는 GaN 박막의 광학적 특성을 알아보기 위하여 저온(10K) 측광(Photoluminescence; 이하 'PL'이라 함) 측정을 한 결과를 보여주는 그래프들이다. PL 측정은 He-Cd 레이저의 325㎚ 파장을 광원으로 사용하여 측정하며, 밴드갭 내에서의 전자(electron)와 홀(hole)의 재결합을 통해 물질의 광학적 특성을 평가하게 된다. 도 12a에서, (a)는 앞서 기술한 실험예 1에 따라 약 500㎚ 크기의 산화실리콘(SiO2) 볼을 실리콘 기판에 코팅시킨 다음 60분 동안 GaN 박막을 성장시킨 경우의 PL 피크(peak)를 나타내며, (b)는 산화실리콘(SiO2) 볼을 코팅하지 않은 실리콘 기판에 60분 동안 GaN 박막을 성장시킨 경우의 PL 피크를 보여주고 있다. 도 12b에서, (a)는 앞서 기술한 실험예 2에 따라 약 500㎚ 크기의 산화실리콘(SiO2) 볼을 실리콘 기판에 코팅시킨 다음 GaN 박막을 성장시키고 GaN 박막 상에 AlGaN 박막을 성장시킨 경우의 PL 피크(peak)를 나타내며, (b)는 산화실리콘(SiO2) 볼을 코팅하지 않은 실리콘 기판에 60분 동안 GaN 박막을 성장시킨 경우의 PL 피크를 보여주고 있다.
도 12a를 참조하면, 저온(10K) 측광(Photoluminescence; 이하 'PL'이라 함) 측정에서 구형의 산화실리콘(SiO2) 볼을 코팅시켜 선택적 성장방법에서 성장시킨 GaN 박막의 PL 피크(peak) 강도가 산화실리콘(SiO2) 볼이 코팅하지 않은 실리콘 기판에 일반적인 방법에 의해 GaN 박막을 성장시킨 경우에 비해 약 2배 이상 강한 값을 얻었다.
본 발명의 바람직한 실시예에 따라 구형의 볼이 코팅된 기판에 선택적 성장방법에 의해 성장된 화합물 반도체 박막의 품질이 대단히 양호함을 확인할 수 있다(도 12a 및 도 12b 참조).
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명에 의한 화합물 반도체 장치 및 그 제조방법에 의하면, 구형의 볼이 코팅된 기판에 선택적 성장법을 이용하여 GaN 박막을 성장시키는 방법은, 구형의 볼을 기판에 코팅시킨 다음, MOCVD 장치에 장입하고 버퍼층을 성장시킨 다음 화합물 반도체 박막을 선택적으로 구형의 볼 사이에서 성장시키는 방법으로 종래의 ELO법에 비하여 우수한 품질의 GaN 박막을 성장시킬 수 있으면서도 GaN 박막 성장 시간을 크게 줄일 수 있다.

Claims (27)

  1. 기판;
    상기 기판 상에 배열된 다수의 구형의 볼; 및
    상기 구형의 볼 사이와 상기 구형의 볼 상부에 형성되고 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 화합물 반도체 박막을 포함하는 화합물 반도체 장치.
  2. 제1항에 있어서, 상기 기판과 상기 화합물 반도체 박막과의 결정학적 차이를 완화시켜 상기 화합물 반도체 박막의 결정결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도체 박막 사이에 형성된 버퍼층을 더 포함하는 화합물 반도체 장치.
  3. 제1항에 있어서, 상기 기판과 상기 화합물 반도체 박막과의 결정학적 차이를 완화시켜 상기 화합물 반도체 박막의 결정결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도체 박막 사이에 형성된 버퍼층;
    상기 화합물 반도체 박막 상에 배열된 다수의 구형의 볼; 및
    상기 화합물 반도체 박막 상에 배열된 구형의 볼 사이와 상기 화합물 반도체 박막 상에 배열된 구형의 볼 상부에 형성되고 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 화합물 반도체 박막을 포함하는 화합물 반도체 장치.
  4. 제1항에 있어서, 상기 기판과 상기 화합물 반도체 박막과의 결정학적 차이를 완화시켜 상기 화합물 반도체 박막의 결정결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도체 박막 사이에 형성된 버퍼층을 더 포함하며,
    상기 화합물 반도체 박막은 제1 및 제2 화합물 반도체 박막으로 이루어지고, 상기 제1 화합물 반도체 박막은 상기 버퍼층 상에 형성되고, 상기 제2 화합물 반도체 박막은 상기 제1 화합물 반도체 박막 상에 형성된 상기 구형의 볼 사이와 상기 구형의 볼 상부에 형성된 것을 특징으로 하는 화합물 반도체 장치.
  5. 제1항에 있어서, 상기 화합물 반도체 박막 상에 적층되고 상기 화합물 반도체 박막과는 다른 물질로 이루어진 적어도 1층의 화합물 반도체 박막을 더 포함하는 것을 특징으로 하는 화합물 반도체 장치.
  6. 제2항 내지 제4항 중 어느 하나의 항에 있어서, 상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 형성하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  7. 제6항에 있어서, 상기 버퍼층과 상기 화합물 반도체 박막은 결정 구조가 동일하고, 격자 상수 차이가 20％ 이내인 것을 특징으로 하는 화합물 반도체 장치.
  8. 제1항에 있어서, 상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 탄탈륨(Ta2O5) 볼, PZT(Pb(Zr, Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, CdS 볼 또는 금속 볼로 이루어진 것을 특징으로 하는 화합물 반도체 장치.
  9. 제1항에 있어서, 상기 구형의 볼 직경이 10㎚∼2㎛인 것을 특징으로 하는 화합물 반도체 장치.
  10. 제1항에 있어서, 상기 화합물 반도체 박막은 GaN, AlN, InN 또는 이들의 조합(Ga1-xAl1-yIn1-zN, 0≤x, y, z≤1)으로 이루어진 막인 것을 특징으로 하는 화합물 반도체 장치.
  11. 제1항에 있어서, 상기 화합물 반도체 박막은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 화합물 반도체 장치.
  12. 제1항에 있어서, 상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si로 이루어진 것을 특징으로 하는 화합물 반도체 장치.
  13. (a) 제1 구형의 볼을 만드는 단계;
    (b) 기판 상에 상기 제1 구형의 볼을 코팅하는 단계;
    (c) 상기 제1 구형의 볼이 코팅된 기판 상에 버퍼층을 성장시키는 단계;
    (d) 상기 구형의 볼 사이에 제1 화합물 반도체 박막을 선택적으로 성장시키는 단계;
    (e) 상기 제1 화합물 반도체 박막을 측면 방향으로 성장시켜 상기 제1 구형의 볼 위에서 서로 붙게 하는 단계; 및
    (f) 상기 제1 화합물 반도체 박막을 목표하는 두께까지 성장시키는 단계를 포함하는 화합물 반도체 장치의 제조방법.
  14. 제13항에 있어서, 상기 (f) 단계 후에,
    제2 구형의 볼을 만드는 단계;
    상기 제1 화합물 반도체 박막 상에 상기 제2 구형의 볼을 코팅하는 단계;
    상기 제2 구형의 볼이 코팅된 제1 화합물 반도체 박막 상부와 상기 제2 구형의 볼 사이에 제2 화합물 반도체 박막을 선택적으로 성장시키는 단계; 및
    상기 제2 화합물 반도체 박막을 측면 방향으로 성장시켜 상기 제2 구형의 볼 위에서 서로 붙게 하는 단계를 더 포함하는 화합물 반도체 장치의 제조방법.
  15. (a) 기판 상에 버퍼층을 성장시키는 단계;
    (b) 상기 버퍼층 상에 제1 화합물 반도체 박막을 선택적으로 성장시키는 단계;
    (c) 상기 제1 화합물 반도체 박막을 측면 방향으로 성장시켜 서로 붙게 하는 단계;
    (d) 구형의 볼을 만드는 단계;
    (e) 상기 제1 화합물 반도체 박막에 구형의 볼을 코팅하는 단계;
    (f) 상기 제1 화합물 반도체 박막 상부와 상기 구형의 볼 사이에 제2 화합물 반도체 박막을 선택적으로 성장시키는 단계;
    (g) 상기 제2 화합물 반도체 박막을 측면 방향으로 성장시켜 상기 구형의 볼 위에서 서로 붙게 하는 단계; 및
    (h) 상기 제2 화합물 반도체 박막을 목표하는 두께까지 성장시키는 단계를 포함하는 화합물 반도체 장치의 제조방법.
  16. 제13항 내지 제15항 중 어느 하나의 항에 있어서, 상기 구형의 볼 지름은 10㎚∼2㎛인 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  17. 제13항 내지 제15항 중 어느 하나의 항에 있어서, 상기 구형의 볼은 산화실 리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 탄탈륨(Ta2O5) 볼, PZT(Pb(Zr, Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, CdS 볼 또는 금속 볼로 이루어진 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  18. 제13항 내지 제15항 중 어느 하나의 항에 있어서, 상기 구형의 볼을 만드는 단계는,
    테트라에틸 오도실리케이트(tetraethyl orthosilicate; TEOS)를 무수 에탄올에 녹여 제1 용액을 만드는 단계;
    암모니아 에탄올 용액과 디이오나이즈(deionized)물과 에탄올을 섞어 제2 용액을 만드는 단계;
    상기 제1 용액과 상기 제2 용액을 섞은 후, 소정 온도에서 소정 시간 동안 교반하는 단계;
    상기 교반하여 얻어진 용액을 원심분리를 통하여 구형의 볼을 분리하는 단계; 및
    분리된 상기 구형의 볼을 에탄올 용액에 분산시켜 구형의 볼을 제조하는 단계를 포함하는 화합물 반도체 장치의 제조방법.
  19. 제13항 내지 제15항 중 어느 하나의 항에 있어서, 상기 버퍼층은 상기 기판 과 상기 화합물 반도체 박막과의 결정학적 차이를 완화시켜 상기 화합물 반도체 박막의 결정결함 밀도를 최소화하기 위하여 적어도 10∼200㎚의 두께로 형성하고, GaN, AlN, AlGaN 또는 이들의 조합막으로 형성하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  20. 제13항 또는 제15항에 있어서, 상기 버퍼층을 성장시키는 단계는,
    반응기 내의 압력 및 온도를 일정하게 유지하는 단계;
    개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 상기 반응기 내로 주입하는 단계; 및
    상기 반응기 내에서 상기 반응전구체들을 화학 반응시켜 목표하는 두께의 버퍼층을 성장시키는 단계를 포함하는 화합물 반도체 장치의 제조방법.
  21. 제20항에 있어서, 상기 반응기의 온도는 400∼1200℃로 유지하면서 상기 버퍼층을 성장시키는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  22. 제20항에 있어서, 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3을 제1 반응전구체로 사용하고, 암모늄(NH3), 질소 또는 터셔리뷰틸아민(Tertiarybutylamine(N(C4H9)H2)을 제2 반응전구체로 사용하여 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 버퍼층을 형성하는 것을 특징으로 하는 화 합물 반도체 장치의 제조방법.
  23. 제13항 내지 제15항 중 어느 하나의 항에 있어서, 상기 구형의 볼 사이에 화합물 반도체 박막을 선택적으로 성장시키는 단계는,
    반응기 내의 압력 및 온도를 일정하게 유지하는 단계;
    개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 상기 반응기 내로 주입하는 단계; 및
    상기 반응기 내에서 상기 반응전구체들을 화학 반응시켜 화합물 반도체 박막을 성장시키는 단계를 포함하는 화합물 반도체 장치의 제조방법.
  24. 제23항에 있어서, 상기 반응기의 온도는 900∼1150℃로 유지하면서 상기 화합물 반도체 박막을 성장시키는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  25. 제23항에 있어서, 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3을 제1 반응전구체로 사용하고, 암모늄(NH3), 질소 또는 터셔리뷰틸아민(Tertiarybutylamine(N(C4H9)H2)을 제2 반응전구체로 사용하여 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 화합물 반도체 박막을 형성하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  26. 제13항 내지 제15항 중 어느 하나의 항에 있어서, 상기 화합물 반도체 박막은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  27. 제13항 내지 제15항 중 어느 하나의 항에 있어서, 상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si로 이루어진 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
KR1020050019605A 2005-03-09 2005-03-09 화합물 반도체 장치 및 그 제조방법 Expired - Lifetime KR100712753B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050019605A KR100712753B1 (ko) 2005-03-09 2005-03-09 화합물 반도체 장치 및 그 제조방법
JP2005193051A JP4901145B2 (ja) 2005-03-09 2005-06-30 化合物半導体装置及びその製造方法
US11/202,126 US20060205197A1 (en) 2005-03-09 2005-08-11 Compound semiconductor devices and methods of manufacturing the same
US12/357,205 US20090148982A1 (en) 2005-03-09 2009-01-21 Method of Manufacturing Compound Semiconductor Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019605A KR100712753B1 (ko) 2005-03-09 2005-03-09 화합물 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060098977A KR20060098977A (ko) 2006-09-19
KR100712753B1 true KR100712753B1 (ko) 2007-04-30

Family

ID=36971577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019605A Expired - Lifetime KR100712753B1 (ko) 2005-03-09 2005-03-09 화합물 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US20060205197A1 (ko)
JP (1) JP4901145B2 (ko)
KR (1) KR100712753B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994643B1 (ko) 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
KR101890520B1 (ko) 2017-02-15 2018-08-21 한양대학교 산학협력단 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법
US10373825B1 (en) 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352079A (ja) * 2005-03-22 2006-12-28 Sumitomo Chemical Co Ltd 自立基板、その製造方法及び半導体発光素子
GB2438567B (en) * 2005-03-22 2010-06-23 Sumitomo Chemical Co Free-standing substrate, method for producing the same and semiconductor light-emitting device
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007001855A (ja) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
CN101283456B (zh) * 2005-09-29 2010-10-13 住友化学株式会社 Ⅲ-ⅴ族氮化物半导体的制造方法和发光器件的制造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
JP5015480B2 (ja) * 2006-03-28 2012-08-29 住友化学株式会社 半導体単結晶基板の製造方法
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
KR100831843B1 (ko) 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
KR100921789B1 (ko) * 2007-10-24 2009-10-15 주식회사 실트론 화합물 반도체 기판 제조 방법
KR100932615B1 (ko) * 2007-12-31 2009-12-17 주식회사 실트론 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR100956499B1 (ko) 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
KR101001912B1 (ko) * 2008-10-17 2010-12-17 경북대학교 산학협력단 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8691334B2 (en) * 2009-04-24 2014-04-08 SK Hynix Inc. Method of fabricating substrate where patterns are formed
CN101872719B (zh) * 2010-05-25 2011-08-31 山东华光光电子有限公司 改善InGaN量子阱的In组分均匀性的外延生长方法
KR101947561B1 (ko) * 2011-06-23 2019-02-14 엘지이노텍 주식회사 반도체 소자 및 반도체 결정 성장 방법
JP6574130B2 (ja) * 2012-03-19 2019-09-11 ルミレッズ ホールディング ベーフェー シリコン基板上に成長される発光デバイス
KR101890751B1 (ko) * 2012-09-05 2018-08-22 삼성전자주식회사 질화물 반도체 디바이스 및 그 제조 방법
KR102015914B1 (ko) * 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
KR101820680B1 (ko) * 2016-12-05 2018-01-22 에스케이실트론 주식회사 반도체 기판 제조 방법
US10305250B2 (en) * 2017-08-23 2019-05-28 The Regents Of The University Of Michigan III-Nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths
CN107857583B (zh) * 2017-11-08 2020-11-13 陕西航空电气有限责任公司 一种氧化亚铜半导体陶瓷材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170991A (ja) * 2000-11-16 2002-06-14 United Epitaxy Co Ltd 窒化物化合物半導体のエピタキシャル成長
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd ＧａＮ単結晶基板及びその製造方法
JP2003007627A (ja) * 2001-06-27 2003-01-10 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2003324069A (ja) * 2002-04-30 2003-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
US4983369A (en) * 1989-11-22 1991-01-08 Allied-Signal Inc. Process for forming highly uniform silica spheres
US5973590A (en) * 1998-03-12 1999-10-26 Kulite Semiconductor Products, Inc. Ultra thin surface mount wafer sensor structures and methods for fabricating same
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4470237B2 (ja) * 1998-07-23 2010-06-02 ソニー株式会社 発光素子，発光装置および表示装置並びに発光素子の製造方法
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
US6344664B1 (en) * 1999-12-02 2002-02-05 Tera Connect Inc. Electro-optical transceiver system with controlled lateral leakage and method of making it
CN1292493C (zh) * 1999-12-03 2006-12-27 美商克立股份有限公司 藉由内部及外部光学组件之使用而加强发光二极管中的光放出
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
JP3603713B2 (ja) * 1999-12-27 2004-12-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体膜の成長方法及びｉｉｉ族窒化物系化合物半導体素子
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
GB2372635B (en) * 2000-08-18 2005-01-19 Showa Denko Kk Method of fabricating group-III nitride semiconductor crystals.
AU2002237658A1 (en) * 2000-11-20 2002-05-27 The Regents Of The University Of California Process for producing iii-v compound films by chemical deposition
JP2002208565A (ja) * 2001-01-11 2002-07-26 Sharp Corp 半導体装置、その製造方法および液晶表示装置
CN1284250C (zh) * 2001-03-21 2006-11-08 三菱电线工业株式会社 半导体发光元件
AU2002243061A1 (en) * 2001-03-28 2002-10-15 Neotek Research Co., Ltd. Semiconductor quantum dot optical amplifier, and optical amplifier module and optical transmission system using the same
US6686676B2 (en) * 2001-04-30 2004-02-03 General Electric Company UV reflectors and UV-based light sources having reduced UV radiation leakage incorporating the same
JP4114331B2 (ja) * 2001-06-15 2008-07-09 豊田合成株式会社 発光装置
JP4024532B2 (ja) * 2001-12-18 2007-12-19 株式会社リコー 微粒子配列膜形成方法
EP1469531A4 (en) * 2002-01-15 2007-07-18 Asahi Kasei Denshi Kk COMPOSED MULTILAYER SEMICONDUCTOR STRUCTURE, HALL SETUP AND MANUFACTURING METHOD FOR A HALL SETUP
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
JP3898537B2 (ja) * 2002-03-19 2007-03-28 日本電信電話株式会社 窒化物半導体の薄膜形成方法および窒化物半導体発光素子
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
JP2004296458A (ja) * 2003-03-25 2004-10-21 Osaka Gas Co Ltd フィルタ機能付き光センサ及び火炎センサ
EP1631992A2 (en) * 2003-06-12 2006-03-08 Patterning Technologies Limited Transparent conducting structures and methods of production thereof
US6781160B1 (en) * 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
US7214476B2 (en) * 2003-09-29 2007-05-08 Fujifilm Corporation Image forming method using photothermographic material
JP4882351B2 (ja) * 2004-11-24 2012-02-22 住友化学株式会社 半導体積層基板、その製造方法及び発光素子
US7413918B2 (en) * 2005-01-11 2008-08-19 Semileds Corporation Method of making a light emitting diode
US7265374B2 (en) * 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170991A (ja) * 2000-11-16 2002-06-14 United Epitaxy Co Ltd 窒化物化合物半導体のエピタキシャル成長
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd ＧａＮ単結晶基板及びその製造方法
JP2003007627A (ja) * 2001-06-27 2003-01-10 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2003324069A (ja) * 2002-04-30 2003-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994643B1 (ko) 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
KR101890520B1 (ko) 2017-02-15 2018-08-21 한양대학교 산학협력단 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법
US10373825B1 (en) 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle
DE102018213419A1 (de) 2018-05-29 2019-12-05 Industry-University Cooperation Foundation Hanyang University Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Kern-Hülle Nanopartikel

Also Published As

Publication number Publication date
KR20060098977A (ko) 2006-09-19
US20060205197A1 (en) 2006-09-14
US20090148982A1 (en) 2009-06-11
JP2006253628A (ja) 2006-09-21
JP4901145B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
KR100712753B1 (ko) 화합물 반도체 장치 및 그 제조방법
KR100831843B1 (ko) 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR100646696B1 (ko) 질화물 반도체 소자 및 그 제조방법
US7981713B2 (en) Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
KR100692267B1 (ko) Ⅲ족 질화물 반도체 결정의 제조 방법
KR100994643B1 (ko) 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
JP3940673B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法、および窒化ガリウム系化合物半導体の製造方法
WO2003068699A1 (en) Group iii nitride semiconductor crystal, production method thereof and group iii nitride semiconductor epitaxial wafer
KR20020065892A (ko) 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
CN101140969B (zh) 化合物半导体器件及其制造方法
JP4222287B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
EP1898449B1 (en) Compound semiconductor devices and methods of manufacturing the same
KR20100022663A (ko) 질화물 반도체 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050309

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060526

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070423

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100330

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110330

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130327

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160401

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170328

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180319

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190325

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200402

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210324

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20230323

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20240327

Start annual number: 18

End annual number: 18