[go: up one dir, main page]

KR100710142B1 - Low resistance wiring liquid crystal display device - Google Patents

Low resistance wiring liquid crystal display device Download PDF

Info

Publication number
KR100710142B1
KR100710142B1 KR1020000050774A KR20000050774A KR100710142B1 KR 100710142 B1 KR100710142 B1 KR 100710142B1 KR 1020000050774 A KR1020000050774 A KR 1020000050774A KR 20000050774 A KR20000050774 A KR 20000050774A KR 100710142 B1 KR100710142 B1 KR 100710142B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
crystal display
display device
wiring
Prior art date
Application number
KR1020000050774A
Other languages
Korean (ko)
Other versions
KR20020017438A (en
Inventor
유홍석
김정현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000050774A priority Critical patent/KR100710142B1/en
Publication of KR20020017438A publication Critical patent/KR20020017438A/en
Application granted granted Critical
Publication of KR100710142B1 publication Critical patent/KR100710142B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 배선 재료로 구리를 사용한 저저항 배선 액정표시장치에 관한 것으로서, 제 1 기판과 제 2 기판, 그리고 그 사이에 형성된 액정층을 포함하는 액정표시장치에 있어서, 제 1 기판 상에 구리를 재료로 하여 단일층으로 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선과 교차하는 방향으로 형성되고 구리를 재료로 하여 단일층으로 형성된 데이터 배선 및 상기 데이터 배선에서 연장되어 상기 반도체층 상에 분리 형성된 소스/드레인 전극과, 상기 소스/드레인 전극과 상기 반도체층 사이에 게재된 배리어 금속과, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하여 구성되는 것을 특징으로 한다.A liquid crystal display device comprising a first substrate, a second substrate, and a liquid crystal layer interposed between the first substrate and the second substrate, characterized in that copper is provided on the first substrate A semiconductor layer formed on the gate insulating film on the gate electrode; and a gate insulating film formed on the gate insulating film, the gate insulating film being formed in a direction crossing the gate wiring, A source / drain electrode formed on the semiconductor layer and extending from the data line; a barrier metal disposed between the source / drain electrode and the semiconductor layer; And a pixel electrode electrically connected to the pixel electrode.

구리배선, 데이터 및 게이트 배선, 배리어 금속Copper wiring, data and gate wiring, barrier metal

Description

저저항 배선 액정표시장치{Liquid Crystal Device Display with the line of least resistance}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device,

도 1은 종래 기술에 따른 액정표시장치의 단면도.1 is a cross-sectional view of a liquid crystal display device according to the related art.

도 2는 본 발명에 따른 액정표시장치의 단면도.2 is a cross-sectional view of a liquid crystal display device according to the present invention.

*도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

201 : 게이트 전극 202 : 게이트 절연막201: gate electrode 202: gate insulating film

203 : 반도체층 204 : 오믹콘택층203: semiconductor layer 204: ohmic contact layer

205a,205b : 배리어 금속 206 : 드레인 전극 205a, 205b: barrier metal 206: drain electrode

207 : 소스 전극 209 : 보호막 207: source electrode 209: protective film

211 : 화소 전극 212 : 투명 절연기판211: pixel electrode 212: transparent insulating substrate

본 발명은 액정표시장치에 관한 것으로 특히, 게이트 배선 및 데이터 배선을 구리를 재료로 형성하는 저저항 배선 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a low resistance wiring liquid crystal display device in which a gate wiring and a data wiring are formed of copper.

액정표시장치는 저소비 전력, 풀컬러화(full color)가 용이하다는 등의 특징을 가지므로 박형디스플레이 중에서 유망시되며, 최근 화면의 대형화, 고정밀, 고 화질에 관한 개발이 활발하다.Since the liquid crystal display device has characteristics such as low power consumption and easy full color, it is promising among the thin type displays, and recent developments regarding the enlargement of the screen, high precision and high image quality are actively performed.

상기 액정표시장치의 고도의 정밀화, 화면의 대형화, 화소의 개구율의 증대를 위해서는 게이트배선 및 데이터 배선을 얇고 길게 형성하는 것이 필요 불가결하다, 그리고, 펄스 신호의 파형의 왜곡을 없애기 위해서 배선의 저항을 충분히 낮게 할 필요가 있기 때문에 배선으로 사용되는 재료는 저항율이 작은 것으로 형성한다.It is indispensable to form the gate wiring and the data wiring to be thin and long in order to highly precise the liquid crystal display device, to enlarge the screen size, and to increase the aperture ratio of the pixel. In order to eliminate the distortion of the waveform of the pulse signal, The material used for the wiring is formed to have a low resistivity.

예를 들면, 게이트 배선을 유리기판 위에 형성하고 그 위에 절연막과 a-Si막을 적층하여 TFT(Thin Film Transistor)를 구성하는 인버티드 스태거(Inverted Stagger)형 TFT 구조를 이용할 경우, 게이트 배선은 얇고 충분히 저저항이며 또한 이후의 프로세스에 사용되는 약품처리에 견딜 수 있는 재료이어야 한다.For example, when an inverted stagger type TFT structure constituting a TFT (Thin Film Transistor) is formed by forming a gate wiring on a glass substrate and laminating an insulating film and an a-Si film thereon, the gate wiring is thin It should be a material that is sufficiently low in resistance and capable of withstanding the chemical treatment used in subsequent processes.

한편, 상기의 인버티드 스태거드 구조의 TFT를 포함하는 액정표시장치는 서로 대향하여 합착된 복수의 구조물이 형성된 제 1및 제 2 기판과 그 사이에 주입된 액정으로 이루어지는데, 상기의 기판 중 제 1 기판에는 게이트 배선과 데이터 배선이 매트릭스 형태로 교차 형성되어 그 교차 영역내에 화소 전극 및 상기 화소 전극과 전기적으로 연결된 인버티드 스태거드 구조의 TFT가 있고, 제 2 기판에는 색상을 표현하기 위한 컬러필터층과 공통전극이 있다.On the other hand, the liquid crystal display device including the TFT of the inverted staggered structure is composed of first and second substrates formed with a plurality of structures bonded together to face each other, and liquid crystal injected therebetween. There is a TFT having an inverted staggered structure in which gate wirings and data wirings are cross-formed in a matrix form and the pixel electrodes and the pixel electrodes are electrically connected to each other in the intersecting region, A color filter layer and a common electrode.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 액정표시장치의 단면도이다.1 is a cross-sectional view of a conventional liquid crystal display device.

도 1에서와 같이, 종래의 액정표시장치에 사용되고 있는 TFT(Thin Film Transistor)는 유리기판(112) 위에 알루미늄으로 이루어진 게이트 전극(101)과, 그 상부의 게이트 절연막(102), 반도체층(103), 오믹콘택층(104)의 적층막과, 상기 오믹콘택층(104) 상에 알루미늄을 재료로 한 소스/드레인 전극(107/106), 상기 소스/드레인 전극의 상,하부를 피복하는 제 1 및 제 2 배리어 금속(105a, 105b)과, 상기 제 1 배리어 금속(105a)을 포함하는 전면에 형성된 보호막(109)과, 상기 보호막(109)과 제 1 배리어 금속(105a) 일부를 제거하여 형성된 콘택홀을 통하여 드레인 전극(106)과 접속하는 화소 전극(111)으로 구성된다. 그리고 상기 구조에 있어서, 게이트 전극 표면에 피복된 제 3 배리어 금속(105c)이 있다.1, a TFT (Thin Film Transistor) used in a conventional liquid crystal display device includes a glass substrate 112, a gate electrode 101 made of aluminum, a gate insulating film 102 thereon, a semiconductor layer 103 A source / drain electrode 107/106 made of aluminum on the ohmic contact layer 104; a source / drain electrode 107/106 formed on the ohmic contact layer 104; A protective film 109 formed on the entire surface including the first barrier metal 105a and the second barrier metal 105a and a part of the protective film 109 and the first barrier metal 105a are removed And a pixel electrode 111 connected to the drain electrode 106 through the formed contact hole. In the above structure, there is a third barrier metal 105c coated on the surface of the gate electrode.

도시하지는 않았지만, 상기 게이트 전극 형성시 게이트 배선 및 게이트 패드가 형성되고, 소스/드레인 전극 형성시 데이터 배선 및 데이터패드도 함께 형성된다. 따라서, 상기 게이트 배선 및 게이트 패드는 제 3 배리어 금속(105c)/알루미늄의 2층막으로 형성되고, 상기 데이터 배선 및 데이터 패드는 제 1 배리어 금속(105a)/알루미늄의 2층막으로 형성된다. 이때, 데이터 배선 및 데이터 패드 하부에 제 2 배리어 금속(105b)이 더 구비됨은 전술한 바와 같다.Although not shown, gate wirings and gate pads are formed when the gate electrode is formed, and data wirings and data pads are also formed when the source / drain electrodes are formed. Therefore, the gate wiring and the gate pad are formed as a two-layer film of the third barrier metal 105c / aluminum, and the data wiring and the data pad are formed as a two-layer film of the first barrier metal 105a / aluminum. At this time, the second barrier metal 105b is further provided under the data line and the data pad as described above.

상기 게이트 전극(101) 및 소스/드레인 전극(107/106)은 저항이 낮은 알루미늄을 사용하여 스퍼터링 법으로 증착하고, 상기 게이트 절연막(102)은 상기 금속과의 밀착성이 우수하며 절연 내압이 높은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기물을 사용하여 플라즈마 CVD(PECVD:Plasma Enhanced Chemical Vapor Deposition)법으로 증착하며, 상기 보호막(109)은 유전율이 낮은 BCB(Benzocyclobutane)를 사용한다. The gate electrode 101 and the source / drain electrodes 107 and 106 are deposited by sputtering using aluminum having a low resistance. The gate insulating film 102 is formed of silicon having good adhesion with the metal, (PECVD) using an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx). The protective film 109 uses BCB (Benzocyclobutane) having a low dielectric constant.

그리고, 상기 반도체층(103)과 오믹콘택층(104)은 각각 비정질 실리콘(Amorphous Silicon:a-Si)과 인(p) 등의 n형 불순물을 포함하는 비정질 실리 콘(n+a-Si)을 사용하여 PECVD법으로 증착한다. The semiconductor layer 103 and the ohmic contact layer 104 are formed of amorphous silicon (n + a-Si) containing an n-type impurity such as amorphous silicon (a-Si) Lt; RTI ID = 0.0 > PECVD < / RTI >

또한, 상기 제 1, 제 2 및 제 3 배리어 금속은 알루미늄보다 높은 융점을 갖는 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 니켈(Ni)과 같은 고융점 금속을 사용한다.The first, second, and third barrier metals may be selected from the group consisting of Mo, Cr, Ti, Ta, W, The same refractory metal is used.

이 때, 제 3 배리어 금속(105c)과 제 2 배리어 금속(105b)은 단선에 의한 결함을 감소시켜 전류가 누출되는 것을 방지코자 구비한 것이고, 제 1 배리어 금속(105a)은 ITO 에칭시 사용되는 에천트(염산과 질산과의 혼합액)에 대한 내성이 약한 알루미늄을 보호하기 위한 것이다.At this time, the third barrier metal 105c and the second barrier metal 105b are provided to prevent defects due to disconnection from being leaked, and the first barrier metal 105a is used for ITO etching This is for protecting aluminum with a weak resistance to etchant (a mixture of hydrochloric acid and nitric acid).

특히, 알루미늄을 배선재료로 사용할 경우, 게이트 패드 및 데이터 패드의 패드 오픈 부분 또는 화소 전극과 접속하는 드레인 전극은 ITO와 직접 접촉하게 되는데, 상기 ITO와 알루미늄이 접촉하게 되면 ITO와 알루미늄과의 접촉 부분에서 상기 ITO내의 산소에 의해 알루미늄이 산화되는 현상이 발생하여 그 결과, 콘택 부분의 전기 저항값이 상승하게 된다. 그래서 알루미늄과 화소 전극의 직접적인 접촉을 막기 위해 제 1 및 제 3 배리어 금속을 형성한다. In particular, when aluminum is used as the wiring material, the pad open portion of the gate pad and the data pad or the drain electrode connected to the pixel electrode are in direct contact with the ITO. When the ITO and aluminum are in contact with each other, A phenomenon occurs in which aluminum is oxidized by oxygen in the ITO, and as a result, the electric resistance value of the contact portion rises. So that the first and third barrier metals are formed to prevent direct contact between the aluminum and the pixel electrode.

그러나 상기와 같은 종래의 액정표시장치는 다음과 같은 문제점이 있다.However, the conventional liquid crystal display device has the following problems.

배선 재료로 알루미늄을 사용하면, 게이트 배선 및 게이트 패드는 제 3 배리어 금속/알루미늄의 2층막으로 형성되고, 데이터 배선 및 데이터 패드는 제 1배리어 금속/알루미늄의 2층막으로 형성되고, 상기 데이터 배선 및 데이터 패드 하부에는 제 2 배리어 금속이 더 구비된다. 따라서, 게이트 전극은 상부에 제 3 배리어 금속으로 피복되고 그리고, 소스/드레인 전극은 상,하부에 제 1, 제 2 배리어 금속으로 피복되므로 공정이 복잡해지고 이후 공정의 신뢰성을 확보하기가 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 상기 알루미늄을 구리로 대체하여 게이트 배선을 포함한 게이트 패턴과 데이터 배선을 포함한 데이터 패턴을 단일층으로 형성함으로써, 화면의 대형화, 고정밀에 더욱 접근하는 저저항 배선 액정표시장치를 제공하는데 그 목적이 있다.When aluminum is used as the wiring material, the gate wiring and the gate pad are formed as the two-layer film of the third barrier metal / aluminum, the data wiring and the data pad are formed as the two-layer film of the first barrier metal / aluminum, A second barrier metal is further provided under the data pad. Therefore, since the gate electrode is covered with the third barrier metal at the upper portion and the source / drain electrode is covered with the first and second barrier metal at the upper and lower portions, the process becomes complicated and it is difficult to secure the reliability of the subsequent process.
Disclosure of the Invention The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor integrated circuit device in which aluminum is replaced with copper to form a data pattern including a gate pattern including a gate wiring and a data wiring, And to provide a low resistance wiring liquid crystal display device.

삭제delete

상기와 같은 목적을 달성하기 위한 본 발명의 저저항 배선 액정표시장치는 제 1 기판과 제 2 기판, 그리고 그 사이에 형성된 액정층을 포함하는 액정표시장치에 있어서, 제 1 기판 상에 단일층으로 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선과 교차하는 방향으로 형성되고 단일층으로 형성된 데이터 배선 및 상기 데이터 배선에서 연장되어 상기 반도체층 상에 분리 형성된 소스/드레인 전극과, 상기 소스/드레인 전극과 상기 반도체층 사이에 개재된 배리어 금속과, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a low-resistance wiring liquid crystal display device including a first substrate, a second substrate, and a liquid crystal layer interposed between the first substrate and the second substrate, A semiconductor layer formed on the gate insulating film on the gate electrode; a data wiring formed in a direction crossing the gate wiring and formed in a single layer; and a gate electrode formed on the gate wiring and the gate electrode, A source / drain electrode extended from the data line and separated from the semiconductor layer; a barrier metal interposed between the source / drain electrode and the semiconductor layer; and a pixel electrode electrically connected to the drain electrode .

이하, 첨부된 도면을 참조하여 본 발명에 따른 저저항 배선 액정표시장치를 설명하기로 한다.Hereinafter, a low resistance wiring liquid crystal display device according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정표시장치의 단면도이다. 2 is a cross-sectional view of a liquid crystal display device according to the present invention.                     

도 2에서와 같이, 본 발명에 의한 TFT는 유리 기판(212) 위에 구리를 도포하여 식각, 에칭에 의해 형성된 게이트 전극(201)과, 상기 게이트 전극(201)을 포함한 전면에 실리콘질화물 또는 실리콘산화물로 형성된 게이트 절연막(202)과, 상기 게이트 전극(201) 상부의 게이트 절연막(202) 상에 형성된 비정질 실리콘(Amorphous Silicon:a-Si)으로 이루어진 반도체층(203)과, 상기 반도체층(203) 위에서 구리를 재료로 하여 분리 형성된 소스 전극(207) 및 드레인 전극(206)과, 상기 소스/드레인 전극(207/206)과 상기 반도체층(203) 사이에 개재되는 인(p) 등의 n형 불순물을 포함하는 비정질 실리콘(n+a-Si)으로 이루어진 오믹콘택층(204)으로 구성된다. 또한, 상기 구조에서 소스/드레인 전극(207/206)과 오믹콘택층(204) 사이에는 전류 누출을 막기 위해 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 니켈(Ni)과 같은 고융점 금속으로 형성된 배리어 금속(205a/205b) , 상기 소스/드레인 전극(207/206)을 포함한 전면에 유기 절연막인 BCB(Benzocyclobutene)를 사용하여 형성된 보호막(209)과, 상기 드레인 전극(206)이 노출되도록 상기 보호막(209)을 선택적으로 제거하여 형성된 콘택홀과, 상기 콘택홀을 통해 드레인 전극(206)과 전기적으로 연결되는 화소 전극(211)으로 구성된다.2, the TFT according to the present invention includes a gate electrode 201 formed by etching and etching copper over a glass substrate 212, and a gate electrode 201 formed of silicon nitride or silicon oxide A semiconductor layer 203 formed of amorphous silicon (a-Si) formed on the gate insulating film 202 above the gate electrode 201, A source electrode 207 and a drain electrode 206 separated from each other using copper as a material and an n-type semiconductor layer 203 such as phosphorous (p) interposed between the source / drain electrode 207/206 and the semiconductor layer 203 And an ohmic contact layer 204 made of amorphous silicon (n + a-Si) containing impurities. In the above structure, molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), tungsten (Ta), or the like is deposited between the source / drain electrodes 207 and 206 and the ohmic contact layer 204 Barrier metal 205a / 205b formed of a refractory metal such as nickel (Ni), and a protective film 209 formed using BCB (Benzocyclobutene) as an organic insulating film on the entire surface including the source / drain electrode 207/206 A contact hole formed by selectively removing the protective layer 209 to expose the drain electrode 206 and a pixel electrode 211 electrically connected to the drain electrode 206 through the contact hole .

이 때, 상기 화소 전극(211)은 산화주석을 5% 정도 혼합한 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명 도전막으로 형성한다.At this time, the pixel electrode 211 is formed of a transparent conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) mixed with about 5% tin oxide.

하지만, 배선재료로 저항이 낮아 전도도가 우수한 알루미늄을 사용할 경우에 도 상기 ITO와 직접 접촉하게 되면 콘택 저항이 높아지기 때문에 ITO와 콘택 저항이 알루미늄보다 높아지지 않는 구리를 사용한다. 하지만, ITO를 식각할 때 사용하는 에천트가 구리까지 식각할 위험이 있기 때문에 배선재료로서 구리를 사용할 경우에는 투명 도전막으로서는 IZO(Indium Zinc Oxide)를 이용하는 것이 바람직하다.However, when aluminum having a low resistance due to a wiring material and having excellent conductivity is used, the contact resistance with the ITO becomes high, so that the contact resistance with copper is not higher than that of aluminum. However, since there is a danger that the etchant used for etching ITO may etch to copper, when copper is used as the wiring material, it is preferable to use IZO (Indium Zinc Oxide) as the transparent conductive film.

이와 같은 구조의 액정표시소자에 있어서, 박막의 증착은 금속막 및 투명 전극의 경우에는 스퍼터링(Sputtering)법을, 실리콘 및 절연막은 PECVD법을 주로 이용한다.In the liquid crystal display device having such a structure, the thin film is deposited by a sputtering method in the case of a metal film and a transparent electrode, and the PECVD method is mainly used in the case of silicon and an insulating film.

그리고 도시하지는 않았지만, 상기 게이트 전극 형성시 게이트 배선 및 게이트 패드가 형성되고, 상기 소스/드레인 전극 형성시 데이터 배선 및 데이터 패드가 함께 형성되므로, 상기 게이트 배선, 게이트 패드, 데이터 배선 및 데이터 패드는 종래의 배리어 금속/알루미늄의 2층막에서 구리 금속 단일층으로 된다.Although not shown, since the gate wiring and the gate pad are formed when the gate electrode is formed and the data wiring and the data pad are formed together when the source / drain electrode is formed, the gate wiring, the gate pad, the data wiring, Of the barrier metal / aluminum layer.

이상에서 설명한 본 발명의 저저항 배선 액정표시장치는 다음과 같은 효과가 있다.      The above-described low resistance wiring liquid crystal display of the present invention has the following effects.

대형, 고정세 액정표시장치 제작에 필요한 저저항 배선의 재료로 구리를 사용하는 데 있어, 게이트 배선, 게이트 패드, 데이터 배선 및 데이터 패드는 구리 금속 단일층으로 형성되고, 게이트 전극과 소스/드레인 전극은 상부에 어떤 배리어 금속도 필요치 않게 되어서 기존 알루미늄 배선일 때보다 공정이 단축되고 저항값도 낮출 수 있어 소자의 신뢰성을 향상시킨다.In using copper as a material of a low resistance wiring necessary for manufacturing a large, fixed three liquid crystal display device, a gate wiring, a gate pad, a data wiring and a data pad are formed of a single layer of copper metal, No barrier metal is required on the upper part, which makes it possible to shorten the process time and lower the resistance value compared with the conventional aluminum wiring, thereby improving the reliability of the device.

Claims (6)

제 1 기판과 제 2 기판, 그리고 그 사이에 형성된 액정층을 포함하는 액정표시장치에 있어서,A liquid crystal display comprising a first substrate, a second substrate, and a liquid crystal layer formed therebetween, 제 1 기판 상에 구리를 재료로 하여 단일층으로 형성된 게이트 배선 및 게이트 전극;A gate wiring and a gate electrode formed of a single layer of copper on the first substrate; 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막;A gate insulating film formed on a front surface including the gate wiring; 상기 게이트 전극 상의 게이트 절연막 상에 형성된 반도체층;A semiconductor layer formed on the gate insulating film on the gate electrode; 상기 게이트 배선과 교차하는 방향으로 형성되고 구리를 재료로 하여 단일층으로 형성된 데이터 배선 및 상기 데이터 배선에서 연장되어 상기 반도체층 상에 분리 형성된 소스/드레인 전극;A data line formed in a direction crossing the gate line and formed of a single layer of copper and a source / drain electrode extended from the data line and formed separately on the semiconductor layer; 상기 소스/드레인 전극과 상기 반도체층 사이에 게재된 배리어 금속;A barrier metal disposed between the source / drain electrode and the semiconductor layer; 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하여 구성되는 것을 특징으로 하는 저저항 배선 액정표시장치.And a pixel electrode electrically connected to the drain electrode. 제 1항에 있어서, 상기 배리어 금속층과 반도체층 사이에 게재된 오믹콘택층을 포함하는 것을 특징으로 하는 저저항 배선 액정표시장치.The low resistance wiring liquid crystal display device according to claim 1, further comprising an ohmic contact layer disposed between the barrier metal layer and the semiconductor layer. 삭제delete 제 1항에 있어서, 상기 화소전극은 ITO, IZO중 어느 하나로 형성된 것을 특징으로 하는 저저항 배선 액정표시장치.The low-resistance wiring liquid crystal display device according to claim 1, wherein the pixel electrode is formed of any one of ITO and IZO. 제 1항에 있어서, 상기 배리어 금속은 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 니켈(Ni) 중 어느 하나로 형성된 것을 특징으로 하는 저저항 배선 액정표시장치.The semiconductor device according to claim 1, wherein the barrier metal is formed of any one of molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), tungsten (W), and nickel Liquid crystal display device. 삭제delete
KR1020000050774A 2000-08-30 2000-08-30 Low resistance wiring liquid crystal display device KR100710142B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000050774A KR100710142B1 (en) 2000-08-30 2000-08-30 Low resistance wiring liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000050774A KR100710142B1 (en) 2000-08-30 2000-08-30 Low resistance wiring liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20020017438A KR20020017438A (en) 2002-03-07
KR100710142B1 true KR100710142B1 (en) 2007-04-20

Family

ID=19686118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000050774A KR100710142B1 (en) 2000-08-30 2000-08-30 Low resistance wiring liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100710142B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938885B1 (en) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 Array substrate for LCD and manufacturing method
KR101054344B1 (en) 2004-11-17 2011-08-04 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020236A (en) * 1996-09-06 1998-06-25 구자홍 Method of manufacturing thin film transistor
KR19980076580A (en) * 1997-04-11 1998-11-16 구자홍 LCD and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020236A (en) * 1996-09-06 1998-06-25 구자홍 Method of manufacturing thin film transistor
KR19980076580A (en) * 1997-04-11 1998-11-16 구자홍 LCD and its manufacturing method

Also Published As

Publication number Publication date
KR20020017438A (en) 2002-03-07

Similar Documents

Publication Publication Date Title
KR101492106B1 (en) Liquid crystal display device and manufacturing method thereof
KR100983196B1 (en) Thin Film Transistor Substrates and Display Devices
KR100320661B1 (en) Liquid crystal display, matrix array substrate and manufacturing method thereof
KR20080053541A (en) Thin film transistor substrate and manufacturing method thereof
KR100799463B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR101163622B1 (en) Thin Film Transistor substrate
KR20060125066A (en) Array substrate with improved aperture ratio and manufacturing method thereof
KR101626899B1 (en) Thin film transistor substrate and method of fabricating the same
KR20090078527A (en) Display board
KR100710142B1 (en) Low resistance wiring liquid crystal display device
CN104216190B (en) Array base palte and preparation method thereof, display device
KR20080024812A (en) Thin film transistor array panel and manufacturing method thereof
KR100897487B1 (en) Array substrate of liquid crystal display device and manufacturing method thereof
KR100443829B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
KR20050003515A (en) A array substrate and the fabrication method for LCD
KR101085450B1 (en) Thin film transistor substrate and its manufacturing method
KR101544064B1 (en) Liquid crystal display device and manufacturing method thereof
KR100799465B1 (en) LCD and its manufacturing method
KR101938627B1 (en) Thin film transistor substrate and method of fabricating the same
KR20020017440A (en) Method For Fabricating Liquid Crystal Display Device
KR20010046328A (en) a thin film transistor array panel for a liquid crystal display and a manufacturing method thereof
KR20090043213A (en) Thin film transistor substrate and its manufacturing method
KR100275953B1 (en) Method of manufacturing thin film transistor
KR20050096306A (en) Array substrate and the fabrication method for lcd
KR20080045961A (en) Thin film transistor substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000830

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050722

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000830

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060925

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070313

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070416

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070417

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170320

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190318

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210127