KR100702751B1

KR100702751B1 - 캐패시터와 도전체를 포함하는 장치

Info

Publication number: KR100702751B1
Application number: KR1020040072390A
Authority: KR
Inventors: 노르트데이비드에이; 윤웅케이
Original assignee: 아바야 테크놀러지 엘엘씨
Priority date: 2003-09-12
Filing date: 2004-09-10
Publication date: 2007-04-03
Also published as: US7427904B2; CA2457252A1; KR20050027049A; CN1595797A; EP1517441A2; US20050059998A1; MXPA04008642A; JP2005094730A

Abstract

초고주파 노치 필터(100)는, 자신의 본체(103) 상에 도전성 트레이스(106)를 정의하고 그것의 단자(104) 사이에서 연장하는 캐패시터(103)를 포함한다. 트레이스는 캐패시터의 캐패시턴스와 함께 병렬의 LC 회로를 형성하는 인덕턴스를 갖는다. 인쇄 회로 보드(120) 상에 장착되어 신호 라인(124)의 두 개의 세그먼트를 연결하는 경우, 노치 필터 및 PCB의 접지면(122)은 인덕턴스 및 캐패시턴스를 갖는 가상의 도전성 루프를 형성하되 이들의 곱은 노치 필터의 노치의 중심 주파수이다. 중심 주파수는 트레이스의 폭을 변경함으로써 동조된다.

Description

캐패시터와 도전체를 포함하는 장치{ULTRA-HIGH-FREQUENCY NOTCH FILTER}

도 1은 본 발명의 예시적인 실시예를 포함하는 인쇄 회로 보드에 장착된 노치 필터의 사시도,

도 2는 1 ㎓ 노치 필터를 구현하는데 예시적으로 사용되는 캐패시터의 로드 라인의 그래프를 도시하는 도면,

도 3은 4.8 ㎓ 노치 필터를 구현하는데 예시적으로 사용되는 캐패시터의 로드 라인의 그래프를 도시하는 도면,

도 4는 6.25 ㎓ 노치 필터를 구현하는데 예시적으로 사용되는 캐패시터의 로드 라인의 그래프를 도시하는 도면.

도면의 주요 부분에 대한 부호의 설명

100 : 노치 필터 104 : 도전성 단자

106 : 도전성 트레이스 120 : 인쇄 회로 보드

122 : 접지면 124 : 인쇄 회로 도전체

본 발명은 전자파 장애(EMI)의 억제에 관한 것이다.

근거리 통신망(LANs)을 구현하기 위해 고대역폭 전송 라인을 사용하는 것은 점점 일반화되어 가고 있다. 이들의 예로 기가비트 이더넷 LAN을 들 수 있다. 이러한 통신 라인에 의해서 실현되는 고주파 전송에서는 복사성 방출 및 그에 의해 야기되는 다른 신호 라인과의 혼선이 전송 주파수가 증가함에 따라 증가하기 때문에 그들의 복사성 방출을 억제하는 것이 중요한 과제이다.

노치 필터는 다른 모든 주파수를 통과시키면서 하나의 주파수 대역을 제거하도록 설계된다. EMI를 필터링하기 위해 노치 필터를 사용하는 것이 알려져 있지만(예를 들어, 미국 특허 번호 제 6,539,253 호 참조), EMI 억제를 위한 노치 필터의 구현에 있어서의 기술적인 과제는 필터의 의도된 성능에 악영향을 끼칠 수 있는 기생 인덕턴스 및 캐패시턴스를 어떻게 효과적으로 다루느냐는 것이다. 초고주파 전송에서, 비록 작은 기생 효과라 할지라도 상당한 문제를 야기할 수 있고 따라서 노치 필터 설계시에 이러한 사항에 대해 고려되어야 한다.

본 발명은 종래 기술의 이들 및 다른 문제점들 그리고 단점들을 해결하는 것이다. 본 발명의 일 관점에 따른 장치는 본체(body)와 이 본체에 부착된 한 쌍의 단자를 구비한 캐패시터와, 본체 상에 정의되고 단자들을 연결하는 도전체를 포함하는데, 이 도전체는 캐패시터의 캐패시턴스와 함께 병렬 LC 회로를 정의하는 인덕턴스를 갖는다. 그 회로는 트레이스의 폭을 변경함으로써 동조된다(tuned). 이 장치는 예시적으로 노치 필터용으로 적절하다. 본 발명의 또 다른 관점에 따르면, 노치 중심 주파수를 갖는 노치 필터는 본체와 본체에 부착된 한 쌍의 단자를 갖고 또한 노치 중심 주파수와 동일하거나 더 큰 공진 주파수를 갖는 캐패시터를 포함하고, 인덕턴스를 갖고 본체를 따라 연장하며 단자를 연결하는 도전성 트레이스를 더 포함한다. 예를 들어, 인쇄 회로 보드(PCB) 상에서 접지면(ground plane)에 인접하여 신호 라인 내에 장착되는 경우, 노치 필터와 접지면은 가상 루프를 형성하고 이들의 인덕턴스와 캐패시턴스의 곱은 노치 중심 주파수이다. 본 발명의 또 다른 관점에 따르면, PCB는 PCB에 의해 정의되는 한 쌍의 개별적인 도전체 세그먼트를 포함하는 신호 도전체와, PCB에 의해 정의되는 접지면과, 본체 및, 세그먼트 사이에서 캐패시터를 연결하는 본체 상의 한 쌍의 단자를 구비한 캐패시터와, 본체 상에 정의되고 한 쌍의 단자를 연결하는 도전체를 포함한다. 도전체는 인덕턴스를 갖고 캐패시터와 함께 신호 도전체에 대한 노치 필터를 형성하며, 그에 따라 노치 필터와 접지면에 의해 형성되는 가상 도전성 루프의 인덕턴스 및 캐패시턴스의 곱은 노치 필터의 노치 중심 주파수와 동일하게 된다.

본 발명의 장점은 초고주파에서 효과적이고, 쉽게 구성되며, 동조가능하고 그 구성에 사용되는 부품의 수가 최소화되며, 소형화되어 인쇄 회로 보드 상에 실면적을 적게 차지하며, 표면 장착 회로 어셈블리 기법과 호환이 가능한 노치 필터를 포함한다는 것이다.

본 발명에 대한 이들 및 다른 특징 및 장점은 도면과 함께 설명되는 본 발명의 예시적인 실시예에 대한 후속하는 설명으로부터 보다 분명해질 것이다.

도 1은 인쇄 회로 보드(PCB)(120)상에 장착된 노치 필터(100)의 예시적인 실시예를 도시한다. 노치 필터(100)는 EMI에 대해 필터링될 신호를 전달하는 인쇄 회로 도전체(124)의 두 개의 세그먼트(124a 및 124b) 양단에 걸쳐 있다. 도전체(124)의 각 세그먼트는 노치 필터(100)가 예를 들어 구성요소 표면 장착 프로세스에 의해 전기적으로 연결되는 땜납 패드(126)에서 종결된다.

노치 필터(100)는 캐패시터(102), 바람직하게 표면 장착 캐패시터와, 캐패시터(102)의 본체(103)에 의해 정의되고(예를 들어 판금되고(plated) 또는 인쇄되고) 또한 이 본체의 길이를 따라 연장하는 길이(l)와 폭(w)을 갖는 도전성 트레이스(106)로 구성된다. 캐패시터(102)는 캐패시터(102)의 본체(103)의 맞은편 종단에서부터 연장하는 도전성 단자(104)에 의해 땜납 패드(126)에 전기적으로 연결된다. 트레이스(106)는 단자(104)에 전기적으로 연결되고 그 사이에서 인덕터로서 동작을 한다. 캐패시터(102) 및 트레이스(106)는 함께 도전체(124)의 세그먼트 사이에서 병렬의 유도성-용량성(LC) 회로를 형성한다. PCB(120)는 도전체(124)에 의해 도통되는 신호에 대한 반환 경로로서 동작하는 접지면(122)을 자신의 층들 중 하나로서 구비한다. 접지면(122), 캐패시터(102) 및 트레이스(106)는 그들에 의해 형성된 구조체의 공진 주파수에서 가상의 도전성 루프(130)를 함께 형성한다. 루프(130)는 트레이스(106)와 접지면(122) 사이의 거리인 높이(h_l)를 갖는다. h_l은 캐패시터(102)의 높이(h_c)와 접지면(122)이 PCB(120)에 매립되는 깊이(h_g)로 구성된다. PCB(120)의 표준 두께는 62 밀리미터이고, 따라서, h_g는 보통 1 밀리미터 내지 61 밀리미터 사이에 존재한다. 루프(130)의 캐패시턴스(C)와 인덕턴스(L)의 곱은 도전체(124) 상의 신호들 중 필터링하게 될 필터(100)에 의해 구현되는 노치의 중심 주파수(f_n)를 정의한다.

알려져 있는 바와 같이, 캐패시터는 개개의 공진 주파수(f_c)를 갖는데 이 주파수 아래에서는 용량성으로 동작하고 그 위에서는 유도성으로 동작한다. 전형적으로, 캐패시터의 캐패시턴스가 작을수록, 그것의 물리적 패키지는 더 작아지고, 그것의 공진 주파수(f_c)는 더 높아진다. 설계를 쉽게 하기 위해, 캐패시터(102)의 공진 주파수(f_c)가 f_n 이상이도록 하는 것이 바람직하다. 이 f_c에서, 루프(130)의 캐패시턴스(C)는 사실상 캐패시터(102)의 캐패시턴스이다. 따라서, 루프(130)의 필요한 인덕턴스(L)는

이다. 인덕턴스(L)는 루프(130)에 의해 제공된다. 인던턴스(L)는 다음과 같이 루프 높이(h_l)와 관련된다. 즉,

이고, L은

단위로 측정되고, h_l은 밀리미터 단위로 측정되며, l은 인치 단위의 트레이스(106) 길이이고, d는 트레이스(106)의 폭(w) 및 두께(t)의 합의 두 배인 원주(πd)를 갖는 등가의 원형 단면에 대한 밀리미터 단위의 직경이다. L은 트레이스(106)의 폭(w)을 변경함으로써 조정된다. 트레이스(106)의 두께(t)는 구리, 알루미늄 또는 다른 도전체에 대해 표준의 변경되지 않는 대략 1 밀리미터(.~7 내지 ~1.4 밀리미터)이며, 즉 인쇄 회로 트레이스의 표준 두께인 것을 가정한다. 종래의 표면 장착가능 캐패시터의 크기가 주어지는 경우, 트레이스(106)의 폭(w)을 변경함으로써 적절하게 달성될 수 있는 L값은 약 .2nH 내지 약 1.5nH이다.

이 예시에서는, 도전체(124)가 기가비트 이더넷, 즉 f_n=1 ㎓으로부터 EMI 또는 혼선을 겪는다고 가정한다. f_n 및 알맞게 달성가능한 값 L이 주어진 경우, 이용가능한 적절한 캐패시터(102)가 선택된다. 이 예에서, 예시적인 상업적으로 입수 가능한 캐패시터는 27 pF를 갖는 표면 장착가능한 0603형 캐패시터(60 밀리미터의 길이, 30 밀리미터의 폭 및 높이를 가짐)이다. 캐패시터(102)의 선택은 루프(130)의 높이(h_l)(h_g는 PCB(120)에 의해 고정됨) 및 트레이스(106)의 길이(l)를 결정한다. 그러므로, 루프(130)의 인덕턴스(L)는 트레이스(106)의 폭(w)을 변경함으로써 원하는 값의 f_n을 생성하도록 조정되어야 한다.

트레이스(106)의 적절한 폭(w)은 다음의 공식에 의해 결정된다.

L=루프(130)의 인덕턴스(

단위)이고,

h_g=캐패시터(102)의 바닥면에서 반환 기준면(122)까지의 수직 거리(밀리미터 단위)이고,

h_l=캐패시터(102)의 높이(밀리 단위)이고,

w=트레이스(106)의 폭(밀리 단위)이며,

t=트레이스(106)의 두께(높이)(밀리 단위)이고,

l=트레이스(106)의 길이(밀리 단위)이다.

f_n=노치 필터의 중심 주파수이고,

C=루프(130)의 캐패시턴스(패러드 단위)이다.

고정된 t, l 및 C값에 대한 w 및 h _g 를 결정하는 절차는 다음과 같다.

(1) 1≤h_g≤h_pcb(밀리 단위의 PCB(120)의 총 두께) 및

의 조건으로 f_n(h_g,w,t,l,C)을 밀리 단위로 표면 플롯(surface plot)으로서 도시하되, h_g는 x축으로 w는 y축으로 한다. 그런 다음 수직의 z축은 주어진 (h_g,w) 쌍에 대해 공진 주파수를 나타낸다.

(2) 원하는 공진 주파수(f_n)를 나타내는 단계(1)로부터 생성된 표면 플롯의 상단에 "기준" 표면 플롯을 중첩시킨다. 이 표면 플롯은 반드시 2차원 표면일 것이며 또한 단계(1)에서 기술한 값의 전체 (h_g, W) 범위를 커버해야 한다.

(3) 단계(1)로부터의 표면 플롯과 단계(2)로부터의 2차원 표면 플롯의 교차부는 원하는 공진 주파수를 생성할 전체 범위의 (h_g, w) 쌍을 나타낸다. 이 교차부의 윤곽은 로드 라인(load line)으로 지칭되는 라인일 것이다. 이 해(the solution)를, 길이(l)(밀리미터) 및 폭(w)(밀리미터)을 갖는 전기적으로 판금된 구리 트레이스(106)를 제조함으로써 실현한다.

(4) 단계(3)으로부터 교차부가 발생하지 않는다면, 교차부 윤곽이 두 개의 표면 플롯으로부터 생성될 때까지 캐패시턴스(C)의 값을 변경한다. 이 캐패시터가 원하는 공진 주파수를 약간 초과하여 용량성으로 동작하도록 C값을 선택하다. 다시 말해, 선택된 캐패시터는 노치 필터의 원하는 공진 주파수(f_n)를 초과하는 공진 주파수(f_c)를 가져야 한다.

(5) 변수(h_g)가 선험적으로 알려져 있는 경우, 단계(3)에서 결정된 로드 라인 상에 놓여있는 (h_g,w) 쌍을 선택한다. 길이(l) 및 폭(w)을 갖는 트레이스(106)를 제조함으로써 해를 실현한다. 보통 h_g는 선험적으로 알려져 있는데, 그 이유는 인쇄 회로 보드(120)의 층의 적층이 노치 필터를 설계하기 전에 알려지기 때문이다.

도 2는 27pF 0603형 캐패시터의 f_n=1 ㎓에서 h_g의 함수로서 w 값을 정의하는 로드 라인(24)을 도시한다. 위에서 설명한 바와 같이, 로드 라인(204)은 두 개의 표면 플롯을 중첩함으로써 유도될 수 있는데, 그들의 교차부는 주어진 노치 필터 중심 주파수(f_n)에 대한 로드 라인이다. 표면 플롯 중 하나는 트레이스(106)의 폭(w)과 기준 반환 경로의 깊이(h_g)의 함수로서 달성가능한 공진 주파수에 관한 표면 플롯이다. 이 표면 플롯은 이 예에서 27 pF의 주어진 고정 캐패시턴스용이다. 또한, 이 예에서, h_l=(30+h_g) 밀리미터이다. 다음으로, 기준 평면은 앞서 설명한 제 1 표면 플롯 상에 중첩된다. 이 기준 평면은 이 예에서 1 ㎓의 원하는 노치 필터 공진 주파수(f_n)이다. 이들 두 개의 표면의 교차부는 인쇄 회로 보드(120) 내에서 접지면(122)의 깊이(h_g)의 함수로서 필요한 트레이스(106) 폭을 강조하는 라인(204)이다. 27 pF 0603형 캐패시터는 현재 종래의 62 밀리미터 두께의 인쇄 회로 보드(120) 내의 임의의 깊이의 접지면(122)에 1 ㎓ 노치 필터를 제공할 수 있는 유일한 캐패시터인 것으로 판단된다. 1 ㎓ 노치 필터를 제공할 수 있는 다른 캐패시터 값도 있으나, 이들 다른 값으로는 접지면(122)의 깊이(h_g)가 PCB(120)의 전체 62 밀리미터 두께를 커버할 수 없을 것이다. 이들 경우에서, 접지면(122)의 깊이(h_g)는 소정의 최소 깊이보다 커야하며, 또는 전체 62 밀리미터 PCB 두께의 소정의 서브세트 내에서만 동작할 것이다. 이들 제약은 제한적이고 0603형의 27 pF 캐패시터를 제외한 임의의 사용을 제한한다.

컴퓨터 시뮬레이션은 상술한 바와 같이 구성된 노치 필터(100)가 1 ㎓ EMI에 대해 7 dB보다 좋은 감쇠를 달성한다는 것을 나타낸다.

하나의 캐패시터(102) 및 트레이스(106)를 사용하여 노치 필터(100)를 구현하는 대신, 다수의 캐패시터가 병렬로 연결되어 캐패시터(102)를 형성할 수 있고, 하나 이상의 캐패시터는 함께 병렬로 트레이스(106)를 형성하는 트레이스를 수반할 수 있다. 약간 다른 값을 갖는 캐패시터가 병렬로 사용되면, 결과적으로, 다수의 약간 상이한 노치 필터, 즉, 등가적으로는 보다 넓은 노치를 갖는 노치 필터를 갖게 되어 EMI 감쇠가 개선된다. 앞서 설명한 예시적인 방식으로 구성된 노치 필터(100)의 장점 중 하나는 PCB 실면적에서 매우 작은 양을 차지한다는 것이다. 다수의 캐패시터로 구성된 노치 필터의 경우에 이 장점을 유지하기 위해, 캐패시터는 본 출원인에게 양도되고 2002년 11월 12일에 출원된 미국 특허 출원 번호 제 10/292,670 호에 예시적으로 설명되어 있는 바와 같이 수직으로 적층될 수 있다. 1 ㎓ 노치 필터의 예시에서, 23 pF 0603형 캐패시터는 27 pF 캐패시터와 병렬로 사용될 수 있다. 23 pF와 27 pF 캐패시터의 병렬 결합에 대한 로드 라인은 도 2에서 로드 라인(202)으로 도시되어 있다.

물론, 본 발명은 1 ㎓ 이외의 주파수에서 노치 필터를 구현하는데 사용될 수 있다. 예를 들어, 도 3은 4.8 ㎓ 노치 필터를 구현하는데 사용되는 1.7 pF의 표면 장착가능 0402형 캐패시터(40 밀리미터의 길이와 20 밀리미터의 폭 및 높이를 가짐)에 대한 로드 라인(304)를 도시한다. 도 2의 예에 대응하여, 1.7 pF 캐패시터는 바람직하게 1.508 pF의 0402형 캐패시터와 병렬로 사용되어 4.8 ㎓ 노치 필터를 구현할 수 있다. 이 두 개의 캐패시터의 병렬 결합에 대한 로드 라인은 도 3에서 로드 라인(302)으로 도시되어 있다. 또한 예시적으로, 도 4는 6.1 ㎓ 노치 필터를 구현하는데 사용되는 1.023 pF의 표면 장착가능 0402형 캐패시터에 대한 로드 라인(404)를 도시한다. 또한, 이 캐패시터는 바람직하게 0.9 pF의 0402형 캐패시터와 병렬로 사용되어 6.1 ㎓ 노치 필터를 구현할 수 있다. 이 두 개의 캐패시터의 병렬 결합에 대한 로드 라인은 도 4에서 로드 라인(402)으로 도시되어 있다.

물론, 위에서 설명한 예시적인 실시예에 대한 다양한 변경 및 수정은 당업자에게 분명할 것이다. 이들 변경 및 수정은 본 발명의 사상 및 범주로부터 벗어남 없이 그리고 그것의 수반되는 장점을 줄이지 않고서 이루어질 수 있다. 그러므로, 이러한 변경 및 수정은 종래기술에 의하여 제한되는 것을 제외하고 후속하는 청구항에 의해 보호받고자 한다.

본 발명에 따르면, 초고주파에서 효과적이고, 쉽게 구성되며, 동조가능하고 그 구성에 사용되는 부품의 수를 최소화하며, 소형화되어 인쇄 회로 보드 상에 실면적을 작게 차지하며, 표면 장착 회로 어셈블리 기법과 호환이 가능한 노치 필터를 제공할 수 있다.

Claims

본체와 상기 본체에 부착된 한 쌍의 단자를 구비한 캐패시터와,

상기 본체 상에 정의되고 상기 단자를 연결하며, 상기 캐패시터의 캐패시턴스(C)와 함께 병렬의 LC 회로를 정의하는 인덕턴스(L)를 갖는 도전체를 포함하여,

노치 중심 주파수를 갖는 노치 필터를 형성하되, 상기 캐패시터는 상기 노치 중심 주파수와 동일 또는 더 큰 공진 주파수를 갖는

장치.
삭제
제 1 항에 있어서,

접지면을 정의하는 인쇄 회로 보드에 의해 정의된 신호 도전체의 2개의 개별적 세그먼트 사이를 연결하되, 상기 노치 필터와 상기 접지면에 의해 형성된 가상 도전성 루프의 캐패시턴스와 인덕턴스의 곱은 상기 노치 중심 주파수와 동일한 장치.
제 1 항에 있어서,

인쇄 회로 보드(PCB)와,

상기 PCB에 의해 정의되는 한 쌍의 개별적 도전체 세그먼트를 포함하는 신호 도전체와,

상기 PCB에 의해 정의되는 접지면

을 더 포함하되,

한 쌍의 상기 단자는 상기 세그먼트 사이에서 상기 캐패시터를 연결하고,

상기 도전체는 상기 캐패시터와 함께 상기 신호 도전체에 대한 노치 필터를 형성함으로서, 상기 노치 필터와 상기 접지면에 의해 형성된 가상 도전성 루프의 캐패시턴스와 인덕턴스의 곱이 상기 노치 필터의 노치 중심 주파수와 동일하게 되는 장치.
삭제
제 1 항, 제 3 항, 제 4 항 중 어느 한 항에 있어서,

상기 도전체는 상기 본체 상에 판금되는 장치.
제 1 항, 제 3 항, 제 4 항 중 어느 한 항에 있어서,

상기 도전체는 상기 본체 상에 인쇄되는 장치.
제 1 항, 제 3 항, 제 4 항 중 어느 한 항에 있어서,

상기 캐패시터는 표면 장착 캐패시터인 장치.
제 1 항, 제 3 항, 제 4 항 중 어느 한 항에 있어서,

상기 도전체는 상기 도전체의 상기 인덕턴스를 정의하는 폭을 가지며, 그에 따라 상기 노치 필터는 상기 도전체의 상기 폭을 변경함으로써 동조되는 장치.