[go: up one dir, main page]

KR100691488B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR100691488B1
KR100691488B1 KR1020040113580A KR20040113580A KR100691488B1 KR 100691488 B1 KR100691488 B1 KR 100691488B1 KR 1020040113580 A KR1020040113580 A KR 1020040113580A KR 20040113580 A KR20040113580 A KR 20040113580A KR 100691488 B1 KR100691488 B1 KR 100691488B1
Authority
KR
South Korea
Prior art keywords
ball
semiconductor package
electrically connected
semiconductor chip
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040113580A
Other languages
Korean (ko)
Other versions
KR20060075032A (en
Inventor
곽국휘
정성훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113580A priority Critical patent/KR100691488B1/en
Publication of KR20060075032A publication Critical patent/KR20060075032A/en
Application granted granted Critical
Publication of KR100691488B1 publication Critical patent/KR100691488B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로써 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 도전성 금속으로 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서, 상기 외부회로와 전기적으로 연결될 부분의 상기 제 1 볼이 노출되도록 상기 제 1 볼의 일부 표면 및 상기 제 2 볼의 표면에 절연막이 형성된 것을 특징으로 한다. 따라서, 정전기 스트레스에 의해 NC 볼과 유효 볼 사이에 아크 방전이 발생되는 것을 방지하므로 반도체 칩의 집적회로가 정전 파괴되는 것을 방지할 수 있다.The present invention relates to a semiconductor package, wherein the first and second ball landing parts are formed to be in contact with wires which are not connected to wires electrically connected to the input / output pads and bonding wires of the semiconductor chip, and the first and second balls. A BGA type semiconductor package comprising first and second balls formed of a conductive metal, each of which is used as a non-connected ball that is not connected to an effective ball electrically connected to an external circuit. And an insulating film is formed on a portion of the surface of the first ball and a surface of the second ball so that the first ball of the portion to be electrically connected to the first ball is exposed. Therefore, since arc discharge is prevented from occurring between the NC ball and the effective ball due to the electrostatic stress, the integrated circuit of the semiconductor chip can be prevented from electrostatic destruction.

BGA, 패키지, ESD, NC(Non-connected), 정전 파괴BGA, Package, ESD, Non-connected, Power Failure

Description

반도체 패키지{Semiconductor package} Semiconductor Package {Semiconductor package}             

도 1은 종래 기술에 따른 BGA형 반도체 패키지의 단면도.1 is a cross-sectional view of a BGA type semiconductor package according to the prior art.

도 2는 본 발명에 따른 BGA형 반도체 패키지의 단면도.2 is a cross-sectional view of a BGA type semiconductor package according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

51 : 반도체 칩 53 : 입출력 패드51 semiconductor chip 53 input / output pad

55 : 패키지 기판 63 : 접착제55: package substrate 63: adhesive

57, 58 : 제 1 및 제 2 금속배선57, 58: first and second metal wiring

59, 60 : 제 1 및 제 2 절연층59 and 60: first and second insulating layers

61, 62 : 제 1 및 제 2 볼랜딩부61 and 62: first and second ball landing portion

65, 67 : 제 1 및 제 2 볼 68 : 절연막65 and 67: first and second balls 68: insulating film

69 : 본딩 와이어 71 : 몰딩부69: bonding wire 71: molding part

본 발명은 반도체 패키지에 관한 것으로서, 특히, 반도체 집적회로를 정전기 방전(Electrostatic Discharge : 이하, ESD라 칭함)에 의한 손상을 억제할 수 있는 BGA형 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a BGA type semiconductor package capable of suppressing damage due to electrostatic discharge (hereinafter, referred to as ESD).

반도체 칩은 집적도가 높아짐에 따라 외부 핀의 핀의 갯수도 증가될 뿐만 아니라 핀 사이의 간격이 좁아지면서 ESD 등과 같은 외부의 전기적 충격에 취약해지고 있다. 그러므로, 최근에는 반도체 패키지는 내부의 반도체 칩에 형성된 집적회로를 외부와 전기적으로 연결하는 입출력 구조로 볼(ball)을 사용하는 BGA(Ball Grid Array) 패키지 또는 플립 칩(Flip Chip) 패키지가 많이 사용되고 있다.As semiconductor chips become more integrated, the number of pins of the external pins increases, as well as the gap between the pins becomes smaller, making them vulnerable to external electric shocks such as ESD. Therefore, in recent years, a semiconductor package has a Ball Grid Array (BGA) package or a flip chip package using a ball as an input / output structure for electrically connecting an integrated circuit formed on an internal semiconductor chip with an external device. have.

제 1 도는 종래 기술에 따른 BGA형 반도체 패키지의 단면도이다.1 is a cross-sectional view of a BGA type semiconductor package according to the prior art.

종래 기술에 따른 BGA형 반도체 패키지에 있어서 반도체 칩(11)은 집적회로가 형성된 표면이 패키지 기판(15) 상에 접착제(23)에 의해 접착되게 실장되는 데, 이 집적회로와 동일한 표면에 형성된 입출력 패드(13)는 패키지 기판(15)와 접촉되지 않고 노출되게 실장된다. 그러므로, 패키지 기판(15)의 입출력패드(13)와 대응되는 부분에 개구가 형성되어 노출된다.In the BGA type semiconductor package according to the prior art, the semiconductor chip 11 is mounted on the surface of the package substrate 15 so that the surface of the integrated circuit is bonded by the adhesive 23, and the input and output formed on the same surface as the integrated circuit. The pad 13 is mounted to be exposed without being in contact with the package substrate 15. Therefore, openings are formed and exposed in portions corresponding to the input / output pads 13 of the package substrate 15.

패키지 기판(15)은 상부 및 하부 표면에 제 1 및 제 2 금속배선(17)(18)이 형성되고, 이 제 1 및 제 2 금속배선(17)(18)을 덮는 제 1 및 제 2 절연층(19)(20)이 형성된다. 상기에서 제 1 금속배선(17)의 소정 부분을 제외하고 본딩 와이어(69)에 의해 입출력패드(13)와 전기적으로 연결되고, 소정 부분은 전기적으로 오픈 상태가 된다. 그리고, 제 1 금속배선(17)의 노출된 부분에 도전성 금속의 제 1 및 제 2 볼랜딩부(21)(22)가 형성되는데, 제 1 볼랜딩부(21)는 본딩 와이어(29)와 전기적으로 연결되며, 제 2 볼랜딩부(22)는 본딩 와이어(29)와 전기적으로 연결되지 않는다.The package substrate 15 has first and second metal wires 17 and 18 formed on upper and lower surfaces thereof, and the first and second insulations covering the first and second metal wires 17 and 18. Layers 19 and 20 are formed. Except for the predetermined portion of the first metal wire 17, the bonding wire 69 is electrically connected to the input / output pad 13, and the predetermined portion is electrically open. In addition, the first and second ball landing parts 21 and 22 of the conductive metal are formed on the exposed portion of the first metal wire 17, and the first ball landing part 21 is formed of a bonding wire 29. It is electrically connected, and the second ball landing portion 22 is not electrically connected to the bonding wire 29.

제 1 및 제 2 볼랜딩부(21)(22)에 도전성 금속으로 이루어진 제 1 및 제 2 볼(25)(27)이 형성된다. 상기에서 제 1 볼(25)은 입출력패드(13)를 통해 반도체 칩(11)의 집적회로와 연결되어 외부회로(도시되지 않음)으로 부터 전원을 공급받거나 또는 전기적 신호를 주고 받는 것으로 유효 볼이다. 또한, 제 2 볼(27)은 현 제품에서는 사용하지 않으나 향후를 위해 형성되는 예비 핀들로써 본딩 와이어(29)로 연결되지 않아 반도체 칩(11)과 전기적으로 차단되는 NC(Non-connected) 볼이다.First and second balls 25 and 27 made of a conductive metal are formed in the first and second ball landing parts 21 and 22. The first ball 25 is an effective ball connected to an integrated circuit of the semiconductor chip 11 through an input / output pad 13 to receive power from an external circuit (not shown) or to transmit or receive an electrical signal. . In addition, the second ball 27 is a non-connected (NC) ball which is not used in the current product but is connected to the semiconductor chip 11 because it is not connected to the bonding wire 29 as preliminary pins formed for the future. .

그리고, 패키지 기판(15) 상에 반도체칩(11)을 덮어 밀봉하는 몰딩부(31)가 형성된다. 상기에서 몰딩부(31)는 패키지 기판(15)과 접촉되지 않는 반도체칩(11)의 입출력패드(13)와 본딩 와이어(29)을 덮어 밀봉하도록 형성된다.A molding part 31 is formed on the package substrate 15 to cover and seal the semiconductor chip 11. The molding part 31 is formed to cover and seal the I / O pad 13 and the bonding wire 29 of the semiconductor chip 11 which is not in contact with the package substrate 15.

상술한 구성의 종래의 BGA형 반도체 패키지는 정전기와 같은 외부의 전기적 충격이 제 2 볼(27)을 통해 유입되어 반도체 칩(11)을 파괴할 수 있다.In the conventional BGA type semiconductor package having the above-described configuration, an external electric shock such as static electricity may be introduced through the second ball 27 to destroy the semiconductor chip 11.

아래 [표]은 84볼 BGA형 반도체 패키지에 대한 인체 모델(Human Body Model : 이하, HBM라 칭함) ESD 테스트 결과이다.The table below shows the results of the human body model (hereinafter referred to as HBM) ESD test for the 84-ball BGA type semiconductor package.

[표][table]

테스트 방식Test method 테스트 결과Test results 제 1 및 제 2 볼 포함 모든 볼All balls including first and second balls 〈2000V<2000 V 제 2 볼만 포함With second ball only 〈2000V<2000 V 제 1 볼만 포함Only first ball included 〉4000V〉 4000V

[표]에 나타난 결과에서 84볼 BGA형 반도체 패키지를 제 1 및 제 2 볼(25)(27) 또는 제 2 볼(27)만 HBM ESD 테스트를 실시한 결과 반도체 칩(11)의 집적회로는 2000V 이하에서 손상되어 불량이 발생된다. 그러나, 제 2 볼(27)을 제외한 제 1 볼(25) 만을 테스트한 결과 반도체 칩(11)의 집적회로는 4000V 이상에서도 손상되지 않는다.In the results shown in [Table], the HBM ESD test of the 84-ball BGA type semiconductor package with only the first and second balls 25 and 27 or only the second balls 27 resulted in 2000V integrated circuit of the semiconductor chip 11. It is damaged below and a defect arises. However, as a result of testing only the first ball 25 except for the second ball 27, the integrated circuit of the semiconductor chip 11 is not damaged even at 4000V or more.

상기에서 제 2 볼(27)에 의한 ESD 손상의 메커니즘은 제 2 볼(27)에 인가된 정전기 스트레스가 인접 제 1 볼(25)과 아크 방전을 일으켜 입출력 패드(13)을 통해 반도체 칩(11)로 전달되어 집적회로를 파괴시킨다.In the above mechanism of ESD damage by the second ball 27, the electrostatic stress applied to the second ball 27 causes an arc discharge with the adjacent first ball 25, and thus the semiconductor chip 11 is formed through the input / output pad 13. To destroy the integrated circuit.

그러나, 종래의 BGA형 반도체 패키지는 NC 볼에 인가되는 정전기 스트레스에 의해 유효 볼과의 사이에 아크 방전이 발생되는 것을 방지할 수 없어 반도체 칩의 집적회로가 ESD에 의해 손상되는 것을 감소시킬 수 없는 문제점이 있었다.However, the conventional BGA type semiconductor package cannot prevent the arc discharge from being generated between the effective ball due to the electrostatic stress applied to the NC ball, and thus cannot reduce the damage of the integrated circuit of the semiconductor chip by ESD. There was a problem.

따라서, 본 발명의 목적은 정전기 스트레스에 의해 NC 볼과 유효 볼 사이에 아크 방전이 발생되는 것을 방지하여 반도체 칩의 집적회로가 정전 파괴되는 것을 방지할 수 있는 반도체 패키지를 제공함에 있다.
Accordingly, it is an object of the present invention to provide a semiconductor package capable of preventing the arc discharge between the NC ball and the effective ball due to electrostatic stress to prevent electrostatic destruction of the integrated circuit of the semiconductor chip.

상기 목적을 달성하기 위해 본 발명에 따른 반도체 패키지는 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 도전성 금속으로 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서, 상기 외부회로와 전기적으로 연결될 부분의 상기 제 1 볼이 노출되도록 상기 제 1 볼의 일부 표면 및 상기 제 2 볼의 표면에 절연막이 형성된 것을 특징으로 한다.In order to achieve the above object, a semiconductor package according to the present invention includes first and second ball landing parts formed to be in contact with a wire which is not connected to a wire electrically connected to an input / output pad and a bonding wire of a semiconductor chip, In the BGA type semiconductor package comprising first and second balls formed of a conductive metal, respectively, and used as non-connected balls, which are not connected to an effective ball electrically connected to an external circuit. And an insulating film is formed on a part of the surface of the first ball and a surface of the second ball so that the first ball of the portion to be electrically connected to the external circuit is exposed.

상기에서 절연막은 상기 제 2 볼의 전 표면 또는 끝 부분을 제외한 표면에 형성되며, 또한, 제 1 볼의 끝 부분을 제외한 표면에 절연막이 형성된다.In the above, the insulating film is formed on the surface except the entire surface or the end of the second ball, and the insulating film is formed on the surface except the end of the first ball.

상기 목적을 달성하기 위해 본 발명의 다른 실시예에 따른 반도체 패키지는 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서, 상기 제 1 볼이 도전성 금속으로 형성되며 제 2 볼이 절연물질로 형성된다.In order to achieve the above object, a semiconductor package according to another exemplary embodiment of the present invention may include first and second ball landing parts formed to be in contact with wires which are not connected to wires electrically connected to an input / output pad and a bonding wire of a semiconductor chip, respectively. And first and second balls formed in the first and second ball landing parts, respectively, and used as non-connected balls, which are not connected to an effective ball electrically connected to an external circuit. In this case, the first ball is formed of a conductive metal and the second ball is formed of an insulating material.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 BGA형 반도체 패키지의 단면도이다.2 is a cross-sectional view of a BGA type semiconductor package according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 BGA형 반도체 패키지에 있어서 반도체 칩(51)은 집적회로가 형성된 표면이 접착제(63)에 의해 패키지 기판(55) 상에 접착되게 실장된다. 상기에서 반도체 칩(51)은 입출력 패드(53)가 집적회로와 동일한 표면에 형성되는데, 이 입출력 패드(53)는 패키지 기판(55)와 접촉되지 않고 노출되게 실장된다. 그러므로, 패키지 기판(55)의 입출력패드(53)와 대응되는 부분에 개구가 형성되어 노출된다.In the BGA type semiconductor package according to the exemplary embodiment of the present invention, the semiconductor chip 51 is mounted such that the surface on which the integrated circuit is formed is adhered onto the package substrate 55 by the adhesive 63. In the semiconductor chip 51, the input / output pad 53 is formed on the same surface as the integrated circuit, and the input / output pad 53 is mounted to be exposed without being in contact with the package substrate 55. Therefore, openings are formed and exposed in portions corresponding to the input / output pads 53 of the package substrate 55.

패키지 기판(55)은 상부 및 하부 표면에 제 1 및 제 2 금속배선(57)(58)이 형성되고, 이 제 1 및 제 2 금속배선(57)(58)을 덮는 제 1 및 제 2 절연층(59)(60) 이 형성된다. 상기에서 제 1 금속배선(57)은 소정 부분을 제외하고 본딩 와이어(69)에 의해 입출력패드(53)와 전기적으로 연결되고, 소정 부분은 전기적으로 오픈 상태가 된다. 그리고, 제 1 금속배선(57)의 노출된 부분에 도전성 금속의 제 1 및 제 2 볼랜딩부(61)(62)가 형성되는데, 제 1 볼랜딩부(61)는 본딩 와이어(69)와 전기적으로 연결되며, 제 2 볼랜딩부(62)는 본딩 와이어(69)와 전기적으로 연결되지 않는다.The package substrate 55 has first and second metal wires 57 and 58 formed on upper and lower surfaces thereof, and the first and second insulations covering the first and second metal wires 57 and 58. Layers 59 and 60 are formed. The first metal wiring 57 is electrically connected to the input / output pad 53 by the bonding wire 69 except for a predetermined portion, and the predetermined portion is electrically open. In addition, the first and second ball landing parts 61 and 62 of the conductive metal are formed on the exposed portion of the first metal wire 57, and the first ball landing part 61 is connected to the bonding wire 69. It is electrically connected, and the second ball landing portion 62 is not electrically connected to the bonding wire 69.

제 1 및 제 2 볼랜딩부(61)(62)에 도전성 금속으로 이루어진 제 1 및 제 2 볼(65)(67)이 형성된다. 상기에서 제 1 볼(65)은 입출력패드(53)를 통해 반도체 칩(51)의 집적회로와 연결되어 외부회로(도시되지 않음)으로 부터 전원을 공급받거나 또는 전기적 신호를 주고 받는 것으로 유효 볼이다. 또한, 제 2 볼(67)은 현 제품에서는 사용하지 않으나 향후를 위해 형성되는 예비 핀들로써 본딩 와이어(69)로 연결되지 않아 반도체 칩(51)과 전기적으로 차단되는 NC(Non-connected) 볼이다.First and second balls 65 and 67 made of a conductive metal are formed in the first and second ball landing portions 61 and 62. In this case, the first ball 65 is connected to the integrated circuit of the semiconductor chip 51 through the input / output pad 53 to receive power from an external circuit (not shown) or to transmit or receive an electrical signal. . In addition, the second ball 67 is a non-connected (NC) ball which is not used in the current product but is electrically connected to the semiconductor chip 51 because it is not connected to the bonding wire 69 as preliminary pins formed for the future. .

상기에서 NC 볼로 사용되는 제 2 볼(67)에 정전기와 같은 외부의 전기적 충격이 유입되어 인접 제 1 볼(55)과 아크 방전을 일으켜 제 1 볼랜딩부(61), 제 1 금속배선(57), 본딩 와이어(69) 및 입출력패드(53)를 통해 반도체 칩(51)을 파괴할 수 있다. 그러므로, 제 2 볼(67) 표면에 절연막(68)을 형성하여 정전기와 같은 외부의 전기적 충격이 유입되는 것을 방지하여야 한다. 상기에서 절연막(68)은 제 1 및 제 2 절연층(59)(60)과 동일한 절연물질로 형성될 수 있는 데 제 2 볼(67)의 전 표면 또는 끝 부분을 제외한 표면에 형성될 있다. An external electric shock such as static electricity flows into the second ball 67 used as the NC ball to generate an arc discharge with the adjacent first ball 55 so that the first ball landing part 61 and the first metal wiring 57 ), The bonding wire 69 and the input / output pad 53 may destroy the semiconductor chip 51. Therefore, the insulating film 68 must be formed on the surface of the second ball 67 to prevent an external electric shock such as static electricity from flowing in. The insulating film 68 may be formed of the same insulating material as the first and second insulating layers 59 and 60, but may be formed on the surface of the second ball 67 except for the entire surface or the end portion thereof.

그리고, 패키지 기판(55) 상에 반도체칩(51)을 덮어 밀봉하는 몰딩부(71)가 형성된다. 상기에서 몰딩부(71)는 패키지 기판(55)과 접촉되지 않는 반도체칩(51)의 입출력패드(53)와 본딩 와이어(69을 덮어 밀봉하도록 형성된다.A molding part 71 is formed on the package substrate 55 to cover and seal the semiconductor chip 51. The molding part 71 is formed to cover and seal the I / O pad 53 and the bonding wire 69 of the semiconductor chip 51, which is not in contact with the package substrate 55.

상기에서 절연막(68)에 의해 제 2 볼(67)에 정전기와 같은 외부의 전기적 충격이 유입되는 것이 방지되므로 인접하는 제 1 볼(65) 사이에서 아크 방전이 일어나는 것이 방지되므로 반도체 칩(51)이 정전 파괴되는 것을 방지할 수 있다. 즉, 제 2 볼(67)에서 정전기가 유입되는 것이 방지되어 HBM 레벨 저하 현상이 사라지므로 84볼 BGA형 반도체 패키지에 대한 HBM ESD 테스트를 하면 제 1 볼(65) 만을 테스트한 결과와 같이 반도체 칩(51)의 집적회로는 4000V 이상에서도 손상되는 것이 방지된다.Since an external electric shock such as static electricity is prevented from flowing into the second ball 67 by the insulating film 68, the arc discharge is prevented from occurring between the adjacent first balls 65. This electrostatic breakdown can be prevented. That is, since the static electricity is prevented from flowing in the second ball 67 and the HBM level drop phenomenon disappears, when the HBM ESD test is performed on the 84-ball BGA type semiconductor package, only the first ball 65 is tested, as shown in the semiconductor chip. The integrated circuit of 51 is prevented from being damaged even at 4000V or more.

또한, 본 발명의 다른 실시예로써 절연막(68)이 제 2 볼(67)의 끝 부분을 제외한 표면에 형성될 때 제 1 볼(65)도 끝 부분을 제외한 표면에 절연막이 형성될 수도 있다. 이러한 경우 제 1 볼(65)과 제 2 볼(67) 사이에서 아크 방전 현상이 발생되는 것을 더 감소시킬 수 있다.In addition, as another embodiment of the present invention, when the insulating film 68 is formed on the surface except the end of the second ball 67, the insulating film may also be formed on the surface except the end of the first ball (65). In this case, it is possible to further reduce the occurrence of the arc discharge phenomenon between the first ball 65 and the second ball 67.

또한, 본 발명의 다른 실시예로써 제 2 볼(67) 자체를 제 1 및 제 2 절연층(59)(60)과 동일한 절연물질로 형성될 수도 있다. 이러한 경우 제 2 볼(67) 표면에 절연막이 형성되지 않아도 된다.In addition, as another embodiment of the present invention, the second ball 67 itself may be formed of the same insulating material as that of the first and second insulating layers 59 and 60. In this case, the insulating film does not need to be formed on the surface of the second ball 67.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

따라서, 본 발명은 정전기 스트레스에 의해 NC 볼과 유효 볼 사이에 아크 방전이 발생되는 것을 방지하므로 반도체 칩의 집적회로가 정전 파괴되는 것을 방지할 수 있는 잇점이 있다.Therefore, the present invention prevents the arc discharge from being generated between the NC ball and the effective ball by the electrostatic stress, so that the integrated circuit of the semiconductor chip can be prevented from electrostatic destruction.

Claims (4)

반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 도전성 금속으로 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서,First and second ball landing parts and the first and second ball landing parts respectively formed to be in contact with the wires that are not connected to the wires electrically connected to the input / output pads and the bonding wires of the semiconductor chip, and the first and second ball landing parts, respectively, In the BGA type semiconductor package including the first and second balls are used as non-connected (NC) ball that is not connected to the effective ball electrically connected to the external circuit, 상기 외부회로와 전기적으로 연결될 부분의 상기 제 1 볼이 노출되도록 상기 제 1 볼의 일부 표면 및 상기 제 2 볼의 표면에 절연막이 형성된 것을 특징으로 하는 BGA형 반도체 패키지.BGA type semiconductor package, characterized in that the insulating film is formed on the surface of the second ball and the part of the first ball so that the first ball of the portion to be electrically connected to the external circuit. 청구항 1에 있어서 상기 절연막은 상기 제 2 볼의 전 표면 또는 끝 부분을 제외한 표면에 형성된 것을 특징으로 하는 BGA형 반도체 패키지.The BGA type semiconductor package of claim 1, wherein the insulating layer is formed on a surface of the second ball except for the entire surface or the end portion thereof. 삭제delete 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결 되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서,First and second ball landing parts and the first and second ball landing parts respectively formed in contact with the wires that are not connected to the wires electrically connected to the input / output pads and the bonding wires of the semiconductor chip, and the external circuits A BGA type semiconductor package comprising first and second balls used as non-connected balls that are not connected to an effective ball electrically connected to the 상기 제 1 볼이 도전성 금속으로 형성되며 제 2 볼이 절연물질로 형성된 것을 특징으로 하는 BGA형 반도체 패키지.The first ball is formed of a conductive metal and the second ball is a BGA type semiconductor package, characterized in that formed with an insulating material.
KR1020040113580A 2004-12-28 2004-12-28 Semiconductor package Expired - Fee Related KR100691488B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113580A KR100691488B1 (en) 2004-12-28 2004-12-28 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113580A KR100691488B1 (en) 2004-12-28 2004-12-28 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20060075032A KR20060075032A (en) 2006-07-04
KR100691488B1 true KR100691488B1 (en) 2007-03-09

Family

ID=37167628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113580A Expired - Fee Related KR100691488B1 (en) 2004-12-28 2004-12-28 Semiconductor package

Country Status (1)

Country Link
KR (1) KR100691488B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092965A (en) 1996-09-19 1998-04-10 Toshiba Corp Surface mount semiconductor package
KR0157906B1 (en) * 1995-10-19 1998-12-01 문정환 Bga package using a dummy ball and a repairing method thereof
KR20000003000A (en) * 1998-06-25 2000-01-15 윤종용 Ball grid array(bga) package having insulated dummy solder ball
JP2004200197A (en) 2002-12-16 2004-07-15 Seiko Epson Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157906B1 (en) * 1995-10-19 1998-12-01 문정환 Bga package using a dummy ball and a repairing method thereof
JPH1092965A (en) 1996-09-19 1998-04-10 Toshiba Corp Surface mount semiconductor package
KR20000003000A (en) * 1998-06-25 2000-01-15 윤종용 Ball grid array(bga) package having insulated dummy solder ball
JP2004200197A (en) 2002-12-16 2004-07-15 Seiko Epson Corp Semiconductor device

Also Published As

Publication number Publication date
KR20060075032A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
KR100702969B1 (en) Board Mount Structure of BA Type Semiconductor Chip Package with Dummy Solder Ball
US7242093B2 (en) Semiconductor device
US5970321A (en) Method of fabricating a microelectronic package having polymer ESD protection
US8258016B2 (en) Semiconductor package having increased resistance to electrostatic discharge
US8796847B2 (en) Package substrate having main dummy pattern located in path of stress
US7629689B2 (en) Semiconductor integrated circuit having connection pads over active elements
US7872346B1 (en) Power plane and land pad feature to prevent human metal electrostatic discharge damage
KR20070088688A (en) Semiconductor device and its mounting structure
US7301229B2 (en) Electrostatic discharge (ESD) protection for integrated circuit packages
KR101004684B1 (en) Stacked Semiconductor Packages
US6137170A (en) Mount for semiconductor device
JP5475217B2 (en) Semiconductor package
KR100471625B1 (en) Substrate for semiconductor device and semiconductor device fabrication method using the same
KR100691488B1 (en) Semiconductor package
KR20060052876A (en) Semiconductor device and manufacturing method
KR100660882B1 (en) Board-on-chip package and its manufacturing method
US6753595B1 (en) Substrates for semiconductor devices with shielding for NC contacts
TWI387024B (en) Semiconductor device and method for modifying integrated circuit
CN100435305C (en) Method for producing a protective assembly for protecting electronic components against electrostatic discharges and correspondingly constructed electronic components
TW201401448A (en) Chip package
US6797993B2 (en) Monolithic IC package
KR100559512B1 (en) Printed Circuit Boards and Molds for Semiconductor Packages
US20040135249A1 (en) Semiconductor devices and substrates used in thereof
JPS61180470A (en) Semiconductor integrated circuit device
JP4767556B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041228

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060527

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100126

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee