KR100690275B1

KR100690275B1 - 테스트 모드에서 전압모드로 동작하는 전류모드 반도체집적회로장치

Info

Publication number: KR100690275B1
Application number: KR1020060009441A
Authority: KR
Inventors: 남장진; 전용원
Original assignee: 삼성전자주식회사
Priority date: 2006-01-31
Filing date: 2006-01-31
Publication date: 2007-03-12
Anticipated expiration: 2026-01-31
Also published as: US20070176610A1; US7589540B2

Abstract

테스트 모드에서 전압모드로 동작하는 전류모드 반도체 집적회로장치가 개시된다. 전류모드 반도체 집적회로 장치는 제 1송신변환기, 제 1수신변환기, 제 2송신변환기 및 제 2수신변환기를 구비한다. 상기 테스트 모드는 칩의 방향에 따라 제 1경로 및 제 2경로로 나눈다. 제 1경로는 상기 제 1송신변환기, 제1수신변환기 및 제2송신변환기가 동작한다. 제 2경로는 상기 제 2송신변환기, 제2수신변환기 및 제1송신변환기가 동작한다. 상기 제 1및 제2송신변환기는 테스트 전압을 수신하며,상기 테스트 전압을 전류로 변환한다. 제 1및 제 2수신변환기는 소정의 기준전압을 생성하며 상기 테스트전압과 비교하여 출력한다. 따라서 본 발명은 반도체 칩 내에 전압/전류 변환할 수 있는 인터페이스 회로를 구현함으로써 전압모드로 동작하는 외부 테스트 장치로 칩의 전류모드 동작을 테스트 할 수 있는 효과가 있다.

DUT(Device Under Test), EDS

Description

테스트 모드에서 전압모드로 동작하는 전류모드 반도체 집적회로장치{Current-mode Semiconductor Integrated Circuit Device for operating in voltage mode during test mode}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 칼럼 드라이버들을 나타낸다.

도 2는 도 1에 도시된 하나의 칼럼 드라이버를 DUT로 하여, 전압 모드 테스트 장치와 연결한 구성을 나타낸다.

도 3은 도 2의 인터페이스 회로의 상세 내부회로를 나타낸것이다.

도 4a는 본 발명의 다른 일실시예에 따른 반도체 장치의 인터페이스 회로를 개략적으로 나타내는 구성도이다.

도 4b는 도 4a에 도시된 반도체 장치의 인터페이스 회로의 상세 구성을 나타내는 회로도이다.

본 발명은 전류모드 반도체 집적회로에 관한 것으로, 보다 상세하게는 통상의 동작 모드에서는 전류 모드로 동작하나, 테스트 모드에서는 전압모드로 동작 가능한 반도체 집적회로장치에 관한 것이다.

반도체 장치는, 전압 신호 혹은 전류 신호로 다른 반도체 장치와 데이터를 주고 받는다. 전압 신호로 데이터를 송수신하는 반도체 장치를 전압 모드 반도체 장치, 전류 신호로 데이터를 송수신하는 반도체 장치를 전류 모드 반도체 장치라 한다. 전압 신호 보다는 전류 신호로 데이터를 전송하는 것이 고속 동작에 유리하다.

EDS 테스터 및 그외의 다수의 테스터 장치들(미도시) 대부분은 일반적으로 전압 신호를 반도체 장치(device under test; DUT)에 인가하여 테스트를 수행한다. 전압모드 테스트 장치로 상기 반도체 칩들을 측정하는 이유는 전류 모드 테스트 장치에 비하여 상대적으로 저가이며, 측정 오류를 최소화 할 수 있다는 장점 때문이다. 그런데, 일부 반도체 칩은 빠른 구동 및 고속 동작을 위해 전류 모드로 동작한다.

이와 같이, 전류모드로 동작하는 반도체 장치의 검증을 위해서는 반도체 장치에 전류 신호를 인가하고, 또한 전류 신호로 출력되는 데이터를 측정할 수 있는 측정 장비가 요구된다. 그러나, 대부분의 상용칩에서의 신호전달 방식은 전압모드로 이루어지며 계측 방식 역시 전압 계측이 주류를 이루고 있기 때문에 전류모드 측정장비의 접근이 용이하지 않으며, 필요한 경우 전류 계측 기능을 갖는 모듈을 별도로 장착하여야 한다.

별도의 모듈 장착은 추가적인 비용지출은 물론 측정하고자 하는 장치(DUT)와의 적합한 인터페이스를 위한 장치 설치에 대한 부담 및 검증작업에 따른 소요시간도 전체 테스트 일정에 큰 부담으로 작용한다. 뿐만 아니라, DUT에 병렬로 전압 신호를 인가하고 수신하는 전압모드 계측기와는 달리, DUT에 직렬로 연결되는 전류모드 계측기는 DUT의 입출력 부하 조건을 변화시켜 테스트 성능이 저하될 수 있다.

따라서 본 발명이 이루고자 하는 기술적인 과제는 전압 신호와 전류 신호간의 변환 기능을 가지는 인터페이스 회로를 내장하여 테스트시에는 전압 모드로 동작함으로써, 기존의 전압 모드 테스트 장치로 테스트가 가능한 전류 모드 반도체 장치를 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 테스트 모드에서는 전압모드로 동작 가능한 전류모드 반도체 집적회로 장치에 있어서, 제 1테스트 전압을 수신하며, 상기 제 1테스트 전압을 제 1 테스트 전류로 변환하는 제 1송신변환기; 상기 제 1 테스트 전류 및 기준전류를 수신하고 상기 제 1 테스트 전류 및 상기 기준전류에 기초하여 제 1 출력 전압을 발생하는 제 1수신변환기; 및 상기 제1 출력 전압을 외부로 출력하는 제1 출력부를 구비한다.

상기 기술적 과제를 달성하기 위한 테스트 모드에서는 전압모드로 동작하고, 비테스트 모드에서는 전류모드로 동작하는 반도체 집적회로 장치에 있어서, 상기 테스트 모드에서, 전압 모드 테스트 장치로부터 입력되는 제 1테스트 전압을 수신 하며, 상기 제 1테스트 전압을 제 1 테스트 전류로 변환하는 제 1송신변환기; 및 상기 테스트 모드에서는 상기 제 1 테스트 전류를 제1 전압 신호로 변환하고, 상기 비테스트 모드에서는 채널을 통해 수신되는 데이터 전류를 수신하여 상기 데이터 전류를 변환하여 상기 제1 전압 신호를 발생하는 제 1수신변환기를 구비한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시 예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시 예를 예시하는 첨부도면 및 첨부도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치(100)의 칼럼 드라이버들(105,…,180)을 나타낸다.

도 1을 참조하면, 액정표시장치(100)는 타이밍 컨트롤러(50), 다수의 칼럼 드라이버들(105,110,…,180) 및 게이트 드라이버들(400)을 구비한다.

액정 표시 장치(100)의 고속 동작을 위하여, 타이밍 컨트롤러(50)와 상기 다수의 칼럼 드라이버(105,110,…,180)는 전류 모드로 동작한다. 즉, 타이밍 컨트롤러(50)는 상기 다수의 칼럼 드라이버(105,110,…,180)로 제어 신호 및 소스 데이터(화상 데이터)를 전류 신호로 전송한다.

따라서, 다수의 칼럼 드라이버(105,110,…,180)는 통상의 동작 모드에서는 전류 모드로 동작한다. 반면, 다수의 칼럼 드라이버(105,110,…,180)는 테스트 시 에는 전압 모드로 동작할 수 있다. 이를 위하여, 각 칼럼 드라이버(105,110,…,180)는 전류 신호를 송수신할 수 있고, 또한 전압 신호를 수신하여 내부적으로 전류 신호로 변환하고, 출력시에는 전류 신호를 전압 신호로 변환하여 출력하는 인터페이스 회로를 구비한다.

한편, 도 1에 도시된 바와 같이, 다수의 칼럼 드라이버(105,110,…,180)는 타이밍 컨트롤러(50)를 기준으로 제1 및 제2 그룹(200, 300)으로 구분될 수 있다. 이는, 타이밍 컨트롤러(50)를 기준으로 한편에 위치하는 제1 그룹(200)의 칼럼 드라이버들들의 신호 입출력 경로와 다른 한편에 위치하는 제2 그룹(300)의 칼럼 드라이버들의 신호 입출력 경로가 다르기 때문이다.

다수의 칼럼 드라이버(105,110,…,180)는 또한 두개의 칼럼드라이버 단위로 그룹화(510, 540, 550, 580)된다. 각 그룹(510, 540, 550, 580)의 하나의 칼럼드라이버(110, 140, 145, 175)는 타이밍 컨트롤러(50)와 점대점(point-to-point) 방식으로 연결된다. 각 그룹에서 다른 칼럼드라이버(105, 135, 150, 180)는 해당 그룹내의 하나의 칼럼드라이버(110,140,145,175)와 캐스케이드(Cascade) 방식으로 연결된다. 즉, 각 그룹에서 다른 칼럼드라이버(105, 135, 150, 180)는 타이밍 컨트롤러(50)가 전송하는 데이터 및 제어 신호를 점대점(point-to-point) 방식으로 연결된 타 칼럼 드라이버(110, 140, 145, 175)로부터 각각 수신한다. 따라서, 칼럼 드라이버(105,110,…,180)의 인터페이스 회로는 타이밍 컨트롤러(50)로부터 신호를 수신하기 위한 회로와 타 칼럼 드라이버로 신호를 전송하기 위한 회로를 포함한다. 칼럼 드라이버(105,110,…,180)의 내부 구성 및 동작에 대해서는, 도 2을 참조하여 후술된다.

도 2는 도 1에 도시된 하나의 칼럼 드라이버(145)를 DUT(145)로 하여, 전압 모드 테스트 장치(90)와 연결한 구성을 나타낸다.

칼럼 드라이버(DUT;145)는 인터페이스 회로(600), 코어 어레이부(Core Array; 70), 출력버퍼부(51) 및 제 1 내지 제 3 핀(pin, 1~3)을 구비한다.

상기 인터페이스 회로(600)는 제 1송신변환기(605), 제1수신변환기(610), 2수신변환기(620), 제2 송신변환기(615)를 구비한다.

상기 제 1송신변환기(605)는 신호의 입출력 경로에 따라 제 1 전압-전류 변환기(605-1), 또는 제 2출력부(605-2) 기능을 선택적으로 수행한다. 신호의 입출력 경로는, 칼럼 드라이버(DUT;145)의 위치에 따라 달라지는 것으로, 도 1에 도시된 바와 같이, 타이밍 컨트롤러(50)를 기준으로 제1 그룹(200)의 칼럼 드라이버들의 신호의 입출력 경로와 제2 그룹(300)의 칼럼 드라이버들(300)의 신호의 입출력 경로는 서로 다르다. 이와 같이, 서로 다른 두 개의 신호 입출력 경로를 지원하기 위하여, 칼럼 드라이버(DUT;145)의 인터페이스 회로(600)는 제1 수신변환기(610)와 제2 송신변환기(615)를 포함하는 제1 신호 경로를 위한 회로외에, 제2 수신변환기(620)와 제1 송신변환기(605)를 포함하는 제2 신호 경로를 위한 회로를 더 구비한다.

테스트 모드가 아닌 통상의 동작 모드에서 제1 신호 경로가 선택된 경우에는, 채널(7) 및 제2 핀(2)을 통해 입력된 전류 신호는 제1 수신변환기(610)에서 전압 신호로 변환되어 코어 어레이부(70)로 입력되거나 혹은 제2 송신변환기(615)에 서 다시 전류 신호로 변환되어 제3 핀(3) 및 채널(8)을 통하여 다른 칼럼 드라이버(예컨대, 도 1의 150)로 전송된다.

테스트 모드가 아닌 통상의 동작 모드에서 제2 신호 경로가 선택된 경우에는, 채널(8) 및 제3 핀(3)을 통해 입력된 전류 신호는 제2 수신변환기(620)에서 전압 신호로 변환되어 코어부(70)로 입력되거나 혹은 제1 송신변환기(605)에서 다시 전류 신호로 변환되어 제2 핀(2) 및 채널(7)을 통하여 다른 칼럼 드라이버로 전송된다.

따라서, 상기 DUT(145)를 테스트하는 경우에도 테스트 신호의 경로를 선택할 수 있다.

테스트 모드에서 제1 신호 경로가 선택된 경우에는, 테스트 장치(90)에 접속되는 제1 핀(1)을 통하여 테스트를 위한 전압 신호가 입력된다. 제1 핀(1)은 테스트를 위하여 별도로 구비되는 핀이다. 테스트 전압 신호는 제1 송신 변환기(605)에서 전류 신호로 변환되고, 제1 수신변환기(610)에서 전압 신호로 변환되어 코어 어레이부(70)로 입력되거나 혹은 제2 송신변환기(615)를 통해 제3 핀(3)으로 출력된다. 제3 핀(3)으로 출력된 전압 신호는 테스트 장치(90)로 입력되고, 테스트 장치(90)는 제1 핀(1)으로 입력한 테스트 전압 신호와 제3 핀(3)을 통해 수신한 전압 신호를 비교하여, 테스트 결과를 얻을 수 있다.

상술한 제1 신호 경로는 도 1에서의 제 2그룹(300)내의 칼럼드라이버(145,…,180)를 측정할 때 선택되는 것이 바람직하다.

한편, 테스트 모드에서 제2 신호 경로가 선택된 경우에는, 제1 핀(1)을 통하 여 입력된 테스트 전압 신호는 제2 송신 변환기(615)로 입력되어 전류 신호로 변환되고, 제2 수신변환기(620)에서 전압 신호로 변환되어 코어 어레이부(70)로 입력되거나 혹은 제1 송신변환기(605)를 통해 제2 핀(2)으로 출력된다. 제2 핀(2)으로 출력된 전압 신호는 테스트 장치(90)로 입력되고, 테스트 장치(90)는 제1 핀(1)으로 입력한 테스트 전압 신호와 제2 핀(2)을 통해 수신한 전압 신호를 비교하여, 테스트 결과를 얻을 수 있다. 제1 및 제2 신호 경로의 선택에 따라 제1핀(1)을 통해 입력된 테스트 전압 신호를 선택적으로, 제1 및 제2 송신 변환기(605, 615) 중 어느 하나의 송신 변환기로 입력하기 위한 스위치(미도시)가 필요하다.

제 2 신호 경로는 제 1그룹(200)내의 칼럼드라이버(105,…,140)를 측정할 때, 선택되는 것이 바람직하다.

한편, 테스트 장치(90)는 코어 어레이부(70) 및 출력 버퍼부(51)를 통하여 출력되는 신호를 수신하여 테스트 결과를 얻을 수도 있다.

도 2에 상세히 도시되어 있지는 않지만, 상기 코어 어레이부(Core Array;70)는 채널(Y91,…,Y9n)을 구동하기 위한 쉬프트 레지스터, 래치 및 디지털-아날로그 변환기를 구비한다. 코어 어레이부(Core Array;70)의 구성 및 동작은 통상의 칼럼 드라이버의 코어 어레이부의 구성 및 동작과 다르지 않으므로, 상세한 설명은 생략된다.

도 3은 도 2의 인터페이스 회로(600)의 상세 내부회로를 나타낸것이다.

도 3을 참조하면, 인터페이스 회로(600)는 선택부(621), 제 1송신변환기(605), 제 1수신변환기(610), 제 2수신변환기(620) 및 제2 송신변환기(615)를 구비 한다.

선택부(621)는 제 1인버터(IN1) 및 제 1스위치(SW1)를 구비한다.

상기 제 1송신변환기(605)는 제 1전압/전류변환기(605-1) 및 제1출력부(605-2)로 나눌수 있다. 제 1전압/전류변환기(605-1)은 제 3스위치(SW3), 제2인버터(IN2), 제 2엔모스트랜지스터(N2), 제 1전류원(10)을 구비한다. 제 1출력부(605-2)는 제 2스위치(SW2), 제4스위치(SW4) 및 제3인버터(IN3)를 구비한다.

제 1수신변환기(610)는 제1 부궤환증폭기(30), 제1노드(NO1), 제1엔모스트랜지스터(N1), 제2전류원(20), 제1 비교기(40) 및 제 5스위치(SW5)를 구비한다.

제 2송신변환기(615)는 제 2전압/전류변환기(615-1) 및 제 2출력부(615-2)로 나눌 수 있다. 제 2전압/전류 변환기(615-1)는 제 8스위치(SW8), 제 6인버터(IN6), 제 3엔모스트랜지스터(N3) 및 제 4전류원(44)을 구비한다. 제 2출력부(615-2)는 제 7스위치(SW7), 제 5인버터(IN5) 및 제 9스위치(SW9)를 구비한다.

제 2수신변환기(620)는 제 6스위치(SW6), 제2비교기(41), 제3전류원(43), 제4엔모스트랜지스터(N4), 제2노드(NO2) 및 제2부궤한 증폭기(42)를 구비한다.

선택부(621)의 제1스위치(SW1)는 상기 제 1경로 및 제 2경로를 선택한다. 제 1인버터는 테스트핀(1)과 제 1스위치(SW1)사이에 위치하며, 제 1테스트 전압(V1)을 버퍼링한다.

제 1 신호 경로의 테스트는 제1송신변환기(605)의 제1 전압/전류 변환기(605-1), 제1수신변환기(610) 및 제2송신변환기(615)의 제2출력부(615-2)를 포함하는 회로를 테스트 하는 것이다. 따라서, 제 1 신호 경로의 테스트시에는 선택부 (621)의 제 1스위치(SW1)가 제 1전압/전류 변환기(605-1)와 연결된다. 제 1 신호 경로 테스트가 수행되는 동안에는 제 2 신호 경로의 회로가 연결되지 않도록 제 2스위치(SW2), 제4스위치(SW4), 제 6스위치(SW6) 및 제 8스위치(SW8)가 열려있는 상태(OPEN)를 유지한다.

좀 더 상세히 설명하면, 제 1 신호 경로의 테스트시에는 제 1송신변환기(605)의 제 3스위치(SW3), 제 2인버터(IN2), 제 2엔모스트랜지스터(N2), 제 1전류원(10)만 동작하여 전압-전류 변환기(605-1)로 기능한다. 제2 엔모스 트랜지스터(N2)는 제1 테스트 전압(V1)를 제1 전류(Idata)로 변환한다. 반면, 제 2 신호 경로의 테스트시에는 제 2스위치(SW2), 제 4스위치(SW4) 및 제 3인버터(IN3)만 동작하여, 제2 수신변환기(620)에서 출력되는 전압 신호를 외부로 출력하는 제 1출력부(605-2)로서 기능한다.

제1 수신변환기(610)는 제1 신호의 경로의 테스트시, 제1 전류(Idata)와 기준전류(Iref) 간의 차(difference)에 따라 제1 노드(NO1)에 유기되는 전압을 CMOS 레벨의 전압 신호(V2)로 변환하여 출력한다.

제 2송신변환기(615)는 제 1 신호 경로의 테스트시에는 제 7스위치(SW7), 제 5인버터(IN5), 제 9스위치(SW9)만 동작하여, 제1 수신변환기(610)에서 출력되는 전압 신호(V2)를 외부로 출력하는 제 2출력부(615-2)로서 기능한다.

반면, 제2 신호 경로의 테스트는 제2송신변환기(615), 제2수신변환기(620) 및 제1송신변환기(605)를 포함하는 회로를 테스트 하는 것이다. 따라서, 상기 제 1스위치(SW1)가 제2송신변환기(615)의 제2전압/전류변환기(615-1)와 연결된다. 제 2 신호 경로의 테스트가 수행되는 동안에는 제1 신호 경로의 회로가 동작하지 않도록 제 3스위치(SW3), 제5스위치(SW5), 제 7스위치(SW7) 및 제 9스위치(SW8)가 열려있는 상태(OPEN)를 유지한다.

제2 신호 경로의 테스트 시에는 제 2송신변환기(615)는 제 8스위치(SW9), 제 6인버터(IN6), 및 제 3엔모스트랜지스터(N3), 제 4전류원(44)이 동작하여, 제1 테스트 전압(V1)을 제1 전류(Idata)로 변환하는 제 2전압-전류 변환기(615-1)로 기능한다.

제2 수신변환기(620)는 제2 신호의 경로의 테스트시, 제1 전류(Idata)와 기준전류(Iref) 간의 차(difference)에 따라 제2 노드(NO2)에 유기되는 전압을 CMOS 레벨의 전압 신호(V2)로 변환하여 출력한다.

제 1송신변환기(605)는 상술한 바와 같이, 제 2 신호 경로의 테스트시에는 제2 수신변환기(620)에서 출력되는 전압 신호(V2)를 외부로 출력하는 제 1출력부(605-2)로서 기능한다. 제 4인버터(IN4)는 제 1수신변환기(610)혹은 제2 수신 변환기(620)로부터 제 2전압(V2)을 버퍼링하여 코어어레이부(70)로 출력한다.

도 4a는 본 발명의 다른 일실시예에 따른 반도체 장치의 인터페이스 회로(670)를 개략적으로 나타내는 구성도이다. 도 4b는 도 4a에 도시된 반도체 장치의 인터페이스 회로(670)의 상세 구성을 나타내는 회로도이다.

도 4a에 도시된 인터페이스 회로(670)와 도 2에 도시된 인터페이스 회로(600)를 비교하면, 도 4a에 도시된 인터페이스 회로(670)는 신호 경로가 단방향으로 고정되어 있는 경우의 인터페이스 회로이다.

도 4a를 참조하면, 반도체 장치의 인터페이스 회로(670)는 제 1송신변환기(605)의 제 1전압/전류변환기(605-1), 제 1수신변환기(610) 및 제2송신 변환기(615)의 제 2출력부(615-2)를 구비한다.

제 1전압/전류변환기(605-1)는 제 1테스트 전압(V1)을 수신하여 제1전류(Idata)을 출력한다. 1수신변환기(610)는 기준전류(Iref)를 발생하며 상기 제 1전류(Idata)와 비교하여 제 2전압(V2)을 출력한다. 상기 제 2출력부(615-2)는 상기 제2전압(V2)을 수신하여 제 3전압(V2)을 출력한다. 상기 EDS테스트 장치(90)는 제1테스트전압(V1)과 제 3전압(V3)을 수신하여 테스트한다. 본 실시예에서는 EDS테스트 장치(90)를 중심으로 도시 및 설명하였으나 이는 하나의 실시예에 불과하며, 전압모드로 동작하는 다른 테스트 장치도 사용될 수 있다.

도 4b에는 인터페이스 회로(670)의 제 1전압/전류변환기(605-1), 제1수신변환기(610) 및 제2출력부(615-2)의 내부회로가 상세하게 도시되어 있다. 도 4b를 참조하여, 인터페이스 회로(670)의 구성 및 동작에 대하여 좀 더 상세히 기술하면 다음과 같다.

제 1송신변환기(605)의 제 1전압/전류 변환기(605-1)는 제 3스위치(SW3), 제2인버터(IN2), 제2엔모스트랜지스터(N2) 및 제1전류원(10)을 구비한다. 제1수신변환기(610)는 제 1부궤환증폭기(30), 제1엔모스 트랜지스터(N1), 제1 비교기(40), 제5 스위치(SW5), 제 2전류원(20) 및 제 1노드(NO1)를 구비한다. 제 2출력부(615-2)는 제 7스위치(SW7), 제3인버터(IN3) 및 제 9스위치(SW9)를 구비한다.

선택부(621)는 제 1인버터(IN1) 및 제 1스위치(SW1)를 구비한다.

여기서는, 선택부(621)의 제1스위치(SW1)는 닫혀 있다. 제 1인버터(IN1)는 테스트핀(1)과 제 1스위치(SW1)사이에 위치하며, 제 1테스트 전압(V1)을 반전하여 출력한다.제 1전압/전류변환기(605-1)의 제 3스위치(SW3)는 닫혀 있다. 제 2인버터(IN2)는 제 3스위치(SW3)와 제 2엔모스트랜지스터(N2)의 게이트 사이에 위치하며, 제1 인버터(IN1)의 출력 신호를 반전하여 출력한다. 상기 제 2인버터(IN2)는 상기 제 1테스트전압(V1)을 수신하여 제 2엔모스 트랜지스터(N2)를 턴 온 시킨다. 따라서, 제 1테스트 전압(V1)이 하이레벨(1)일 때, 제 2엔모스 트랜지스터(N2)가 턴온된다.

제 2엔모스 트랜지스터(N2)는 제 1엔모스트랜지스터(N1)의 소스와 제 1전류원(10)사이에 위치하며, 상기 제 2인버터(IN2)로부터 제 1테스트전압(V1)을 수신하여 턴온 된다. 상기 제 2엔모스 트랜지스터(N2)가 턴온 되는 동시에 제1전류(Idata)를 제 1엔모스트랜지스터(N1)에 흐르게 한다. 제1 전류원(10)은 제 2엔모스트랜지스터(N2)의 소스와 접지 사이에 위치하며, 제 1전류(Idata)를 발생한다.

제 1엔모스트랜지스터(N1)는 제1노드(NO1)와 제2엔모스 트랜지스터(N2) 사이에 위치하며, 상기 제 2엔모스트랜지스터(N2)의 동작 상태에 따라 제1전류(Idata)를 수신한다. 제 1부궤환증폭기(30)는 제1엔모스 트랜지스터(N1)의 게이트와 제 1엔모스 트랜지스터(N1)의 소스 사이에 위치하여, 소스 저항을 작게 하는 역할을 한다. 제1 비교기(40)는 제1 전류(Idata)와 기준전류(Iref) 간의 차(difference)에 따라 제1 노드(NO1)에 유기되는 전압을 CMOS 레벨의 전압 신호(V2)로 변환하여 출력한다. 제 2출력부(615-2)는 상기 제 2전압(V2)을 수신하여 외부로 출력한다. 구 체적으로는, 제 2출력부(615-2)의 제 3인버터(IN3)가 상기 제2전압(V2)을 수신하여, 이를 반전하여 제3 전압(V3)으로서 출력한다. 여기서는, 제5 스위치(SW5) 및 제 7스위치(SW7)는 닫힌 상태이다. 상기 제 3전압(V3)은 제 9스위치(SW9)가 닫히면 EDS 테스트 장치(90)로 출력된다.

도 4b에는 도시되어 있지는 않지만, 제1수신변환기(610)의 출력 신호, 즉 제2 전압(V2)은 도 3에 도시된 바와 같이, 코아 어레이부(미도시)로 입력될 수도 있다. 또한 코아 에레이부(미도시)로부터 출력되는 신호가 EDS 테스트 장치(90)로 입력될 수 있다.

본 발명의 실시 예에서는 액정 디스플레이장치의 칼럼드라이버 내에 인터페이스회로(600)를 구현하여 전압모드 테스트 장치로 상기 칼럼드라이버를 테스트하였으나, 이는 하나의 실시예에 불과하다. 본 발명은 액정디스플레이 장치 뿐만 아니라. 다양한 종류의 반도체 칩 또는 테스트 되어지는 장비등에도 구현이 가능하다.

본 발명은 도면에 도시 된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 칩 내에 전압/전류 변환할 수 있는 인터페 이스 회로를 구현함으로써 전압모드로 동작하는 외부 테스트 장치로 전류모드로 동작하는 칩을 테스트 할 수 있는 효과가 있다.

Claims

테스트 모드에서는 전압모드로 동작 가능한 전류모드 반도체 집적회로 장치에 있어서,

제 1테스트 전압을 수신하며, 상기 제 1테스트 전압을 제 1 테스트 전류로 변환하는 제 1송신변환기;

상기 제 1 테스트 전류 및 기준전류를 수신하고 상기 제 1 테스트 전류 및 상기 기준전류에 기초하여 제 1 출력 전압을 발생하는 제 1수신변환기; 및

상기 제1 출력 전압을 외부로 출력하는 제1 출력부를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
제 1 항에 있어서, 상기 반도체 집적회로 장치는

상기 제1 테스트 전압을 수신하기 위한 테스트 전압 입력 단자를 더 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
제 2 항에 있어서,

상기 반도체 집적회로 장치는 전류 신호 입력 단자를 더 구비하고,

상기 테스트 모드가 아닌 모드에서는, 상기 제1 송신 변환기는 상기 전류 신호 입력 단자를 통하여 수신되는 데이터 전류와 상기 기준 전류에 기초하여, 상기 제1 출력 전압을 발생하는 것을 특징으로 하는 반도체 집적회로 장치.
제 3항에 있어서,

상기 제 1송신변환기는

상기 제1 테스트 전압에 응답하여 상기 제1 테스트 전류를 흐르게 하는 제 1 트랜지스터를 구비하며,

상기 제 1수신변환기는

상기 제1 테스트 전류 혹은 상기 데이터 전류와 상기 기준전류의 차(difference)에 의해 소정의 제1 노드에 유기되는 전압을 씨모스(CMOS) 전압 레벨을 가지는 상기 제1 출력 전압으로 변환하는 비교기를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
제 1항에 있어서, 상기 반도체 집적회로 장치는

제 2 테스트 전압을 수신하며, 상기 제 2테스트 전압을 제 2테스트 전류로 변환하는 제 2송신변환기;

상기 제 2테스트 전류 및 상기 기준전류를 수신하고 상기 제 2테스트 전류 및 상기 기준전류에 기초하여 제2 출력 전압을 발생하는 제 2수신변환기; 및

상기 제 2 출력 전압을 외부로 출력하는 제 2출력부를 구비하는 것을 특징으로 하는 반도체 집적회로장치.
제 5항에 있어서, 상기 반도체 집적회로 장치는

상기 제1 송신변환기, 상기 제 1수신변환기 및 상기 제 1출력부를 포함하는 제 1 신호경로와 상기 제2송신변환기, 상기 제 2수신 변환기 및 상기 제 2출력부를 포함하는 제 2 신호경로 중 어느 하나의 신호 경로가 선택적으로 동작할 수 있는 것을 특징으로 하는 반도체 집적회로 장치.
테스트 모드에서는 전압모드로 동작하고, 비 테스트 모드에서는 전류 모드로 동작하는 반도체 집적회로 장치에 있어서,

상기 테스트 모드에서, 전압 모드 테스트 장치로부터 입력되는 제 1테스트 전압을 수신하며, 상기 제 1테스트 전압을 제 1 테스트 전류로 변환하는 제 1송신변환기; 및

상기 테스트 모드에서는 상기 제 1 테스트 전류를 제1 전압 신호로 변환하고, 상기 비 테스트 모드에서는 채널을 통해 수신되는 데이터 전류를 수신하여 상기 데이터 전류를 변환하여 상기 제1 전압 신호를 발생하는 제 1수신변환기를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
제 7 항에 있어서, 상기 반도체 집적회로 장치는 상기 제1 전압 신호에 기초하여, 코어 출력 신호를 발생하는 코어어레이부; 및

상기 코어 출력 신호를 외부로 출력하는 제1 출력부를 더 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
제 8 항에 있어서, 상기 반도체 집적회로 장치는

상기 테스트 모드에서는 상기 제1 전압 신호에 기초한 전압 신호를 출력하고, 상기 비 테스트 모드에서는 상기 데이터 전류에 기초한 전류 신호를 출력하는 제2 출력부를 더 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
제 7 항에 있어서, 상기 제1 수신변환기는

상기 테스트 모드에서는 상기 제1 테스트 전류를 소정의 기준 전류와 비교하여 상기 제1 전압 신호를 발생하고,

상기 비 테스트 모드에서는 상기 데이터 전류를 상기 소정의 기준 전류와 비교하여 상기 제1 전압 신호를 발생하는 것을 특징으로 하는 반도체 집적회로 장치.