KR100688860B1

KR100688860B1 - 전계방출소자의 제조 방법

Info

Publication number: KR100688860B1
Application number: KR1020050072318A
Authority: KR
Inventors: 이상문; 홍명호; 나승현; 조재춘; 곽정복; 최석우; 맹일상; 이춘근
Original assignee: 삼성전기주식회사
Priority date: 2005-08-08
Filing date: 2005-08-08
Publication date: 2007-03-02
Anticipated expiration: 2025-08-08
Also published as: KR20070017747A

Abstract

본 발명은 전계방출디스플레이(FED)용 전계방출소자(field emission array)의 제조 방법에 관한 것이며, 보다 구체적으로는 탄소나노튜브(CNT)의 에미터(emitter)를 포함하는 것을 특징으로 하는 전계방출소자의 제조 방법에 관한 것으로, 이를 위하여 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성한 후 패턴 내로 탄소나노튜브와 같은 자성 물질을 증착시키고, 자성 물질이 증착된 위로 금속 베이스를 더 형성시키는 것을 특징으로 하는 전계방출소자의 제조 방법을 개시하며, 이에 따라 종래의 페이스트를 이용한 방법 또는 CVD를 이용한 방법과 비교하여 대면적 상에 균일한 밀도의 에미터를 형성할 수 있는 이점을 갖는다. 또한, 페이스트를 사용한 종래의 경우에 발생하던 바인더의 열화 문제를 방지할 수 있고, CVD 장치를 사용하는 경우에 수반되는 고가의 장비로 인한 고비용의 문제점을 방지할 수 있어, 전계방출소자의 양산을 위한 새로운 공정으로써 활용될 수 있다.

전계방출소자, 전계방출디스플레이, 탄소나노튜브, 에미터, 전해 도금, 분산

Description

전계방출소자의 제조 방법 {Method for manufacturing a Field Emission Array}

도 1a 내지 1c는 종래의 일 예에 따른 전계방출소자(FEA)의 제조 공정을 간략히 도시한 도;

도 2a 내지 2d는 종래의 다른 예에 따른 전계방출소자의 제조 공정을 간략히 도시한 도;

도 3은 본 발명의 일 실시예에 따른 전계방출소자의 제조방법을 도시한 순서도;

도 4a 내지 4f는 도 3의 제조방법에 따른 제조 공정을 순차적으로 도시한 공정도;

도 5는 고분자 기판의 표면에 자성물질이 전해 도금되는 공정을 도시한 도;

도 6a는 니켈 및 탄소나노튜브의 수용체에 대한 분산 공정을 개략적으로 도시한 도; 및

도 6b는 도 5a의 분산 공정이 실시되는 상태를 개략적으로 도시한 도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10, 30 : 기판 12, 32 : 전도층

14 : 전자방출물질 20, 40 : 회로 패턴

34 : 절연층 36 : 포토 레지스트층

50 : 금속 촉매 시드층

110 : 금형 112 : 돌출 패턴

120 : 고분자 기판 122 : 패턴

130 : 금속막 140 : 자성 물질

150 : 금속 베이스 210 : 전해조

220 : 전해액 222 : 탄소나노튜브

230 : 기판 240 : 도금 금속

250 : 욕조 260 : 초음파 발생수단

본 발명은 전계방출디스플레이(FED; field emission display)용 전계방출소자(FEA; field emission array)의 제조 방법에 관한 것이며, 보다 구체적으로는 탄소나노튜브(CNT; carbon nano tube)의 에미터(emitter)를 포함하는 것을 특징으로 하는 전계방출소자의 제조 방법에 관한 것이다.

전계 방출 디스플레이(FED)라 함은 강한 전기장(예컨대 5kV/㎛ 이상)에 의해 금속 및 반도체 표면으로부터 진공으로 나오는 전자들을 RGB 형광체에 충돌시킴으로써 빛을 발광하게 하는 원리를 이용한 디스플레이의 한 형태로서, 현재 거의 모든 모니터에 사용되고 있는 음극선관(CRT; cathode ray tube)의 장점과 평판 디스 플레이(FPD; flat panel display)의 장점을 혼합한 차세대 유망한 디스플레이 중의 하나이다.

이러한 FED용 전계방출소자(FEA; field emission array)는 다양한 방식의 공정을 통하여 제작될 수 있으며, 종래에 널리 알려진 제작 공정으로는 CVD 증착법 및 페이스트법(paste method) 등이 있다.

도 1a 내지 1c는 종래의 페이스트법에 의한 전계방출소자(FEA)를 제조하는 방법을 설명한 일 예이다.

도 1에 따라 종래의 전계방출소자의 제조 방법을 설명하면 다음과 같다.

먼저, 아르곤(Ar) 및 크롬(Cr) 등의 기판(10) 위로 도전성 페이스트(12)가 예컨대, 스크린 프린트(screen print) 방법 등에 의해 도포된다(도 1a). 이후에, 탄소나노튜브(CNT), 바인더(binder), 유리 분말(glass powder) 및 은(silver) 등과 같은 전자 방출 물질(14)이 도전성 페이스트 위로 역시 스크린 프린트법에 의해 도포된다(도 1b). 마지막으로, 적외선 레이저(IR laser)를 이용하여 탄소나노튜브를 포함한 전자 방출 물질을 패턴화(20)한다(도 1c). 패턴화된 전자 방출 물질 중 탄소나노튜브의 팁(tip)들이 전자 에미터(emitter)로써 기능하게 된다.

그러나, 이러한 종래의 전계방출소자는 바인더를 이용하기 때문에 고전압 인가시에 바인더에서 방출되는 방출가스로 인하여 전계방출소자의 진공도에 악영향을 미치게 되며, 또한 규칙적인 탄소나노튜브의 조절이 안 되는 경우에는(도 1c 참조) 국부적으로 탄소나노튜브(팁)에 전류가 과도하게 걸리게 됨으로써 열화로 인한 파괴가 일어나는 문제점이 있었다.

다음으로, 도 2a 내지 도 2d는 종래의 다른 예에 따른 전계방출소자의 제조 방법을 도시한 공정도이며, 이를 참조하여 종래의 제조 방법의 다른 예를 설명하면 다음과 같다.

종래의 제조 방법은 먼저 기판(30)에 금속 전도층(32; 전극생성용)을 증착한 후 그 위로 절연층(34) 및 포토 레지스트층(36)을 차례로 증착 형성한다(도 2a).

이때, 금속 전도층(32)은 스퍼터링(sputtering) 또는 증착(evaporation) 공정에 의해 증착되고, 이산화규소(SiO₂), 질산화규소(Si₃N₄), 산화마그네슘(MgO), 산화티타늄(TiO₂) 및 산화탄탈륨(TaO₂) 등과 같은 절연층(34)은 화학적기상증착(CVD; chemical vapor deposition) 및 증착 공정에 의해 증착되며, 포토 레지스트층(36)은 스핀(spinning) 방법에 의해 형성되는 것이 일반적이다.

다음으로, 포토 레지스트층(36)을 이용한 포토그래피(photography) 공정을 거쳐 절연층 일부가 에칭되어 패턴(40)이 형성된다(도 2b). 절연층이 에칭된 금속 전도층의 상부에 금속 촉매 시드층(50; metal catalyst seed layer)이 스퍼터링 공정에 의해 형성되고(도 2c), 마지막으로 금속 촉매 시드층(50) 부분에 CVD 공정을 이용하여 탄소나노튜브(예컨대, 다중벽 나노튜브; MWNT; multi walled nanotube)를 성장시킨다(도 2d).

이러한 방법에 의해 제조되는 전계방출소자는 에미터(예컨대, 탄소나노튜브)의 밀도 조절이 용이한 이점이 있으나, 대면적에 대한 적용이 어려운 점이 있다. 즉, CVD 공정의 특성상 대면적에 대한 적용이 어려우며, 또한 도금을 이용하는 경 우에는 이와 반대로 밀도의 조절이 어려운 점이 있다.

본 발명은 대용량의 균일한 밀도의 탄소나노튜브 에미터를 포함하는 전계방출소자(FEA)를 제조하는 방법을 제공하기 위한 것이다.

본 발명은 또한 탄소나노튜브를 분산시킨 분산제를 전해액으로 활용함으로써 도금 공정을 이용하는 경우에도 밀도의 조절이 가능한 전계방출소자의 제조 방법을 제공하기 위한 것이다.

이러한 목적들을 달성하기 위하여, 본 발명은 (a) 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성하는 단계와; (b) 패턴을 포함하는 고분자 기판의 표면에 금속막을 증착하는 단계와; (c) 금속막을 이용한 전해 도금을 통하여 자성물질을 상기 패턴 내로 충진하는 단계와; (d) 고분자 기판 및 충진된 자성물질의 표면에 금속 베이스를 도금하는 단계; 및 (e) 금속막을 제거함으로써 고분자 기판을 분리하는 단계를 포함하고, 이때 자성 물질은 니켈(Ni) 및 탄소나노튜브(CNT)의 결합체로 구성되고 금속 베이스는 니켈층으로 구성되며, 이에 따라 탄소나노튜브가 에미터로써 활용되는 전계방출소자(field emission array)를 제조하는 방법을 제공한다.

본 발명에 있어서, (c) 단계의 전해 도금에서 전해액은 니켈 및 탄소나노튜브가 포함된 수용체이고, 수용체는 전해 도금에 사용되기 이전에 분산(dispersion) 처리되는 것을 특징으로 한다.

또한, 본 발명에 있어서, 수용체에 대한 분산 처리는 양이온 분산제가 첨가된 후 초음파가 가해짐으로써 수행되는 것을 특징으로 한다.

또한, 본 발명에 있어서, 수용체는 분산 처리된 이후에 필터를 이용하여 여과된 후 (c) 단계의 전해 도금의 전해액으로 공급되는 것을 특징으로 한다.

또한, 본 발명에 있어서, (c) 단계는 (c-1) 패턴을 포함한 금속막 위로 자성물질을 적층하는 단계; 및 (c-2) 패턴을 제외한 기판의 표면에 금속막이 노출되도록 고분자 기판의 표면을 평탄화하는 단계;를 포함하는 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

도 3은 본 발명의 일 실시예에 따른 전계방출소자의 제조방법을 도시한 순서도이다. 도 3을 참조하여 본 발명에 따른 전계방출소자의 제조방법을 간략히 설명하면 다음과 같다.

본 발명에 따르면, 전계방출소자(FEA)는 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성하는 단계(S100)와, 패턴을 포함하는 기판의 표면에 구리 등의 금속막을 형성하는 단계(S110)와, 금속막을 이용한 전해 도금을 실시하여 고분자 기판의 패턴 내로 자성물질을 충진시키는 단계(S120)와, 고분자 기판의 표면에 금속 베이스를 도금하는 단계(S130), 및 금속막을 에칭함으로써 고분자 기판을 분리 제거하는 단계(S140)에 의해 제조될 수 있다.

이러한 제조방법은 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성한 후 분산 처리된 탄소나노튜브 등의 자성 물질을 패턴 내부로 충진시켜 대면적으로 균일한 밀도의 에미터(emitter)를 형성하는 점에 특징을 갖는 다.

이하, 각 공정 순서에 따라 도시된 공정도들(도 4a 내지 4g)을 참조하여 그 상세를 설명하기로 한다.

본 발명에 따른 전계방출소자(FEA)의 제조방법은 먼저 나노 단위의 돌출 패턴(112)이 형성된 금형(110; 스탬퍼; stamper)을 이용한 임프린트 공정에 특징이 있다. 고분자 기판(120)을 금형(110)에 배치한 후 가열 가압한 후 금형으로부터 분리하면 도 4a에 도시된 바와 같이 금형의 돌출 패턴(112)에 대응되는 나노 단위의 패턴(122)이 형성된 기판(120)을 형성할 수 있다.

이러한 임프린트 공정은 기존의 반도체 제조공정에서 일반적으로 사용되던 포토리소그래피(photolithography) 공정 등보다 더욱 정밀한 스케일의 패턴을 형성하도록 하며, 또한 단순히 가열 가압에 의해 고분자 기판상에 최대 나노 단위의 패턴까지 형성할 수 있는 등 인쇄회로기판을 포함한 다양한 분야에서 향후 계속적으로 개발 사용될 수 있는 기술의 하나이다.

이처럼, 나노 단위의 패턴(122)이 형성된 고분자 기판(120)의 표면은 도 4b에 도시된 바와 같이 나타난다. 즉, 금형의 돌출 패턴의 형상(간격 및 크기 등)에 맞추어 배열되는 다수의 패턴(122)을 고분자 기판(120)의 표면에서 찾아볼 수 있다.

다음으로, 패턴들(122)이 형성된 고분자 기판의 표면 위로 구리(Cu)와 같은 금속막(130)을 스퍼터링(sputtering) 공정 등을 이용하여 형성한다. 금속막(130)은 기판(120)의 표면과 함께 각 패턴(122)의 내부면에 형성된다(도 4c). 이때, 고 분자 기판(120)은 앞서 임프린트 공정에서 가열 가압되었기 때문에 경화된 상태이고, 경화된 상태의 고분자 기판 위로 구리 이온을 충돌시킴으로써 그 표면에 물리적으로 구리막과 같은 금속막을 형성할 수 있다.

다음으로, 도 4d에 도시된 바와 같이, 금속막(130)이 형성된 고분자 기판(120)의 표면에 니켈+탄소나노튜브(Ni+CNT)와 같은 자성 물질(140)을 증착한다. 이러한 자성 물질(140)의 증착은 기판(120)의 표면에 형성된 금속막(130)을 이용한 전해 도금으로 실시되며, 이후 금속막(130)을 기준으로 고분자 기판(120)의 표면 위로 형성된 자성 물질을 일부분 제거함으로써, 각 패턴 내부에만 자성 물질(140)이 충진된 상태의 구조체를 형성한다(도 4e).

자성 물질(140)의 증착과 관련하여 그 공정의 상세를 설명하면 다음과 같다.

자성 물질(140)의 증착은 도 5에 도시된 바와 같이, 전해액을 이용한 전해 도금 공정에 의해 실시될 수 있다. 예를 들면, 니켈 이온(Ni² ⁺) 및 탄소나노튜브(222) 등이 분산처리된 전해액(220)이 전해조(210) 내에 수용되고, 전해액 내로 고분자 기판(230) 및 니켈(Ni)과 같은 도금 금속(240)이 담겨진 후, 이들 고분자 기판(230) 및 도금 금속(240)에 직류 전류를 연결함으로써 도금 공정이 수행된다.

이러한 도금 공정이 이루어지는 공정 조건은 다음과 같다. 예를 들면, 도금시 온도는 50℃를 유지하며, 고분자 기판과 도금 금속에 인가되는 전류 밀도는 대략 0.1 내지 0.5 ASD 범위 내에서 조절하고, 그리고 도금 공정 시간은 1분 내지 3분 범위 내에서 실시함으로써 결과적으로 두께 0.1 내지 0.2 ㎛의 자성 물질(니켈 + 탄소나노튜브)을 패턴 내로 증착시킬 수 있다.

또한, 이 도금 공정에서 사용되는 전해액은 앞서 설명한 바와 같이 탄소나노튜브가 분산제에 의해 분산 처리된 상태로 제공되는 것이 바람직하다. 도 6a 및 6b는 분산 공정에 관한 개략도 및 분산이 이루어지는 일 예를 도시한 도이다.

도 6에 도시된 바와 같이, 도금 공정에 사용되는 전해액을 생성하기 위하여 탄소나노튜브의 분산 처리가 실시되며, 이는 욕조(250) 내에 탄소나노튜브(CNT)와 니켈 도금액 조성과 양이온 분산제(CNT 100~200wt%)를 넣어준 후 초음파 발생수단(260)을 이용하여 초음파를 인가함으로써 분산 처리되도록 할 수 있다.

분산 공정에 대하여 상세히 설명한다면, CVD-MWNT, Arc-MWNT, SWNT 등의 탄소나노튜브(CNT)를 대략 10 내지 20 mg/L의 양으로 4L의 니켈 Watt욕(니켈 도금액 조성)에 넣은 후 CNT 무게 대비 1배 내지 2배 정도의 양이온 분산제와 함께 30분에서 1시간 정도 초음파를 인가하여 실시한다. 이때, 본 발명의 분산 공정에 사용되는 양이온 분산제로는, BKC(Benzalkonium Chloride, ALDRICH), NaDDBS(sodium dodecylbenzene sulfonate), Triton-X, CTAB(cetyltrimetylammonium bromide) 등이 사용되는 것이 바람직하며, 반면 이로 한정되는 것은 아니다.

이러한 양이온 분산제가 도 6b에 도시된 바와 같이 탄소나노튜브(CNT)에 결합된 후 분리됨으로써 탄소나노튜브가 분산 처리된 전해액을 생성할 수 있다.

그러나, 양이온 분산제를 이용하여 분산 처리된 탄소나노튜브가 완전히 분산되지 못하여 불균질 상태(예컨대, 일부의 탄소나노튜브가 뭉쳐진 상태)로 남아 있을 수 있으며, 이를 해소하기 위하여 분산 공정 이후에 통상의 필터(예컨대, ㎛ 단 위의 필터)를 사용하여 전해액 내에 뭉쳐 있는 탄소나노튜브를 걸러내는 공정을 수반할 수 있다. 이러한 공정을 거쳐 생성된 탄소나노튜브가 분산 처리된 용액이 도 5의 전해조 내에 채워지는 전해액으로써 공급될 수 있다.

이후, 고분자 기판(120)의 표면 위로 니켈(Ni)과 같은 금속의 금속 베이스(150)를 역시 전해 도금을 이용하여 형성하며(도 4f), 최종적으로 금속막(130)을 식각함으로써 고분자 기판(120)을 분리함으로써 금속 베이스(150)상에 자성 물질(140) 패턴이 형성된 전계방출소자(FEA)의 구조를 제조할 수 있다(도 4g).

이상과 같은 제조 공정에 따르면, 본 발명은 예컨대, 니켈 재질의 금속 베이스상에 니켈+탄소나노튜브의 자성 물질로 구성된 에미터가 균일한 밀도로 형성된 구조의 전계방출소자의 구조를 제공할 수 있으며, 특히 이러한 전계방출소자의 규모가 대면적에서 제조될 수 있는 특징을 갖는다.

즉, 본 발명에 따른 전계방출소자의 제조 방법은 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성한 후 패턴 내로 탄소나노튜브와 같은 자성 물질을 증착시키고, 자성 물질이 증착된 위로 금속 베이스를 더 형성시키며, 이후 고분자 기판을 분리함으로써 탄소나노튜브의 에미터가 형성된 금속 베이스로 구성되는 전계방출소자를 제공할 수 있다.

이러한 공정에 의해 제조되는 전계방출소자는 종래의 페이스트를 이용한 방법 또는 CVD를 이용한 방법과 비교하여 대면적 상에 균일한 밀도의 에미터를 형성할 수 있는 이점을 갖는다. 또한, 페이스트를 사용한 종래의 경우에 발생하던 바인더의 열화 문제를 방지할 수 있고, CVD 장치를 사용하는 경우에 수반되는 고가의 장비로 인한 고비용의 문제점을 방지할 수 있어, 전계방출소자의 양산을 위한 새로운 공정으로써 활용될 수 있다.

본 발명에 따른 전계방출소자의 제조 방법은 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성한 후 패턴 내로 탄소나노튜브와 같은 자성 물질을 증착시키고, 자성 물질이 증착된 위로 금속 베이스를 더 형성시키는 것을 특징으로 하며, 이에 따라 종래의 페이스트를 이용한 방법 또는 CVD를 이용한 방법과 비교하여 대면적 상에 균일한 밀도의 에미터를 형성할 수 있는 이점을 갖는다. 또한, 페이스트를 사용한 종래의 경우에 발생하던 바인더의 열화 문제를 방지할 수 있고, CVD 장치를 사용하는 경우에 수반되는 고가의 장비로 인한 고비용의 문제점을 방지할 수 있어, 전계방출소자의 양산을 위한 새로운 공정으로써 활용될 수 있다.

Claims

(a) 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성하는 단계;

(b) 상기 패턴을 포함하는 고분자 기판의 표면에 금속막을 증착하는 단계;

(c) 상기 금속막을 이용한 전해 도금을 통하여 자성물질을 상기 패턴 내로 충진하는 단계;

(d) 충진된 자성물질이 각 패턴별로 분리된 상태에서 상기 고분자 기판 및 충진된 자성물질의 표면에 금속 베이스를 도금하는 단계; 및

(e) 상기 금속막을 제거함으로써 상기 고분자 기판을 분리하는 단계를 포함하고,

상기 자성 물질은 니켈(Ni) 및 탄소나노튜브(CNT)의 결합체로 구성되고 상기 금속 베이스는 니켈층으로 구성되며, 이에 따라 상기 탄소나노튜브가 에미터로써 활용되는 전계방출소자(field emission array)를 제조하는 방법.
제 1 항에 있어서, 상기 (c) 단계의 전해 도금에서 전해액은 니켈 및 탄소나노튜브가 포함된 수용체이고, 상기 수용체는 전해 도금에 사용되기 이전에 분산(dispersion) 처리되는 것을 특징으로 하는 전계방출소자의 제조 방법.
제 2 항에 있어서, 상기 수용체에 대한 분산 처리는 양이온 분산제가 첨가된 후 초음파가 가해짐으로써 수행되는 것을 특징으로 하는 전계방출소자의 제조 방법.
제 3 항에 있어서, 상기 수용체는 분산 처리된 이후에 필터를 이용하여 여과된 후 상기 (c) 단계의 전해 도금의 전해액으로 공급되는 것을 특징으로 하는 전계방출소자의 제조 방법.
제 4 항에 있어서, 상기 (c) 단계는

(c-1) 상기 패턴을 포함한 금속막 위로 자성물질을 적층하는 단계; 및

(c-2) 상기 패턴을 제외한 상기 기판의 표면에 금속막이 노출되도록 상기 고분자 기판의 표면을 평탄화하는 단계;

를 포함하는 것을 특징으로 하는 전계방출소자의 제조 방법.