[go: up one dir, main page]

KR100688515B1 - 메모리 모듈 및 시스템 - Google Patents

메모리 모듈 및 시스템 Download PDF

Info

Publication number
KR100688515B1
KR100688515B1 KR1020050001122A KR20050001122A KR100688515B1 KR 100688515 B1 KR100688515 B1 KR 100688515B1 KR 1020050001122 A KR1020050001122 A KR 1020050001122A KR 20050001122 A KR20050001122 A KR 20050001122A KR 100688515 B1 KR100688515 B1 KR 100688515B1
Authority
KR
South Korea
Prior art keywords
memory
circuit board
section
module
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050001122A
Other languages
English (en)
Other versions
KR20060080710A (ko
Inventor
최인수
이준희
최희주
정일규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050001122A priority Critical patent/KR100688515B1/ko
Priority to DE102006000715A priority patent/DE102006000715B4/de
Priority to US11/325,083 priority patent/US7583509B2/en
Priority to CNA2006100057202A priority patent/CN1822207A/zh
Priority to TW095100680A priority patent/TWI323468B/zh
Publication of KR20060080710A publication Critical patent/KR20060080710A/ko
Application granted granted Critical
Publication of KR100688515B1 publication Critical patent/KR100688515B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D1/00—Ropes or like decorative or ornamental elongated trimmings made from filamentary material
    • D04D1/04—Ropes or like decorative or ornamental elongated trimmings made from filamentary material by threading or stringing pearls or beads on filamentary material
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D7/00—Decorative or ornamental textile articles
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D9/00—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for
    • D04D9/04—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for built-up from several strips or elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Wire Bonding (AREA)

Abstract

메모리 모듈 및 시스템이 개시된다. 본 발명의 실시예에 따른 메모리 모듈은 제 1 회로 보드, 제 2 회로 보드 및 연결부를 구비한다. 제 1 회로 보드는 적어도 하나의 메모리 칩을 장착한다. 제 2 회로 보드는 적어도 하나의 메모리 칩을 장착한다. 연결부는 상기 제 1 회로 보드 및 상기 제 2 회로 보드를 전기적으로 연결하며 유연하게 휠 수 있다. 상기 제 1 회로 보드 및 상기 제 2 회로 보드는 각각 데이터를 수신하는 모듈 탭을 구비한다. 상기 제 1 및 제 2 회로 보드의 메모리 칩들은 상기 모듈 탭을 통하여 상기 데이터를 직접 수신한다. 상기 연결부는 상기 제 1 회로 보드의 적어도 하나의 메모리 칩과 상기 제 2 회로 보드의 적어도 하나의 메모리 칩 사이에서 신호들을 전송한다. 상기 연결부는 커맨드, 어드레스 신호 및 클럭 신호를 전송한다. 본 발명에 따른 메모리 모듈 및 메모리 시스템은 일반적인 메모리 모듈과 동일한 특성을 유지하면서도 메모리 컨트롤러로부터의 배선들이 서로 동일한 길이이며 최단 길이가 되도록 함으로써 신호 전달 특성을 향상시킬 수 있는 장점이 있다.

Description

메모리 모듈 및 시스템{Memory module and memory system having the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 메모리 모듈을 구비하는 일반적인 메모리 시스템을 나타내는 도면이다.
도 2는 메모리 모듈을 구비하는 다른 일반적인 메모리 시스템을 나타내는 도면이다.
도 3은 일반적인 메모리 모듈을 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 메모리 모듈을 구비하는 메모리 시스템을 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 모듈을 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 메모리 시스템의 다른 구조를 설명하는 도면이다.
본 발명은 메모리 모듈 및 메모리 시스템에 관한 것으로서, 특히 유연하게 휠(flexible) 수 있는 특성을 지닌 메모리 모듈 및 이를 구비하는 메모리 시스템 에 관한 것이다.
최근의 반도체 메모리 장치는 고 집적화 및 고 속도화로 인하여 반도체 메모리 장치를 장착하는 시스템 상에서의 신호 전송을 위한 신호선의 라우팅(routing)이 점점 어려워지고 있다.
도 1은 메모리 모듈을 구비하는 일반적인 메모리 시스템을 나타내는 도면이다.
도 1을 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(120)와 메모리 모듈들(MM1, MM2)을 장착하는 보드(110)를 구비한다. 메모리 모듈들(MM1, MM2)은 복수개의 메모리 칩(MC)을 장착한다. 메모리 컨트롤러(120)는 보드(110) 상의 신호선들(R1, R2, R3)을 통하여 메모리 모듈들(MM1, MM2)로 신호를 전송한다. 신호선들(R1, R2, R3)은 금속 라인이나 전기적 신호를 전송할 수 있는 전도체 라인일 수 있다.
그런데, 도 1에서 알 수 있듯이, 메모리 컨트롤러(120)에서 메모리 모듈들(MM1, MM2)로 신호를 전송하기 위한 신호선들(R1, R2, R3)의 길이가 서로 다르다. 이는 보드(110)가 점점 고 집적화 됨에 따라 신호선들(R1, R2, R3)을 동일 길이로 라우팅 하는 것이 어렵기 때문이다.
신호선들(R1, R2, R3)의 길이가 서로 다름으로 인하여 전송되는 신호 특성이 서로 달라지는 문제가 발생할 수 있다.
메모리 컨트롤러(120)에서 출력되는 신호선들(R1, R2, R3)의 길이를 동일하 게 하기 위해서 도 1과 같이 신호선들(R1, R2, R3)이 굽은 형태로 라우팅 될 수 있다. 그러나, 신호선들(R1, R2, R3)이 굽게되는 경우 전달되는 신호의 임피던스 불일치(impedance mismatching)나 신호 지연의 문제가 발생될 수 있다.
도 2는 메모리 모듈을 구비하는 다른 일반적인 메모리 시스템을 나타내는 도면이다.
도 2의 메모리 시스템(200)도 메모리 컨트롤러(220)와 메모리 모듈들(MM1, MM2)을 장착하는 보드(210)를 구비한다. 도 2의 메모리 컨트롤러(220)로부터 메모리 모듈들(MM1, MM2)로 배치되는 신호선들(R1, R2)도 서로 길이를 동일하게 하기 위하여 매우 굽은 형태로 배치되는 것을 알 수 있다. 이러한 경우 전달되는 신호의 임피던스 불일치(impedance mismatching)나 신호 지연의 문제가 발생될 수 있다.
도 3은 일반적인 메모리 모듈을 나타내는 도면이다.
도 3의 일반적인 메모리 모듈(300)은 메모리 칩(MC)과 신호들을 수신하여 메모리 칩(MC)으로 전송하는 모듈 탭(MTP)을 구비한다.
도 1 및 도 2에서 설명된 신호선들(R1, R2, R3)의 배치로 인한 신호 전달 특성의 저하 문제는 메모리 모듈(300)이 고정된 모양으로 유연하게(Flexible) 휘거나 꺾을 수 없는 구조이기 때문이다.
메모리 모듈(300)의 고정된 형태로 인하여 메모리 모듈(300)이 보드에 장착될 경우 한정된 위치에 밖에 배치될 수 없고, 메모리 컨트롤러로부터 메모리 모듈(300)로 신호선들을 디자인하는데 있어 어려움이 따른다.
따라서, 메모리 시스템상의 메모리 컨트롤러의 위치에 맞춰 유연하게 (Flexible) 메모리 모듈을 장착할 수 있는 메모리 모듈이 필요하다.
본 발명이 이루고자하는 기술적 과제는 유연하게 휠 수 있는 구조의 메모리 모듈을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 유연하게 휠 수 있는 구조의 메모리 모듈을 구비하는 메모리 시스템을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 모듈은 제 1 회로 보드, 제 2 회로 보드 및 연결부를 구비한다.
제 1 회로 보드는 적어도 하나의 메모리 칩을 장착한다. 제 2 회로 보드는 적어도 하나의 메모리 칩을 장착한다. 연결부는 상기 제 1 회로 보드 및 상기 제 2 회로 보드를 전기적으로 연결하며 유연하게 휠 수 있다. 상기 제 1 회로 보드 및 상기 제 2 회로 보드는 각각 데이터를 수신하는 모듈 탭을 구비한다.
상기 제 1 및 제 2 회로 보드의 메모리 칩들은 상기 모듈 탭을 통하여 상기 데이터를 직접 수신한다. 상기 연결부는 상기 제 1 회로 보드의 적어도 하나의 메모리 칩과 상기 제 2 회로 보드의 적어도 하나의 메모리 칩 사이에서 신호들을 전송한다. 상기 연결부는 커맨드, 어드레스 신호 및 클럭 신호를 전송한다.
상기 연결부는 필름 케이블 또는 전도성 와이어(electrical wire) 일 수 있다. 상기 메모리 모듈은 DIMM(Dual In line Memory Module)일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 메모리 모 듈은 유연하게 휠 수 있거나 또는 고정된 형태인 회로 보드를 구비한다. 상기 회로 보드는 제 1 내지 제 3 섹션을 구비한다.
제 1 섹션은 적어도 하나의 메모리 칩을 장착하며 고정된 구조이다. 제 2 섹션은 적어도 하나의 메모리 칩을 장착하며 고정된 구조이다. 제 3 섹션은 상기 제 1 섹션과 상기 제 2 섹션 사이에 배치되며 유연하게 휠 수 있는 구조이다.
상기 제 1 섹션 및 상기 제 2 섹션은 각각 데이터를 수신하는 모듈 탭을 구비한다. 상기 제 3 섹션은 상기 제 1 섹션 및 상기 제 2 섹션을 전기적으로 연결한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 시스템은 메모리 컨트롤러 및 메모리 모듈을 구비한다.
메모리 모듈은 상기 메모리 컨트롤러와 장착된 복수개의 메모리 칩들 사이의 신호 전송을 위한 배선 거리가 모두 동일하고 최단거리가 되도록 유연하게 휠 수 있는 구조를 가진다.
상기 메모리 모듈은 제 1 및 제 2 회로보드, 연결부를 구비한다. 제 1 회로 보드는 적어도 하나의 메모리 칩을 장착한다. 제 2 회로 보드는 적어도 하나의 메모리 칩을 장착한다.
연결부는 상기 제 1 회로 보드 및 상기 제 2 회로 보드를 전기적으로 연결하며 유연하게 휠 수 있다. 상기 제 1 회로 보드 및 상기 제 2 회로 보드는 상기 메모리 컨트롤러로부터 장착된 상기 메모리 칩으로의 배선 거리가 동일하도록 상기 메모리 컨트롤러를 둘러싸는 구조이다.
상기 메모리 컨트롤러가 4각형 구조인 경우 상기 제 1 회로 보드 및 상기 제 2 회로 보드는 상기 연결부에 의해서 휘어져서 각각 상기 메모리 컨트롤러의 제 1 면 및 제 2 면에 수평하게 배치된다.
상기 메모리 시스템은 상기 메모리 컨트롤러의 제 3 면 및 제 4 면에 수평하게 제 3 회로 보드 및 제 4 회로 보드가 배치되며 연결부에 의해서 상기 제 3 회로 보드 및 상기 제 4 회로 보드가 연결되는 메모리 모듈을 더 구비한다. 상기 제 1 회로 보드 및 상기 제 2 회로 보드는 각각 데이터를 수신하는 모듈 탭을 구비하고, 장착된 메모리 칩들이 상기 모듈 탭을 통하여 데이터를 직접 수신한다.
상기 메모리 모듈은 유연하게 휠 수 있거나 또는 고정된 구조인 회로 보드를 구비하고, 상기 회로 보드는 제 1 내지 제 3 섹션을 구비한다. 제 1 섹션은 적어도 하나의 메모리 칩을 장착하며 고정된 구조이다. 제 2 섹션은 적어도 하나의 메모리 칩을 장착하며 고정된 구조이다. 제 3 섹션은 상기 제 1 섹션과 상기 제 2 섹션 사이에 배치되며 유연하게 휠 수 있는 구조이다.
상기 제 1 섹션 및 상기 제 2 섹션은상기 메모리 컨트롤러로부터 내부의 상기 메모리 칩으로의 라우팅 거리가 동일하도록 상기 메모리 컨트롤러를 둘러싸는 구조이며, 상기 제 1 섹션 및 상기 제 2 섹션은 각각 데이터를 수신하는 모듈 탭을 구비한다. 상기 제 3 섹션은 상기 제 1 섹션 및 상기 제 2 섹션을 전기적으로 연결한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 메모리 모듈을 구비하는 메모리 시스템을 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 모듈을 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 메모리 시스템(400)은 메모리 컨트롤러(420) 및 메모리 모듈(MM)을 구비한다. 메모리 컨트롤러(420) 및 메모리 모듈(MM)은 시스템 보드(410)상에 장착된다. 시스템 보드(420) 상에는 많은 수의 기능 블록들이 장착될 수 있으나 여기서는 설명의 편의를 위하여 도시를 생략한다.
도 4에서 알 수 있듯이, 본 발명의 실시예에 따른 메모리 모듈(MM)은 종래의 메모리 모듈(MM-A)과 달리 유연하게 휠 수 있는 구조를 가진다.
메모리 모듈(MM)은 유연하게 휠 수 있어서 메모리 컨트롤러(420)와 장착된 복수개의 메모리 칩들(MC) 사이의 신호 전송을 위한 배선(R) 거리가 모두 동일하도록 메모리 컨트롤러(420)를 둘러쌀 수 있다.
본 발명의 실시예에 따른 메모리 모듈(MM)은 종래의 메모리 모듈(MM-A)이 직사각형의 딱딱하고 고정된 구조를 가짐으로써 장착된 메모리 칩들(MC)로 메모리 컨트롤러(420)로부터 신호가 전송되기 위한 배선들(R)의 거리가 서로 다르고 또한 배선들(R)이 굽은 형태를 가지게 되는 문제점을 해결할 수 있다.
메모리 모듈(MM)이 도 4에 도시된 것과 같이 휘어짐으로써 메모리 컨트롤러(420)에서 신호 전송을 위한 배선들(R)간의 길이가 모두 동일해질 수 있으며, 또한 최단 거리가 되도록 할 수 있다. 메모리 컨트롤러(420)에서 출력된 데이터는 메모리 모듈(MM)의 모듈 탭(MTP)을 통하여 메모리 칩들(MC)로 인가된다.
도 5를 참조하여 메모리 모듈(MM)의 구조를 좀 더 설명한다.
메모리 모듈(MM)은 제 1 및 제 2 회로보드(MCB1, MCB2)와 연결부(EC)를 구비한다. 제 1 회로 보드(MCB1)는 적어도 하나의 메모리 칩(MC)을 장착한다. 제 1 회로 보드(MCB1)는 딱딱하고 고정된 구조를 가지는 종래의 메모리 모듈(300)과 동일한 구조를 가진다.
따라서, 제 1 회로 보드(MCB1)는 데이터(미도시)를 수신하는 모듈 탭(MTP)을 구비한다. 제 1 회로 보드(MCB1)가 장착하는 메모리 칩(MC)의 수는 도 3의 종래의 메모리 모듈(300)이 장착하는 메모리 칩(MC)의 수보다 작다.
제 2 회로 보드(MCB2)도 적어도 하나의 메모리 칩(MC)을 장착한다. 제 2 회로 보드(MCB2)는 딱딱하고 고정된 구조를 가지는 종래의 메모리 모듈(300)과 동일한 구조를 가진다.
따라서, 제 2 회로 보드(MCB2)는 데이터(미도시)를 수신하는 모듈 탭(MTP)을 구비한다. 제 2 회로 보드(MCB2)가 장착하는 메모리 칩(MC)의 수는 도 3의 종래의 메모리 모듈(300)이 장착하는 메모리 칩(MC)의 수보다 작다.
바람직하게는 제 1 회로 보드(MCB1)와 제 2 회로 보드(MCB2)가 장착하는 메모리 칩(MC)의 수를 합치면 종래의 메모리 모듈(300)이 장착하는 메모리 칩(MC)의 수와 동일하다.
제 1 회로 보드(MCB1)와 제 2 회로 보드(MCB2)는 연결부(EC)에 의하여 전기적으로 연결된다. 연결부(EC)는 유연하게 휠 수 있는 특성을 가진다. 따라서, 연결부(EC)는 필름 케이블 또는 전도성 와이어(electrical wire)등 전기적 신호를 전송할 수 있으며 유연하게 휠 수 있는 특성을 가지는 어떠한 물질 일 수 있다.
연결부(EC)는 전기적 신호를 전송할 수 있으므로 제 1 회로 보드(MCB1)의 적어도 하나의 메모리 칩(MC)과 제 2 회로 보드(MCB2)의 적어도 하나의 메모리 칩(MC) 사이에서 신호들을 전송할 수 있다.
제 1 회로 보드(MCB1)와 제 2 회로 보드(MCB2)는 각각 모듈 탭(MTP)을 구비하여 메모리 컨트롤러(420)로부터 데이터(미도시)를 직접 수신하여 장착된 메모리 칩(MC)들로 인가할 수 있으므로, 연결부(EC)를 통하여 전송되는 신호는 커맨드나 어드레스 신호나 클럭 신호와 같이 모듈 탭(MTP)으로 수신된 후 좌우의 컴포넌트(component), 즉 제 1 회로 보드(MCB1)와 제 2 회로 보드(MCB2) 각각으로 분기되는 신호들이다.
이와 같은 본 발명의 실시예에 따른 메모리 모듈(MM)은 DIMM(Dual In line Memory Module)일 수 있다. DIMM 이외에도, UDIMM(Un-buffered Dual In line Memory Module)이나 RDIMM(Registered Dual In line Memory Module)이나 SODIMM(Small Outline Dual In line Memory Module)일 수 있다.
다시 도 4를 참조하면, 도 5의 구조를 가지는 메모리 모듈(MM)은 도 4에서처럼 제 1 회로 보드(MCB1) 및 제 2 회로 보드(MCB2)가 메모리 컨트롤러(420)로부터 의 배선(R) 거리가 동일하고 또한 최단거리가 되도록 장착된다.
예를 들어, 메모리 컨트롤러(420)가 도 4에서처럼 4각형 구조인 경우, 메모리 모듈(MM)의 제 1 회로 보드(MCB1) 및 제 2 회로 보드(MCB2)는 연결부(EC)에 의해서 휘어져서 각각 메모리 컨트롤러(420)의 제 1 면 및 제 2 면에 수평하게 배치된다.
그러면, 메모리 컨트롤러(420)로부터 메모리 모듈(MM)로의 배선(R) 거리가 동일하고 또한 최단거리가 될 수 있다. 메모리 모듈(MM)이 시스템 보드(410)에 장착되기 위한 소켓(미도시)도 메모리 컨트롤러(420)의 제 1 면 및 제 2 면에 수평하게 배치된다.
도 6은 본 발명의 실시예에 따른 메모리 시스템의 다른 구조를 설명하는 도면이다.
도 6을 참조하면, 메모리 시스템(600)은 도 4의 메모리 시스템(400)과 동일한 구조를 가지는 것 이외에 메모리 컨트롤러(620)의 제 3 면 및 제 4 면에 수평하게 제 3 회로 보드(MCB3) 및 제 4 회로 보드(MCB4)가 배치되며 연결부(EC2)에 의해서 제 3 회로 보드(MCB3) 및 제 4 회로 보드(MCB4)가 연결되는 메모리 모듈(MM2)을 더 구비한다.
즉, 도 6에 도시된 제 1 및 제 2 회로 보드(MCB1, MCB2)와 연결부(EC1)를 구비하는 메모리 모듈(MM1)은 도 4의 메모리 모듈(MM)과 동일한 메모리 모듈이며, 도 6의 메모리 컨트롤러(620) 또한 도 4의 메모리 컨트롤러(420)와 동일한 메모리 컨트롤러이다.
도 6의 메모리 시스템(600) 구조는 듀얼 채널 시스템(Dual Channel System)을 형성한다. 메모리 모듈(MM2)은 도 5의 메모리 모듈(MM)과 동일한 구조를 가진다. 메모리 컨트롤러(620)는 두 개의 메모리 모듈(MM1, MM2)에 각각 동일한 데이터 또는 서로 다른 데이터(미도시)를 동일한 길이의 배선을 통하여 전송할 수 있다. 두 개의 메모리 모듈(MM1, MM2)은 동시에 또는 서로 각각 동작할 수 있다.
메모리 컨트롤러(620)에서 메모리 모듈(MM1)로 신호를 전송하는 배선(R)들의 길이는 서로 동일하다. 마찬가지로, 메모리 컨트롤러(620)에서 메모리 모듈(MM2)로 신호를 전송하는 배선(R)들의 길이는 서로 동일하다.
다만, 메모리 컨트롤러(620)에서 메모리 모듈(MM1)로 신호를 전송하는 배선(R)들의 길이와 메모리 컨트롤러(620)에서 메모리 모듈(MM2)로 신호를 전송하는 배선(R)들의 길이는 서로 동일할 수도 있고 다를 수 도 있다. 즉, 경우에 따라서는 메모리 모듈(MM2)은 메모리 컨트롤러(620)로부터 메모리 모듈(MM1)보다 더 멀리 떨어져서 장착될 수도 있다.
도 5의 메모리 모듈(MM)은 하나의 회로 보드를 구성하는 3개의 섹션으로 구분될 수 있다. 즉, 제 1 섹션은 적어도 하나의 메모리 칩을 장착하며 고정된 구조이고, 제 2 섹션은 적어도 하나의 메모리 칩을 장착하며 고정된 구조이며 제 3 섹션은 상기 제 1 섹션과 상기 제 2 섹션 사이에 배치되며 유연하게 휠 수 있는 구조이다.
본 발명의 다른 실시예에 따른 메모리 모듈은 이와 같이 하나의 회로 보드가 상술한 특징을 가지는 3개의 섹션으로 구분되는 구조를 가진다. 본 발명의 실시예 에 따른 3개의 섹션으로 구분된 구조를 가지는 메모리 모듈은 다양할 수 있으며, 경우에 따라서는 도 5에 도시된 메모리 모듈(MM)과 동일한 구조를 가질 수도 있다. 도 5의 메모리 모듈(MM)의 구조 및 기능은 설명된 바 있으므로 상세한 설명을 생략한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리 모듈 및 메모리 시스템은 일반적인 메모리 모듈과 동일한 특성을 유지하면서도 메모리 컨트롤러로부터의 배선들이 서로 동일한 길이이며 최단 길이가 되도록 함으로써 신호 전달 특성을 향상시킬 수 있는 장점이 있다.

Claims (24)

  1. 적어도 하나의 메모리 칩을 장착하는 제 1 회로 보드 ;
    적어도 하나의 메모리 칩을 장착하는 제 2 회로 보드 ; 및
    상기 제 1 회로 보드 및 상기 제 2 회로 보드를 전기적으로 연결하며 유연하게 휠 수 있는 연결부를 구비하고,
    상기 제 1 회로 보드 및 상기 제 2 회로 보드는 각각, 데이터를 수신하는 모듈 탭을 구비하고,
    상기 제 1 회로 보드 및 상기 제 2 회로 보드는, 상기 메모리 컨트롤러로부터 적어도 하나의 장착된 상기 메모리 칩으로의 배선 거리가 실질적으로 동일하도록 상기 메모리 컨트롤러를 둘러싸는 구조인 것을 특징으로 하는 메모리 시스템.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 회로 보드의 메모리 칩들은,
    상기 모듈 탭을 통하여 상기 데이터를 직접 수신하는 것을 특징으로 하는 메모리 모듈.
  3. 제 1항에 있어서, 상기 연결부는,
    상기 제 1 회로 보드의 적어도 하나의 메모리 칩과 상기 제 2 회로 보드의 적어도 하나의 메모리 칩 사이에서 신호들을 전송하는 것을 특징으로 하는 메모리 모듈.
  4. 제 1항에 있어서, 상기 연결부는,
    커맨드, 어드레스 신호 및 클럭 신호를 전송하는 것을 특징으로 하는 메모리 모듈.
  5. 제 1항에 있어서, 상기 연결부는,
    필름 케이블 또는 전도성 와이어(electrical wire)인 것을 특징으로 하는 메 모리 모듈.
  6. 제 1 항에 있어서, 상기 메모리 모듈은,
    DIMM(Dual In line Memory Module)인 것을 특징으로 하는 메모리 모듈.
  7. 메모리 모듈에 있어서, 상기 메모리 모듈은,
    유연하게 휠 수 있거나 또는 고정된 구조인 회로 보드를 구비하고, 상기 회로 보드는,
    적어도 하나의 메모리 칩을 장착하며 고정된 구조인 제 1 섹션 ;
    적어도 하나의 메모리 칩을 장착하며 고정된 구조인 제 2 섹션 ; 및
    상기 제 1 섹션과 상기 제 2 섹션 사이에 배치되며 유연하게 휠 수 있는 구조인 제 3 섹션을 구비하고,
    상기 제 1 섹션 및 상기 제 2 섹션은, 상기 메모리 컨트롤러로부터 적어도 하나의 장착된 상기 메모리 칩으로의 배선 거리가 실질적으로 동일하도록 상기 메모리 컨트롤러를 둘러싸는 구조인 것을 특징으로 하는 메모리 시스템.
  8. 제 7 항에 있어서, 상기 제 3 섹션은,
    상기 제 1 섹션 및 상기 제 2 섹션을 전기적으로 연결하는 것을 특징으로 하는 메모리 모듈.
  9. 제 7항에 있어서, 상기 제 1 섹션 및 상기 제 2 섹션은 각각,
    데이터를 수신하는 모듈 탭을 구비하고,
    상기 제 1 및 제 2 섹션의 메모리 칩들은,
    상기 모듈 탭을 통하여 상기 데이터를 직접 수신하는 것을 특징으로 하는 메모리 모듈.
  10. 제 7항에 있어서, 상기 제 3 섹션은,
    상기 제 1 섹션의 적어도 하나의 메모리 칩과 상기 제 2 섹션의 적어도 하나의 메모리 칩 사이에서 신호들을 전송하는 것을 특징으로 하는 메모리 모듈.
  11. 제 7항에 있어서, 상기 제 3 섹션은,
    커맨드, 어드레스 신호 및 클럭 신호를 전송하는 것을 특징으로 하는 메모리 모듈.
  12. 제 7항에 있어서, 상기 제 3 섹션은,
    필름 케이블 또는 전도성 와이어(electrical wire)인 것을 특징으로 하는 메모리 모듈.
  13. 제 7 항에 있어서, 상기 메모리 모듈은,
    DIMM(Dual In line Memory Module)인 것을 특징으로 하는 메모리 모듈.
  14. 메모리 컨트롤러 ; 및
    복수개의 메모리 칩들을 장착하고 유연하게 휠 수 있는 구조를 가지며, 상기 메모리 컨트롤러와 장착된 복수개의 메모리 칩들 사이의 신호 전송을 위한 배선 거리가 모두 동일하고 최단거리가 되도록 상기 메모리 컨트롤러를 둘러싸는 구조를 가지는 메모리 모듈을 구비하는 것을 특징으로 하는 메모리 시스템.
  15. 제 14항에 있어서, 상기 메모리 모듈은,
    적어도 하나의 메모리 칩을 장착하는 제 1 회로 보드 ; 및
    적어도 하나의 메모리 칩을 장착하는 제 2 회로 보드 ; 및
    상기 제 1 회로 보드 및 상기 제 2 회로 보드를 전기적으로 연결하며 유연하게 휠 수 있는 연결부를 구비하고,
    상기 제 1 회로 보드 및 상기 제 2 회로 보드는 상기 메모리 컨트롤러로부터 장착된 상기 메모리 칩으로의 배선 거리가 동일하도록 상기 메모리 컨트롤러를 둘러싸는 구조인 것을 특징으로 하는 메모리 시스템.
  16. 제 15항에 있어서, 상기 메모리 컨트롤러가 4각형 구조인 경우,
    상기 제 1 회로 보드 및 상기 제 2 회로 보드는,
    상기 연결부에 의해서 휘어져서 각각 상기 메모리 컨트롤러의 제 1 면 및 제 2 면에 수평하게 배치되는 것을 특징으로 하는 메모리 시스템.
  17. 제 16항에 있어서,
    상기 메모리 컨트롤러의 제 3 면 및 제 4 면에 수평하게 제 3 회로 보드 및 제 4 회로 보드가 배치되며 연결부에 의해서 상기 제 3 회로 보드 및 제 4 회로 보 드가 연결되는 메모리 모듈을 더 구비하는 것을 특징으로 하는 메모리 시스템.
  18. 제 15항에 있어서, 상기 제 1 회로 보드 및 상기 제 2 회로 보드는 각각,
    데이터를 수신하는 모듈 탭을 구비하고,
    장착된 메모리 칩들이 상기 모듈 탭을 통하여 데이터를 직접 수신하는 것을 특징으로 하는 메모리 시스템.
  19. 제 15항에 있어서, 상기 연결부는,
    상기 제 1 회로 보드의 적어도 하나의 메모리 칩과 상기 제 2 회로 보드의 적어도 하나의 메모리 칩 사이에서 신호들을 전송하는 것을 특징으로 하는 메모리 시스템.
  20. 제 15항에 있어서, 상기 연결부는,
    커맨드, 어드레스 신호 및 클럭 신호를 전송하는 것을 특징으로 하는 메모리 시스템.
  21. 제 15항에 있어서, 상기 연결부는,
    필름 케이블 또는 전도성 와이어(electrical wire)인 것을 특징으로 하는 메모리 시스템.
  22. 제 15 항에 있어서, 상기 메모리 모듈은,
    DIMM(Dual In line Memory Module)인 것을 특징으로 하는 메모리 시스템.
  23. 제 14항에 있어서, 상기 메모리 모듈은,
    유연하게 휠 수 있거나 또는 고정된 구조인 회로 보드를 구비하고, 상기 회로 보드는,
    적어도 하나의 메모리 칩을 장착하며 고정된 구조인 제 1 섹션 ;
    적어도 하나의 메모리 칩을 장착하며 고정된 구조인 제 2 섹션 ; 및
    상기 제 1 섹션과 상기 제 2 섹션 사이에 배치되며 유연하게 휠 수 있는 구조인 제 3 섹션을 구비하고,
    상기 제 1 섹션 및 상기 제 2 섹션은 상기 메모리 컨트롤러로부터 내부의 상기 메모리 칩으로의 배선 거리가 동일하도록 상기 메모리 컨트롤러를 둘러싸는 구조이며,
    상기 제 1 섹션 및 상기 제 2 섹션은 각각,
    데이터를 수신하는 모듈 탭을 구비하는 것을 특징으로 하는 메모리 시스템.
  24. 제 22 항에 있어서, 상기 제 3 섹션은,
    상기 제 1 섹션 및 상기 제 2 섹션을 전기적으로 연결하는 것을 특징으로 하는 메모리 시스템.
KR1020050001122A 2005-01-06 2005-01-06 메모리 모듈 및 시스템 Expired - Fee Related KR100688515B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050001122A KR100688515B1 (ko) 2005-01-06 2005-01-06 메모리 모듈 및 시스템
DE102006000715A DE102006000715B4 (de) 2005-01-06 2006-01-03 Speichersystem
US11/325,083 US7583509B2 (en) 2005-01-06 2006-01-04 Memory module and memory system having the same
CNA2006100057202A CN1822207A (zh) 2005-01-06 2006-01-06 存储模块及具有该存储模块的存储系统
TW095100680A TWI323468B (en) 2005-01-06 2006-01-06 Memory module and memory system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001122A KR100688515B1 (ko) 2005-01-06 2005-01-06 메모리 모듈 및 시스템

Publications (2)

Publication Number Publication Date
KR20060080710A KR20060080710A (ko) 2006-07-11
KR100688515B1 true KR100688515B1 (ko) 2007-03-02

Family

ID=36650744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001122A Expired - Fee Related KR100688515B1 (ko) 2005-01-06 2005-01-06 메모리 모듈 및 시스템

Country Status (5)

Country Link
US (1) US7583509B2 (ko)
KR (1) KR100688515B1 (ko)
CN (1) CN1822207A (ko)
DE (1) DE102006000715B4 (ko)
TW (1) TWI323468B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079445A (ja) * 2008-09-24 2010-04-08 Toshiba Corp Ｓｓｄ装置
US9384128B2 (en) 2014-04-18 2016-07-05 SanDisk Technologies, Inc. Multi-level redundancy code for non-volatile memory controller
US20170215287A1 (en) * 2014-09-10 2017-07-27 Hewlett Packard Enterprise Development Lp Foldable memory cartridge
CN109637368B (zh) * 2019-01-07 2023-12-26 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661413A (ja) * 1992-08-11 1994-03-04 Sony Corp ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US5949657A (en) * 1997-12-01 1999-09-07 Karabatsos; Chris Bottom or top jumpered foldable electronic assembly
JPH11282995A (ja) 1998-03-27 1999-10-15 Japan Aviation Electronics Ind Ltd Ｐｃカード
KR20040079780A (ko) * 2003-03-10 2004-09-16 (주)아이테크 메모리 확장을 위한 메모리 모듈의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980064369A (ko) * 1996-12-19 1998-10-07 윌리엄비.켐플러 메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법
JP2000031614A (ja) 1997-11-04 2000-01-28 Seiko Epson Corp メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ
JPH11330394A (ja) 1998-05-19 1999-11-30 Hitachi Ltd メモリ装置
JP3820843B2 (ja) 1999-05-12 2006-09-13 株式会社日立製作所 方向性結合式メモリモジュール
JP2001084754A (ja) 1999-09-16 2001-03-30 Mitsubishi Electric Corp 半導体集積回路および当該半導体集積回路を備えるメモリモジュール
US6545875B1 (en) * 2000-05-10 2003-04-08 Rambus, Inc. Multiple channel modules and bus systems using same
KR100335501B1 (ko) 2000-06-09 2002-05-08 윤종용 향상된 데이터 버스 성능을 갖는 메모리 모듈
US6487102B1 (en) 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
KR100340285B1 (ko) * 2000-10-24 2002-06-15 윤종용 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
JP4173970B2 (ja) 2002-03-19 2008-10-29 株式会社ルネサステクノロジ メモリシステム及びメモリモジュール
KR100585099B1 (ko) * 2003-08-13 2006-05-30 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661413A (ja) * 1992-08-11 1994-03-04 Sony Corp ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US5949657A (en) * 1997-12-01 1999-09-07 Karabatsos; Chris Bottom or top jumpered foldable electronic assembly
JPH11282995A (ja) 1998-03-27 1999-10-15 Japan Aviation Electronics Ind Ltd Ｐｃカード
KR20040079780A (ko) * 2003-03-10 2004-09-16 (주)아이테크 메모리 확장을 위한 메모리 모듈의 제조방법

Also Published As

Publication number Publication date
KR20060080710A (ko) 2006-07-11
TW200632931A (en) 2006-09-16
CN1822207A (zh) 2006-08-23
DE102006000715A1 (de) 2006-07-27
US7583509B2 (en) 2009-09-01
DE102006000715B4 (de) 2008-07-03
TWI323468B (en) 2010-04-11
US20060176723A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
US6392142B1 (en) Printed wiring board mounting structure
US6685364B1 (en) Enhanced folded flexible cable packaging for use in optical transceivers
US7652381B2 (en) Interconnect system without through-holes
US7717628B2 (en) System package using flexible optical and electrical wiring and signal processing method thereof
US8040683B2 (en) Active dual in line memory module connector with re-driven propagated signals
US20080236868A1 (en) Electronic apparatus with flexible flat cable for high-speed signal transmission
US7728444B2 (en) Wiring board
US20110299316A1 (en) Memory module, method and memory system having the memory module
CN102348052B (zh) 电子设备
US12114425B2 (en) Cable assembly, signal transmission structure, and electronic device
US20100303424A1 (en) Optical wiring cable
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
US6492698B2 (en) Flexible circuit with two stiffeners for optical module packaging
KR100688515B1 (ko) 메모리 모듈 및 시스템
JP2002026235A (ja) メモリモジュール及びメモリモジュールソケット並びにこれらを含むシステムボード
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US8049321B2 (en) Semiconductor device assembly and method thereof
US20060080484A1 (en) System having a module adapted to be included in the system in place of a processor
KR100208501B1 (ko) 반도체장치 및 핀 배열
US12003047B2 (en) Wiring substrate and information processing device
JP2022175698A (ja) 電子機器
JP4695361B2 (ja) 積層型メモリモジュールおよびメモリシステム
US20250159801A1 (en) Flexible circuit board
KR100505641B1 (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
US20250112428A1 (en) Relay device and connector assembly

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050106

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060731

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070116

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150202

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210128

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220126

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241205