[go: up one dir, main page]

KR100685639B1 - Manufacturing method of NAND flash memory device - Google Patents

Manufacturing method of NAND flash memory device Download PDF

Info

Publication number
KR100685639B1
KR100685639B1 KR1020050052472A KR20050052472A KR100685639B1 KR 100685639 B1 KR100685639 B1 KR 100685639B1 KR 1020050052472 A KR1020050052472 A KR 1020050052472A KR 20050052472 A KR20050052472 A KR 20050052472A KR 100685639 B1 KR100685639 B1 KR 100685639B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
forming
nipple
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050052472A
Other languages
Korean (ko)
Other versions
KR20060132236A (en
Inventor
심성보
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050052472A priority Critical patent/KR100685639B1/en
Publication of KR20060132236A publication Critical patent/KR20060132236A/en
Application granted granted Critical
Publication of KR100685639B1 publication Critical patent/KR100685639B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 낸드 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 스크린 산화막 및 질화막을 형성한 후, 상기 질화막, 스크린 산화막 및 반도체 기판의 일부를 제거하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 필드 산화막을 형성한 후, 상기 질화막이 노출될때까지 연마하고, 상기 질화막을 제거하여 니플을 갖는 소자분리막을 형성하는 단계와, 상기 스크린 산화막을 제거한 후, 상기 니플의 측벽에 스페이서를 형성하는 단계와, 전체 구조 상부에 터널 산화막 및 폴리실리콘막을 형성한 후, 니플이 노출되도록 연마하여 평탄화시키는 단계를 포함한다.The present invention relates to a method of manufacturing a NAND flash memory device, and further comprising: forming a trench by removing a portion of the nitride film, the screen oxide film, and the semiconductor substrate after forming a screen oxide film and a nitride film on the semiconductor substrate; Forming a field oxide film on the entire structure so as to be embedded, polishing until the nitride film is exposed, removing the nitride film to form an element isolation film having a nipple, and removing the screen oxide film, Forming a spacer, forming a tunnel oxide film and a polysilicon film on the entire structure, and then polishing and flattening the nipple to expose the nipple.

이와 같은 본 발명은 터널 산화막의 시닝(thinning) 현상을 방지할 수 있고, 터널 산화막의 신뢰성을 향상 시킬 수 있으며, 소자분리막과 폴리실리콘막의 CMP 공정에 대한 공정 마진을 확보할 수 있다The present invention can prevent the thinning of the tunnel oxide film, improve the reliability of the tunnel oxide film, and secure a process margin for the CMP process of the device isolation film and the polysilicon film.

자기정렬 플로팅 게이트, 터널 산화막, 시닝현상 Self-Aligned Floating Gate, Tunnel Oxide, Thinning

Description

낸드 플래쉬 메모리 소자의 제조방법{Method of manufacturing NAND flash memory device}Method of manufacturing NAND flash memory device {Method of manufacturing NAND flash memory device}

도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.1A to 1F are cross-sectional views illustrating a device for explaining a method of manufacturing a NAND flash memory device according to a first embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 제2 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.2A to 2E are cross-sectional views of a device for explaining a method of manufacturing a NAND flash memory device according to a second embodiment of the present invention.

도 3a 내지 도 3d은 본 발명의 제3 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.3A to 3D are cross-sectional views illustrating a device for explaining a method of manufacturing a NAND flash memory device according to a third embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 스크린 산화막소자분리막100 semiconductor substrate 102 screen oxide device isolation film

104 : 질화막 106 : 트렌치 104: nitride film 106: trench

108 : 필드 산화막 109 : 리세스108: field oxide film 109: recess

110 : 소자분리막 110a : 니플 110 device isolation layer 110a nipple

112 : 스페이서 114 : 터널 산화막112 spacer 114 tunnel oxide film

116 : 폴리실리콘막116: polysilicon film

본 발명은 낸드 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히, 자기정렬 플로팅 게이트(Self Align Floating Gate; SAFG) 형성시 니플 측벽이 식각 되어진 부분의 영향에 의해 발생하는 터널 산화막의 시닝(thinning) 현상을 방지하기 위한 낸드 플래쉬 메모리 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a NAND flash memory device, and more particularly, to thinning of a tunnel oxide film caused by an influence of an area where an nipple sidewall is etched when forming a Self Align Floating Gate (SAFG). The present invention relates to a method of manufacturing a NAND flash memory device.

낸드 플래쉬 메모리 소자를 제조하는데 있어서 소자가 축소화(shrink) 되어감에 따라 공정 마진이 줄어든다. 이로 인해, 셀 액티브와 플로팅 게이트로 사용되는 폴리실리콘막과의 오버래이(overlay) 마진이 감소되어 이를 극복하기 위해 SAFG를 적용하고 있다. 이에 대해 구체적으로 설명하면 다음과 같다.In manufacturing NAND flash memory devices, process margins decrease as the device shrinks. As a result, an overlay margin between the cell active and the polysilicon layer used as the floating gate is reduced, and SAFG is applied to overcome the overlap margin. This will be described in detail below.

반도체 기판 상부에 스크린 산화막 및 질화막을 증착한 후, 질화막, 스크린 산화막 및 반도체 기판을 식각하여 트렌치를 형성한다. 스크린 산화막은 질화막과 반도체 기판 간의 스트레스(stress)를 방지하기 위해서 사용되어 진다. 트렌치가 매립되도록 필드 산화막을 증착한 후, CMP(Chemical Mechanical Polishing) 공정으로 질화막이 노출될 때까지 평탄화 시킨다. 그런 다음, 습식 식각으로 질화막을 제거하여 니플(nipple)을 갖는 소자분리막을 형성한 후, 습식 식각으로 스크린 산화막을 제거한다. 이때, 스크린 산화막 제거시 니플 측벽이 식각된다. 전체 구조 상부에 터널 산화막을 형성한다. 전체 구조 상부에 폴리실리콘막을 증착한 후, 니플이 노출되도록 CMP 공정을 실시하여 평탄화 시킨다. After depositing a screen oxide film and a nitride film on the semiconductor substrate, a trench is formed by etching the nitride film, the screen oxide film and the semiconductor substrate. The screen oxide film is used to prevent stress between the nitride film and the semiconductor substrate. After depositing the field oxide film so as to fill the trench, it is planarized until the nitride film is exposed by a chemical mechanical polishing (CMP) process. Thereafter, the nitride film is removed by wet etching to form an isolation layer having nipple, and the screen oxide film is removed by wet etching. At this time, the nipple sidewalls are etched when the screen oxide film is removed. A tunnel oxide film is formed over the entire structure. After depositing a polysilicon film on the entire structure, the NMP is exposed to planarization by performing a CMP process.

그러나, 상기와 같은 SAFG를 이용할 경우, 니플이 식각되어진 부분의 영향에 의해서 터널 산화막 에지 부분에서의 산화 공정이 다른 부분에 비해 방해를 받게 되어 산화 공정 비율이 낮아진다. 이로 인해, 터널 산화막 에지 부분에 시닝 현상이 발생된다. 이러한 시닝 현상으로 인하여 터널 산화막의 일부분으로 전계(filed)가 집중되어져 페일이 발생하게 되고, 터널 산화막의 신뢰성에 나쁜 영향을 미치게 된다.However, in the case of using the SAFG as described above, the oxidation process at the edge portion of the tunnel oxide film is disturbed by the influence of the portion where the nipple is etched, and the ratio of the oxidation process is lowered. As a result, a thinning phenomenon occurs in the tunnel oxide film edge portion. Due to this thinning phenomenon, a filed is concentrated as a part of the tunnel oxide layer, causing a fail, and adversely affecting the reliability of the tunnel oxide layer.

상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 니플이 식각되어진 부분의 영향에 의해 발생되는 터널 산화막의 시닝 현상을 방지하여 터널 산화막의 신뢰성을 향상시키기 위한 낸드 플래쉬 메모리 소자의 제조방법을 제공하는데 있다.An object of the present invention devised to solve the above problems is to provide a method of manufacturing a NAND flash memory device for improving the reliability of the tunnel oxide film by preventing the thinning phenomenon of the tunnel oxide film caused by the influence of the portion where the nipple is etched. It is.

본 발명의 제1 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법은, 반도체 기판 상부에 스크린 산화막 및 질화막을 형성한 후, 상기 질화막, 스크린 산화막 및 반도체 기판의 일부를 제거하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 필드 산화막을 형성한 후, 상기 질화막이 노출될때까지 연마하고, 상기 질화막을 제거하여 니플을 갖는 소자분리막을 형성하는 단계와, 상기 스크린 산화막을 제거한 후, 상기 니플의 측벽에 스페이서를 형성하는 단계 와, 전체 구조 상부에 터널 산화막 및 폴리실리콘막을 형성한 후, 니플이 노출되도록 연마하여 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법을 제공한다.The method of manufacturing a NAND flash memory device according to the first embodiment of the present invention includes forming a trench by removing a portion of the nitride film, the screen oxide film, and the semiconductor substrate after forming a screen oxide film and a nitride film on the semiconductor substrate. Forming a field oxide film over the entire structure such that the trench is embedded, polishing until the nitride film is exposed, removing the nitride film to form an element isolation film having a nipple, and removing the screen oxide film. A method of manufacturing a NAND flash memory device includes forming a spacer on sidewalls of a nipple, and forming a tunnel oxide film and a polysilicon film on an entire structure, and then polishing and flattening the nipple to expose the nipple.

본 발명의 제2 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법은, 반도체 기판 상부에 스크린 산화막 및 질화막을 형성한 후, 상기 질화막, 스크린 산화막 및 반도체 기판의 일부를 제거하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 필드 산화막을 형성한 후, 상기 질화막이 노출될때까지 연마하고, 상기 질화막을 제거하여 니플을 갖는 소자분리막을 형성하는 단계와, 상기 스크린 산화막을 제거하는 단계와, 전체 구조 상부에 터널 산화막 및 폴리실리콘막을 형성한 후, 니플이 노출되도록 연마하여 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법을 제공한다.A method of manufacturing a NAND flash memory device according to a second embodiment of the present invention includes forming a trench by removing a portion of the nitride film, the screen oxide film, and the semiconductor substrate after forming a screen oxide film and a nitride film on the semiconductor substrate. Forming a field oxide film over the entire structure such that the trench is buried, polishing until the nitride film is exposed, removing the nitride film to form a device isolation film having a nipple, and removing the screen oxide film; And forming a tunnel oxide film and a polysilicon film on the entire structure, and then polishing and planarizing the nipple to expose the nipple.

본 발명의 제3 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법은, 반도체 기판 상부에 스크린 산화막 및 질화막을 형성한 후, 상기 질화막, 스크린 산화막 및 반도체 기판의 일부를 제거하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 필드 산화막을 형성한 후, 상기 질화막이 노출될때까지 연마하고, 상기 질화막을 제거하여 니플을 갖는 소자분리막을 형성하는 단계와, 상기 스크린 산화막 상부에 산화막을 증착하여 스크린 산화막 및 산화막으로 이루어진 터널 산화막을 형성하는 단계와, 전체 구조 상부에 폴리실리콘막을 형성한 후 , 니플이 노출되도록 연마하여 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법을 제공한다.A method of manufacturing a NAND flash memory device according to a third embodiment of the present invention may include forming a trench by removing a portion of the nitride film, the screen oxide film, and the semiconductor substrate after forming a screen oxide film and a nitride film on the semiconductor substrate. Forming a field oxide film over the entire structure such that the trench is embedded, polishing until the nitride film is exposed, removing the nitride film to form a device isolation film having a nipple, and depositing an oxide film over the screen oxide film. And forming a tunnel oxide film including a screen oxide film and an oxide film, and forming a polysilicon film on the entire structure, and then polishing and flattening the nipple to expose the nipple.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.1A to 1F are cross-sectional views of devices sequentially illustrated to explain a method of manufacturing a NAND flash memory device according to a first embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(100) 상부에 스크린 산화막(102) 및 질화막(104)을 형성한 후, 질화막(104), 스크린 산화막(102) 및 반도체 기판(100)의 일부를 식각하여 트렌치(106)를 형성한다. Referring to FIG. 1A, after the screen oxide film 102 and the nitride film 104 are formed on the semiconductor substrate 100, a portion of the nitride film 104, the screen oxide film 102, and the semiconductor substrate 100 is etched to form a trench. Form 106.

도 1b를 참조하면, 트렌치(106)가 매립되도록 전체 구조 상부에 필드 산화막(108)을 형성한 후, CMP 공정으로 질화막(104)이 노출될 때까지 평탄화 시킨다.Referring to FIG. 1B, the field oxide layer 108 is formed on the entire structure to fill the trench 106, and then planarized until the nitride layer 104 is exposed by the CMP process.

도 1c를 참조하면, 습식 식각으로 질화막(104)을 제거하여 리세스(109)가 형성된다. 그로 인하여, 니플(110a)을 갖는 소자분리막(110)을 형성한다.Referring to FIG. 1C, the recess 109 is formed by removing the nitride film 104 by wet etching. Therefore, the device isolation film 110 having the nipple 110a is formed.

도 1d를 참조하면, 스크린 산화막(102)을 습식 식각으로 제거한다. 스크린 산화막(102) 습식 식각시 니플(110a)의 측벽이 식각되어 진다. Referring to FIG. 1D, the screen oxide layer 102 is removed by wet etching. In the wet etching of the screen oxide layer 102, the sidewall of the nipple 110a is etched.

도 1e를 참조하면, 스크린 산화막(102) 습식 식각시 니플(110a) 측벽이 식각되어지는 것에 대한 보상을 위해 전체 구조 상부에 산화막을 형성한 후, 전면 식각 공정을 실시하여 니플(110a)의 측벽에 스페이서(112)를 형성한다. 이때, 산화막은 700℃ 내지 1000℃의 고온에서 형성하고, 산화막 식각시 반도체 기판(100) 일부가 식각(A)되어 손실을 유발한다.Referring to FIG. 1E, an oxide layer is formed on the entire structure to compensate for the sidewalls of the nipple 110a being etched during the wet etching of the screen oxide layer 102, and then a front side etching process is performed to form the oxide sidewalls. The spacer 112 is formed in the groove. In this case, the oxide film is formed at a high temperature of 700 ° C to 1000 ° C, and a portion of the semiconductor substrate 100 is etched (A) during the oxide film etching to cause a loss.

도 1f를 참조하면, 전체 구조 상부에 터널 산화막(114) 및 폴리실리콘막(116)을 형성한 후, 니플(110a)이 노출되도록 CMP 공정을 실시하여 평탄화시킨다. 스크린 산화막(102) 식각시 식각된 소자분리막의 니플(110a)의 측벽에 스페이서(112)를 형성함으로써, 터널 산화막(114)의 시닝 현상을 방지할 수 있고, 터널 산화막(114)의 신뢰성을 향상 시킬 수 있으며, 소자분리막(110)과 폴리실리콘막(116)의 CMP 공정에 대한 공정 마진을 확보할 수 있다. 산화막 식각시 반도체 기판(100) 일부가 식각(A)되어 손실된 부분에 터널 산화막(114)을 증착함으로 인하여 반도체 기판(100)이 식각된 손실을 방지 할 수 있다.Referring to FIG. 1F, after the tunnel oxide film 114 and the polysilicon film 116 are formed over the entire structure, the CMP process is performed to planarize so that the nipple 110a is exposed. By forming the spacers 112 on the sidewalls of the nipples 110a of the device isolation layer etched when the screen oxide layer 102 is etched, thinning of the tunnel oxide layer 114 can be prevented and reliability of the tunnel oxide layer 114 is improved. The process margin for the CMP process of the device isolation layer 110 and the polysilicon layer 116 may be secured. When the oxide layer is etched, a portion of the semiconductor substrate 100 is etched (A), thereby depositing the tunnel oxide layer 114 on the portion lost, thereby preventing the semiconductor substrate 100 from being etched.

도 2a 내지 도 2e는 본 발명의 제2 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.2A to 2E are cross-sectional views of a device for explaining a method of manufacturing a NAND flash memory device according to a second embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(100) 상부에 스크린 산화막(102) 및 질화막(104)을 형성한 후, 질화막(104), 스크린 산화막(102) 및 반도체 기판(100)의 일부를 식각하여 트렌치(106)를 형성한다. Referring to FIG. 2A, after the screen oxide film 102 and the nitride film 104 are formed on the semiconductor substrate 100, a portion of the nitride film 104, the screen oxide film 102, and the semiconductor substrate 100 is etched to form trenches. Form 106.

도 2b를 참조하면, 트렌치(106)가 매립되도록 전체 구조 상부에 필드 산화막(108)을 형성한 후, CMP 공정으로 질화막(104)이 노출될 때까지 평탄화 시킨다.Referring to FIG. 2B, the field oxide layer 108 is formed on the entire structure to fill the trench 106, and then planarized until the nitride layer 104 is exposed by the CMP process.

도 2c를 참조하면, 습식 식각으로 질화막(104)을 제거하여 리세스(109)가 형성된다. 그로 인하여, 니플(110a)을 갖는 소자분리막(110)을 형성한다.Referring to FIG. 2C, the recess 109 is formed by removing the nitride film 104 by wet etching. Therefore, the device isolation film 110 having the nipple 110a is formed.

도 2d를 참조하면, 스크린 산화막(102)을 건식 식각으로 제거한다. 스크린 산화막(102) 제거시 건식 식각을 사용하면, 소자분리막(110)의 니플(110a)의 측벽이 식각되지 않는다.Referring to FIG. 2D, the screen oxide layer 102 is removed by dry etching. When dry etching is used to remove the screen oxide layer 102, the sidewalls of the nipples 110a of the device isolation layer 110 are not etched.

도 2e를 참조하면, 전체 구조 상부에 터널 산화막(114) 및 폴리실리콘막(116)을 형성한 후, 니플(110a)이 노출되도록 CMP 공정을 실시하여 평탄화시킨다. 스크린 산화막(102)을 건식 식각으로 제거함으로써, 소자분리막(110)과 폴리실리콘막(116)의 CMP 공정에 대한 공정 마진을 확보할 수 있고, 터널 산화막(114)의 시닝 현상을 방지할 수 있다.Referring to FIG. 2E, after the tunnel oxide film 114 and the polysilicon film 116 are formed over the entire structure, the CMP process is performed to planarize the nipple 110a to be exposed. By removing the screen oxide layer 102 by dry etching, process margins for the CMP process of the device isolation layer 110 and the polysilicon layer 116 can be secured, and the thinning of the tunnel oxide layer 114 can be prevented. .

도 3a 내지 도 3d는 본 발명의 제3 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.3A to 3D are cross-sectional views illustrating a device for explaining a method of manufacturing a NAND flash memory device according to a third embodiment of the present invention.

도 3a를 참조하면, 반도체 기판(100) 상부에 스크린 산화막(102) 및 질화막(104)을 형성한 후, 질화막(104), 스크린 산화막(102) 및 반도체 기판(100)의 일부를 식각하여 트렌치(106)를 형성한다. Referring to FIG. 3A, after the screen oxide film 102 and the nitride film 104 are formed on the semiconductor substrate 100, a portion of the nitride film 104, the screen oxide film 102, and the semiconductor substrate 100 is etched to form trenches. Form 106.

도 3b를 참조하면, 트렌치(106)가 매립되도록 전체 구조 상부에 필드 산화막(108)을 형성한 후, CMP 공정으로 질화막(104)이 노출될 때까지 평탄화 시킨다.Referring to FIG. 3B, the field oxide layer 108 is formed on the entire structure to fill the trench 106, and then planarized until the nitride layer 104 is exposed by the CMP process.

도 3c를 참조하면, 습식 식각으로 질화막(104)을 제거하여 리세스(109)가 형성된다. 그로 인하여, 니플(110a)을 갖는 소자분리막(110)을 형성한다.Referring to FIG. 3C, the recess 109 is formed by removing the nitride film 104 by wet etching. Therefore, the device isolation film 110 having the nipple 110a is formed.

도 3d를 참조하면, 스크린 산화막(102) 상부에 산화막(113)을 증착함으로써, 스크린 산화막(102) 및 산화막(113)으로 이루어진 터널 산화막(114)이 형성된다. 전체 구조 상부에 폴리실리콘막(116)을 형성한 후, 니플(110a)이 노출되도록 CMP 공정을 실시하여 평탄화시킨다. 스크린 산화막(102) 및 산화막(113)을 터널 산화막(114)으로 사용함으로써, 터널 산화막(114)의 시닝 현상을 방지할 수 있다. 이로 인하여 터널 산화막(114)의 일부분으로 전계가 집중되어져 페일이 발생하는 것을 방지할 수 있고, 터널 산화막(114)의 신뢰성을 향상시킬 수 있다.Referring to FIG. 3D, a tunnel oxide film 114 including the screen oxide film 102 and the oxide film 113 is formed by depositing the oxide film 113 on the screen oxide film 102. After the polysilicon film 116 is formed on the entire structure, the NMP 110a is exposed to planarization by performing a CMP process. By using the screen oxide film 102 and the oxide film 113 as the tunnel oxide film 114, the thinning phenomenon of the tunnel oxide film 114 can be prevented. As a result, an electric field may be concentrated on a portion of the tunnel oxide film 114 to prevent a failure from occurring, and the reliability of the tunnel oxide film 114 may be improved.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이 본 발명에 의하면, 스크린 산화막 습식 식각시 소자분리막의 니플이 식각되어 니플 측벽에 스페이서를 형성한 후, 터널 산화막을 증착함으로써, 터널 산화막의 시닝 현상을 방지할 수 있고, 터널 산화막의 일부분으로 전계가 집중되어져 페일이 발생하는 것을 방지 할 수 있다. 또한, 터널 산화막의 신뢰성을 향상시켜 소자의 신뢰성을 향상 시킬 수 있다.As described above, according to the present invention, the nipple of the device isolation film is etched during the screen oxide film wet etching to form spacers on the sidewall of the nipple, and then the tunnel oxide film is deposited to prevent the thinning of the tunnel oxide film. In part, the electric field is concentrated to prevent a failure. In addition, it is possible to improve the reliability of the device by improving the reliability of the tunnel oxide film.

Claims (7)

반도체 기판 상부에 스크린 산화막 및 질화막을 형성한 후, 상기 질화막, 스크린 산화막 및 반도체 기판의 일부를 제거하여 트렌치를 형성하는 단계;Forming a trench by forming a screen oxide film and a nitride film on the semiconductor substrate, and then removing a portion of the nitride film, the screen oxide film, and the semiconductor substrate; 상기 트렌치가 매립되도록 전체 구조 상부에 필드 산화막을 형성한 후, 상기 질화막이 노출될때까지 연마하고, 상기 질화막을 제거하여 니플을 갖는 소자분리막을 형성하는 단계;Forming a field oxide film over the entire structure such that the trench is buried, and then polishing until the nitride film is exposed, and removing the nitride film to form a device isolation film having a nipple; 상기 스크린 산화막을 제거한 후, 상기 니플의 측벽에 스페이서를 형성하는 단계; 및Removing the screen oxide layer and forming spacers on sidewalls of the nipple; And 전체 구조 상부에 터널 산화막 및 폴리실리콘막을 형성한 후, 니플이 노출되도록 연마하여 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법.And forming a tunnel oxide film and a polysilicon film over the entire structure, and then polishing and planarizing the nipple to expose the nipple. 제1항에 있어서, 상기 스크린 산화막은 습식 식각하여 제거하는 것을 포함하는 낸드 플래쉬 메모리 소자의 제조방법.The NAND flash memory device of claim 1, wherein the screen oxide layer is wet-etched and removed. 제1항에 있어서, 상기 스페이서는 산화막을 이용하는 것을 포함하는 낸드 플래쉬 메모리 소자의 제조방법.The NAND flash memory device of claim 1, wherein the spacer comprises an oxide film. 제3항에 있어서, 상기 산화막은 700℃ 내지 1000℃의 고온에서 형성하는 것을 포함하는 낸드 플래쉬 메모리 소자의 제조방법.The NAND flash memory device of claim 3, wherein the oxide film is formed at a high temperature of 700 ° C. to 1000 ° C. 5. 반도체 기판 상부에 스크린 산화막 및 질화막을 형성한 후, 상기 질화막, 스크린 산화막 및 반도체 기판의 일부를 제거하여 트렌치를 형성하는 단계;Forming a trench by forming a screen oxide film and a nitride film on the semiconductor substrate, and then removing a portion of the nitride film, the screen oxide film, and the semiconductor substrate; 상기 트렌치가 매립되도록 전체 구조 상부에 필드 산화막을 형성한 후, 상기 질화막이 노출될때까지 연마하고, 상기 질화막을 제거하여 니플을 갖는 소자분리막을 형성하는 단계;Forming a field oxide film over the entire structure such that the trench is buried, and then polishing until the nitride film is exposed, and removing the nitride film to form a device isolation film having a nipple; 상기 스크린 산화막을 제거하는 단계; 및Removing the screen oxide film; And 전체 구조 상부에 터널 산화막 및 폴리실리콘막을 형성한 후, 니플이 노출되도록 연마하여 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법.And forming a tunnel oxide film and a polysilicon film over the entire structure, and then polishing and planarizing the nipple to expose the nipple. 제5항에 있어서, 상기 스크린 산화막은 건식 식각하여 제거하는 것을 포함하는 낸드 플래쉬 메모리 소자의 제조방법.The NAND flash memory device of claim 5, wherein the screen oxide layer is removed by dry etching. 반도체 기판 상부에 스크린 산화막 및 질화막을 형성한 후, 상기 질화막, 스크린 산화막 및 반도체 기판의 일부를 제거하여 트렌치를 형성하는 단계;Forming a trench by forming a screen oxide film and a nitride film on the semiconductor substrate, and then removing a portion of the nitride film, the screen oxide film, and the semiconductor substrate; 상기 트렌치가 매립되도록 전체 구조 상부에 필드 산화막을 형성한 후, 상기 질화막이 노출될때까지 연마하고, 상기 질화막을 제거하여 니플을 갖는 소자분리막을 형성하는 단계;Forming a field oxide film over the entire structure such that the trench is buried, and then polishing until the nitride film is exposed, and removing the nitride film to form a device isolation film having a nipple; 상기 스크린 산화막 상부에 산화막을 증착하여 스크린 산화막 및 산화막으로 이루어진 터널 산화막을 형성하는 단계; 및Depositing an oxide film on the screen oxide film to form a tunnel oxide film including a screen oxide film and an oxide film; And 전체 구조 상부에 폴리실리콘막을 형성한 후, 니플이 노출되도록 연마하여 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법.And forming a polysilicon film over the entire structure, and then polishing and flattening the nipple to expose the nipple.
KR1020050052472A 2005-06-17 2005-06-17 Manufacturing method of NAND flash memory device Expired - Fee Related KR100685639B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052472A KR100685639B1 (en) 2005-06-17 2005-06-17 Manufacturing method of NAND flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052472A KR100685639B1 (en) 2005-06-17 2005-06-17 Manufacturing method of NAND flash memory device

Publications (2)

Publication Number Publication Date
KR20060132236A KR20060132236A (en) 2006-12-21
KR100685639B1 true KR100685639B1 (en) 2007-02-22

Family

ID=37811839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052472A Expired - Fee Related KR100685639B1 (en) 2005-06-17 2005-06-17 Manufacturing method of NAND flash memory device

Country Status (1)

Country Link
KR (1) KR100685639B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149012B1 (en) * 2007-08-16 2012-05-25 삼성전자주식회사 Method of forming nonvolatile memory device having floating gate and related device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010075735A (en) * 2000-01-17 2001-08-11 윤종용 NAND-type flash memory device and method of fabricating the same
KR20010076846A (en) * 2000-01-28 2001-08-16 윤종용 Method for fabricating a flash memory device having shallow trench isolation structure
KR20050010260A (en) * 2003-07-18 2005-01-27 주식회사 하이닉스반도체 Method of manufacturing NAND flash memory device
KR20050042861A (en) * 2003-11-04 2005-05-11 주식회사 하이닉스반도체 Method of manufacturing in semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010075735A (en) * 2000-01-17 2001-08-11 윤종용 NAND-type flash memory device and method of fabricating the same
KR20010076846A (en) * 2000-01-28 2001-08-16 윤종용 Method for fabricating a flash memory device having shallow trench isolation structure
KR20050010260A (en) * 2003-07-18 2005-01-27 주식회사 하이닉스반도체 Method of manufacturing NAND flash memory device
KR20050042861A (en) * 2003-11-04 2005-05-11 주식회사 하이닉스반도체 Method of manufacturing in semiconductor devices

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1020010075735
1020010076846
1020050010260
1020050042861

Also Published As

Publication number Publication date
KR20060132236A (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JP4886219B2 (en) Semiconductor device and manufacturing method thereof
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR100924007B1 (en) Method of forming vertical channel transistor of semiconductor device
KR100575339B1 (en) Manufacturing Method of Flash Memory Device
CN102044495B (en) Method for manufacturing semiconductor device with buried gate
KR100898674B1 (en) Manufacturing Method of Semiconductor Device
KR100685639B1 (en) Manufacturing method of NAND flash memory device
KR100745956B1 (en) Manufacturing Method of Flash Memory Device
US7122428B2 (en) Device isolation method of semiconductor memory device and flash memory device fabricating method using the same
JP4364523B2 (en) Manufacturing method of flash memory device
KR101048957B1 (en) NAND flash memory device and manufacturing method thereof
KR20060136118A (en) Method of manufaturing a flash memory device
KR19990003879A (en) Method of forming device isolation film in semiconductor device
KR100958632B1 (en) Manufacturing Method of Flash Memory Device
JP2001007225A (en) Non-volatile semiconductor storage device and manufacture thereof
JP2005183916A (en) Method of manufacturing flash device
KR100859222B1 (en) Manufacturing method of semiconductor device
KR20060124022A (en) Gate forming method of flash memory device
KR20060057162A (en) Manufacturing method of semiconductor device
KR20110091211A (en) Method of manufacturing semiconductor device
KR20120030730A (en) Semiconductor device with buried gate and method for manufacturing the same
KR20080078954A (en) Method of manufacturing semiconductor device having bulb type recess gate
KR20040086691A (en) Method for manufacturing semiconductor device
KR20070072681A (en) Manufacturing Method of Flash Memory Device
KR19990004620A (en) Contact hole formation method of semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050617

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060206

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050617

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070206

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070214

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100126

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee