[go: up one dir, main page]

KR100683711B1 - 유기전계 발광표시장치 - Google Patents

유기전계 발광표시장치 Download PDF

Info

Publication number
KR100683711B1
KR100683711B1 KR1020040095940A KR20040095940A KR100683711B1 KR 100683711 B1 KR100683711 B1 KR 100683711B1 KR 1020040095940 A KR1020040095940 A KR 1020040095940A KR 20040095940 A KR20040095940 A KR 20040095940A KR 100683711 B1 KR100683711 B1 KR 100683711B1
Authority
KR
South Korea
Prior art keywords
pixel
light emitting
insulating film
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040095940A
Other languages
English (en)
Other versions
KR20060056752A (ko
Inventor
김선화
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040095940A priority Critical patent/KR100683711B1/ko
Priority to JP2005130250A priority patent/JP4300195B2/ja
Priority to EP05111007A priority patent/EP1667247A1/en
Priority to CN2005100034738A priority patent/CN1822382B/zh
Priority to US11/284,106 priority patent/US7538481B2/en
Publication of KR20060056752A publication Critical patent/KR20060056752A/ko
Application granted granted Critical
Publication of KR100683711B1 publication Critical patent/KR100683711B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 하부전극이 형성되는 절연막을 R, G, B 화소별로 선택적으로 제거하여 줌으로써, 색좌표변형을 방지하고 소비전력을 감소시킬 수 있는 유기전계 발광표시장치 및 그의 제조방법을 개시한다.
본 발명의 유기전계 발광표시장치는 R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되는 R, G, B 화소전극과; R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 형성되어, 상기 R, G, B 화소전극을 각각 구동하기 위한 R, G, B 구동소자와; 상기 R, G, B 구동소자와 상기 R, G, B 화소전극사이에 형성되는 절연막을 포함하며, 상기 절연막은 R, G, B 화소영역의 발광영역중 적어도 하나의 발광영역을 제외한 기판상에 형성된다.

Description

유기전계 발광표시장치{Organic light emitting device}
도 1은 종래의 유기전계 발광표시장치의 단면도,
도 2a는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 단면구조도,
도 2b는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 다른 단면 구조도,
도 3a는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 단면구조도,
도 3b는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 다른 단면 구조도,
도 4a는 본 발명의 또 다른 실시예에 따른 유기전계 발광표시장치의 단면구조도,
도 4b는 본 발명의 또 다른 실시예에 따른 유기전계 발광표시장치의 다른 단면 구조도,
도 5a는 본 발명의 또 다른 실시예에 따른 유기전계 발광표시장치의 단면구조도,
도 5b는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 다른 단면 구조도,
도 6은 보호막의 유무에 따른 유기전계 발광표시장치의 색좌표를 나타낸 도면,
* 도면의 주요 부분에 대한 부호의 설명 *
200, 300, 400, 500 : 기판 211, 214, 217 : 반도체층
220, 320, 420, 520 : 게이트 절연막
221, 224, 227, 321, 324, 327, 421, 424, 427, 521, 524, 527 : 게이트 전극
230, 330, 430, 530 : 층간 절연막
242, 245, 248, 342, 345, 348, 442, 445, 448, 542, 545, 548 : 소오스 전극
243, 246, 249, 343, 346, 349, 443, 446, 449, 543, 546, 549 : 드레인 전극
250 : 보호막 270, 370, 470, 570 : 화소분리막
261, 264, 267, 361, 364, 367, 461, 464, 467, 561, 564, 567 : 애노드전극
281, 284, 287, 381, 384, 387, 481, 484, 487, 581, 584, 587 : 유기발광층
290, 390, 490, 590 : 캐소드전극
본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 화소전극 하부 에 형성되는 절연막이 R, G, B 화소별로 선택적으로 형성된 유기전계 발광표시장치에 관한 것이다.
유기전계 발광표시장치는 기판상에 다수의 화소가 매트릭스 형태로 배열되고, 각 화소는 R, G, B 단위화소를 구비한다. 각 R, G, B 단위화소는 애노드전극 및 캐소드전극과, 애노드전극과 캐소드전극사이에 발광층을 구비하는 EL 소자와 상기 EL소자를 구동하기 위한 박막 트랜지스터를 구비한다.상기 애노드전극과 캐소드전극에 인가되는 전압에 따라서 발광층으로부터 발광된 광이 기판방향 또는 기판반대방향으로 방출되어 화상을 표시한다.
일반적으로 유기발광층으로부터 발광된 광이 기판방향으로 방출되는 배면발광형 유기전계 발광표시장치에 있어서, 유기발광층으로부터 발광되는 광은 유기발광층 하부에 존재하는 보호막, 층간 절연막, 게이트 절연막 및 버퍼층과 같은 하부 절연막을 통하여 기판으로 방출된다. 따라서, 유기발광층으로부터 기판으로 방출되는 광의 색좌표가 불균일하게 된다.
일반적으로, 박막 트랜지스터를 스위칭 소자로 사용하는 액티브 매트릭스 유기 전계 발광표시장치는 다수의 화소가 기판상에 매트릭스형태로 배열되고, 각 화소는 R, G, B 화소를 구비한다. 각 R, G, B 화소는 적어도 2개의 유기박막 트랜지스터, 예를 들어 하나의 스위칭 유기 박막 트랜지스터 및 하나의 구동 유기 박막 트랜지스터와 하나의 캐패시터 및 유기전계 발광소자(EL)를 구비한다.
도 1은 종래의 박막 트랜지스터를 구비한 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 1은 유기전계 발광표시장치에 있어서, 하나의 화소를 구성하는 R, G, B 화소중 유기전계 발광소자와 유기전계 발광소자를 구동하기 위한 구동 박막 트랜지스터에 한정하여 도시한 것이다.
도 1을 참조하면, 기판(100)은 R 화소영역(100R), G 화소영역(100G) 및 B 화소영역(100B)을 구비한다. 상기 기판(100)중 R 화소영역(100R)상에는 R 화소(10R)가 형성되고, G화소영역(100G)상에는 G 화소(10G)가 형성되며, B 영역(100B)상에는 B 화소(10B)가 형성된다.
R 화소(10R)는 R EL 소자 및 R EL소자를 구동하기 위한 박막 트랜지스터를 구비한다. 상기 박막 트랜지스터는 버퍼층(105)상에 형성되고 소오스/드레인 영역(112), (113)을 구비한 반도체층(111), 게이트 절연막(120)상에 형성된 게이트전극(121) 및 층간 절연막(130)상에 형성되고 콘택홀(132), (133)을 통해 상기 소오스/드레인 영역(112), (113)에 연결되는 소오스/드레인 전극(142), (143)을 구비한다.
상기 R EL소자는 보호막(150)상에 형성되고 상기 소오스/드레인 전극(142), (143)중 드레인 전극(143)과 비어홀(151)을 통해 연결되는 화소전극인 애노드전극(161)과, 화소분리막(170)의 개구부(171)를 통해 노출되는 애노드전극(161)상에 형성된 유기막층(181) 및 기판전면에 형성된 캐소드전극(190)을 구비한다.
G 화소(10G)는 G EL 소자 및 G EL소자를 구동하기 위한 박막 트랜지스터를 구비한다. 상기 박막 트랜지스터는 버퍼층(105)상에 형성되고 소오스/드레인 영역(115), (116)을 구비한 반도체층(114), 게이트 절연막(120)상에 형성된 게이트전극(124) 및 층간 절연막(130)상에 형성되고 콘택홀(135), (136)을 통해 상기 소오스/드레인 영역(115), (116)에 연결되는 소오스/드레인 전극(145), (146)을 구비한다.
상기 G EL소자는 보호막(150)상에 형성되고 상기 소오스/드레인 전극(145), (146)중 드레인 전극(146)과 비어홀(154)을 통해 연결되는 화소전극인 애노드전극(164)과, 화소분리막(170)의 개구부(174)를 통해 노출되는 애노드전극(164)상에 형성된 유기막층(184) 및 기판전면에 형성된 캐소드전극(190)을 구비한다.
B 화소(10B)는 B EL 소자 및 B EL소자를 구동하기 위한 박막 트랜지스터를 구비한다. 상기 박막 트랜지스터는 버퍼층(105)상에 형성되고 소오스/드레인 영역(118), (119)을 구비한 반도체층(117), 게이트 절연막(120)상에 형성된 게이트전극(127) 및 층간 절연막(130)상에 형성되고 콘택홀(138), (139)을 통해 상기 소오스/드레인 영역(118), (119)에 연결되는 소오스/드레인 전극(148), (149)을 구비한다.
상기 B EL소자는 보호막(150)상에 형성되고 상기 소오스/드레인 전극(148), (149)중 드레인 전극(149)과 비어홀(157)을 통해 연결되는 화소전극인 애노드전극(167)과, 화소분리막(170)의 개구부(177)를 통해 노출되는 애노드전극(167)상에 형성된 유기막층(187) 및 기판전면에 형성된 캐소드전극(190)을 구비한다.
상기한 바와같은 구성을 갖는 종래의 유기전계 발광표시장치는 R, G, B 화소(10R), (10G), (10B)의 각 화소전극(161), (164) 및 (167)하부에 보호막(150)이 형성되는데, 상기 보호막(150)은 기판전면에 걸쳐 균일한 두께를 갖도록 형성된다.
상기한 유기전계 발광표시장치에서와 같이 보호막(150)이 기판전면에 균일하게 형성되는 경우에는 B 색의 색좌표가 나빠서 색면적이 좋지 않다. 한편, 보호막(150)이 형성되지 않은 경우에는 B 색의 색좌표는 좋아지지만, G 색의 색좌표가 나빠져서 그다지 색면적이 증가하지 않는 문제점이 있었다.
미국특허 6,674,106호에는 유기발광층으로부터 발광되는 광의 광학특성을 향상시키기 위한 유기전계 발광표시장치를 개시하였다. 상기 유기전계 발광표시장치는 기판상에 매트릭스형태로 배열된 다수의 화소를 구비한다. 상기 기판은 표시소자인 EL소자가 배열되는 개구영역(opening region)과 상기 EL 소자를 구동하기 위한 TFT 가 배열되는 비개구영역(non-opening region)을 구비한다. 화소전극하부에 배열되는 절연막, 예를 들어 게이트 절연막과 층간 절연막중 광방출영역인 개구영역에 대응하는 부분은 제거하여 개구영역에서의 굴절율을 기판의 굴절율에 근접시켜 줌으로써 개구영역에서의 광학특성을 향상시켰다.
상기한 바와 같은 종래의 유기전계 발광표시장치는 개구영역에 배열되는 게이트 절연막과 층간 절연막을 제거하여 개구영역에서의 광학특성을 개선할 수 있었으나, 모든 R, G, B 단위화소에서 유기막층으로부터 발광되는 광이 바로 기판을 통해 방출되도록 개구영역에서의 화소전극하부에 배열되는 게이트 절연막과 층간 절연막을 제거하므로써, 각 R, G, B 단위화소별로 광경로를 조절시켜 줄 수 없는 문제점이 있었다.
한편, 국내 공개특허 제2003-70726에는 유기발광층으로부터 발광되는 광의 최적화된 색좌표를 얻기 위하여 화소전극인 애노드전극하부에 형성되는 절연막, 예를 들어 버퍼층, 게이트 절연막, 층간 절연막 및 보호막 등의 총두께를 최적화시킨 배면발광형 유기전계 발광표시장치를 개시하였다.
상기 유기전계 발광표시장치는 애노드전극하부에 존재하는 절연막의 두께를 2500 내지 3500Å 로 형성하여 유기발광층으로부터 발광되는 광의 색좌표를 최적화시킬 수 있었다. 그러나, 상기한 유기전계 발광표시장치는 애노드전극하부에 형성되는 절연막이 기판전면에 균일한 두께로 형성되어 모든 R, G, B 단위화소에서 유기막층으로부터 발광되는 광이 동일한 광학 경로를 통해 기판으로 방출되기 때문에, 각 R, G, B 단위화소별로 광경로를 조절시켜 줄 수 없는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, R, G, B 화소별로 화소전극하부에 형성된 절연막을 선택적으로 제거하여 줌으로써 색좌표변형을 방지할 수 있는 유기전계 발광표시장치를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 R, G, B 단위화소별로 화소전극하부에 형성된 절연막의 두께를 조절하여 색면적을 증대시켜 줌으로써 소비전력을 감소시킬 수 있는 유기전계 발광표시장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 각각 서로 다른 소정 색의 광을 방출하는 화소가 형성되는 다수의 화소영역을 구비하고, 각 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; 상기 다수의 화소영역 각각의 비발광영역에 대응하는 기판상에 각각 형성되는 다수의 구동소자와; 상기 다수의 화소영역 각각의 발광영역에 형성되어 상기 구동소자에 각각 연결되는 다수의 화소전극과; 상기 다수의 화소전극 하부의 바로 아래에 형성되는 절연막을 구비하며, 상기 절연막은 상기 다수의 화소영역의 발광영역중 적어도 하나의 발광영역을 제외한 기판상에 형성되는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 다수의 화소영역은 R 색의 광을 방출하기 위한 R 화소가 형성되는 R 화소영역과, G 색의 광을 방출하기 위한 G 화소가 형성되는 G 화소영역과, 상기 B 색의 광을 방출하기 위한 G 화소가 형성되는 B 화소영역을 포함하며, 상기 절연막은 B화소영역의 발광영역을 제외한 기판전면에 형성되거나 또는 R화소영역 및 G 화소영역의 발광영역에만 선택적으로 형성된다. 상기 절연막은 질화막 및 산화막으로부터 선택되는 절연막을 포함한다.
또한, 본 발명은 R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되는 R, G, B 화소전극과; R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 형성되어, 상기 R, G, B 화소전극을 각각 구동하기 위한 R, G, B 구동소자와; 상기 R, G, B 구동소자와 상기 R, G, B 화소전극사이에 형성되는 절연막을 포함하며, 상기 절연막은 R, G, B 화소영역의 발광영역중 적어도 하나의 발광영역을 제외한 기판상에 형성되는 평판표시장치를 제공하는 것을 특징으로 한다.
또한, 본 발명은 R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되는 R, G, B 화소전극과; R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 형성되고, 상기 R, G, B 화소전극을 각각 구동하기 위한 구동전극을 구비하는 R, G, B 구동소자와; 기판상에 형성되고, 그의 상면에 구동전극이 형성되는 절연막을 포함하며, 상기 R, G, B 화소전극은 상기 절연막상에 형성되어 상기 구동전극에 연결되며, 상기 절연막은 R, G, B 화소영역의 발광영역중 적어도 하나의 발광영역을 제외한 기판상에 형성되는 평판표시장치를 포함한다.
또한, 본 발명은 R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 각각 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와; R, G, B 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극을 각각 노출시키는 R, G, B 비어홀을 구비한 절연막과; 상기 절연막중 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, R, G, B 비어홀을 통해 상기 R, G, B 박막 트랜지스터의 하나의 전극에 연결되는 R, G, B 화소전극을 각각 구비한 R, G, B EL 소자를 포함하며, 상기 절연막은 R, G, B 화소영역의 발광영역중 하나의 발광영역을 제외한 기판상에 형성된 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
또한, 본 발명은 R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 각각 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와; 상기 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, 상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극에 각각 연결되는 R, G, B 화소전극을 각각 구비한 R, G, B EL 소자와; 상기 R, G, B 화소영역중 R, G, B 화소전극중 일부 화소전극하부에만 선택적으로 형성된 절연막을 포함하는 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
또한, 본 발명은 R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와; 상기 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, 상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극에 연결되는 R, G, B 화소전극을 각각 구비한 R, G, B EL 소자와; 상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극하부에 형성된 절연막을 포함하며, 상기 R, G, B 화소전극은 상기 절연막에 형성되어 상기 R, G, B 박막 트랜지스터의 하나의 전극에 연결되며, 상기 절연막은 R, G, B 화소영역의 발광영역중 하나의 발광영역을 제외한 기판상에 형성된 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
또한, 본 발명은 R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과; R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와; 상기 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, R, G, B 화소 전극을 각각 구비한 R, G, B EL 소자와; 상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극하부에 형성된 절연막을 포함하며, 상기 R, G, B 화소전극은 상기 절연막에 상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극으로부터 연장 형성되고, 상기 절연막은 R, G, B 화소영역의 발광영역중 하나의 발광영역을 제외한 기판상에 형성된 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 2a는 본 발명의 유기전계 발광표시장치에 있어서, 하나의 화소를 구성하는 R, G, B 화소중 EL 소자와 EL소자를 구동하는 박막 트랜지스터에 한정하여 도시하였다.
도 2a를 참조하면, 본 발명의 유기전계 발광표시장치는 기판(200)상에 매트릭스형태로 배열되는 다수의 화소를 구비한다. 각 화소는 R 색을 표시하는 R 화소(20R), G 색을 표시하는 G 화소(20G) 및 B 색을 표시하는 B 화소(20B)를 구비한다. 상기 기판(200)은 R 화소가 형성되는 R 화소영역(200R), G 화소가 형성되는 G 화소영역(200G) 및 B 화소가 형성되는 B 화소영역(200B)을 구비한다.
R화소영역(200R), G 화소영역(200G) 및 B화소영역(200B)은 각각 발광영역과 비발광영역을 구비한다. R 화소영역(200R)의 발광영역이라 함은 R 화소영역(200R)중 R EL소자가 형성되어 R EL 소자로부터 광이 방출되는 부분을 말하고, 비발광영역이라 함은 R 화소영역(200R)중 상기 R EL소자를 구동하기 위한 박막 트랜지스터가 형성되는 부분을 말한다. 이와 마찬가지로, G 화소영역(200G)의 발광영역이라 함은 G 화소영역(200G)중 G EL소자가 형성되어 G EL 소자로부터 광이 방출되는 부분을 말하고, 비발광영역이라 함은 G 화소영역(200G)중 상기 G EL소자를 구동하기 위한 박막 트랜지스터가 형성되는 부분을 말한다. 또한, B 화소영역(200B)의 발광영역이라 함은 B 화소영역(200B)중 B EL소자가 형성되어 B EL소자로부터 광이 방출되는 부분을 말하고, 비발광영역이라 함은 B 화소영역(200B)중 상기 B EL소자를 구동하기 위한 박막 트랜지스터가 형성되는 부분을 말한다.
상기 기판(200)상에 버퍼층(205)이 형성되고, 상기 R, G, B 화소영역(200R), (200G), (200B)중 비발광영역에 대응하는 상기 버퍼층(205)상에는 반도체층(211), (214) 및 (217)이 각각 형성된다. 상기 반도체층(211)은 R 화소(20R)의 박막 트랜지스터를 위한 것으로서, 소정 도전형, 예를 들어 p형의 소오스/드레인 영역(212), (213)을 구비한다. 상기 반도체층(214)은 G 화소(20G)의 박막 트랜지스터를 위한 것으로서, p형의 소오스/드레인 영역(215), (216)을 구비한다. 상기 반도체층(217)은 B화소(20B)의 박막 트랜지스터를 위한 것으로서, p형의 소오스/드레인 영역(218), (219)을 구비한다.
반도체층(211), (214) 및 (217)과 기판(200)상에 게이트 절연막(220)이 형성되고, 상기 R, G, B 화소영역(200R), (200G), (200B)의 게이트 절연막(220)상에 각각 R, G, B 화소(20R), (20G), (20B)의 박막 트랜지스터의 게이트 전극(221), (224) 및 (227)이 형성된다. 상기 게이트 전극(221), (224) 및 (227)과 게이트 절연막(220)상에 층간 절연막(230)이 형성된다.
상기 층간 절연막(230)은 상기 R 화소(20R)의 반도체층(211)에 형성된 소오 스/드레인 영역(212), (213)의 일부분을 노출시켜 주는 콘택홀(232), (233)과, 상기 G 화소(20G)의 반도체층(214)에 형성된 소오스/드레인 영역(215), (216)의 일부분을 노출시켜 주는 콘택홀(235), (236)과, 상기 B 화소(20B)의 반도체층(217)에 형성된 소오스/드레인 영역(218), (219)의 일부분을 노출시켜 주는 콘택홀(238), (239)을 구비한다.
상기 층간 절연막(230)상에는 R, G, B 화소(20R), (20G) 및 (20B)의 박막 트랜지스터의 소오스/드레인 전극(242), (243) 및 (245), (246)과 (248), (249)이 형성된다. R 화소(20R)의 소오스/드레인 전극(242), (243)은 상기 반도체층(211)에 형성된 소오스/드레인 영역(212), (213)과 콘택홀(232), (233)을 통해 각각 연결된다. 상기 G 화소(20G)의 소오스/드레인 전극(245), (246)은 반도체층(214)에 형성된 소오스/드레인 영역(215), (216)과 상기 콘택홀(235), (236)을 통해 연결된다. 상기 B 화소(20B)의 소오스/드레인 전극(248), (249)은 상기 반도체층(217)에 형성된 소오스/드레인 영역(218), (219)과 상기 콘택홀(238), (239)을 통해 연결된다.
기판상에 보호막(250)이 형성된다. 상기 보호막(250)은 상기 R화소(20R)의 소오스/드레인 전극(242), (243)중 드레인 전극(243)의 일부분을 노출시키는 비어홀(251)과, 상기 G화소(20G)의 소오스/드레인 전극(245), (246)중 드레인 전극(246)의 일부분을 노출시키는 비어홀(254)과, 상기 B화소(20B)의 소오스/드레인 전극(248), (249)중 드레인 전극(249)의 일부분을 노출시키는 비어홀(257)을 구비한다. 또한, 보호막(250)은 상기 B화소영역(200B)의 발광영역에 대응하는 부분에 개구부(259)를 구비한다.
상기 보호막(250)상에 R, G, B 화소(20R), (20G), (20B)의 화소전극인 애노드전극(261), (264) 및 (267)이 형성된다. 상기 R 화소(20R)의 애노드전극(261)은 상기 R 화소영역(200R)중 발광영역에 대응하는 보호막(250)상에 형성되어 비어홀(251)을 통해 상기 드레인 전극(243)에 연결된다. 상기 G 화소(20G)의 애노드전극(264)은 상기 G화소영역(200G)중 발광영역에 대응하는 보호막(250)상에 형성되어 비어홀(254)을 통해 상기 드레인 전극(246)에 연결된다. 상기 B 화소(20B)의 애노드전극(267)은 상기 B 화소영역(200B)중 발광영역에 대응하는 보호막(250)상에 형성되어 상기 드레인 전극(249)에 연결되는데, 특히 보호막(250)의 개구부(259)에 형성된다.
본 발명의 일 실시예에서 따른 유기전계 발광표시장치는 추가의 마스크공정없이 제조할 수 있는데, 보호막(250)에 비어홀(251), (254), (257)을 형성하기 위한 보호막(250)의 식각공정시 B 화소영역(200B)의 발광영역에 대응하는 부분의 보호막도 함께 식각하여 보호막(250)에 개구부(259)를 형성하는 것이 가능하다. 따라서, 보호막(250)이 R, G, B 화소영역(200R), (200G), (200B)의 발광영역에 선택적으로 형성되어진다.
기판상에 화소분리막(270)이 형성된다. 상기 화소분리막(270)은 상기 R화소영역(200R)의 발광영역에 형성된 R화소(20R)의 애노드전극(261)의 일부분을 노출시켜 주는 개구부(271)와, 상기 G화소영역(200G)의 발광영역에 형성된 G화소(20G)의 애노드전극(264)의 일부분을 노출시켜 주는 개구부(274)와, 상기 B 화소영역(200B)의 발광영역에 형성된 B 화소(20B)의 애노드전극(267)의 일부분을 노출시켜 주는 개구부(277)를 구비한다.
상기 R화소영역(200R)의 개구부(271)에 의해 노출된 R화소(20R)의 애노드전극(261)상에 유기막층(281)이 형성되고, 상기 G 화소영역(200G)의 개구부(274)에 의해 노출된 G 화소(20G)의 애노드전극(264)상에 유기막층(284)이 형성되며, 상기 B화소영역(200B)의 개구부(277)에 의해 노출된 B 화소(20B)의 애노드전극(267)상에 유기막층(287)이 형성된다. 기판상에 상부전극으로서 캐소드전극(290)이 형성된다.
상기 유기막층(281)은 R 화소(20R)를 위한 것으로서, 정공주입층, 정공수송층, R 발광층, 전자수송층, 전자주입층 및 정공장벽층으로부터 선택되는 하나이상의 유기막을 포함한다. 상기 유기막층(284)은 G화소(20G)를 위한 것으로서, 정공주입층, 정공수송층, G 발광층, 전자수송층, 전자주입층 및 정공장벽층으로부터 선택되는 하나이상의 유기막층 포함한다. 상기 유기막층(287)은 B 화소(20B)를 위한 것으로서, 정공주입층, 정공수송층, G 발광층, 전자수송층, 전자주입층 및 정공장벽층으로부터 선택되는 하나이상의 유기막층을 포함한다.
상기한 바와 같이, 본 발명의 일 실시예에 따른 유기전계 발광표시장치는 R 화소영역(200R)에 R EL 소자와 박막 트랜지스터를 구비한 R 화소(20R)가 배열된다. 상기 R 화소(20R)의 R EL 소자는 발광영역의 보호막(250)상에 형성된 애노드전극(261), 유기막층(281) 및 캐소드전극(290)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(211), 게이트 전극(221) 및 소오스/드레인 전극(242), (243)을 구비하여, 상기 R EL소자의 애노드전극(261)에 드레인 전극(243)이 연결된다.
이와 마찬가지로, G 화소영역(200G)에 G EL소자와 박막 트랜지스터를 구비한 G 화소(20G)가 배열된다. 상기 G 화소(20G)의 G EL 소자는 발광영역의 보호막(250)상에 형성된 애노드전극(264), 유기막층(284) 및 캐소드전극(290)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(214), 게이트 전극(224) 및 소오스/드레인 전극(245), (246)을 구비하여, 상기 G EL소자의 애노드전극(264)에 드레인 전극(246)이 연결된다.
또한, B 화소영역(200B)에 B EL소자와 박막 트랜지스터를 구비한 B화소(20B)가 배열된다. 상기 B 화소(20B)의 B EL 소자는 발광영역의 보호막(250)의 개구부(259)에 형성된 애노드전극(267), 유기막층(287) 및 캐소드전극(290)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(217), 게이트 전극(227) 및 소오스/드레인 전극(248), (249)을 구비하여, 상기 B EL소자의 애노드전극(267)에 드레인 전극(249)이 연결된다.
따라서, 한 화소를 구성하는 R, G, B 화소(20R), (20G), (20B)중 R 화소(20R)의 애노드전극(261)은 R 화소영역(200R)의 발광영역에 해당하는 보호막(250)상에 형성되고, G 화소(20G)의 애노드전극(264)은 G 화소영역(200G)의 발광영역에 해당하는 보호막(250)상에 형성된다. 한편, 상기 B 화소(20B)의 애노드전극(267)은 B 화소영역(200B)의 발광영역에 형성되지만, R화소(20R) 및 G 화소(20G)와는 달리 보호막(250)의 개구부(259)에 형성된다. 즉, B 화소(20B)의 애노드전극(267)중 유기막층(287)에 대응하는 부분은 상기 개구부(259)에 의해 노출되는 층간 절연막(230)상에 형성된다.
그러므로, R 화소(20R) 및 G 화소(20G)에서는 유기막층(281), (284)으로부터 발광되는 광이 보호막(250)을 통과하여 기판(200) 쪽으로 방출되지만, B 화소(20B)에서는 유기막층(287)으로부터 발광되는 광이 보호막(250)의 개구부(259)를 통해 기판쪽으로 방출되므로, 보호막(250)을 통하지 않고 방출된다.
(표 1)은 R, G, B 화소에 모두 보호막이 형성된 유기전계 발광표시장치와 R, G, B 화소에 모두 보호막이 형성되지 않은 유기전계 발광표시장치에 있어서, X 및 Y 색좌표값을 나타낸 것이다.
도 6은 R, G, B 화소에 보호막이 모두 형성된 유기전계 발광표시장치와 R, G, B 화소에 모두 보호막이 형성되지 않은 유기전계 발광표시장치의 색좌표를 도시한 것이다.
(표 1) 및 도 6의 색좌표로부터, R, G, B 화소영역(200R), (200G), (200B)에 보호막(250)이 6000Å의 두께로 형성된 유기전계 발광표시장치와, R, G, B 화소영역(200R), (200G), (200B)에 보호막(250)이 형성되지 않은 유기전계 발광표시장치를 비교해 보면, R 색의 색좌표는 보호막(250)의 유무에 관계없이 색좌표에 변화가 없음을 알 수 있다.
또한, B 색의 경우는, 보호막이 형성되지 않은 경우의 색좌표값이 보호막이 형성된 경우에 비하여 우수함을 할 수 있다. 한편, G 색의 경우는 보호막이 형성된 경우의 색좌표값이 보호막이 형성되지 않은 경우에 비하여 우수함을 알 수 있다.
상기로부터, G 화소영역(200G)에는 보호막을 형성하고, B 화소영역(200B)에는 보호막을 형성하지 않는 것이 우수한 색좌표를 얻을 수 있으며, 이에 따라 색면 적을 증대시킬 수 있다.
(표 1)
색 X 좌표 Y 좌표
보호막이 없는 경우 R 0.682 0.317
G 0.360 0.595
B 0.158 0.159
보호막이 있는 경우 R 0.670 0.320
G 0.360 0.630
B 0.150 0.190
따라서, 본 발명에서와 같이, 보호막이 애노드전극하부에 존재하는 경우 우수한 색좌표를 얻을 수 있는 R 화소(20R) 및 G 화소(20G)에서는 애노드전극하부에 보호막(250)을 남겨두고, 보호막이 애노드전극 하부에 존재하는 경우 색좌표가 나빠지는 B 화소(20B)에서는 애노드전극 하부에 보호막(250)을 제거한다. 이와같이 R, G, B 화소의 애노드전극(261), (264), (267) 하부에 보호막을 선택적으로 형성하여 줌으로써, 색면적을 증대시킬 수 있다.
본 발명의 일 실시예에서는, R, G, B 화소영역(200R), (200G), (200B)중 B 화소영역(200B)에만 보호막(250)을 형성하지 않고 나머지 영역에는 동일한 두께를 갖는 보호막(250)을 형성하는 것을 예시하였으나, R 화소영역(200R)과 G 화소영역(200G)에 서로 다른 두께의 보호막(250)을 형성하여 색면적을 증대시킬 수도 있다.
도 2b는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 다른 단면구조를 도시한 것이다. 도 2b는 유기전계 발광표시장치중 하나의 화소를 구성하는 R, G, B 화소중 EL 소자 및 박막 트랜지스터에 한정하여 도시하였다. 도 2b에 도시된 유기전계 발광표시장치는 도 2a에 도시된 유기전계 발광표시장치와 동일한 단면구 조를 갖으며, 보호막이 2층구조로 구성되는 것만이 다르다.
도 2b를 참조하면, 한 화소를 구성하는 R, G, B 화소(20R), (20G), (20B)이 기판(200)의 R 화소영역(200R), G화소영역(200G) 및 B 화소영역(200B)에 각각 형성된다.
R 화소영역(200R)에 형성된 R 화소는 기판(200)의 비발광영역에 형성된 반도체층(211), 게이트전극(221) 및 소오스/드레인 전극(242), (243)을 구비하는 박막 트랜지스터와, 보호막(250)의 발광영역에 형성된 애노드전극(261), 유기막층(281) 및 캐소드전극(290)을 구비하는 R EL 소자를 구비한다.
G 화소영역(200G)에 형성된 G 화소는 기판(200)의 비발광영역에 형성된 반도체층(214), 게이트전극(224) 및 소오스/드레인 전극(245), (246)을 구비하는 박막 트랜지스터와, 보호막(250)의 발광영역에 형성된 애노드전극(264), 유기막층(284) 및 캐소드전극(290)을 구비하는 G EL 소자를 구비한다.
B 화소영역(200R)에 형성된 B 화소는 기판(200)의 비발광영역에 형성된 반도체층(217), 게이트전극(227) 및 소오스/드레인 전극(248), (249)을 구비하는 박막 트랜지스터와, 보호막(250)의 발광영역에 형성된 애노드전극(267), 유기막층(287) 및 캐소드전극(290)을 구비하는 B EL 소자를 구비한다.
상기 EL소자와 박막 트랜지스터사이에 형성되는 보호막(250)은 층간 절연막(230)상에 형성되는 제1보호막(252)과, 상기 제1보호막(252)상에 형성되어 상기 B 화소(20B)의 애노드전극(267)에 대응하는 부분에 개구부(248)가 형성된 제2보호막(253)을 구비한다. 상기 제1보호막(252)은 산화막과 같은 절연막을 포함하고, 상기 제2보호막(253)은 질화막과 같은 절연막을 구비한다.
하나의 화소를 구성하는 R, G, B 화소(20R), (20G), (20B)중 R 화소(20R)의 애노드전극(261) 하부에는 제1보호막(252)과 제2보호막(253)으로 구성된 보호막(250)이 형성되고, G 화소(20G)의 애노드전극(264) 하부에는 제1보호막(252)과 제2보호막(253)으로 구성된 보호막(250)이 형성된다. 한편, B화소영역(200B)에는 제1보호막(252)과 상기 B 화소(20B)의 애노드전극(267)에 대응하는 부분에 개구부(258)를 구비하는 제2보호막(253)을 구비하는 보호막(250)이 형성된다. 보호막(250)중 제2보호막(253)이 R, G, B 화소영역(200R), (200G) 및 (200B)의 발광영역에 선택적으로 형성된다.
따라서, B 화소(20B)의 애노드전극(267)은 B 화소영역(200B)의 발광영역에 형성되지만, R화소(20R) 및 G 화소(20G)와는 달리 보호막(250)의 개구부(258)에 형성된다. 즉, B 화소(20B)의 애노드전극(267)중 유기막층(287)에 대응하는 부분은 제1보호막(252)상에 형성된다.
그러므로, R 화소(20R) 및 G 화소(20G)에서는 유기막층(281), (284)으로부터 발광되는 광이 제1보호막(252)과 제2보호막(253)을 통과하여 기판(200) 쪽으로 방출되지만, B 화소(20B)에서는 유기막층(287)으로부터 발광되는 광이 보호막(250)중 제1보호막(252)을 통해 기판(200) 쪽으로 방출되므로, 제2보호막(253)을 통하지 않고 방출된다.
도 2b에 도시된 본 발명의 일 실시예에 따른 유기전계 발광표시장치에서, R 및 G 화소(20R), (20G)의 보호막(250)은 제1보호막(252)과 제2보호막(253)의 적층막으로 구성되고 B 화소(20B)에서는 보호막(250)중 제2보호막(253)에만 개구부(258)이 형성되는 구조를 예시하였으나, B 화소(20B)에서 제1 및 제2보호막(252), (253)에 걸쳐 개구부(258)가 형성되는 구조를 가질 수도 있다.
본 발명의 일 실시예에서 따른 유기전계 발광표시장치는 추가의 마스크공정없이 제조할 수 있는데, 보호막(250)에 비어홀(251), (254), (257)을 형성하기 위한 제1절연막(252)과 제2절연막(253)의 식각공정시 보호막(250)에 개구부(258)를 동시에 형성하거나 또는 하프톤 마스크 등을 이용하여 비어홀(251), (254), (257)과 B 화소영역(200B)의 제2보호막(253)에 개구부(258)를 동시에 형성하는 것이 가능하다.
도 3a는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 3a는 본 발명의 유기전계 발광표시장치에 있어서, 하나의 화소를 구성하는 R, G, B 화소중 EL소자 및 박막 트랜지스터에 한정하여 도시한 것이다.
본 발명의 일 실시예에서는 하나의 화소를 구성하는 R, G, B 화소별로 보호막을 선택적으로 제거하여 우수한 색좌표를 얻는 구조임에 반하여 본 발명의 다른 실시예에서는 하나의 화소를 구성하는 R, G, B 화소별로 보호막을 선택적으로 형성하여 우수한 색좌표를 얻는 구조를 갖는다.
도 3a를 참조하면, 본 발명의 유기전계 발광표시장치는 기판(300)상에 매트릭스형태로 배열되는 다수의 화소를 구비한다. 각 화소는 R 색을 표시하는 R 화소(30R), G 색을 표시하는 G 화소(30G) 및 B 색을 표시하는 B 화소(30B)를 구비한다. 상기 기판(300)은 R 화소(30R)가 형성되는 R 화소영역(300R), G 화소(30G)가 형성되는 G 화소영역(300G) 및 B 화소(30B)가 형성되는 B 화소영역(300B)을 구비한다. 상기 R화소영역(300R), G 화소영역(300G) 및 B화소영역(300B)은 각각 발광영역과 비발광영역을 구비한다.
상기 기판(300)상에 버퍼층(305)이 형성되고, R, G, B 화소영역(300R), (300G), (300B)중 비발광영역의 상기 버퍼층(305)상에 반도체층(311), (314) 및 (317)이 각각 형성된다. 상기 반도체층(311), (314) 및 (317)은 각각 R, G 및 B 화소(30R), (30G) 및 (30B)의 박막 트랜지스터를 위한 것으로서, 각각 p형의 소오스/드레인 영역(312), (313) 및 (315), (316)과 (318), (319)을 구비한다.
기판상에 게이트 절연막(320)이 형성되고, 상기 R, G, B 화소영역(300R), (300G), (300B)의 게이트 절연막(320)상에 각각 R, G, B 화소(30R), (30G), (30B)의 게이트 전극(321), (324) 및 (327)이 형성된다. 기판상에 층간 절연막(330)을 형성한다. 상기 층간 절연막(330)은 상기 R 화소(30R)의 반도체층(311)에 형성된 소오스/드레인 영역(312), (313)의 일부분을 노출시켜 주는 콘택홀(332), (333)과, 상기 G 화소(30G)의 반도체층(314)에 형성된 소오스/드레인 영역(315), (316)의 일부분을 노출시켜 주는 콘택홀(335), (336)과, 상기 B 화소(30B)의 반도체층(317)에 형성된 소오스/드레인 영역(318), (319)의 일부분을 노출시켜 주는 콘택홀(338), (339)을 구비한다.
상기 층간 절연막(330)상에 R, G, B 화소(30R), (30G) 및 (30B)의 소오스/드레인 전극(342), (343) 및 (345), (346)과 (348), (349)이 형성된다. 상기 R 화소 (30R)의 소오스/드레인 전극(342), (343)은 상기 반도체층(311)에 형성된 소오스/드레인 영역(312), (313)과 콘택홀(332), (333)을 통해 각각 연결된다. 상기 G 화소(30G)의 소오스/드레인 전극(345), (346)은 반도체층(314)에 형성된 소오스/드레인 영역(315), (316)과 상기 콘택홀(335), (336)을 통해 각각 연결된다. 상기 B 화소(30B)의 소오스/드레인 전극(348), (349)은 상기 반도체층(317)에 형성된 소오스/드레인 영역(318), (319)과 상기 콘택홀(338), (339)을 통해 각각 연결된다.
R 화소영역(300R)과 G 화소영역(300G)의 층간 절연막(330)상에 절연막패턴(351), (354)이 각각 형성된다. 절연막패턴(351)은 R 화소영역(300R)중 발광영역에 대응하는 층간 절연막(330)상에 형성되어 상기 R 화소(30R)로부터의 발생되는 R 색의 색좌표를 조정하기 위한 것이다. 상기 절연막패턴(354)은 G 화소영역(300G)중 발광영역에 대응하는 층간 절연막(330)상에 형성되어 상기 G 화소(30G)로부터 발생되는 G 색의 색좌표를 조정하기 위한 것이다.
상기 R 화소영역(300R)의 상기 절연막패턴(351)상에는 R화소(30R)의 애노드전극(361)이 형성되어, R화소(30R)의 소오스/드레인 전극(342), (343)중 드레인 전극(343)에 연결된다. 또한, G 화소영역(300G)의 상기 절연막패턴(354)상에는 G화소(30G)의 애노드전극(364)이 형성되어, G 화소(30G)의 소오스/드레인 전극(345), (346)중 드레인 전극(346)에 연결된다.
한편, B 화소영역(300B)에는 상기 층간 절연막(330)상에 상기 B 화소(30B)의 애노드전극(367)이 형성되어, B 화소(30B)의 상기 소오스/드레인전극(348), (349)중 드레인 전극(349)에 연결된다. 이때, 상기 절연막패턴(351), (354)은 일 실시예 의 보호막(250)과 동일한 물질로 구성될 수도 있지만 보호막(250)과는 서로 다른 물질로 구성될 수도 있다.
기판상에 화소분리막(370)이 형성된다. 상기 화소분리막(370)은 상기 R화소영역(300R)의 발광영역에 형성된 R화소(30R)의 애노드전극(361)의 일부분을 노출시켜 주는 개구부(371)와, 상기 G화소영역(300G)의 발광영역에 형성된 G화소(30G)의 애노드전극(364)의 일부분을 노출시켜 주는 개구부(374)와, 상기 B 화소영역(300B)의 발광영역에 형성된 B 화소(30B)의 애노드전극(367)의 일부분을 노출시켜 주는 개구부(377)를 구비한다.
상기 R화소영역(300R)의 개구부(371)에 의해 노출된 R화소(30R)의 애노드전극(361)상에 유기막층(381)이 형성되고, 상기 G 화소영역(300G)의 개구부(374)에 의해 노출된 G 화소(30G)의 애노드전극(364)상에 유기막층(384)이 형성되며, 상기 B화소영역(300B)의 개구부(377)에 의해 노출된 B 화소(30B)의 애노드전극(367)상에 유기막층(387)이 형성된다. 기판상에 상부전극으로서 캐소드전극(390)이 형성된다.
상기 유기막층(381), (384) 및 (387)은 각각 R, G, B 화소(30R), (30G), (30B)를 위한 것으로서, 정공주입층, 정공수송층, R, G 및 B 발광층, 전자수송층, 전자주입층 및 정공장벽층으로부터 선택되는 하나이상의 유기막을 포함한다.
상기한 바와 같은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 R 화소영역(300R)에 R EL 소자와 박막 트랜지스터를 구비한 R 화소(30R)가 배열된다. 상기 R 화소(30R)의 R EL 소자는 발광영역의 절연막패턴(351)상에 형성된 애노드전극(361), 유기막층(381) 및 캐소드전극(390)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(311), 게이트 전극(321) 및 소오스/드레인 전극(342), (343)을 구비하여, 상기 R EL소자의 애노드전극(361)에 드레인 전극(343)이 연결된다.
이와 마찬가지로, G 화소영역(300G)에 G EL소자와 박막 트랜지스터를 구비한 G 화소(30G)가 배열된다. 상기 G 화소(30G)의 G EL 소자는 발광영역의 절연막패턴(354)상에 형성된 애노드전극(364), 유기막층(384) 및 캐소드전극(390)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(314), 게이트 전극(324) 및 소오스/드레인 전극(345), (346)을 구비하여, 상기 G EL소자의 애노드전극(364)에 드레인 전극(347)이 연결된다.
또한, B 화소영역(300B)에 B EL소자와 박막 트랜지스터를 구비한 B화소(30B)가 배열된다. 상기 B 화소(30B)의 B EL 소자는 발광영역의 층간 절연막(330)상에 형성된 애노드전극(367), 유기막층(387) 및 캐소드전극(390)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(317), 게이트 전극(327) 및 소오스/드레인 전극(348), (349)을 구비하여, 상기 B EL소자의 애노드전극(367)에 드레인 전극(347)이 연결된다.
따라서, 한 화소를 구성하는 R, G, B 화소(30R), (30G), (30B)중 R 화소(30R)의 애노드전극(361)과 G 화소(30G)의 애노드전극(364)은 절연막패턴(351), (354)상에 각각 형성되고, 상기 B 화소(30B)의 애노드전극(367)은 B 화소영역(300B)의 발광영역에 해당하는 층간 절연막(330)상에 형성된다.
그러므로, R 화소(30R) 및 G 화소(30G)에서는 유기막층(381), (384)으로부터 발광되는 광이 각각의 절연막패턴(351), (354)을 통과하여 기판(300) 쪽으로 방출되지만, B 화소(30B)에서는 유기막층(387)으로부터 발광되는 광이 절연막패턴을 통하지 않고 기판쪽으로 방출된다. 따라서, R 화소(30R) 및 G 화소(30G)의 애노드전극(361), (364) 하부에만 절연막패턴(351), (354)을 선택적으로 형성하여 줌으로써, 색면적을 증대시킬 수 있다.
본 발명의 다른 실시예에서는, R, G, B 화소영역(300R), (300G), (300B)중 R 화소영역(300R)과 G 화소영역(300G)에만 선택적으로 동일한 두께를 갖는 절연패턴(351), (354)을 형성하는 것을 예시하였으나, R 화소영역(300R)과 G 화소영역(300G)에 서로 다른 두께를 갖는 절연패턴(351), (354)을 형성하여 색면적을 증대시킬 수도 있다.
도 3b는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 다른 단면구조를 도시한 것이다. 도 3b는 유기전계 발광표시장치중 하나의 화소를 구성하는 R, G, B 화소중 EL 소자 및 박막 트랜지스터에 한정하여 도시하였다. 도 3b에 도시된 유기전계 발광표시장치는 도 3a에 도시된 유기전계 발광표시장치와 동일한 단면구조를 갖으며, 절연막패턴이 2층구조로 구성되는 것만이 다르다.
도 3b를 참조하면, 한 화소를 구성하는 R, G, B 화소(30R), (30G), (30B)이 기판(300)의 R 화소영역(300R), G화소영역(300G) 및 B 화소영역(300B)에 각각 형성된다.
R 화소영역(300R)에 형성된 R 화소는 기판(300)의 비발광영역에 형성된 반도체층(311), 게이트전극(321) 및 소오스/드레인 전극(342), (343)을 구비하는 박막 트랜지스터와, R 화소영역(300R)의 발광영역에 배열된 절연막패턴(351)상에 형성된 애노드전극(361), 유기막층(381) 및 캐소드전극(390)을 구비하는 R EL 소자를 구비한다.
G 화소영역(300G)에 형성된 G 화소는 기판(300)의 비발광영역에 형성된 반도체층(314), 게이트전극(324) 및 소오스/드레인 전극(345), (346)을 구비하는 박막 트랜지스터와, G 화소영역(300G)의 발광영역에 배열된 절연막패턴(354)상에 형성된 애노드전극(364), 유기막층(384) 및 캐소드전극(390)을 구비하는 G EL 소자를 구비한다.
B 화소영역(300R)에 형성된 B 화소는 기판(300)의 비발광영역에 형성된 반도체층(317), 게이트전극(327) 및 소오스/드레인 전극(348), (349)을 구비하는 박막 트랜지스터와, B 화소영역(300B)의 발광영역에 배열된 절연막패턴(357)에 형성된 애노드전극(367), 유기막층(387) 및 캐소드전극(390)을 구비하는 B EL 소자를 구비한다.
상기 R 화소(30R)의 애노드전극(361) 하부에 형성되는 절연막패턴(351)은 층간 절연막(330)상에 형성되는 제1절연막(352)과 상기 제1절연막(352)상에 형성되는 제2절연막(353)을 구비한다. 또한, 상기 G 화소(30G)의 애노드전극(364) 하부에 형성되는 절연막패턴(354)은 층간 절연막(330)상에 형성되는 제1절연막(355)과 상기 제1절연막(355)상에 형성되는 제2절연막(356)을 구비한다. 한편, 상기 B 화소(30B)의 절연막패턴(357)은 제1절연막의 단일막으로 구성된다. 상기 제1절연막(352), (355), (357)은 산화막과 같은 절연막을 포함하고, 상기 제2절연막(353), (356)은 질화막과 같은 절연막을 구비한다.
하나의 화소를 구성하는 R, G, B 화소(30R), (30G), (30B)중 R 화소(30R) 및 G 화소(30B)의 애노드전극(361), (364) 하부에 각각 형성된 절연막패턴(351), (354)은 제1절연막과 제2절연막의 적층막을 포함하고, 상기 B 화소(30B)의 애노드전극(367) 하부에 형성된 절연막패턴(357)은 단일의 제1절연막을 구비한다.
그러므로, R 화소(30R) 및 G 화소(30G)에서는 유기막층(381), (384)으로부터 발광되는 광이 제1절연막과 제2절연막의 절연막패턴(351), (354)을 통과하여 각각 기판(300) 쪽으로 방출되지만, B 화소(30B)에서는 유기막층(387)으로부터 발광되는 광이 제1절연막으로 된 절연막패턴(357)을 통해 기판쪽으로 방출된다.
도 3b에 도시된 본 발명의 일 실시예에 따른 유기전계 발광표시장치에서, R 및 G 화소(30R), (30G)의 절연막패턴(351), (354)은 제1절연막(352), (355)과 제2절연막(353), (356)의 적층막으로 각각 구성되고 B 화소(30B)에서는 단일의 제1절연막이 형성되는 구조를 예시하였으나, B 화소(30B)에서는 절연막패턴(357)이 형성되지 않고 애노드전극(367)이 층간 절연막(330)상에 형성될 수도 있다.
본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 추가의 마스크공정없이 제조할수 있다. 즉, 통상적인 유기전계 발광표시장치에서 비어홀을 형성하는 마스크공정대신 절연막패턴을 형성하기 위한 마스크공정을 수행함으로써 별도의 마스크공정이 요구되지 않는다. 또한, 상기 절연막패턴 형성시 하프톤 마스크를 이용하면 도3b에서와 같이 2층막의 절연막패턴(351), (354)과 단일층의 절연막패턴(357)을 한번의 마스크공정으로 형성할 수 있다.
도 4a는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 4a는 본 발명의 유기전계 발광표시장치에 있어서, 하나의 화소를 구성하는 R, G, B 화소중 EL 소자와 EL소자를 구동하는 박막 트랜지스터에 한정하여 도시하였다.
본 발명의 일 실시예에서는 하나의 화소를 구성하는 R, G, B 화소별로 보호막을 선택적으로 형성하여 우수한 색좌표를 얻는 구조임에 반하여 본 발명의 다른 실시예에서는 하나의 화소를 구성하는 R, G, B 화소별로 층간 절연막을 선택적으로 형성하여 우수한 색좌표를 얻는 구조를 갖는다.
도 4a를 참조하면, 본 발명의 유기전계 발광표시장치는 기판(400)상에 매트릭스형태로 배열되는 다수의 화소를 구비한다. 각 화소는 R 화소(40R), G화소(40G) 및 B 화소(40B)를 구비하며, R화소(40R), G 화소(40G) 및 B 화소(40B)는 기판(400)의 R 화소영역(400R), G 화소영역(400G) 및 B 화소영역(400B)에 각각 형성된다. R화소영역(400R), G 화소영역(400G) 및 B화소영역(400B)은 각각 EL 소자가 배열되는 발광영역과 박막 트랜지스터가 배열되는 비발광영역을 구비한다.
상기 기판(400)의 버퍼층(405)중 R, G, B 화소영역(400R), (400G), (400B)중 비발광영역에 대응하는 부분에는 R 화소(40R), G 화소(40G) 및 B 화소(40B)의 박막 트랜지스터용 반도체층(411), (414) 및 (417)이 각각 형성된다. 상기 반도체층(411), (414), (417)은 각각 p형의 소오스/드레인 영역(412), (413) 및 (415), (416)과 (418), (419)을 구비한다.
기판(400)상에 게이트 절연막(420)이 형성되고, 상기 R, G, B 화소영역 (400R), (400G), (400B)의 게이트 절연막(420)상에 각각 R, G, B 화소(40R), (40G), (40B)의 게이트 전극(421), (424) 및 (427)이 형성된다. 기판상에 층간 절연막(430)이 형성된다. 상기 층간 절연막(430)은 산화막 또는 질화막과 같은 절연막을 포함한다.
상기 층간 절연막(430)은 상기 R 화소(40R)의 소오스/드레인 영역(412), (413)의 일부분을 노출시켜 주는 콘택홀(432), (433)과, 상기 G 화소(40G)의 소오스/드레인 영역(415), (416)의 일부분을 노출시켜 주는 콘택홀(435), (436)과, 상기 B 화소(40B)의 소오스/드레인 영역(418), (419)의 일부분을 노출시켜 주는 콘택홀(438), (439)을 구비한다. 또한, 상기 층간 절연막(430)은 B화소영역(400B)의 발광영역에 대응하는 부분에 게이트 절연막(420)의 일부분을 노출시키는 개구부(430a)를 구비한다.
상기 층간 절연막(430)상에는 R, G, B 화소(40R), (40G) 및 (40B)의 소오스/드레인 전극(442), (443) 및 (445), (446)과 (448), (449)이 형성된다. 상기 R 화소(40R)의 소오스/드레인 전극(442), (443)은 상기 반도체층(411)에 형성된 소오스/드레인 영역(412), (413)과 콘택홀(432), (433)을 통해 각각 연결된다. 상기 G 화소(40G)의 소오스/드레인 전극(445), (446)은 반도체층(414)에 형성된 소오스/드레인 영역(415), (416)과 상기 콘택홀(435), (436)을 통해 각각 연결된다. 상기 B 화소(40B)의 소오스/드레인 전극(448), (449)은 상기 반도체층(417)에 형성된 소오스/드레인 영역(418), (419)과 상기 콘택홀(438), (439)을 통해 각각 연결된다.
상기 층간절연막(430)상에 R, G, B 화소(40R), (40G), (40B)의 화소전극인 애노드전극(461), (464) 및 (467)을 형성한다. 상기 R화소(40R)의 화소전극(461)은 상기 소오스/드레인 전극(442), (443)중 드레인 전극(443)에 연결되도록 층간 절연막(430)상에 형성된다. 상기 G화소(40G)의 화소전극(464)은 소오스/드레인 전극(445), (446)중 드레인 전극(446)에 연결되도록 층간 절연막(430)상에 형성된다. 또한, 상기 B화소(40B)의 화소전극(467)은 상기 소오스/드레인 전극(448), (449)중 드레인 전극(449)에 연결되도록 층간 절연막(430)의 개구부(430a)에 형성된다.
기판상에 화소분리막(470)이 형성된다. 상기 화소분리막(470)은 상기 R화소영역(400R)의 발광영역에 형성된 R화소(40R)의 애노드전극(461)의 일부분을 노출시켜 주는 개구부(471)와, 상기 G화소영역(400G)의 발광영역에 형성된 G화소(40G)의 애노드전극(464)의 일부분을 노출시켜 주는 개구부(474)와, 상기 B 화소영역(400B)의 발광영역에 형성된 B 화소(20B)의 애노드전극(467)의 일부분을 노출시켜 주는 개구부(477)를 구비한다.
상기 R화소영역(400R)의 개구부(471)에 의해 노출된 R화소(40R)의 애노드전극(461)상에 유기막층(481)이 형성되고, 상기 G 화소영역(400G)의 개구부(474)에 의해 노출된 G 화소(40G)의 애노드전극(464)상에 유기막층(484)이 형성되며, 상기 B화소영역(400B)의 개구부(477)에 의해 노출된 B 화소(40B)의 애노드전극(467)상에 유기막층(487)이 형성된다. 기판상에 상부전극으로서 캐소드전극(490)이 형성된다.
상기 유기막층(481), (484) 및 (487)은 각각 정공주입층, 정공수송층, R, G 및 B 발광층, 전자수송층, 전자주입층 및 정공장벽층으로부터 선택되는 하나이상의 유기막을 포함한다.
상기한 바와 같이, 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에서는 상기 R 화소(40R)의 R EL 소자가 R 화소영역(400R)의 발광영역의 층간 절연막(430)상에 형성된 애노드전극(461), 유기막층(481) 및 캐소드전극(490)을 구비한다. 상기 박막 트랜지스터는 R 화소영역(400R)의 비발광영역의 기판상에 형성된 반도체층(411), 게이트 전극(421) 및 소오스/드레인 전극(442), (443)을 구비하여, 상기 R EL소자의 애노드전극(461)에 드레인 전극(443)이 연결된다.
이와 마찬가지로, 상기 G 화소(40G)의 G EL 소자는 G 화소영역(400G)의 발광영역의 층간 절연막(430)상에 형성된 애노드전극(464), 유기막층(484) 및 캐소드전극(490)을 구비한다. 상기 박막 트랜지스터는 G 화소영역(400G)의 발광영역의 기판상에 형성된 반도체층(414), 게이트 전극(424) 및 소오스/드레인 전극(445), (446)을 구비하여, 상기 G EL소자의 애노드전극(464)에 드레인 전극(446)이 연결된다.
한편, B EL소자는 B 화소영역(400B)의 발광영역중 층간절연막(430)의 개구부(430a)에 형성된 애노드전극(467), 유기막층(487) 및 캐소드전극(490)을 구비한다. 상기 박막 트랜지스터는 B 화소영역(400B)의 비발광영역의 기판상에 형성된 반도체층(417), 게이트 전극(427) 및 소오스/드레인 전극(448), (449)을 구비하여, 상기 B EL소자의 애노드전극(467)에 드레인 전극(449)이 연결된다.
따라서, 한 화소를 구성하는 R, G, B 화소(40R), (40G), (40B)중 R 화소(40R) 및 B화소(40G)의 애노드전극(461), (464)은 각각 R 화소영역(200R) 및 G 화소영역(400G)의 발광영역에 해당하는 층간 절연막(430)상에 형성되고, B 화소(40B)의 애노드전극(464)은 G 화소영역(400G)의 발광영역에 해당하는 층간 절연막(430)의 개구부(430a) 즉, 게이트절연막(420)상에 형성된다.
그러므로, R 화소(40R) 및 G 화소(40G)에서는 유기막층(481), (484)으로부터 발광되는 광이 층간 절연막(430)을 통과하여 기판(400) 쪽으로 방출되지만, B 화소(40B)에서는 유기막층(487)으로부터 발광되는 광이 층간 절연막(430)의 개구부(430a)를 통해 기판쪽으로 방출되므로, 층간 절연막(430)을 통하지 않고 방출된다.
도 4b는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 다른 단면구조를 도시한 것이다. 도 4b는 유기전계 발광표시장치중 하나의 화소를 구성하는 R, G, B 화소중 EL 소자 및 박막 트랜지스터에 한정하여 도시하였다. 도 4b에 도시된 유기전계 발광표시장치는 도 4a에 도시된 유기전계 발광표시장치와 동일한 단면구조를 갖으며, 층간 절연막이 2층구조로 구성되는 것만이 다르다.
본 발명의 다른 실시예에서는, R, G, B 화소영역(400R), (400G), (400B)중 B 화소영역(400B)에만 층간 절연막(430)을 형성하지 않고 나머지 영역에는 동일한 두께를 갖는 층간 절연막(430)을 형성하는 것을 예시하였으나, R 화소영역(400R)과 G 화소영역(400G)에 서로 다른 두께의 층간 절연막(430)을 형성하여 색면적을 증대시킬 수도 있다.
도 4b를 참조하면, 한 화소를 구성하는 R, G, B 화소(40R), (40G), (40B)이 기판(400)의 R 화소영역(400R), G화소영역(400G) 및 B 화소영역(400B)에 각각 형성된다.
R 화소영역(400R)에 형성된 R 화소는 기판(400)의 비발광영역에 형성된 반도체층(411), 게이트전극(421) 및 소오스/드레인 전극(442), (443)을 구비하는 박막 트랜지스터와, 층간 절연막(430)의 발광영역에 형성되어 상기 드레인 전극(443)에 연결된 애노드전극(461), 유기막층(481) 및 캐소드전극(490)을 구비하는 R EL 소자를 구비한다.
G 화소영역(400G)에 형성된 G 화소는 기판(400)의 비발광영역에 형성된 반도체층(414), 게이트전극(424) 및 소오스/드레인 전극(445), (446)을 구비하는 박막 트랜지스터와, 층간 절연막(430)의 발광영역에 형성되어 상기 드레인 전극(446)에 연결된 애노드전극(464), 유기막층(484) 및 캐소드전극(490)을 구비하는 G EL 소자를 구비한다.
B 화소영역(400R)에 형성된 B 화소는 기판(400)의 비발광영역에 형성된 반도체층(417), 게이트전극(427) 및 소오스/드레인 전극(448), (449)을 구비하는 박막 트랜지스터와, 발광영역의 층간 절연막(430)의 개구부(430b)에 형성되어 상기 드레인 전극(449)에 연결된 애노드전극(467), 유기막층(487) 및 캐소드전극(490)을 구비하는 B EL 소자를 구비한다.
상기 층간 절연막(430)은 상기 게이트 절연막(420)상에 형성되는 제1층간 절연막(431a)과 상기 제1층간 절연막(431a)상에 형성되는 제2층간 절연막(431b)을 구비한다, 상기 제1층간 절연막(431a)은 산화막과 같은 절연막을 포함하고, 상기 제2층간 절연막(431b)은 질화막과 같은 절연막을 포함하며 상기 B화소의 애노드전극(467)하부에 형성된 개구부(430b)을 구비한다.
본 발명의 다른 실시예에서 따른 유기전계 발광표시장치는 추가의 마스크공정없이 제조할 수 있는데, 층간 절연막(430)에 콘택홀을 형성할 때 상기 층간 절연막(430)에 개구부(430b)를 동시에 형성할 수 있다. 또한, 하프톤 마스크 등을 이용하여 층간 절연막(430)에 콘택홀과 제2층간 절연막(431b)에 개구부(430b)를 형성하는 것이 가능하다.
하나의 화소를 구성하는 R, G, B 화소(40R), (40G), (40B)중 R 화소(40R) 및 G 화소(40G)의 애노드전극(461), (464) 하부에는 제1층간 절연막(431a)과 제2층간 절연막(431b)으로 구성된 층간 절연막(430)이 형성된다. 한편, B화소영역(400B)에는 제1층간 절연막(431a)과 상기 B 화소(40B)의 애노드전극(467)에 대응하는 부분에 개구부(430b)를 구비하는 제2층간 절연막(431b)을 구비하는 층간 절연막(430)이 형성된다.
B 화소(40B)의 애노드전극(467)은 B 화소영역(400B)의 발광영역에 형성되지만, R화소(40R) 및 G 화소(40G)와는 달리 층간 절연막(430)의 개구부(430b)에 형성된다. 즉, B 화소(40B)의 애노드전극(467)중 유기막층(487)에 대응하는 부분은 제1층간 절연막(431a)상에 형성된다.
그러므로, R 화소(40R) 및 G 화소(40G)에서는 유기막층(481), (484)으로부터 발광되는 광이 제1층간 절연막(431a)과 제2층간 절연막(431b)을 통과하여 기판(400) 쪽으로 방출되지만, B 화소(40B)에서는 유기막층(487)으로부터 발광되는 광이 층간 절연막(430)중 제1층간 절연막(431a)을 통해 기판(400) 쪽으로 방출되므로, 제2층간 절연막(431b)을 통하지 않고 방출된다.
도 4b에 도시된 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에서, B 화소(40B)에서는 층간 절연막(430)중 제2층간 절연막(431b)에만 개구부(430b)가 형성되는 구조를 예시하였으나, 제1 및 제2층간 절연막(431a), (431b)에 걸쳐 개구부(430b)가 형성되는 구조를 가질 수도 있다.
도 5a는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 일 단면도를 도시한 것이다. 도 5a는 본 발명의 유기전계 발광표시장치에 있어서, 하나의 화소를 구성하는 R, G, B 화소중 EL소자 및 박막 트랜지스터에 한정하여 도시한 것이다.
본 발명의 일 실시예에서는 하나의 화소를 구성하는 R, G, B 화소별로 보호막을 선택적으로 형성하여 우수한 색좌표를 얻는 구조임에 반하여 본 발명의 다른 실시예에서는 하나의 화소를 구성하는 R, G, B 화소별로 층간 절연막을 선택적으로 형성하여 우수한 색좌표를 얻는 구조를 갖는다.
도 5a를 참조하면, 본 발명의 유기전계 발광표시장치는 기판(500)상에 매트릭스형태로 배열되는 다수의 화소를 구비한다. 각 화소는 구성하는 R 화소(50R), G 화소(50G) 및 화소(50B)는 기판(500)의 R 화소영역(500R), G 화소영역(500G) 및 B 화소영역(500B)에 형성된다. R화소영역(500R), G 화소영역(500G) 및 B화소영역(500B)은 각각 발광영역과 비발광영역을 구비한다.
상기 기판(500)의 버퍼층(505)중 R, G, B 화소영역(500R), (500G), (500B)중 비발광영역에 반도체층(511), (514) 및 (517)이 각각 형성된다. 상기 반도체층(511), (514) 및 (517)은 각각 R, G 및 B 화소(50R), (50G) 및 (50B)의 박막 트랜지스터를 위한 것으로서, 각각 p형의 소오스/드레인 영역(512), (513) 및 (515), (516)과 (518), (519)을 구비한다.
기판상에 게이트 절연막(520)이 형성되고, 상기 R, G, B 화소영역(500R), (500G), (500B)의 게이트 절연막(520)상에 각각 R, G, B 화소(50R), (50G), (50B)의 게이트 전극(521), (524) 및 (527)이 형성된다. 기판상에 층간 절연막(530)을 형성한다. 상기 층간 절연막(530)은 산화막 또는 질화막과 같은 절연막을 포함한다.
상기 층간 절연막(530)은 상기 R 화소(50R)의 반도체층(511)에 형성된 소오스/드레인 영역(512), (513)의 일부분을 노출시켜 주는 콘택홀(532), (533)과, 상기 G 화소(50G)의 반도체층(514)에 형성된 소오스/드레인 영역(515), (516)의 일부분을 노출시켜 주는 콘택홀(535), (536)과, 상기 B 화소(50B)의 반도체층(517)에 형성된 소오스/드레인 영역(518), (519)의 일부분을 노출시켜 주는 콘택홀(538), (539)을 구비한다.
상기 층간 절연막(530)상에 R, G, B 화소(50R), (50G) 및 (50B)의 소오스/드레인 전극(542), (543) 및 (545), (546)과 (548), (549)이 형성된다. 상기 R 화소(50R)의 소오스/드레인 전극(542), (543)은 상기 반도체층(511)에 형성된 소오스/드레인 영역(512), (513)과 콘택홀(532), (533)을 통해 각각 연결된다. 상기 G 화소(50G)의 소오스/드레인 전극(545), (546)은 반도체층(514)에 형성된 소오스/드레인 영역(515), (516)과 상기 콘택홀(535), (536)을 통해 각각 연결된다. 상기 B 화소(50B)의 소오스/드레인 전극(548), (549)은 상기 반도체층(517)에 형성된 소오스/드레인 영역(518), (519)과 상기 콘택홀(538), (539)을 통해 각각 연결된다.
R 화소영역(500R), G 화소영역(500G) 및 B 화소영역(500B)의 층간 절연막 (530)상에 R 화소(50R), G 화소(50G) 및 B화소(50B)의 화소전극인 애노드전극(561), (564), (567)을 각각 형성한다. 이때, 상기 화소전극(561), (564), (567)은 드레인전극(543), (546), (549)와 동일한 물질로 구성되며, 배면발광형 유기전계 발광표시장치이므로 상기 드레인 전극은 예를 들어 투명도전물질 등으로 된 투명전극을 포함한다. 상기 드레인 전극(543), (546), (549)는 소오스전극(542), (545), (548)과 동일한 물질로 구성되거나 또는 서로 다른 물질로 구성될 수도 있다.
상기 R화소(50R)의 애노드전극(561)은 상기 소오스/드레인 전극(542), (543)중 드레인 전극(543)으로부터 연장형성되고, 상기 G화소(50G)의 애노드전극(564)은 상기 소오스/드레인 전극(545), (546)중 드레인 전극(546)으로부터 연장형성되며, 상기 B화소(50B)의 애노드전극(567)은 상기 소오스/드레인 전극(548), (549)중 드레인 전극(549)로부터 연장형성된다.
기판상에 화소분리막(570)이 형성된다. 상기 화소분리막(570)은 상기 R화소영역(500R)의 발광영역에 형성된 R화소(50R)의 애노드전극(561)의 일부분을 노출시켜 주는 개구부(571)와, 상기 G화소영역(500G)의 발광영역에 형성된 G화소(50G)의 애노드전극(564)의 일부분을 노출시켜 주는 개구부(574)와, 상기 B 화소영역(500B)의 발광영역에 형성된 B 화소(50B)의 애노드전극(567)의 일부분을 노출시켜 주는 개구부(577)를 구비한다.
상기 R화소영역(500R)의 개구부(571)에 의해 노출된 R화소(50R)의 애노드전극(561)상에 유기막층(581)이 형성되고, 상기 G 화소영역(500G)의 개구부(574)에 의해 노출된 G 화소(50G)의 애노드전극(564)상에 유기막층(584)이 형성되며, 상기 B화소영역(500B)의 개구부(577)에 의해 노출된 B 화소(50B)의 애노드전극(567)상에 유기막층(587)이 형성된다. 기판상에 상부전극으로서 캐소드전극(590)이 형성된다.
상기 유기막층(581), (584) 및 (587)은 각각 R, G, B 화소(50R), (50G), (50B)를 위한 것으로서, 정공주입층, 정공수송층, R, G 및 B 발광층, 전자수송층, 전자주입층 및 정공장벽층으로부터 선택되는 하나이상의 유기막을 포함한다.
상기한 바와 같은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 R 화소영역(500R)에 배열되는 R 화소(50R)의 R EL 소자는 층간 절연막(530)상에 상기 드레인 전극(543)으로부터 연장형성된 애노드전극(561), 유기막층(581) 및 캐소드전극(590)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(511), 게이트 전극(521) 및 소오스/드레인 전극(542), (543)을 구비한다.
이와 마찬가지로, G 화소영역(500G)에 배열된 G 화소(50G)의 G EL 소자는 층간 절연막(530)상에 상기 드레인 전극(546)으로부터 연장형성된 애노드전극(564), 유기막층(584) 및 캐소드전극(590)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(514), 게이트 전극(524) 및 소오스/드레인 전극(545), (546)을 구비한다.
또한, B 화소영역(500B)에 배열된 B화소(50B)의 B EL 소자는 발광영역의 층간 절연막(530)의 개구부(530a)에 형성된 애노드전극(567), 유기막층(587) 및 캐소드전극(590)을 구비한다. 상기 박막 트랜지스터는 비발광영역의 기판상에 형성된 반도체층(517), 게이트 전극(527) 및 소오스/드레인 전극(548), (549)을 구비한다.
따라서, 한 화소를 구성하는 R, G, B 화소(50R), (50G), (50B)중 R 화소(50R)의 애노드전극(561)과 G 화소(50G)의 애노드전극(564)은 층간 절연막(530)상에 각각 형성된다. 한편, 상기 B 화소(50B)의 애노드전극(567)은 B 화소영역(500B)의 발광영역에 대응하는 층간 절연막(530)의 개구부(530a)에 형성된다.
그러므로, R 화소(50R) 및 G 화소(50G)에서는 유기막층(581), (584)으로부터 발광되는 광이 층간 절연막(530)을 통과하여 기판(500) 쪽으로 방출되지만, B 화소(50B)에서는 유기막층(587)으로부터 발광되는 층간 절연막(530)의 개구부(530a)를 통해 기판(500) 쪽으로 방출된다.
본 발명의 다른 실시예에서는, R, G, B 화소영역(500R), (500G), (500B)중 B 화소영역(500B)에만 층간 절연막(530)을 형성하지 않고 나머지 영역에는 동일한 두께를 갖는 층간 절연막(530)을 형성하는 것을 예시하였으나, R 화소영역(500R)과 G 화소영역(500G)에 서로 다른 두께의 층간 절연막(530)을 형성하여 색면적을 증대시킬 수도 있다.
도 5b는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 다른 단면구조를 도시한 것이다. 도 5b는 유기전계 발광표시장치중 하나의 화소를 구성하는 R, G, B 화소중 EL 소자 및 박막 트랜지스터에 한정하여 도시하였다. 도 5b에 도시된 유기전계 발광표시장치는 도 5a에 도시된 유기전계 발광표시장치와 동일한 단면구조를 갖으며, 층간 절연막이 2층구조로 구성되는 것만이 다르다.
도 5b를 참조하면, 한 화소를 구성하는 R, G, B 화소(50R), (50G), (50B)이 기판(500)의 R 화소영역(500R), G화소영역(500G) 및 B 화소영역(500B)에 각각 형성된다.
R 화소영역(500R)에 형성된 R 화소는 기판(500)의 비발광영역에 형성된 반도체층(511), 게이트전극(521) 및 소오스/드레인 전극(542), (543)을 구비하는 박막 트랜지스터와, 층간 절연막(530)상에 상기 드레인 전극(543)으로부터 연장형성된 애노드전극(561), 유기막층(581) 및 캐소드전극(590)을 구비하는 R EL 소자를 구비한다.
G 화소영역(500G)에 형성된 G 화소는 기판(500)의 비발광영역에 형성된 반도체층(514), 게이트전극(524) 및 소오스/드레인 전극(545), (546)을 구비하는 박막 트랜지스터와, 층간 절연막(530)상에 상기 드레인 전극(546)으로부터 연장형성된 애노드전극(564), 유기막층(584) 및 캐소드전극(590)을 구비하는 G EL 소자를 구비한다.
B 화소영역(500R)에 형성된 B 화소는 기판(500)의 비발광영역에 형성된 반도체층(517), 게이트전극(527) 및 소오스/드레인 전극(548), (549)을 구비하는 박막 트랜지스터와, 층간 절연막(530)중 B 화소영역(500B)의 발광영역에 해당하는 개구부(530b)에 상기 드레인 전극(549)으로부터 연장형성된 애노드전극(567), 유기막층(587) 및 캐소드전극(590)을 구비하는 B EL 소자를 구비한다.
상기 층간 절연막(530)은 게이트 절연막(520)상에 형성된 제1층간 절연막(531a)과 상기 제1층간 절연막(531a)상에 형성된 제2층간 절연막(531b)을 구비한다. 상기 제2층간 절연막(531b)은 B 화소영역(500B)의 발광영역에 해당하는 부분에 개구부(530b)을 구비한다. 상기 제1층간 절연막(531a)은 산화막과 같은 절연막을 포함하고, 상기 제2층간 절연막(531b)은 질화막과 같은 절연막을 포함한다.
하나의 화소를 구성하는 R, G, B 화소(50R), (50G), (50B)중 R 화소(50R) 및 G 화소(50B)의 애노드전극(561), (564) 하부에 각각 형성된 층간 절연막은 제1층간 절연막(531a)과 제2층간 절연막(531b)의 적층막을 포함하고, 상기 B 화소(50B)의 애노드전극(567) 하부에 형성된 층간 절연막(530)은 제1층간 절연막(531a)과 상기 유기막층(587)에 대응하는 부분에 개구부(530b)를 구비한 제2층간 절연막(531b)을 구비한다.
그러므로, R 화소(50R) 및 G 화소(50G)에서는 유기막층(581), (584)으로부터 발광되는 광이 제1층간 절연막(531a)과 제2층간 절연막(531b)을 통과하여 기판(500) 쪽으로 방출되지만, B 화소(50B)에서는 유기막층(587)으로부터 발광되는 광이 제1층간 절연막(531a)을 통해 기판(500) 쪽으로 방출된다.
도 5b에 도시된 본 발명의 일 실시예에 따른 유기전계 발광표시장치에서, B 화소(50B)에서는 제2층간 절연막(531b)에만 개구부(530b)가 형성되었으나, 제1층간 절연막(531a)과 제2층간 절연막(531b)에 걸쳐 개구부(530b)가 형성될 수도 있다.
본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 추가의 마스크공정없이 제조할 수 있는데, 상기 층간 절연막(530)에 콘택홀을 형성할 때 B화소영역(500B)에 개구부(530b)를 형성하거나 또는 하프톤 마스크등을 이용하여 층간 절연막(530)에 콘택홀을 형성할 때 층간 절연막(530)의 제2층간 절연막(531b)상에만 개구부(530b)를 형성할 수도 있다.
본 발명의 실시예서는 보호막이 단일층 또는 2층구조를 갖는 경우에 한정하여 설명하였으나, 보호막이 다층막으로 구성되는 경우에도 우수한 색좌표를 얻을 수 있도록 R, G, B 화소별로 선택적으로 보호막을 형성하거나 또는 다층막중 일부만을 R, G, B 화소별로 선택적으로 형성할 수도 있다.
또한, 본 발명의 실시예에서는 보호막이 산화막으로 구성되는 제1보호막과 질화막으로 구성되는 제2보호막의 적층막을 구비하는 경우를 예시하였으나, 이에 반드시 국한되는 것이 아니라 제1보호막이 질화막을 구비하고 제2보호막이 산화막을 구비하는 경우에도 적용가능 할 뿐만 아니라 제1보호막과 제2보호막중 하나가 유기절연막을 구비하고, 다른 하나가 무기 절연막을 구비하는 경우에도 적용가능하다.
본 발명의 실시예에서는 EL소자를 구동하는 구동소자로서, 박막 트랜지스터를 p형 박막 트랜지스터로 예시하였으나, n형 박막 트랜지스터 뿐만 아니라 다른 스위칭소자를 적용할 수도 있다.
본 발명의 실시예에서는 화소전극인 애노드전극하부에 형성된 절연막, 예를 들어 층간 절연막 또는 보호막을 R, G, B 화소별로 선택적으로 형성하여 줌으로써 우수한 색좌표를 얻고자 하였으나, 애노드전극하부에 형성되는 모든 절연막, 예를 들어 층간 절연막, 보호막, 게이트 절연막 및 버퍼층 을 선택적으로 형성하거나, 이들중 일부를 선택적으로 형성하는 것도 가능하다.
본 발명의 실시예는 표시소자로서 유기전계 발광소자(EL)를 구비하고 상기 표시소자를 구동하기 위한 구동소자로서 박막 트랜지스터를 구비하는 액티브 매트릭스형 유기전계 발광표시장치에 대하여 설명하였으나, 표시소자로서 액정표시소자(LCD)를 구비하고 상기 액정표시소자를 구동하기 위한 구동소자로서 박막 트랜지스 터를 구비하는 액티브 매트릭스형 액정표시장치에 있어서, R, G, B 화소의 화소전극하부에 형성되는 절연막을 선택적으로 제거하여 줌으로써 색좌표를 개선할 수 있다.
본 발명의 실시예에 따른 액티브 매트릭스형 유기전계 발광표시장치에 따르면, R, G, B 화소별로 화소전극하부에 형성되는 절연막을 선택적으로 제거하여 줌으로써 우수한 R, G, B 색좌표를 얻을 수 있으며, 이에 따라 소비전력을 감소시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (38)

  1. 각각 서로 다른 소정 색의 광을 방출하는 화소가 형성되는 다수의 화소영역을 구비하고, 각 화소영역은 발광영역 및 비발광영역을 구비하는 기판과;
    상기 다수의 화소영역 각각의 비발광영역에 대응하는 기판상에 각각 형성되는 다수의 구동소자와;
    상기 다수의 화소영역 각각의 발광영역에 형성되어 상기 구동소자에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극 하부의 바로 아래에 형성되는 절연막을 구비하며,
    상기 절연막은 상기 다수의 화소영역의 발광영역중 적어도 하나의 발광영역을 제외한 기판상에 형성되는 것을 특징으로 하는 평판표시장치.
  2. 제1항에 있어서, 상기 절연막은 질화막 및 산화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 평판표시장치.
  3. 제1항에 있어서, 상기 다수의 화소영역은 R 색의 광을 방출하기 위한 R 화소가 형성되는 R 화소영역과, G 색의 광을 방출하기 위한 G 화소가 형성되는 G 화소영역과, 상기 B 색의 광을 방출하기 위한 G 화소가 형성되는 B 화소영역을 포함하며,
    상기 절연막은 B화소영역의 발광영역을 제외한 기판전면에 형성되는 것을 특징으로 하는 평판표시장치.
  4. 제3항에 있어서, 상기 절연막은 질화막 및 산화막으로부터 선택되는 절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  5. 제3항에 있어서, 상기 절연막은
    기판전면에 형성된 제1절연막과,
    상기 B 화소영역의 발광영역에 대응하는 부분을 제외한 제1절연막상에 형성 된 제2절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  6. 제5항에 있어서, 상기 절연막중 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 평판표시장치.
  7. 제1항에 있어서, 상기 다수의 화소영역은 R 색의 광을 방출하기 위한 R 화소가 형성되는 R 화소영역과, G 색의 광을 방출하기 위한 G 화소가 형성되는 G 화소영역과, 상기 B 색의 광을 방출하기 위한 G 화소가 형성되는 B 화소영역을 포함하며,
    상기 절연막은 R화소영역의 발광영역과 B 화소영역의 발광영역에만 형성되는 절연패턴인 것을 특징으로 하는 평판표시장치.
  8. 제7항에 있어서, 상기 절연막은 질화막 및 산화막으로부터 선택되는 것을 특징으로 하는 평판표시장치.
  9. 제7항에 있어서, 상기 절연패턴은
    상기 R 화소영역의 발광영역과 G 화소영역의 발광영역에 형성된 제1절연막과,
    제1절연막상에 형성된 제2절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  10. 제9항에 있어서, 상기 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 평판표시장치.
  11. 제10항에 있어서, 상기 제1절연막은 B 화소영역의 발광영역에도 형성되는 것을 특징으로 하는 평판표시장치.
  12. 제1항에 있어서, 상기 구동소자는 상기 화소전극을 구동하기 위한 구동 박막 트랜지스터를 포함하는 것을 특징으로 하는 평판표시장치.
  13. R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과;
    R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되는 R, G, B 화소전극과;
    R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 형성되어, 상기 R, G, B 화소전극을 각각 구동하기 위한 R, G, B 구동소자와;
    상기 R, G, B 구동소자와 상기 R, G, B 화소전극사이에 형성되는 절연막을 포함하며,
    상기 절연막은 R, G, B 화소영역의 발광영역중 적어도 하나의 발광영역을 제외한 기판상에 형성되는 것을 특징으로 하는 평판표시장치.
  14. 제13항에 있어서, 상기 절연막은 질화막 및 산화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 평판표시장치.
  15. 제13항에 있어서, 상기 절연막은 B화소영역의 발광영역을 제외한 기판전면에 형성되는 것을 특징으로 하는 평판표시장치.
  16. 제13항에 있어서, 상기 절연막은
    기판전면에 형성된 제1절연막과,
    상기 B 화소영역의 발광영역에 대응하는 부분을 제외한 제1절연막상에 형성된 제2절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  17. 제16항에 있어서, 상기 절연막중 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 평판표시장치.
  18. 제13항에 있어서, 상기 절연막은 R화소영역의 발광영역과 B 화소영역의 발광영역에 형성되는 절연패턴인 것을 특징으로 하는 평판표시장치.
  19. 제19항에 있어서, 상기 절연패턴은
    상기 R 화소영역의 발광영역과 G 화소영역의 발광영역에 형성된 제1절연막 과,
    제1절연막상에 형성된 제2절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  20. 제19항에 있어서, 상기 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 평판표시장치.
  21. 제13항에 있어서, 상기 제1절연막은 B 화소영역의 발광영역에도 형성되는 것을 특징으로 하는 평판표시장치.
  22. R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과;
    R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되는 R, G, B 화소전극과;
    R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 형성되고, 상기 R, G, B 화소전극을 각각 구동하기 위한 구동전극을 구비하는 R, G, B 구동소자와;
    기판상에 형성되고, 그의 상면에 구동전극이 형성되는 절연막을 포함하며,
    상기 R, G, B 화소전극은 상기 절연막상에 형성되어 상기 구동전극에 연결되며,
    상기 절연막은 R, G, B 화소영역의 발광영역중 적어도 하나의 발광영역을 제 외한 기판상에 형성되는 것을 특징으로 하는 평판표시장치.
  23. 제22항에 있어서, 상기 절연막은 상기 R, G, B 화소영역의 발광영역중 B 화소영역의 발광영역을 제외한 기판전면에 형성되는 것을 특징으로 하는 평판표시장치.
  24. 제22항에 있어서, 상기 절연막은
    기판전면에 형성된 제1절연막과,
    상기 R, G, B 화소영역의 발광영역중 B 화소영역의 발광영역에 대응하는 부분을 제외한 제1절연막상에 형성된 제2절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  25. 제24항에 있어서, 상기 절연막중 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 평판표시장치.
  26. 제22항에 있어서, 상기 절연막은 질화막 및 산화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 평판표시장치.
  27. R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과;
    R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 각각 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와;
    R, G, B 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극을 각각 노출시키는 R, G, B 비어홀을 구비한 절연막과;
    상기 절연막중 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, R, G, B 비어홀을 통해 상기 R, G, B 박막 트랜지스터의 하나의 전극에 연결되는 R, G, B 화소전극을 각각 구비한 R, G, B EL 소자를 포함하며,
    상기 절연막은 R, G, B 화소영역의 발광영역중 하나의 발광영역을 제외한 기판상에 형성된 것을 특징으로 하는 유기전계 발광표시장치.
  28. 제27항에 있어서, 상기 절연막은 B화소영역의 발광영역에 형성된 화소전극하부를 제외한 기판전면에 형성되며,
    상기 절연막은 질화막 및 산화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  29. 제27항에 있어서, 상기 절연막은
    기판전면에 형성된 제1절연막과, 상기 B 화소영역의 발광영역에 형성된 화소전극의 하부를 제외한 제1절연막상에 형성된 제2절연막을 포함하고,
    상기 절연막중 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  30. R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과;
    R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 각각 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와;
    상기 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, 상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극에 각각 연결되는 R, G, B 화소전극을 각각 구비한 R, G, B EL 소자와;
    상기 R, G, B 화소영역중 R, G, B 화소전극중 일부 화소전극하부에만 선택적으로 형성된 절연막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  31. 제30항에 있어서, 상기 절연막은 R화소영역의 발광영역과 B 화소영역의 발광영역에 형성된 R 및 G 화소전극하부에만 선택적으로 형성되며,
    상기 절연막은 산화막 및 질화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  32. 제30항에 있어서, 상기 절연막은 R 화소전극 및 G 화소전극하부의 상기 R 화소영역의 발광영역과 G 화소영역의 발광영역에 형성된 제1절연막과, 제1절연막상에 형성된 제2절연막을 포함하고,
    상기 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  33. R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과;
    R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와;
    상기 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, 상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극에 연결되는 R, G, B 화소전극을 각각 구비한 R, G, B EL 소자와;
    상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극하부에 형성된 절연막을 포함하며,
    상기 R, G, B 화소전극은 상기 절연막에 형성되어 상기 R, G, B 박막 트랜지스터의 하나의 전극에 연결되며,
    상기 절연막은 R, G, B 화소영역의 발광영역중 하나의 발광영역을 제외한 기판상에 형성된 것을 특징으로 하는 유기전계 발광표시장치.
  34. 제33항에 있어서, 상기 절연막은 B화소영역의 발광영역에 형성된 화소전극하 부를 제외한 기판전면에 형성되며,
    상기 절연막은 질화막 및 산화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  35. 제33항에 있어서, 상기 절연막은 기판전면에 형성된 제1절연막과, 상기 B 화소영역의 발광영역에 형성된 화소전극의 하부를 제외한 제1절연막상에 형성된 제2절연막을 포함하고,
    상기 절연막중 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  36. R 화소영역, G 화소영역 및 B 화소영역을 구비하고, 각 R, G, B 화소영역은 발광영역 및 비발광영역을 구비하는 기판과;
    R 화소영역, G 화소영역 및 B 화소영역중 비발광영역에 대응하는 기판상에 각각 형성되고, 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는 R, G, B 박막 트랜지스터와;
    상기 R 화소영역, G 화소영역 및 B 화소영역중 발광영역에 각각 형성되고, R, G, B 화소전극을 각각 구비한 R, G, B EL 소자와;
    상기 R, G, B 박막 트랜지스터의 소오스/드레인 전극하부에 형성된 절연막을 포함하며,
    상기 R, G, B 화소전극은 상기 절연막에 상기 R, G, B 박막 트랜지스터의 소 오스/드레인 전극중 하나의 전극으로부터 연장 형성되고,
    상기 절연막은 R, G, B 화소영역의 발광영역중 하나의 발광영역을 제외한 기판상에 형성된 것을 특징으로 하는 유기전계 발광표시장치.
  37. 제36항에 있어서, 상기 절연막은 B화소영역의 발광영역에 형성된 화소전극하부를 제외한 기판전면에 형성되며,
    상기 절연막은 질화막 및 산화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  38. 제36항에 있어서, 상기 절연막은 기판전면에 형성된 제1절연막과, 상기 B 화소영역의 발광영역에 형성된 화소전극의 하부를 제외한 제1절연막상에 형성된 제2절연막을 포함하고,
    상기 절연막중 제1절연막은 산화막을 포함하고, 상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
KR1020040095940A 2004-11-22 2004-11-22 유기전계 발광표시장치 Expired - Lifetime KR100683711B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040095940A KR100683711B1 (ko) 2004-11-22 2004-11-22 유기전계 발광표시장치
JP2005130250A JP4300195B2 (ja) 2004-11-22 2005-04-27 平板表示装置および有機電界発光表示装置
EP05111007A EP1667247A1 (en) 2004-11-22 2005-11-21 Organic electroluminescence display
CN2005100034738A CN1822382B (zh) 2004-11-22 2005-11-22 有机电致发光显示器
US11/284,106 US7538481B2 (en) 2004-11-22 2005-11-22 Organic electroluminescence display with an insulating layer selectively formed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040095940A KR100683711B1 (ko) 2004-11-22 2004-11-22 유기전계 발광표시장치

Publications (2)

Publication Number Publication Date
KR20060056752A KR20060056752A (ko) 2006-05-25
KR100683711B1 true KR100683711B1 (ko) 2007-02-20

Family

ID=35929733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095940A Expired - Lifetime KR100683711B1 (ko) 2004-11-22 2004-11-22 유기전계 발광표시장치

Country Status (5)

Country Link
US (1) US7538481B2 (ko)
EP (1) EP1667247A1 (ko)
JP (1) JP4300195B2 (ko)
KR (1) KR100683711B1 (ko)
CN (1) CN1822382B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829743B1 (ko) * 2005-12-09 2008-05-15 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
KR101230316B1 (ko) * 2006-03-21 2013-02-06 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR101227142B1 (ko) * 2006-05-17 2013-01-28 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
JP2008211008A (ja) 2007-02-27 2008-09-11 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP5676949B2 (ja) * 2010-07-21 2015-02-25 キヤノン株式会社 有機ｅｌ表示装置
KR20140016111A (ko) * 2012-07-30 2014-02-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001071558A (ja) * 1999-09-03 2001-03-21 Futaba Corp Ｅｌプリンタ及びｅｌ素子
KR20030070726A (ko) * 2002-02-26 2003-09-02 삼성에스디아이 주식회사 배면발광형 유기전계 발광표시장치
US6674106B2 (en) 2000-02-29 2004-01-06 Sony Corporation Display device such as electro-optic element and thin film transistor and display device manufacturing method
KR20040010298A (ko) * 2002-07-23 2004-01-31 세이코 엡슨 가부시키가이샤 발광 장치 및 그 제조 방법, 및 전자 기기
KR20040067986A (ko) * 2003-01-21 2004-07-30 산요덴키가부시키가이샤 일렉트로 루미네센스 표시 장치
KR20050014437A (ko) * 2003-07-31 2005-02-07 삼성에스디아이 주식회사 유기 전계 발광 소자와, 이를 이용한 평판 표시 장치와,이를 제조하기 위한 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797883B2 (ja) * 1993-03-18 1998-09-17 株式会社日立製作所 多色発光素子とその基板
US5405710A (en) * 1993-11-22 1995-04-11 At&T Corp. Article comprising microcavity light sources
DE69739633D1 (de) * 1996-11-28 2009-12-10 Casio Computer Co Ltd Anzeigevorrichtung
US6091195A (en) * 1997-02-03 2000-07-18 The Trustees Of Princeton University Displays having mesa pixel configuration
DE69732713T2 (de) * 1996-12-23 2006-04-13 The Trustees Of Princeton University Lichtemittierende gegenstände mit lichtreflektierende stukturen
NO304956B1 (no) * 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
GB2351840A (en) * 1999-06-02 2001-01-10 Seiko Epson Corp Multicolour light emitting devices.
JP4693253B2 (ja) * 2001-01-30 2011-06-01 株式会社半導体エネルギー研究所 発光装置、電子機器
JP2002367787A (ja) * 2001-06-05 2002-12-20 Tohoku Pioneer Corp 有機ｅｌ表示装置及びその製造方法
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US7335921B2 (en) * 2002-05-08 2008-02-26 Zeolux Corporation Lighting devices using feedback enhanced light emitting diode
US7230271B2 (en) * 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
JP4434563B2 (ja) * 2002-09-12 2010-03-17 パイオニア株式会社 有機ｅｌ表示装置の製造方法
US6737800B1 (en) * 2003-02-18 2004-05-18 Eastman Kodak Company White-emitting organic electroluminescent device with color filters and reflective layer for causing colored light constructive interference
JP2004296303A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP4543798B2 (ja) * 2003-08-18 2010-09-15 セイコーエプソン株式会社 有機ｅｌ装置および電子機器
JP4475942B2 (ja) * 2003-12-26 2010-06-09 三洋電機株式会社 表示装置及びその製造方法
JP2004158469A (ja) 2004-03-05 2004-06-03 Casio Comput Co Ltd Ｅｌ素子
US7129634B2 (en) * 2004-04-07 2006-10-31 Eastman Kodak Company Color OLED with added color gamut pixels
JP2007005173A (ja) * 2005-06-24 2007-01-11 Toshiba Matsushita Display Technology Co Ltd 表示装置
US8729795B2 (en) * 2005-06-30 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001071558A (ja) * 1999-09-03 2001-03-21 Futaba Corp Ｅｌプリンタ及びｅｌ素子
US6674106B2 (en) 2000-02-29 2004-01-06 Sony Corporation Display device such as electro-optic element and thin film transistor and display device manufacturing method
KR20030070726A (ko) * 2002-02-26 2003-09-02 삼성에스디아이 주식회사 배면발광형 유기전계 발광표시장치
KR20040010298A (ko) * 2002-07-23 2004-01-31 세이코 엡슨 가부시키가이샤 발광 장치 및 그 제조 방법, 및 전자 기기
KR20040067986A (ko) * 2003-01-21 2004-07-30 산요덴키가부시키가이샤 일렉트로 루미네센스 표시 장치
KR20050014437A (ko) * 2003-07-31 2005-02-07 삼성에스디아이 주식회사 유기 전계 발광 소자와, 이를 이용한 평판 표시 장치와,이를 제조하기 위한 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
13071558 *

Also Published As

Publication number Publication date
KR20060056752A (ko) 2006-05-25
JP2006146135A (ja) 2006-06-08
JP4300195B2 (ja) 2009-07-22
US20060119251A1 (en) 2006-06-08
EP1667247A1 (en) 2006-06-07
CN1822382B (zh) 2011-11-23
CN1822382A (zh) 2006-08-23
US7538481B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
KR100805154B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6546387B2 (ja) 表示装置
US7531834B2 (en) Organic electroluminescent display device with improved interface between anode and luminescent organic layer
US7173372B2 (en) Flat panel display device with power supply layer
KR100804859B1 (ko) 표시 장치 및 어레이 기판
US20160268354A1 (en) Display panel, display device and manufacturing method of display panel
US20050087740A1 (en) Organic electroluminescent display device of top emission type
KR100611153B1 (ko) 평판 표시 소자
KR102769670B1 (ko) 유기 발광 표시 장치
WO2019064574A1 (ja) 表示デバイス
JP2007227129A (ja) 有機ｅｌ装置及び有機ｅｌ装置の製造方法
US20110241036A1 (en) Light-emitting apparatus
JP2017157314A (ja) 表示装置
US20080204377A1 (en) Organic EL display device
KR100683711B1 (ko) 유기전계 발광표시장치
KR100669728B1 (ko) 분할된 화소전극을 구비한 유기전계 발광표시장치
JP2023161850A (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP7126140B2 (ja) 有機ｅｌ表示装置
CN115132789A (zh) 自发光面板及自发光面板的制造方法
JP2006172940A (ja) 表示装置及び表示装置の製造方法
KR100617193B1 (ko) 양방향 유기 ｅｌ 디스플레이 소자 및 그 제조 방법
KR100730224B1 (ko) 유기발광 표시장치
US20230209906A1 (en) Electroluminescent display device
US20230301159A1 (en) Display device
US20250221171A1 (en) Light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041122

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060626

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100127

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120130

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130205

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20250522

Termination category: Expiration of duration