[go: up one dir, main page]

KR100683149B1 - 액정표시소자용 어레이기판의 스트레스 제거방법 - Google Patents

액정표시소자용 어레이기판의 스트레스 제거방법 Download PDF

Info

Publication number
KR100683149B1
KR100683149B1 KR1020030019956A KR20030019956A KR100683149B1 KR 100683149 B1 KR100683149 B1 KR 100683149B1 KR 1020030019956 A KR1020030019956 A KR 1020030019956A KR 20030019956 A KR20030019956 A KR 20030019956A KR 100683149 B1 KR100683149 B1 KR 100683149B1
Authority
KR
South Korea
Prior art keywords
continuously changed
layer
pressure
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020030019956A
Other languages
English (en)
Other versions
KR20040085313A (ko
Inventor
손경석
임승무
김현진
조진희
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030019956A priority Critical patent/KR100683149B1/ko
Priority to US10/722,275 priority patent/US6841428B2/en
Priority to TW092133149A priority patent/TWI255045B/zh
Priority to JP2003403812A priority patent/JP4314105B2/ja
Priority to CNB200310123510XA priority patent/CN100356259C/zh
Publication of KR20040085313A publication Critical patent/KR20040085313A/ko
Application granted granted Critical
Publication of KR100683149B1 publication Critical patent/KR100683149B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 액정표시소자용 어레이기판의 스트레스 제거방법에 관한 것으로, 절연기판상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 절연기판 상부에 제 1 절연막과 제 2 절연막을 시간에 대해 연속적으로 변화하는 증착조건에서 순차적으로 형성하는 단계; 상기 제 2 절연막의 상부에 제 1 비정질실리콘층과 제 2 비정질실리콘층을 순차적으로 형성하여 액티브층을 형성하는 단계; 상기 액티브층의 상부에 오믹콘택층과 소오스/드레인전극을 순차적으로 형성하는 단계; 및 상기 소오스/드레인전극을 포함한 결과물의 상부에 보호막을 형성하는 단계를 포함하여 구성된다.

Description

액정표시소자용 어레이기판의 스트레스 제거방법{Method for eliminating stress of array substrate in liquid crystal display}
도 1은 본 발명의 바람직한 실시예에 따른 액정표시소자용 어레이기판의 스트레스 제거방법을 도시한 공정 단면도.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 파워와 압력에 따른 스트레스 변화를 도시한 그래프.
(도면의 주요부분에 대한 부호설명)
100 : 절연기판 110 : 게이트전극
120 : 절연막 120a : 제 1 절연막
120b : 제 2 절연막 130 : 액티브층
130a : 제 1 비정질실리콘층 130b : 제 2 비정질실리콘층
140 : 오믹콘택층 150 : 소오스/드레인전극
160 : 보호막
본 발명은 액정표시소자용 어레이기판의 제조방법에 관한 것으로, 보다 상세하게는 플라즈마화학기상증착법에서 증착시 증착조건을 연속적으로 변화시켜 스트레스를 완화하고 기판의 휨을 방지하는 액정표시소자용 어레이기판의 제조방법에 관한 것이다.
일반적으로 노트북, 핸드폰, PDA등의 이동통신기기에서 사용되는 박막트랜지스터 액정표시장치는 점차 경량화, 박막화되고 있는 추세이다. 이를 위해서 기판으로 사용되고 있는 유리기판도 점차 그 두께가 얇아지고 밀도도 낮아지고 있다.
따라서, 기판 두께가 얇아지면서, 박막트랜지스터의 제조공정 중 가장 높은 온도에서 두껍게 증착되는 멀티층(즉, SiN의 절연층, 비정질실리콘의 액티브층과 불순물 비정질실리콘의 오믹콘택층)을 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)으로 증착하는 경우 스트레스에 의한 유리기판의 휨현상이 두드러지게 된다.
이러한 종래의 멀티층은 SiN층, 비정질실리콘층과 불순물 비정질실리콘층을 순차적으로 증착하여 액정표시소자에서 절연층, 액티브층 및 오믹콘택층을 구성하게 되며, 이러한 멀티층 각각의 증착조건(사용되는 가스종류, 가스유량, 전극간격, 파워, 압력)은 상이하다.
또한, 상기 플라즈마화학기상증착법은 반응가스를 플라즈마에 의해 활성화시킨 후 화학반응과 플라즈마에 의한 에너지 전달이 이루어지기 때문에, 대부분의 압축스트레스는 상기 절연층과 액티브층에서 발생한다.
즉, 절연층의 경우 SiN 또는 SiON을 주로 사용하는데, 제 1 절연막은 게이트 전극과 데이터전극을 절연시킬 목적으로 사용되도록 충분한 두께를 가져야 하므로 일반적으로 스트레스가 거의 없는 조건을 이용한다. 반면에, 액티브층과 계면을 형성하는 제 2 절연막은 박막트랜지스터 특성을 고려하여 러프 정도(roughness)가 없는 조건으로 증착하는데, 이러한 상기 제 2 절연막 증착조건은 상기 제 1 절연막에 비해 증착조건이 갑작스럽게 변화한 것이다.
또한, 액티브층을 구성하고 있는 제 1 및 제 2 비정질실리콘층의 경우에도, 수백 Å이상 두께로 채널층을 형성하고 있는 제 1 비정질실리콘층은 채널층식각에 의해 제거되므로 제 2 비정질실리콘층은 생산성 증가 목적으로 증착속도가 빠른 조건으로 증착하는데, 이러한 상기 제 2 비정질실리콘층 증착조건은 상기 제 1 비정질실리콘층에 비해 증착조건이 갑작스럽게 변화한 것이다.
그러나, 이러한 갑작스런 증착조건의 변화는 하부층과의 매칭을 어렵게 하여 스트레스를 유발하고, 플라즈마로 인해 상당한 스트레스를 받게 됨으로써 박막트랜지스터의 특성저하 및 절연기판의 휨정도를 증가시켜 이후의 공정진행시 파손될 가능성이 높아져 수율을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 절연층과 액티브층 증착시 증착조건을 시간에 대하여 연속적으로 변화시켜 스트레스를 완화함으로써 절연기판의 휨을 감소시켜 파손을 방지하고 수율을 증가시키며, 스트레스로 인한 박막트랜지스터의 특성저하를 방지하여 평탄한 액정표 시소자를 제조할 수 있는 액정표시소자용 어레이기판의 스트레스 제거방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 절연기판상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 절연기판 상부에 제 1 절연막과 제 2 절연막을 시간에 대해 연속적으로 변화하는 증착조건에서 순차적으로 형성하는 단계; 상기 제 2 절연막의 상부에 제 1 비정질실리콘층과 제 2 비정질실리콘층을 순차적으로 형성하여 액티브층을 형성하는 단계; 상기 액티브층의 상부에 오믹콘택층과 소오스/드레인전극을 순차적으로 형성하는 단계; 및 상기 소오스/드레인전극을 포함한 결과물의 상부에 보호막을 형성하는 단계를 포함하여 구성됨을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1은 본 발명의 바람직한 실시예에 따른 액정표시소자용 어레이기판의 스트레스 제거방법을 도시한 공정 단면도이며, 도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 파워와 압력에 따른 스트레스 변화를 도시한 그래프이다.
도 1을 참조하여 본 발명에 따른 액정표시소자용 어레이기판의 스트레스 제거방법을 설명하면 다음과 같다.
먼저, 투명한 절연기판(100)상에 게이트전극(110)을 형성한다.
그 다음, 상기 게이트전극(110)을 포함한 절연기판(100)상에 PECVD방법으로 제 1 절연막(120a)과 제 2 절연막(120b)을 순차적으로 증착하여 절연층(120)을 형성한다.
이때, 상기 제 1 및 제 2 절연막 증착시 전극간격 및 압력을 시간에 대해 연속적으로 변화시킨다. 이로써, 증착조건은 갑작스럽게 변화되지 않기 때문에 스트레스를 완화하여 절연기판(100)의 휨을 방지하게 되는 것이다.
예를 들면, 상기 제 1 절연막(120a)이 1300W의 파워, 1000mils의 전극간격 및 1700mTorr의 압력 조건에서 형성되고 상기 제 2 절연막(120b)이 1300W의 파워, 600mils의 전극간격 및 1200mTorr의 압력 조건에서 형성되는 경우, 시간에 대해 연속적으로 1000mils에서 600mils의 전극간격으로 변화시키면서 증착공정을 진행하고, 또한 시간에 대해 연속적으로 1700mTorr에서 1200mTorr의 압력으로 변화시키면서 증착공정을 진행한다.
즉, 일반적인 PECVD장치에서 전극간격은 모터의 회전에 의해 조절하므로 모터의 회전속도를 연속적으로 증가 또는 감소하면 조절하면 전극간격을 시간에 따라 연속적으로 변화시킬 수 있고, 또한 압력은 펌프의 펌핑 스피드에 의해 조절하므로 펌핑스피드를 연속적으로 조절하면 압력을 시간에 따라 연속적으로 변화시킬 수 있다.
이어서, 상기 제 2 절연막(120b)의 상부에 제 1 비정질실리콘층(130a)과 제 2 비정질실리콘층(130b)을 순차적으로 증착하여 액티브층(130)을 형성한다.
이때, 상기 제 1 및 제 2 비정질실리콘층의 증착은 앞서 설명한 절연층의 증착방법과 동일한 방법으로 진행한다.
즉, 전극간격 및 압력의 증착조건을 시간에 따라 연속적으로 변화시킨다. 이로써, 증착조건은 갑작스럽게 변화되지 않기 때문에 스트레스를 완화하여 절연기판(100)의 휨을 방지하게 되는 것이다.
그 다음, 상기 제 2 비정질실리콘층(130b)의 상부에 오믹콘택층(140)과 소오스/드레인전극(150)을 순차적으로 형성한다.
이어서, 상기 소오스/드레인전극(150)을 포함한 결과물의 상부에 보호막(160)을 형성한다.
이때, 상기 보호막(160)의 증착은 앞서 설명한 절연층의 증착방법과 동일한 방법으로 진행한다.
즉, 전극간격 및 압력을 시간에 대해 연속적으로 변화시킴으로써, 스트레스를 완화하여 절연기판(100)의 휨을 방지하게 되는 것이다.
이후의 후속공정은 종래방법과 동일하므로 설명 편의상 생략한다.
상술한 바와 같이, 본 발명은 절연층과 액티브층 증착시 증착조건을 연속적으로 변화시켜 스트레스를 완화함으로써 절연기판의 휨을 감소시켜 파손을 방지하고 수율을 증가시킬 수 있다는 효과가 있다.
또한, 스트레스에 기인한 박막트랜지스터의 특성저하를 방지하여 평탄한 액 정표시소자를 제조할 수 있다는 효과가 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (10)

  1. 절연기판상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 절연기판 상부에 제 1 절연막과 제 2 절연막을 시간에 대해 전극간격 및 압력의 증착조건을 연속적으로 변화시키면서 순차적으로 형성하는 단계;
    상기 제 2 절연막의 상부에 제 1 비정질실리콘층과 제 2 비정질실리콘층을 순차적으로 형성하여 액티브층을 형성하는 단계;
    상기 액티브층의 상부에 오믹콘택층과 소오스/드레인전극을 순차적으로 형성하는 단계; 및
    상기 소오스/드레인전극을 포함한 결과물의 상부에 보호막을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 액정표시소자용 어레이기판의 스트레스 제거방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 전극간격은 모터의 회전속도를 조절하여 연속적으로 변화시키고, 상기 압력은 펌프의 펌핑스피드를 조절하여 연속적으로 변화시키는 것을 특징으로 하는 액정표시소자용 어레이기판의 스트레스 제거방법.
  4. 제 1 항에 있어서, 상기 전극간격은 1000mils에서 600mils으로 연속적으로 변화시키고, 상기 압력은 1700Torr에서 1200Torr으로 연속적으로 변화시키는 것을 특징으로 하는 액정표시소자용 어레이기판의 스트레스 제거방법.
  5. 제 1 항에 있어서, 상기 액티브층의 형성하는 단계의 제 1 및 제 2 비정질 실리콘층을 PECVD방법에 의해 순차적으로 형성하되, 추가적으로 시간에 대하여 전극간격 및 압력의 증착조건을 연속적으로 변화시키면서 순차적으로 형성하는 것을 특징으로 하는 액정표시소자용 어레이 기판의 스트레스 제거 방법
  6. 제 5 항에 있어서, 상기 전극간격은 모터의 회전속도를 조절하여 연속적으로 변화시키고, 상기 압력은 펌프의 펌핑스피드를 조절하여 연속적으로 변화시키는 것을 특징으로 하는 액정표시소자용 어레이기판의 스트레스 제거방법.
  7. 제 5 항에 있어서, 상기 전극간격은 1000mils에서 600mils으로 연속적으로 변화시키고, 상기 압력은 1700mTorr에서 1200mTorr으로 연속적으로 변화시키는 것을 특징으로 하는 액정표시소자용 어레이기판의 스트레스 제거방법.
  8. 제 1 항에 있어서, 상기 보호막을 PECVD 방법에 의해 형성하되, 추가적으로 시간에 대하여 전극간격 및 압력의 증착조건을 연속적으로 변화시키면서 형성하는 것을 특징으로 하는 액정표시소자용 어레이 기판의 스트레스 제거 방법.
  9. 제 8 항에 있어서, 상기 전극간격은 모터의 회전속도를 조절하여 연속적으로 변화시키고, 상기 압력은 펌프의 펌핑스피드를 조절하여 연속적으로 변화시키는 것을 특징으로 하는 액정표시소자용 어레이기판의 스트레스 제거방법.
  10. 제 8 항에 있어서, 상기 전극간격은 1000mils에서 600mils으로 연속적으로 변화시키고, 상기 압력은 1700mTorr에서 1200mTorr으로 연속적으로 변화시키는 것을 특징으로 하는 액정표시소자용 어레이기판의 스트레스 제거방법.
KR1020030019956A 2003-03-31 2003-03-31 액정표시소자용 어레이기판의 스트레스 제거방법 Expired - Lifetime KR100683149B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030019956A KR100683149B1 (ko) 2003-03-31 2003-03-31 액정표시소자용 어레이기판의 스트레스 제거방법
US10/722,275 US6841428B2 (en) 2003-03-31 2003-11-25 Method for fabricating thin film transistor liquid crystal display
TW092133149A TWI255045B (en) 2003-03-31 2003-11-26 Method for fabricating thin film transistor liquid crystal display
JP2003403812A JP4314105B2 (ja) 2003-03-31 2003-12-02 薄膜トランジスタ液晶表示装置の製造方法
CNB200310123510XA CN100356259C (zh) 2003-03-31 2003-12-24 薄膜晶体管液晶显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030019956A KR100683149B1 (ko) 2003-03-31 2003-03-31 액정표시소자용 어레이기판의 스트레스 제거방법

Publications (2)

Publication Number Publication Date
KR20040085313A KR20040085313A (ko) 2004-10-08
KR100683149B1 true KR100683149B1 (ko) 2007-02-15

Family

ID=32985912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030019956A Expired - Lifetime KR100683149B1 (ko) 2003-03-31 2003-03-31 액정표시소자용 어레이기판의 스트레스 제거방법

Country Status (5)

Country Link
US (1) US6841428B2 (ko)
JP (1) JP4314105B2 (ko)
KR (1) KR100683149B1 (ko)
CN (1) CN100356259C (ko)
TW (1) TWI255045B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI249251B (en) * 2004-11-22 2006-02-11 Au Optronics Corp Fabrication method of thin film transistor
KR100671824B1 (ko) * 2005-12-14 2007-01-19 진 장 역 스태거드 박막 트랜지스터 제조 방법
CN100466266C (zh) * 2006-04-21 2009-03-04 北京京东方光电科技有限公司 一种tft lcd阵列基板及制造方法
TWI633365B (zh) 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2009099636A (ja) * 2007-10-15 2009-05-07 Hitachi Displays Ltd 表示装置および表示装置の製造方法
CN102007597B (zh) * 2008-04-17 2014-02-19 应用材料公司 低温薄膜晶体管工艺、装置特性和装置稳定性改进
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
CN104795449B (zh) * 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN107146792B (zh) * 2017-05-11 2019-07-30 京东方科技集团股份有限公司 一种静电防护装置及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288615B2 (ja) * 1997-10-21 2002-06-04 株式会社アドバンスト・ディスプレイ 薄膜トランジスタの製造方法
KR100386848B1 (ko) * 2001-05-09 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자의 반도체층 재생방법
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
CN1534361A (zh) 2004-10-06
JP2004304156A (ja) 2004-10-28
TW200421623A (en) 2004-10-16
JP4314105B2 (ja) 2009-08-12
CN100356259C (zh) 2007-12-19
US6841428B2 (en) 2005-01-11
TWI255045B (en) 2006-05-11
US20040191969A1 (en) 2004-09-30
KR20040085313A (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
EP3249687B1 (en) Manufacturing method of a display panel
KR20140037808A (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US6395652B2 (en) Method of manufacturing thin film transistor
KR100683149B1 (ko) 액정표시소자용 어레이기판의 스트레스 제거방법
JP2007103569A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
US8222095B2 (en) Method for fabricating thin film transistor
WO2017152502A1 (zh) 阵列基板及其制备方法和显示面板
CN103531593B (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
KR20050049684A (ko) 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
US20060110866A1 (en) Method for fabricating thin film transistors
US8664105B2 (en) Mitigation of silicide formation on wafer bevel
JPH06267912A (ja) 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
WO2019041934A1 (zh) 电极结构及其制作方法、薄膜晶体管和阵列基板
CN100378929C (zh) 薄膜晶体管元件的制造方法
KR100458842B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 제조 방법
JP3197723B2 (ja) 液晶表示装置
CN113192974B (zh) 阵列基板及其制作方法、显示面板
KR100279265B1 (ko) 박막 트랜지스터 액정표시소자의 보호막 형성방법
JP2000349292A (ja) 薄膜トランジスタ
KR100447978B1 (ko) 반도체 소자의 전극 형성방법
KR100492901B1 (ko) 반도체장치의고유전체캐패시터제조방법
KR100418087B1 (ko) 액정표시장치의 보호막 증착방법
JP3926881B2 (ja) 液晶表示装置
US20060292836A1 (en) Manufacturing method of polysilicon
WO2024007385A1 (zh) 半导体器件和电子装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030331

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040625

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030331

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060503

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061201

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070209

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100127

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101216

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130107

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140116

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150116

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170119

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180118

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20200128

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210126

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220126

Start annual number: 16

End annual number: 16

PC1801 Expiration of term

Termination date: 20230930

Termination category: Expiration of duration