JP3197723B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3197723B2 JP3197723B2 JP29837693A JP29837693A JP3197723B2 JP 3197723 B2 JP3197723 B2 JP 3197723B2 JP 29837693 A JP29837693 A JP 29837693A JP 29837693 A JP29837693 A JP 29837693A JP 3197723 B2 JP3197723 B2 JP 3197723B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- silicon nitride
- electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 17
- 239000010408 film Substances 0.000 claims description 166
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 14
- 238000002834 transmittance Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関する
ものであり、特にマトリクス状に配列された画素部を駆
動するため各画素部に薄膜トランジスタ（以下、ＴＦＴ
という）が配置されたアクティブマトリクス型の液晶表
示装置に関するものである。
ものであり、特にマトリクス状に配列された画素部を駆
動するため各画素部に薄膜トランジスタ（以下、ＴＦＴ
という）が配置されたアクティブマトリクス型の液晶表
示装置に関するものである。
【０００２】
【従来の技術】近年、ＴＦＴを用いた液晶ディスプレイ
が、ＴＶ、ビデオカメラ、ノート型パソコン等の表示デ
ィスプレイに用いられてきている。このようなアクティ
ブマトリクス型の液晶表示装置においては、ガラス基板
等の透明性基板上にＴＦＴがマトリックス状に配置さ
れ、ＴＦＴ上には層間絶縁膜が設けられる。層間絶縁膜
としては、一般に酸化シリコン（ＳｉＯ2 ）膜や窒化シ
リコン（ＳｉＮX ）膜等が形成される。
が、ＴＶ、ビデオカメラ、ノート型パソコン等の表示デ
ィスプレイに用いられてきている。このようなアクティ
ブマトリクス型の液晶表示装置においては、ガラス基板
等の透明性基板上にＴＦＴがマトリックス状に配置さ
れ、ＴＦＴ上には層間絶縁膜が設けられる。層間絶縁膜
としては、一般に酸化シリコン（ＳｉＯ2 ）膜や窒化シ
リコン（ＳｉＮX ）膜等が形成される。
【０００３】
【発明が解決しようとする課題】窒化シリコン膜は、酸
化シリコン膜と比べ緻密な膜質であり、絶縁耐圧が高い
絶縁膜であるが、膜中の内部応力が大きいため、素子特
性が悪化したり、膜にクラック等が発生するという問題
があった。
化シリコン膜と比べ緻密な膜質であり、絶縁耐圧が高い
絶縁膜であるが、膜中の内部応力が大きいため、素子特
性が悪化したり、膜にクラック等が発生するという問題
があった。
【０００４】このような内部応力を低減するため、プラ
ズマＣＶＤ法による成膜の際にＨ2流量比を増加させ内
部応力の小さな窒化シリコン膜を形成する方法が考えら
れる。しかし、窒化シリコン膜の下地層としてインジウ
ム錫酸化物（ＩＴＯ）膜等が存在すると、下地層が部分
的に水素によって還元されてしまい、それによって下地
層に凹凸が発生する。その結果，凹凸が結晶の核とな
り、部分的に窒化シリコン膜の異常成長が発生し、リー
ク電流の増加や透過率の低下等の問題を引き起こす。
ズマＣＶＤ法による成膜の際にＨ2流量比を増加させ内
部応力の小さな窒化シリコン膜を形成する方法が考えら
れる。しかし、窒化シリコン膜の下地層としてインジウ
ム錫酸化物（ＩＴＯ）膜等が存在すると、下地層が部分
的に水素によって還元されてしまい、それによって下地
層に凹凸が発生する。その結果，凹凸が結晶の核とな
り、部分的に窒化シリコン膜の異常成長が発生し、リー
ク電流の増加や透過率の低下等の問題を引き起こす。
【０００５】本発明の目的は、このような従来の問題点
を解消し、内部応力の小さな窒化シリコン膜を層間絶縁
膜として形成しても上記問題を発生することがなく、緻
密でかつ透過率の高い膜質の層間絶縁膜を形成すること
のできる液晶表示装置を提供することにある。
を解消し、内部応力の小さな窒化シリコン膜を層間絶縁
膜として形成しても上記問題を発生することがなく、緻
密でかつ透過率の高い膜質の層間絶縁膜を形成すること
のできる液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の液晶表示装置
は、基板上に、酸化物導電膜からなる透明電極、及び薄
膜トランジスタがマトリクス状に配列して設けられ、該
透明電極及び薄膜トランジスタ上に層間絶縁膜が設けら
れた液晶表示装置であり、層間絶縁膜が、少なくとも透
明電極上に設けられる酸化窒化シリコン（ＳｉＮ
X ＯY ）膜からなる第１の絶縁膜と、該第１の絶縁膜上
に設けられる窒化シリコン（ＳｉＮX ）膜からなる第２
の絶縁膜とから構成されていることを特徴としている。
は、基板上に、酸化物導電膜からなる透明電極、及び薄
膜トランジスタがマトリクス状に配列して設けられ、該
透明電極及び薄膜トランジスタ上に層間絶縁膜が設けら
れた液晶表示装置であり、層間絶縁膜が、少なくとも透
明電極上に設けられる酸化窒化シリコン（ＳｉＮ
X ＯY ）膜からなる第１の絶縁膜と、該第１の絶縁膜上
に設けられる窒化シリコン（ＳｉＮX ）膜からなる第２
の絶縁膜とから構成されていることを特徴としている。
【０００７】本発明において透明電極として用いられる
酸化物導電膜は、ＩＴＯ（インジウム錫酸化物）、Ｓｎ
Ｏ2 （酸化錫）、ＺｎＯ（酸化亜鉛）等の低抵抗で、か
つ高い透過率を有する金属酸化物である。
酸化物導電膜は、ＩＴＯ（インジウム錫酸化物）、Ｓｎ
Ｏ2 （酸化錫）、ＺｎＯ（酸化亜鉛）等の低抵抗で、か
つ高い透過率を有する金属酸化物である。
【０００８】また、透明電極は、液晶表示装置における
補助容量電極として形成されているものであってもよい
し、表示電極として形成されているものであってもよ
く、さらには他の目的で形成されるものであってもよ
い。
補助容量電極として形成されているものであってもよい
し、表示電極として形成されているものであってもよ
く、さらには他の目的で形成されるものであってもよ
い。
【０００９】本発明において、層間絶縁膜の第１の絶縁
膜は酸化窒化シリコン膜から形成される。この酸化窒化
シリコン膜の形成方法は特に限定されるものではない
が、例えばプラズマＣＶＤ法や光ＣＶＤ法等のＣＶＤ法
により形成することができる。また、酸化シリコン膜を
ＮＨ3 雰囲気等の中で加熱し熱窒化させる方法により酸
化窒化シリコン膜を形成させてもよく、応用物理 第６
０巻 第１１号（１９９１）の１１２７〜１１３０頁等
に紹介されている、いわゆる急速加熱法（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ；ＲＴＰ）によ
り窒化処理を施し、酸化窒化シリコン膜を形成させても
よい。
膜は酸化窒化シリコン膜から形成される。この酸化窒化
シリコン膜の形成方法は特に限定されるものではない
が、例えばプラズマＣＶＤ法や光ＣＶＤ法等のＣＶＤ法
により形成することができる。また、酸化シリコン膜を
ＮＨ3 雰囲気等の中で加熱し熱窒化させる方法により酸
化窒化シリコン膜を形成させてもよく、応用物理 第６
０巻 第１１号（１９９１）の１１２７〜１１３０頁等
に紹介されている、いわゆる急速加熱法（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ；ＲＴＰ）によ
り窒化処理を施し、酸化窒化シリコン膜を形成させても
よい。
【００１０】また、本発明における層間絶縁膜の第２の
絶縁膜を構成する窒化シリコン膜は、従来から公知の方
法により形成させることができ、例えばプラズマＣＶＤ
法や光ＣＶＤ法等により形成させることができる。ま
た、本発明では、窒化シリコン膜として、内部応力の小
さい窒化シリコン膜を形成することが好ましく、従って
Ｈ2 流量比を増加させた条件で窒化シリコン膜を形成す
ることが好ましい。
絶縁膜を構成する窒化シリコン膜は、従来から公知の方
法により形成させることができ、例えばプラズマＣＶＤ
法や光ＣＶＤ法等により形成させることができる。ま
た、本発明では、窒化シリコン膜として、内部応力の小
さい窒化シリコン膜を形成することが好ましく、従って
Ｈ2 流量比を増加させた条件で窒化シリコン膜を形成す
ることが好ましい。
【００１１】
【作用】本発明では、透明電極上に酸化窒化シリコン膜
からなる第１の絶縁膜を形成し、この第１の絶縁膜の上
に窒化シリコン膜からなる第２の絶縁膜を形成してい
る。このため、第２の絶縁膜である窒化シリコン膜を形
成する際の下地層は、酸化窒化シリコン膜となり、窒化
シリコン膜を形成する際に異常成長が発生することがな
く、従ってリーク電流の増加や透過率低下等の問題を引
き起こすことがない。
からなる第１の絶縁膜を形成し、この第１の絶縁膜の上
に窒化シリコン膜からなる第２の絶縁膜を形成してい
る。このため、第２の絶縁膜である窒化シリコン膜を形
成する際の下地層は、酸化窒化シリコン膜となり、窒化
シリコン膜を形成する際に異常成長が発生することがな
く、従ってリーク電流の増加や透過率低下等の問題を引
き起こすことがない。
【００１２】
【実施例】図１は、本発明に従う一実施例の液晶表示装
置を示す断面図である。ガラス基板等からなる透光性絶
縁基板１の上にポリシリコン膜等からなる半導体活性層
２が形成されており、この半導体活性層２には不純物を
ドープすることによりドレイン領域２ａ及びソース領域
２ｃが形成されており、ドレイン領域２ａ及びソース領
域２ｃの間にチャンネル領域２ｂが設けられている。チ
ャンネル領域２ｂ上には酸化シリコン膜等からなるゲー
ト絶縁膜３を介してゲート電極４が設けられている。ゲ
ート電極４は、例えば不純物をドープしたポリシリコン
膜と核ポリシリコンの上にシリサイド化したモリブデン
膜等を積層形成した構造のものが採用される。半導体活
性層２、ゲート絶縁膜３及びゲート電極４から薄膜トラ
ンジスタが構成されている。
置を示す断面図である。ガラス基板等からなる透光性絶
縁基板１の上にポリシリコン膜等からなる半導体活性層
２が形成されており、この半導体活性層２には不純物を
ドープすることによりドレイン領域２ａ及びソース領域
２ｃが形成されており、ドレイン領域２ａ及びソース領
域２ｃの間にチャンネル領域２ｂが設けられている。チ
ャンネル領域２ｂ上には酸化シリコン膜等からなるゲー
ト絶縁膜３を介してゲート電極４が設けられている。ゲ
ート電極４は、例えば不純物をドープしたポリシリコン
膜と核ポリシリコンの上にシリサイド化したモリブデン
膜等を積層形成した構造のものが採用される。半導体活
性層２、ゲート絶縁膜３及びゲート電極４から薄膜トラ
ンジスタが構成されている。
【００１３】液晶層が設けられる画素部の基板１上に
は、ＩＴＯ等からなる補助容量電極５が形成されてい
る。この補助容量電極５及び薄膜トランジスタを覆うよ
うに酸化窒化シリコン膜からなる第１の絶縁膜６が形成
されており、この第１の絶縁膜６の上に窒化シリコン膜
からなる第２の絶縁膜７が形成されている。層間絶縁膜
は、この第１の絶縁膜６及び第２の絶縁膜７から構成さ
れている。ドレイン領域２ａ及びソース領域２ｃの上方
の層間絶縁膜がエッチング除去され、コンタクトホール
７ａ，７ｂが形成されている。画素部上の第２の絶縁膜
７上にはＩＴＯ等からなる表示電極８が形成されてお
り、この表示電極８はコンタクトホール７ｂ内に延び、
ソース領域２ｃと電気的に接続している。またこのコン
タクトホール７ｂ内の表示電極８を覆うように金属から
なるソース電極１０が設けられている。コンタンクトホ
ール７ａ内には金属からなるドレイン電極９が形成され
ており、このドレイン電極９がドレイン領域２ａと電気
的に接続している。
は、ＩＴＯ等からなる補助容量電極５が形成されてい
る。この補助容量電極５及び薄膜トランジスタを覆うよ
うに酸化窒化シリコン膜からなる第１の絶縁膜６が形成
されており、この第１の絶縁膜６の上に窒化シリコン膜
からなる第２の絶縁膜７が形成されている。層間絶縁膜
は、この第１の絶縁膜６及び第２の絶縁膜７から構成さ
れている。ドレイン領域２ａ及びソース領域２ｃの上方
の層間絶縁膜がエッチング除去され、コンタクトホール
７ａ，７ｂが形成されている。画素部上の第２の絶縁膜
７上にはＩＴＯ等からなる表示電極８が形成されてお
り、この表示電極８はコンタクトホール７ｂ内に延び、
ソース領域２ｃと電気的に接続している。またこのコン
タクトホール７ｂ内の表示電極８を覆うように金属から
なるソース電極１０が設けられている。コンタンクトホ
ール７ａ内には金属からなるドレイン電極９が形成され
ており、このドレイン電極９がドレイン領域２ａと電気
的に接続している。
【００１４】図２は、図１に示す実施例を製造する工程
を示す断面図である。図２（ａ）を参照して、基板１上
には半導体活性層２が形成される。この半導体活性層２
は、例えばポリシリコン膜からなる。ポリシリコン膜は
ＣＶＤ法により形成させてもよいし、非晶質シリコン膜
を形成しこれをアニールして結晶化させ形成させてもよ
い。この半導体活性層２には不純物をドープすることに
よりドレイン領域２ａ及びソース領域２ｃが形成されて
おり、ドレイン領域２ａ及びソース領域２ｃの間にチャ
ンネル領域２ｂが設けられている。チャンネル領域２ｂ
上にはゲート絶縁膜３が形成され、該ゲート絶縁膜３上
にゲート電極４が形成されている。半導体活性層２、ゲ
ート絶縁膜３及びゲート電極４から薄膜トランジスタが
構成されている。また、画素部の基板１上にはＩＴＯか
らなる補助容量電極５が形成されている。
を示す断面図である。図２（ａ）を参照して、基板１上
には半導体活性層２が形成される。この半導体活性層２
は、例えばポリシリコン膜からなる。ポリシリコン膜は
ＣＶＤ法により形成させてもよいし、非晶質シリコン膜
を形成しこれをアニールして結晶化させ形成させてもよ
い。この半導体活性層２には不純物をドープすることに
よりドレイン領域２ａ及びソース領域２ｃが形成されて
おり、ドレイン領域２ａ及びソース領域２ｃの間にチャ
ンネル領域２ｂが設けられている。チャンネル領域２ｂ
上にはゲート絶縁膜３が形成され、該ゲート絶縁膜３上
にゲート電極４が形成されている。半導体活性層２、ゲ
ート絶縁膜３及びゲート電極４から薄膜トランジスタが
構成されている。また、画素部の基板１上にはＩＴＯか
らなる補助容量電極５が形成されている。
【００１５】図２（ｂ）を参照して、基板１上の薄膜ト
ランジスタ及び補助容量電極５上に酸化窒化シリコン膜
からなる第１の絶縁膜６を形成する。この第１の絶縁膜
６の膜厚は、５００〜１０００Å程度が好ましい。第１
の絶縁膜６の膜厚が薄すぎる場合には、この第１の絶縁
膜６上に窒化シリコン膜を形成する際、下地層であるＩ
ＴＯからなる補助容量電極５の還元反応を抑制するのが
不充分になる場合がある。また第１の絶縁膜６の膜厚が
厚すぎる場合には、酸化窒化シリコン膜の応力が大きい
ため、クラック発生等の問題を生じる場合がある。
ランジスタ及び補助容量電極５上に酸化窒化シリコン膜
からなる第１の絶縁膜６を形成する。この第１の絶縁膜
６の膜厚は、５００〜１０００Å程度が好ましい。第１
の絶縁膜６の膜厚が薄すぎる場合には、この第１の絶縁
膜６上に窒化シリコン膜を形成する際、下地層であるＩ
ＴＯからなる補助容量電極５の還元反応を抑制するのが
不充分になる場合がある。また第１の絶縁膜６の膜厚が
厚すぎる場合には、酸化窒化シリコン膜の応力が大きい
ため、クラック発生等の問題を生じる場合がある。
【００１６】本実施例では、第１の絶縁膜６の酸化窒化
シリコン膜を、ＳｉＨ4 流量５ｓｃｃｍ、ＮＨ3 流量２
０ｓｃｃｍ、Ｎ2 Ｏ流量３ｓｃｃｍ、基板温度３００
℃、ＲＦパワー１５０Ｗの条件で形成している。
シリコン膜を、ＳｉＨ4 流量５ｓｃｃｍ、ＮＨ3 流量２
０ｓｃｃｍ、Ｎ2 Ｏ流量３ｓｃｃｍ、基板温度３００
℃、ＲＦパワー１５０Ｗの条件で形成している。
【００１７】次に、図２（ｃ）を参照して、第１の絶縁
膜６上に窒化シリコン膜からなる第２の絶縁膜７を形成
する。第２の絶縁膜７の膜厚は特に限定されるものでは
ないが、後述の理由により第１の絶縁膜６の３倍以上の
膜厚が好ましい。本実施例では、第２の絶縁膜７である
窒化シリコン膜を、プラズマＣＶＤ法により形成してお
り、形成条件は、ＳｉＨ4 流量８ｓｃｃｍ、ＮＨ3 流量
３２ｓｃｃｍ、Ｈ2 流量７０ｓｃｃｍ、Ｎ2 流量７０ｓ
ｃｃｍ、基板温度３００℃、ＲＦパワー１５０Ｗとして
いる。
膜６上に窒化シリコン膜からなる第２の絶縁膜７を形成
する。第２の絶縁膜７の膜厚は特に限定されるものでは
ないが、後述の理由により第１の絶縁膜６の３倍以上の
膜厚が好ましい。本実施例では、第２の絶縁膜７である
窒化シリコン膜を、プラズマＣＶＤ法により形成してお
り、形成条件は、ＳｉＨ4 流量８ｓｃｃｍ、ＮＨ3 流量
３２ｓｃｃｍ、Ｈ2 流量７０ｓｃｃｍ、Ｎ2 流量７０ｓ
ｃｃｍ、基板温度３００℃、ＲＦパワー１５０Ｗとして
いる。
【００１８】次に、図２（ｄ）を参照して、第１の絶縁
膜６及び第２の絶縁膜７からなる層間絶縁膜に、エッチ
ング等によりコンタンクトホール７ａ，７ｂを形成す
る。次に、図１に示すように、画素部の第２の絶縁膜７
上に表示電極８を形成し、この表示電極８をソース領域
２ｃ上にまで延ばし、コンタンクトホール７ｂ内にソー
ス電極１０を形成する。またコンタンクトホール７ａ内
にはドレイン電極９を形成する。
膜６及び第２の絶縁膜７からなる層間絶縁膜に、エッチ
ング等によりコンタンクトホール７ａ，７ｂを形成す
る。次に、図１に示すように、画素部の第２の絶縁膜７
上に表示電極８を形成し、この表示電極８をソース領域
２ｃ上にまで延ばし、コンタンクトホール７ｂ内にソー
ス電極１０を形成する。またコンタンクトホール７ａ内
にはドレイン電極９を形成する。
【００１９】以上のようにして、図１に示すような構造
の液晶表示装置の駆動部分が得られる。図３は、第２の
絶縁膜／第１の絶縁膜の膜厚比を変化させた場合の内部
応力を示す図である。この内部応力は、シリコンウエハ
の上に第１の絶縁膜である酸化窒化シリコン膜と第２の
絶縁膜である窒化シリコン膜を膜厚比を変えて形成し、
シリコンウエハに生じたソリから測定したものである。
なお、ここで第１の絶縁膜と第２の絶縁膜の合計の膜厚
は約４０００Åになるように調整されている。図３から
明らかなように、第２の絶縁膜の膜厚が第１の絶縁膜の
膜厚に比べ大きくなるに従い内部応力が低下している。
これは、第１の絶縁膜である酸化窒化シリコン膜が第２
の絶縁膜である窒化シリコン膜よりも内部応力が大きい
ためである。膜厚比が２．５以下になると、膜表面にわ
ずかながらクラックの発生が認められた。従って、第２
の絶縁膜／第１の絶縁膜の膜厚比は３以上、すなわち、
第２の絶縁膜の膜厚が第１の絶縁膜の３倍以上であるこ
とが好ましい。なお、ここで形成している窒化シリコン
膜は、形成時にＨ2 流量比を増加させることにより低応
力にした窒化シリコン膜である。
の液晶表示装置の駆動部分が得られる。図３は、第２の
絶縁膜／第１の絶縁膜の膜厚比を変化させた場合の内部
応力を示す図である。この内部応力は、シリコンウエハ
の上に第１の絶縁膜である酸化窒化シリコン膜と第２の
絶縁膜である窒化シリコン膜を膜厚比を変えて形成し、
シリコンウエハに生じたソリから測定したものである。
なお、ここで第１の絶縁膜と第２の絶縁膜の合計の膜厚
は約４０００Åになるように調整されている。図３から
明らかなように、第２の絶縁膜の膜厚が第１の絶縁膜の
膜厚に比べ大きくなるに従い内部応力が低下している。
これは、第１の絶縁膜である酸化窒化シリコン膜が第２
の絶縁膜である窒化シリコン膜よりも内部応力が大きい
ためである。膜厚比が２．５以下になると、膜表面にわ
ずかながらクラックの発生が認められた。従って、第２
の絶縁膜／第１の絶縁膜の膜厚比は３以上、すなわち、
第２の絶縁膜の膜厚が第１の絶縁膜の３倍以上であるこ
とが好ましい。なお、ここで形成している窒化シリコン
膜は、形成時にＨ2 流量比を増加させることにより低応
力にした窒化シリコン膜である。
【００２０】なお、上記実験例では、膜厚比が２．５以
下になると膜表面にクラックが発生したが、その程度は
従来の低応力ではない窒化シリコン膜を形成した場合に
比べ軽微であり、従来と比較すれば膜厚比２．５以下で
も良好な結果が得られている。
下になると膜表面にクラックが発生したが、その程度は
従来の低応力ではない窒化シリコン膜を形成した場合に
比べ軽微であり、従来と比較すれば膜厚比２．５以下で
も良好な結果が得られている。
【００２１】次に、上記実施例の薄膜形成条件で、第１
の絶縁膜の膜厚５００Å、第２の絶縁膜３５００Åにし
て層間絶縁膜を形成した本発明例と、上記薄膜形成条件
で第１の絶縁膜を形成せず第２の絶縁膜である窒化シリ
コン膜のみを膜厚４０００Åとして形成しこれを層間絶
縁膜とした従来例１、並びに低応力でない窒化シリコン
膜の薄膜形成条件（ＳｉＨ4 流量８ｓｃｃｍ、ＮＨ3 流
量１５ｓｃｃｍ、Ｈ2流量３２ｓｃｃｍ、Ｎ2 流量３５
０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１５０Ｗ）
で第２の絶縁膜である窒化シリコン膜のみを膜厚４００
０Åとなるように形成しこれを層間絶縁膜とした従来例
２を作製した。これらの液晶表示装置について以下の方
法で透過率、異常成長密度、ショート発生率、素子特
性、及び耐クラック性を評価し、結果を表１に示した。
の絶縁膜の膜厚５００Å、第２の絶縁膜３５００Åにし
て層間絶縁膜を形成した本発明例と、上記薄膜形成条件
で第１の絶縁膜を形成せず第２の絶縁膜である窒化シリ
コン膜のみを膜厚４０００Åとして形成しこれを層間絶
縁膜とした従来例１、並びに低応力でない窒化シリコン
膜の薄膜形成条件（ＳｉＨ4 流量８ｓｃｃｍ、ＮＨ3 流
量１５ｓｃｃｍ、Ｈ2流量３２ｓｃｃｍ、Ｎ2 流量３５
０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１５０Ｗ）
で第２の絶縁膜である窒化シリコン膜のみを膜厚４００
０Åとなるように形成しこれを層間絶縁膜とした従来例
２を作製した。これらの液晶表示装置について以下の方
法で透過率、異常成長密度、ショート発生率、素子特
性、及び耐クラック性を評価し、結果を表１に示した。
【００２２】（評価方法） 透過率：絶縁膜／ＩＴＯ／ガラス構造でガラスをリファ
レンスとして可視光領域の透過率を測定し平均した。
レンスとして可視光領域の透過率を測定し平均した。
【００２３】異常成長密度：単位面積当たり（μｍ2 ）
の突起数を表面ＳＥＭ観察で評価した。 ショート発生率：電極／絶縁膜／ＩＴＯ構造でマトリク
スパターンを形成したときの（ショート発生数／パター
ン数）の百分率。
の突起数を表面ＳＥＭ観察で評価した。 ショート発生率：電極／絶縁膜／ＩＴＯ構造でマトリク
スパターンを形成したときの（ショート発生数／パター
ン数）の百分率。
【００２４】素子特性：バイアステスト（Ｂ−Ｔ処理）
によるＴＦＴ特性（オン／オフ比）の変化の割合を、変
化なし（○）、１桁未満の変化（△）、１桁以上の変化
（×）で評価した。
によるＴＦＴ特性（オン／オフ比）の変化の割合を、変
化なし（○）、１桁未満の変化（△）、１桁以上の変化
（×）で評価した。
【００２５】耐クラック性：各サイズのコンタンクトホ
ール形成時のクラック発生率で評価し、発生率０％を
○、発生率１０％未満を△、発生率１０％以上を×とし
た。
ール形成時のクラック発生率で評価し、発生率０％を
○、発生率１０％未満を△、発生率１０％以上を×とし
た。
【００２６】
【表１】
【００２７】表１から明らかなように、低応力の窒化シ
リコン膜のみを形成した従来例１では、耐クラック性に
優れるものの、透過率、異常成長密度、及びショート発
生率において劣っている。これに対し低応力でない窒化
シリコン膜を形成した従来例２では透過率、異常成長密
度、ショート発生率において優れているが、耐クラック
性に劣っている。これらに対し本発明例では、透過率、
異常成長密度、及びショート発生率に優れ、しかも耐ク
ラック性に優れた液晶表示装置となっていることがわか
る。
リコン膜のみを形成した従来例１では、耐クラック性に
優れるものの、透過率、異常成長密度、及びショート発
生率において劣っている。これに対し低応力でない窒化
シリコン膜を形成した従来例２では透過率、異常成長密
度、ショート発生率において優れているが、耐クラック
性に劣っている。これらに対し本発明例では、透過率、
異常成長密度、及びショート発生率に優れ、しかも耐ク
ラック性に優れた液晶表示装置となっていることがわか
る。
【００２８】図４は、本発明に従う他の実施例を示す断
面図である。図４に示す実施例では、第１の絶縁膜６が
補助容量電極５上にのみ形成されており、その他の領域
では第２の絶縁膜７のみが層間絶縁膜となっている。こ
のように、本発明に従えば、少なくとも透明電極の上を
第１の絶縁膜で被覆すればよい。
面図である。図４に示す実施例では、第１の絶縁膜６が
補助容量電極５上にのみ形成されており、その他の領域
では第２の絶縁膜７のみが層間絶縁膜となっている。こ
のように、本発明に従えば、少なくとも透明電極の上を
第１の絶縁膜で被覆すればよい。
【００２９】図５は、本発明に従うさらに他の実施例を
示す断面図である。本実施例では、基板上に表示電極８
が設けられており、この表示電極８がソース領域の２ｃ
上にまで延びている。この表示電極８上に第１の絶縁膜
６が形成され、第１の絶縁膜６上に第２の絶縁膜７が形
成されている。このように、本発明において、透明電極
は補助容量電極に限定されるものではなく、表示電極上
に層間絶縁膜を形成する場合にも適用され得るものであ
る。
示す断面図である。本実施例では、基板上に表示電極８
が設けられており、この表示電極８がソース領域の２ｃ
上にまで延びている。この表示電極８上に第１の絶縁膜
６が形成され、第１の絶縁膜６上に第２の絶縁膜７が形
成されている。このように、本発明において、透明電極
は補助容量電極に限定されるものではなく、表示電極上
に層間絶縁膜を形成する場合にも適用され得るものであ
る。
【００３０】上記実施例では、透明電極を形成する酸化
物導電膜としてＩＴＯ膜を例にして説明したが、本発明
はこれに限定されるものではく、酸化錫等の他の酸化物
導電膜にも適用され得るものである。
物導電膜としてＩＴＯ膜を例にして説明したが、本発明
はこれに限定されるものではく、酸化錫等の他の酸化物
導電膜にも適用され得るものである。
【００３１】
【発明の効果】本発明に従えば、透明電極上に酸化窒化
シリコン膜が形成されるので、その上に第２の絶縁膜で
ある窒化シリコン膜を形成する際、透明電極２に対する
還元作用を抑制することができ、窒化シリコン膜の異常
成長を抑制することができる。このため、リーク電流の
増加や透過率の低下を防ぐことができる。従って、本発
明によれば、低応力の窒化シリコン膜を第２の絶縁膜と
して形成することができ、クラック等の発生がなく、素
子特性に優れた液晶表示装置とすることができる。
シリコン膜が形成されるので、その上に第２の絶縁膜で
ある窒化シリコン膜を形成する際、透明電極２に対する
還元作用を抑制することができ、窒化シリコン膜の異常
成長を抑制することができる。このため、リーク電流の
増加や透過率の低下を防ぐことができる。従って、本発
明によれば、低応力の窒化シリコン膜を第２の絶縁膜と
して形成することができ、クラック等の発生がなく、素
子特性に優れた液晶表示装置とすることができる。
【図１】本発明に従う一実施例を示す断面図。
【図２】図１に示す実施例を製造する工程を示す断面
図。
図。
【図３】第２の絶縁膜／第１の絶縁膜の膜厚比と内部応
力との関係を示す図。
力との関係を示す図。
【図４】本発明に従う他の実施例を示す断面図。
【図５】本発明に従うさらに他の実施例を示す断面図。
１…基板 ２…半導体活性層 ２ａ…ドレイン領域 ２ｂ…チャンネル領域 ２ｃ…ソース領域 ３…ゲート絶縁膜 ４…ゲート電極 ５…補助容量電極 ６…第１の絶縁膜（酸化窒化シリコン膜） ７…第２の絶縁膜（窒化シリコン膜） ７ａ，７ｂ…コンタンクトホール ８…表示電極 ９…ドレイン電極 １０…ソース電極
Claims (1)
- 【請求項１】 基板上に、酸化物導電膜からなる透明電
極、及び薄膜トランジスタがマトリクス状に配列して設
けられ、該透明電極及び薄膜トランジスタ上に層間絶縁
膜が設けられる液晶表示装置において、 前記層間絶縁膜が、前記透明電極上に少なくとも設けら
れる酸化窒化シリコン膜からなる第１の絶縁膜と、該第
１の絶縁膜上に設けられる窒化シリコン膜からなる第２
の絶縁膜とから構成されることを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29837693A JP3197723B2 (ja) | 1993-11-29 | 1993-11-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29837693A JP3197723B2 (ja) | 1993-11-29 | 1993-11-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153962A JPH07153962A (ja) | 1995-06-16 |
| JP3197723B2 true JP3197723B2 (ja) | 2001-08-13 |
Family
ID=17858895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29837693A Expired - Fee Related JP3197723B2 (ja) | 1993-11-29 | 1993-11-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197723B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336889B1 (ko) * | 1998-10-27 | 2008-11-28 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시장치 |
| JP6124668B2 (ja) * | 2013-04-26 | 2017-05-10 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
-
1993
- 1993-11-29 JP JP29837693A patent/JP3197723B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153962A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US6664149B2 (en) | TFT-LCD formed with four masking steps | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| US8273614B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| US10115745B2 (en) | TFT array substrate and method of forming the same | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| WO2020238030A1 (zh) | 薄膜晶体管基板及其制作方法 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| US20210343526A1 (en) | Active device substrate | |
| JPH11163368A (ja) | 導電膜付き基板及びその製造方法 | |
| CN108321122A (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| CN1328768C (zh) | 薄膜晶体管及其电路的制作方法 | |
| JP3243088B2 (ja) | 表示装置およびアレイ基板の製造方法 | |
| CN117766464A (zh) | 阵列基板及其制作方法和显示装置 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JP3310567B2 (ja) | 半導体装置の製造方法 | |
| JPH10209461A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |