[go: up one dir, main page]

KR100678326B1 - Manufacturing Method of Semiconductor Device - Google Patents

Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR100678326B1
KR100678326B1 KR1020050126701A KR20050126701A KR100678326B1 KR 100678326 B1 KR100678326 B1 KR 100678326B1 KR 1020050126701 A KR1020050126701 A KR 1020050126701A KR 20050126701 A KR20050126701 A KR 20050126701A KR 100678326 B1 KR100678326 B1 KR 100678326B1
Authority
KR
South Korea
Prior art keywords
region
photoresist pattern
exposure
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050126701A
Other languages
Korean (ko)
Inventor
황문섭
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050126701A priority Critical patent/KR100678326B1/en
Application granted granted Critical
Publication of KR100678326B1 publication Critical patent/KR100678326B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

A method of manufacturing a semiconductor device is provided to prevent the degradation of electrical properties in a transistor by securing an ion implantation angle enough in a pocket region forming process. A semiconductor substrate(100) has a first region(A1) and a second region(A2). A PMOS(P channel Metal Oxide Semiconductor) transistor is formed on the first region. An NMOS(N channel MOS) transistor is formed on the second region. First and second gates are formed on the first and second regions of the substrate via a gate insulating layer, respectively. A photoresist layer is formed on the entire surface of the resultant structure. A photoresist pattern(132) with a triangular cross-section is formed by etching selectively the photoresist layer. The photoresist pattern is used for opening the first region. An ion implantation is then performed on the resultant structure by using the photoresist pattern as an ion implantation mask.

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}Method of manufacturing a semiconductor device {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순차적 공정 단면도들이다.1A through 1E are sequential process cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순차적 공정 단면도들이다.2A and 2B are sequential process cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 포켓 영역을 구비한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a pocket region.

반도체 소자의 고집적화에 따른 최소 설계 선폭 감소로 인해 게이트 크기가 점점 감소하면서 트랜지스터의 채널 길이도 점점 짧아지고 있다.As the gate size decreases due to the reduction of the minimum design line width due to the high integration of semiconductor devices, the channel length of the transistor is also getting shorter.

이처럼 채널 길이가 짧아지면 문턱 전압(threshold voltage) 감소 및 펀치 쓰루(punch through) 현상 등의 단채널 효과(short channel effect; SCE)가 발생할 뿐만 아니라 문턱 전압이 급격하게 변화하는 역 단채널 효과(reverse short channel effect; RSCE)가 발생하여 트랜지스터의 전기적 특성 저하를 유발하는 문제가 있으며, 이러한 문제는 특히 저농도 도핑 드레인(lightly doped drain; LDD) 영역을 가지는 트랜지스터에서 더욱 더 심하게 발생한다.This shorter channel length not only causes short channel effects (SCE), such as reduced threshold voltage and punch through, but also reverse short channel effects where the threshold voltage changes rapidly. Short channel effect (RSCE) occurs, causing a decrease in the electrical characteristics of the transistor, and this problem occurs even more severely in a transistor having a lightly doped drain (LDD) region.

이에 대하여 종래에는 트랜지스터 제조 시 LDD 영역 주변의 기판 농도가 채널 영역보다 높은 농도를 갖도록 포켓(pocket) 영역을 형성하여 SCE 및 RSCE에 의한 트랜지스터의 전기적 특성 저하를 방지하고 있다.In contrast, conventionally, during fabrication of a transistor, a pocket region is formed such that the concentration of the substrate around the LDD region is higher than that of the channel region, thereby preventing deterioration of the electrical characteristics of the transistor due to SCE and RSCE.

이때, 포켓 영역은 경사(tilt) 이온 주입에 의해 형성하고, 불순물로는 NMOS 트랜지스터의 경우 B(boron)을 이용하고 PMOS 트랜지스터의 경우 As(arsenic)을 사용한다.At this time, the pocket region is formed by tilt ion implantation, B (boron) is used for the NMOS transistor and As (arsenic) is used for the PMOS transistor as impurities.

그런데, PMOS 트랜지스터에 적용되는 As은 NMOS 트랜지스터에 적용되는 B 보다 무거울 뿐만 아니라 확산도(diffusivity)도 우수하지 못하여, 경사 이온 주입 시 이온 주입 마스크로 사용되는 포토레지스트 패턴의 두께에 의해 샤도우 이펙트(Shadow effect)로 인해 이온 주입 각이 제한된다.However, As applied to the PMOS transistor is not only heavier than the B applied to the NMOS transistor, but also does not have excellent diffusivity, and the shadow effect is reduced by the thickness of the photoresist pattern used as the ion implantation mask during the gradient ion implantation. effects) limit the ion implantation angle.

또한, CMOS 트랜지스터의 경우 NMOS 트랜지스터와 PMOS 트랜지스터 각각의 게이트 사이의 거리에 의해서도 샤도우 이펙트가 야기되기 때문에 이온 주입 각이 더욱 더 제한되게 된다.In addition, in the case of the CMOS transistor, since the shadow effect is caused by the distance between the gate of each of the NMOS transistor and the PMOS transistor, the ion implantation angle is further limited.

따라서, 종래 PMOS 트랜지스터에서는 포켓 영역을 적용하더라도 상술한 SCE 및 RSCE에 의한 트랜지스터의 전기적 특성 저하를 방지하기가 어려운 문제가 있다.Therefore, in the conventional PMOS transistor, even if the pocket region is applied, it is difficult to prevent the degradation of the electrical characteristics of the transistor due to the above-described SCE and RSCE.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 포켓 영역 형성 시 이온 주입 각을 충분히 확보하여 트랜지스터의 전기적 특성 저하를 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.The present invention is to solve the problems of the prior art as described above, to provide a method of manufacturing a semiconductor device that can ensure a sufficient ion implantation angle when forming the pocket region to prevent the degradation of the electrical characteristics of the transistor.

상기의 목적을 달성하기 위하여 본 발명은, PMOS 트랜지스터가 형성되는 제1 영역과 NMOS 트랜지스터가 형성되는 제2 영역이 형성되고, 제1 영역과 제2 영역에 게이트 절연막과 제1 게이트 및 제2 게이트가 각각 형성되어 있는 반도체 기판을 준비하고, 기판의 전면 위에 포토레지스트막을 도포하고, 포토레지스트막을 패터닝하여 제1 영역을 오픈시키면서 경사 프로파일을 가지는 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 이용하여 상기 제1 영역에 포켓 영역을 형성하는 단계들을 포함하는 반도체 소자의 제조 방법을 제공한다.In order to achieve the above object, according to the present invention, a first region in which a PMOS transistor is formed and a second region in which an NMOS transistor are formed are formed, and a gate insulating film, a first gate, and a second gate are formed in the first region and the second region. And a photoresist film are formed on the entire surface of the substrate, the photoresist film is patterned to form a photoresist pattern having an inclined profile while opening the first region, and the photoresist pattern is used to It provides a method for manufacturing a semiconductor device comprising forming a pocket region in the first region.

여기서, 포토레지스트막의 패터닝은 제1 영역 위의 포토레지스트막을 제1 노광한 후 현상하여 제1 포토레지스트 패턴을 형성한 다음, 제2 게이트에 대응하는 부분의 상기 제1 포토레지스트 패턴을 제2 노광한 후 현상하여 형성할 수 있으며, 이 경우 제2 노광은 노광원이 경사각을 갖도록 하여 수행할 수 있다.The patterning of the photoresist film may be performed by first exposing the photoresist film on the first area and then developing the first photoresist pattern, and then exposing the first photoresist pattern in the portion corresponding to the second gate to the second exposure. After development, it may be formed, and in this case, the second exposure may be performed by making the exposure source have an inclination angle.

또한, 포토레지스트막의 패터닝은 제2 게이트에 대응하는 부분의 포토레지스트막을 제1 노광한 후 현상하여 제1 포토레지스트 패턴을 형성한 다음, 제1 영역 위의 상기 제1 포토레지스트 패턴을 제2 노광한 후 현상하여 형성할 수 있으며, 이 경우 제1 노광은 노광원이 경사각을 갖도록 하여 수행할 수 있다.In addition, the patterning of the photoresist film may be performed by first exposing the photoresist film of a portion corresponding to the second gate and then developing to form a first photoresist pattern, and then exposing the first photoresist pattern on the first area to a second exposure. After development, it may be formed, and in this case, the first exposure may be performed by making the exposure source have an inclination angle.

또한, 포켓 영역은 경사 이온 주입에 의해 B 이온을 이용하여 형성할 수 있다.In addition, the pocket region can be formed using B ions by oblique ion implantation.

또한, 포토레지스트 패턴이 삼각형의 단면 형상을 가질 수 있다.In addition, the photoresist pattern may have a triangular cross-sectional shape.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

먼저, 도 1a 내지 도 1e를 참조하여 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명한다.First, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1A to 1E.

도 1a를 참조하면, PMOS 트랜지스터가 형성되는 제1 영역(A1)과 NMOS 트랜지스터가 형성되는 제2 영역(A2)이 정의된 반도체 기판(100) 상에 게이트 절연막(110)을 형성하고, 제1 영역(A1) 및 제2 영역(A2)의 게이트 절연막(110) 상에 제1 게이트(121)와 제2 게이트(122)를 각각 형성한다. 그 다음, 기판(100)의 전면 위에 포토레지스트막(130)을 도포한다.Referring to FIG. 1A, a gate insulating layer 110 is formed on a semiconductor substrate 100 in which a first region A1 in which a PMOS transistor is formed and a second region A2 in which an NMOS transistor are formed are formed. The first gate 121 and the second gate 122 are formed on the gate insulating layer 110 in the region A1 and the second region A2, respectively. Next, a photoresist film 130 is coated on the entire surface of the substrate 100.

도 1b를 참조하면, 제1 영역(A1)은 오픈시키고 다른 영역은 마스킹하는 제1 마스크(210)를 이용하여 제1 노광(140)을 실시한다.Referring to FIG. 1B, a first exposure 140 is performed using a first mask 210 that opens the first area A1 and masks another area.

도 1c를 참조하면, 포토레지스트막(130)의 제1 노광된 부분을 현상에 의해 제거하여 제1 영역(A1)을 오픈시키면서 수직 프로파일, 바람직하게는 사각형의 단면 형상을 가지는 제1 포토레지스트 패턴(131)을 형성한다.Referring to FIG. 1C, a first photoresist pattern having a vertical profile, preferably a rectangular cross-sectional shape while opening the first region A1 by removing the first exposed portion of the photoresist film 130 by development 131 is formed.

그 다음, 제2 게이트(122)에 대응하는 부분의 제1 포토레지스트 패턴(131)은 오픈시키고 다른 영역은 마스킹하는 제2 마스크(220)를 이용하여 제2 노광(150)을 실시한다. 여기서, 제2 노광(150)은 노광원이 경사각을 가지고 제2 마스크(220)를 투과하도록 하여 제2 게이트(122) 양측의 제1 포토레지스트 패턴(131)이 일부분 노광되도록 한다.Next, the second exposure 150 is performed using the second mask 220 which opens the first photoresist pattern 131 in the portion corresponding to the second gate 122 and masks another region. Here, the second exposure 150 allows the exposure source to pass through the second mask 220 at an inclination angle so that the first photoresist pattern 131 on both sides of the second gate 122 is partially exposed.

도 1d를 참조하면, 제1 포토레지스트 패턴(131)의 제2 노광된 부분을 현상에 의해 제거하여 제1 영역(A1)을 오픈시키면서 실질적으로 경사 프로파일, 바람직하 게는 삼각형의 단면 형상을 가지는 제2 포토레지스트 패턴(132)을 형성한다.Referring to FIG. 1D, the second exposed portion of the first photoresist pattern 131 is removed by development to open the first region A1 while having a substantially inclined profile, preferably a triangular cross-sectional shape. The second photoresist pattern 132 is formed.

도 1e를 참조하면, 제2 포토레지스트 패턴(132)을 이온 주입 마스크로하여 경사 이온 주입(160)에 의해 오픈된 제1 영역(A1)으로 불순물 이온, 바람직하게 B 이온을 주입하여 포켓 영역(미도시)을 형성한다. 이때, 삼각형의 단면 형상을 가지는 제2 포토레지스트 패턴(132)에 의해 샤도우 이펙트가 감소되어 이온 주입 각을 충분히 확보할 수 있다. Referring to FIG. 1E, impurity ions, preferably B ions, are implanted into the first region A1 opened by the gradient ion implantation 160 using the second photoresist pattern 132 as an ion implantation mask. Not shown). In this case, the shadow effect is reduced by the second photoresist pattern 132 having a triangular cross-sectional shape, thereby sufficiently securing the ion implantation angle.

따라서, 상기 포켓 영역에 의해 SCE 및 RSCE 등이 억제될 수 있으므로 트랜지스터의 전기적 특성 저하를 방지할 수 있다.Therefore, the SCE, the RSCE, and the like can be suppressed by the pocket region, so that deterioration of the electrical characteristics of the transistor can be prevented.

다음으로, 도 2a 및 도 2b를 참조하여 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명한다.Next, a method of manufacturing a semiconductor device according to another exemplary embodiment of the present invention will be described with reference to FIGS. 2A and 2B.

도 2a를 참조하면, 상기 실시예에서와 같이 PMOS 트랜지스터가 형성되는 제1 영역(A1)과 NMOS 트랜지스터가 형성되는 제2 영역(A2)이 정의된 반도체 기판(100) 상에 게이트 절연막(110)과 제1 게이트(121) 및 제2 게이트(122)를 형성한 다음, 기판(100)의 전면 위에 포토레지스트막(130)을 도포한다.Referring to FIG. 2A, a gate insulating layer 110 is formed on a semiconductor substrate 100 in which a first region A1 in which a PMOS transistor is formed and a second region A2 in which an NMOS transistor are formed are defined as in the above-described embodiment. After the first gate 121 and the second gate 122 are formed, a photoresist film 130 is coated on the entire surface of the substrate 100.

그 다음, 제2 게이트(122)에 대응하는 부분의 포토레지스트막(130)은 오픈시키고 다른 영역은 마스킹하는 제1 마스크(230)를 이용하여 제1 노광(170)을 실시한다. 여기서, 제1 노광(170)은 노광원이 경사각을 가지고 제1 마스크(220)를 투과하도록 하여 제2 게이트(122) 양측의 포토레지스트막(130)이 일부분 노광되도록 한다.Next, the first exposure 170 is performed using the first mask 230 which opens the photoresist film 130 in the portion corresponding to the second gate 122 and masks another region. Here, the first exposure 170 allows the exposure source to pass through the first mask 220 at an inclination angle so that the photoresist film 130 on both sides of the second gate 122 is partially exposed.

도 2b를 참조하면, 제1 노광된 부분을 현상에 의해 제거하여 제1 포토레지스 트 패턴(134)을 형성한 후, 제1 영역(A1)은 오픈시키고 다른 영역은 마스킹하는 제2 마스크(240)를 이용하여 제2 노광(180)을 실시한다. Referring to FIG. 2B, after the first exposed portion is removed by development to form the first photoresist pattern 134, the second mask 240 opens the first region A1 and masks the other region. ) To perform the second exposure 180.

그 다음, 제2 노광된 부분을 현상에 의해 제거하여 도 1d와 같이 제1 영역(A1)을 오픈시키면서 실질적으로 경사 프로파일, 바람직하게는 삼각형의 단면 형상을 가지는 제2 포토레지스트 패턴(132)을 형성한다.Then, the second exposed portion is removed by development to open the first region A1 as shown in FIG. 1D while the second photoresist pattern 132 having a substantially oblique profile, preferably a triangular cross-sectional shape, is removed. Form.

그 후, 도 1e와 같이 제2 포토레지스트 패턴(132)을 이온 주입 마스크로하여 경사 이온 주입에 의해 오픈된 제1 영역(A1)으로 불순물 이온, 바람직하게 B 이온을 주입하여 포켓 영역(미도시)을 형성한다. Thereafter, as shown in FIG. 1E, impurity ions, preferably B ions, are implanted into the first region A1 opened by oblique ion implantation using the second photoresist pattern 132 as an ion implantation mask (not shown). ).

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

상술한 바와 같이 본 발명에 따른 반도체 소자의 제조 방법은 포켓 영역 형성을 위한 경사 이온 주입 시 이온 주입 각도를 충분히 확보할 수 있으므로, SCE 및 RSCE에 의한 트랜지스터의 전기적 특성 저하를 방지할 수 있다.As described above, the method of manufacturing the semiconductor device according to the present invention can sufficiently secure the ion implantation angle during the inclined ion implantation for forming the pocket region, thereby preventing the deterioration of the electrical characteristics of the transistor by SCE and RSCE.

그 결과, 반도체 소자의 수율 및 신뢰성을 개선할 수 있다.As a result, the yield and reliability of the semiconductor element can be improved.

Claims (8)

PMOS 트랜지스터가 형성되는 제1 영역과 NMOS 트랜지스터가 형성되는 제2 영역이 형성되고, 상기 제1 영역과 상기 제2 영역에 게이트 절연막과 제1 게이트 및 제2 게이트가 각각 형성되어 있는 반도체 기판을 준비하는 단계;A semiconductor substrate having a first region where a PMOS transistor is formed and a second region where an NMOS transistor is formed are formed, and a gate insulating film, a first gate, and a second gate are formed in the first region and the second region, respectively. Doing; 상기 기판의 전면 위에 포토레지스트막을 도포하는 단계;Applying a photoresist film on the entire surface of the substrate; 상기 포토레지스트막을 패터닝하여 상기 제1 영역을 오픈시키면서 제2 영역위에 삼각형의 단면 형상을 갖도록 포토레지스트 패턴을 형성하는 단계; 및 Patterning the photoresist film to form a photoresist pattern having a triangular cross-sectional shape on the second region while opening the first region; And 상기 포토레지스트 패턴을 이용하여 상기 제1 영역에 포켓 영역을 형성하고 상기 포켓 영역에 B 이온을 주입하는 단계를 포함하는 반도체 소자의 제조 방법.Forming a pocket region in the first region and implanting B ions into the pocket region using the photoresist pattern. 제1 항에 있어서, According to claim 1, 상기 포토레지스트막의 패터닝은 The patterning of the photoresist film is 상기 제1 영역 위의 상기 포토레지스트막을 제1 노광한 후 현상하여 제1 포토레지스트 패턴을 형성하는 단계; 및 Developing the photoresist film on the first region after the first exposure to form a first photoresist pattern; And 상기 제2 게이트에 대응하는 부분의 상기 제1 포토레지스트 패턴을 제2 노광한 후 현상하여 삼각형 형태의 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.And exposing and developing the first photoresist pattern in the portion corresponding to the second gate to form a triangular photoresist pattern. 제2 항에 있어서, The method of claim 2, 상기 제2 노광은 노광원이 경사각을 갖도록 하여 수행하는 반도체 소자의 제 조 방법.And the second exposure is performed so that the exposure source has an inclination angle. 제1 항에 있어서, According to claim 1, 상기 포토레지스트막의 패터닝은 The patterning of the photoresist film is 상기 제2 게이트에 대응하는 부분의 상기 포토레지스트막을 제1 노광한 후 현상하여 삼각형 형태의 제1 포토레지스트 패턴을 형성하는 단계; 및 Developing the photoresist film in a portion corresponding to the second gate after first exposure to form a triangular first photoresist pattern; And 상기 제1 영역 위의 상기 제1 포토레지스트 패턴을 제2 노광한 후 현상하는 단계를 포함하는 반도체 소자의 제조 방법.And developing the first photoresist pattern on the first region after the second exposure. 제4 항에 있어서, The method of claim 4, wherein 상기 제1 노광은 노광원이 경사각을 갖도록 하여 수행하는 반도체 소자의 제조 방법.And the first exposure is performed so that the exposure source has an inclination angle. 제1 항에 있어서, According to claim 1, 상기 포켓 영역은 경사 이온 주입에 의해 형성하는 반도체 소자의 제조 방법.And the pocket region is formed by oblique ion implantation. 삭제delete 삭제delete
KR1020050126701A 2005-12-21 2005-12-21 Manufacturing Method of Semiconductor Device Expired - Fee Related KR100678326B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050126701A KR100678326B1 (en) 2005-12-21 2005-12-21 Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126701A KR100678326B1 (en) 2005-12-21 2005-12-21 Manufacturing Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR100678326B1 true KR100678326B1 (en) 2007-02-02

Family

ID=38105284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126701A Expired - Fee Related KR100678326B1 (en) 2005-12-21 2005-12-21 Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100678326B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024123519A1 (en) * 2022-12-08 2024-06-13 Applied Materials, Inc. Two step implant to improve line edge roughness and line width roughness

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000066338A (en) * 1999-04-15 2000-11-15 김영환 Method for patterning photoresist

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000066338A (en) * 1999-04-15 2000-11-15 김영환 Method for patterning photoresist

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024123519A1 (en) * 2022-12-08 2024-06-13 Applied Materials, Inc. Two step implant to improve line edge roughness and line width roughness

Similar Documents

Publication Publication Date Title
KR100842662B1 (en) Semiconductor device and manufacturing method thereof
KR100766255B1 (en) Semiconductor device and manufacturing method thereof
KR100678326B1 (en) Manufacturing Method of Semiconductor Device
KR100273291B1 (en) Method for manufacturing mosfet
KR100258881B1 (en) Method for manufacturing semiconductor device
KR100901648B1 (en) Manufacturing Method of Semiconductor Device
KR101038308B1 (en) Transistor manufacturing method of semiconductor device
KR100623328B1 (en) Method of manufacturing CMOS transistors of semiconductor device
KR101016338B1 (en) Transistor manufacturing method of semiconductor device
KR100540332B1 (en) Pattern formation method of semiconductor device
KR100937650B1 (en) Transistor manufacturing method of semiconductor device
KR0123745B1 (en) Contact formation method of semiconductor device
KR100356784B1 (en) Method for manufacturing cmos fet having micro line width
KR100537186B1 (en) Method for forming transistor in semiconductor device
US20070148841A1 (en) Method for forming transistor in semiconductor device
KR100384860B1 (en) Method for manufacturing semiconductor device
KR100677992B1 (en) Manufacturing Method of Semiconductor Device
KR20070013032A (en) Manufacturing Method of Flash Memory Device
KR101060716B1 (en) Method for forming semiconductor device
KR100509780B1 (en) Method for forming self-aligned spacer to produce source and drain in a transistor
KR100531537B1 (en) Method for fabricating of semiconductor device
KR100259362B1 (en) Method for manufacturing semiconductor device
KR100202642B1 (en) MOS transistor and manufacturing method thereof
KR101004813B1 (en) Transistor manufacturing method
KR19990057055A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051221

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061027

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070124

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091224

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20111220

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee