[go: up one dir, main page]

KR100676354B1 - 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로 - Google Patents

가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로 Download PDF

Info

Publication number
KR100676354B1
KR100676354B1 KR1020010010439A KR20010010439A KR100676354B1 KR 100676354 B1 KR100676354 B1 KR 100676354B1 KR 1020010010439 A KR1020010010439 A KR 1020010010439A KR 20010010439 A KR20010010439 A KR 20010010439A KR 100676354 B1 KR100676354 B1 KR 100676354B1
Authority
KR
South Korea
Prior art keywords
circuit
resistance
resistors
resistor
resistance value
Prior art date
Application number
KR1020010010439A
Other languages
English (en)
Other versions
KR20010087243A (ko
Inventor
와다아쯔시
오쯔까다께시
다니구니유끼
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000056771A external-priority patent/JP3374115B2/ja
Priority claimed from JP2000084804A external-priority patent/JP2001274645A/ja
Priority claimed from JP2000089806A external-priority patent/JP3370045B2/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20010087243A publication Critical patent/KR20010087243A/ko
Application granted granted Critical
Publication of KR100676354B1 publication Critical patent/KR100676354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/26—Arbitrary function generators
    • G06G7/28—Arbitrary function generators for synthesising functions by piecewise approximation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

저항치가 R×2i(i=0∼7)(Ω)의 8개의 저항을 직렬로 접속함과 함께, 온되었을 때의 기생 저항의 저항치가 r×2i(Ω)가 되는 8개의 스위치를 각각 저항에 병렬로 접속하고, 스위치를 온/오프함으로써 저항치를 변화시킨다. 연산 증폭기의 반전 입력 단자와 단자 사이에는 저항이 접속되고, 비반전 입력 단자는 소정의 기준 전압을 받는다. 연산 증폭기의 반전 입력 단자와 출력 단자 사이에는 부귀환 루프를 구성하는 가변 저항 회로의 저항 및 스위치가 출력 단자에 접속되고, 저항 및 스위치가 반전 입력 단자에 접속되어 있다. 가변 저항 회로는 단자측에서 저항의 저항치가 순차 커지고, 반전 입력 단자에 접속되는 저항의 저항치가 가장 커져 있다. 이렇게 함으로써, 최후의 저항 앞에는 한개의 노드밖에 존재하지 않고, 기생 용량도 가장 작아지기 때문에, 연산 증폭 회로의 주파수 특성을 향상시킬 수 있다.
연산 증폭 회로, 가변 저항 회로, 반도체 집적 회로, 시상수 전환 회로, 파형 성형 회로

Description

가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로, 시상수 전환 회로 및 파형 성형 회로{VARIABLE RESISTANCE CIRCUIT, OPERATIONAL AMPLIFICATION CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, TIME CONSTANT SWITCHING CIRCUIT AND WAVEFORM SHAPING CIRCUIT}
도 1은 본 발명의 제1 실시 형태에 의한 가변 저항 회로의 구성을 나타내는 회로도.
도 2는 도 1에 도시한 스위치의 일례를 나타내는 회로도.
도 3은 도 1에 도시한 가변 저항 회로를 이용한 연산 증폭 회로의 일례를 나타내는 도면.
도 4는 본 발명에 있어서의 가변 저항 회로의 주파수 특성을 측정한 결과를 나타내는 도면.
도 5는 도 3에 도시한 연산 증폭 회로를 이용한 RF증폭기의 트랙킹계의 신호 처리부 구성을 나타내는 회로도.
도 6은 도 4에 도시한 RF증폭기를 포함하는 CD-ROM 드라이브용 반도체 집적 회로의 구성을 나타내는 블록도.
도 7은 본 발명의 제2 실시 형태에 의한 가변 저항 회로의 구성을 나타내는 회로도.
도 8은 본 발명의 제3 실시 형태에 있어서의 시상수 전환 회로의 회로도.
도 9는 본 발명의 제4 실시 형태에 있어서의 시상수 전환 회로의 회로도.
도 10은 CD-ROM용 RF신호 처리부의 회로 구성도.
도 11은 RF증폭기의 회로 구성도.
도 12는 파형 성형 회로의 회로도.
도 13은 파형 성형 회로의 시뮬레이션 결과(주파수-게인 특성)를 나타내는 도면.
도 14는 종래의 CD-ROM 드라이브에 이용되는 반도체 집적 회로의 구성을 나타내는 블록도.
도 15는 종래의 가변 저항 회로의 구성을 나타내는 회로도.
도 16은 종래의 다른 가변 저항 회로의 구성을 나타내는 회로도.
도 17은 종래예에 있어서의 시상수 전환 회로의 회로도.
도 18은 MOS 스위치의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
101: RF 앰프
102: DSP
103: DAC
104: 서버 회로
106: 에러 정정 회로
110: 광 픽업
120: 구동 회로
본 발명은 직렬로 접속되는 복수의 저항의 각각에 병렬로 접속되는 복수의 스위치를 온/오프함으로써 저항치를 변화시키는 가변 저항 회로, 이 가변 저항 회로를 이용한 연산 증폭 회로, 이 연산 증폭 회로를 이용한 반도체 집적 회로, 시상수 전환 회로 및 그 시상수 전환 회로를 사용한 시상수 오차가 적은 파형 성형 회로에 관한 것이다.
최근, CD(Compact Disc) 드라이브, CD-ROM(Compact Disc Read Only Memory) 드라이브 등의 광 디스크 드라이브 장치가 일반적으로 보급되고, 이들 광 디스크 드라이브 장치에 이용되는 여러 가지의 반도체 집적 회로가 개발되고 있다.
도 14는 종래의 CD-ROM 드라이브에 이용되는 반도체 집적 회로의 구성을 나타내는 블록도이다.
도 14에 도시한 회로는 복수의 반도체 집적 회로로 구성되고, 신호 처리 회로(200), RF(Radio Frequency)증폭기(220), 구동 회로(230), 마이크로컴퓨터(마이크로 컴퓨터 : 240) 및 DRAM(Dynamic Random Access Memory : 250)를 구비한다.
신호 처리 회로(200)는 DSP(Digital Signal Processor : 201), DAC(Digital Analog Converter : 202), 서보 회로(203) 및 오류 정정 회로(204)를 포함한다. RF증폭기(220)는 바이폴라 집적 회로에 의해 다른 부품으로 구성되고, 신호 처리 회로(200)는 CMOS(Complementary Metal Oxide Semiconductor) 집적 회로에 의해 1 칩화되어 있다.
광 픽업(210)에 의해 CD-ROM 디스크 상에 기록된 데이터가 RF신호로 변환되고, RF증폭기(220)로 출력된다. RF증폭기(220)는 입력된 RF신호로부터 재생 신호[EFM(Eight to Fourteen Modulation) 신호], 포커스 에러 신호 및 트랙킹 에러 신호 등을 생성하여 신호 처리 회로(200)로 출력한다.
신호 처리 회로(200)는 DSP(201) 및 서보 회로(203)에 의해 포커스 에러 신호 및 트랙킹 에러 신호 등으로부터 광 픽업(210)을 제어하기 위한 제어 신호를 작성하고, 구동 회로(230)로 출력한다. 구동 회로(230)는 입력된 제어 신호에 따라 광 픽업(210) 내의 액튜에이터를 구동하고, 양호한 RF신호를 재생하도록 광 픽업(210)이 제어된다.
또한, 신호 처리 회로(200)는 오류 정정 회로(204)에 의해 DRAM(250)을 이용하여 재생 데이터의 오류 정정을 행하고, 음성 신호를 재생하는 경우에는 DAC(202)에 의해 재생 데이터를 아날로그 신호로 변환하여 출력한다.
마이크로컴퓨터(240)는 드라이브 전체의 동작을 제어하는 시스템 컨트롤러로서 기능하며, 필요에 따라 신호 처리 회로(200)와 데이터 등을 송수신하여 CD-ROM 드라이브의 여러 가지의 동작이 실행된다.
상기한 바와 같이 구성된 CD-ROM 드라이브의 RF증폭기(220)는 CD, CD-ROM, CD-RW(Compact Disc Rewritable) 등의 여러 가지의 광 디스크를 재생하기 위해, 여러 가지 레벨의 RF신호에 대응하기 위해 내부에서 RF신호의 증폭율을 여러 가지 변 화시키고 있다. 이 때문에, RF증폭기(220) 내에는 RF신호의 증폭율을 변화시키는 PGA(프로그래머블 게인 증폭기) 등이 구비되고, 게인 조정용으로 여러 가지 저항치로 설정 가능한 가변 저항 회로가 이용되고 있다.
도 15는 종래의 가변 저항 회로의 구성을 나타내는 회로도이다. 도 15에 도시한 가변 저항 회로는 디코드 회로(300), 스위치 SW0∼SW255, 저항 TR0∼TR255를 포함한다.
256개의 저항 TR0∼TR255는 직렬로 접속되어 모든 저항 TR0∼TR255의 저항치는 R(Ω)로 설정되고, 각 저항 TR0∼TR255는 동일한 저항이다. 스위치 SW0∼SW255의 각각은 대응하는 저항 TR0∼TR255에 병렬로 접속되고, 각 스위치SW0∼SW255는 동일한 스위치이다. 스위치 SW0∼SW255가 온됨으로써 상기 스위치가 접속되어 있는 저항이 바이패스되어 가변 저항 회로의 저항치가 변화된다.
디코드 회로(300)에는 8비트의 제어 신호 d1∼d8이 입력되고, 제어 신호 d1은 최하위 비트를 나타내는 제어 신호이고, 제어 신호 d8은 최상위 비트를 나타내는 제어 신호이고, 제어 신호 d1∼d8에 의해 0∼255의 각 값을 나타낼 수 있다. 디코드 회로(300)는 8비트의 제어 신호 d1∼d8을 디코드하고, 스위치 SW0∼SW255를 온/오프하여 8비트의 제어 신호 d1∼d8이 나타내는 데이터에 대응하는 저항치를 설정하기 위한 제어 신호를 스위치 SW0∼SW255로 출력한다.
스위치 SW0∼SW255는 디코드 회로(300)로부터 출력되는 제어 신호에 의해 각각 온/오프하고, 온한 스위치는 저항을 바이패스한다. 따라서, 8비트의 제어 신호 d1∼d8에 따라 256개의 저항 TR0∼TR255 중 임의의 저항을 바이패스함으로써, 가변 저항 회로의 저항치가 0(Ω), R(Ω), 2R(Ω), …, 255R(Ω) 중 임의의 저항치로 설정된다.
도 16은 종래의 다른 가변 저항 회로의 구성을 나타내는 회로도이다. 도 16에 도시한 가변 저항 회로는 스위치 SW10∼SW17, 저항 TR10∼TR17을 포함한다. 8개의 저항 TR10∼TR17은 직렬로 접속되고, 저항 TR10의 저항치는 R(Ω)이고, 저항 TR11의 저항치는 2R(Ω)이고, 저항 TR12의 저항치는 4R(Ω)이고, 이후, 각 저항의 저항치가 순서적으로 2배로 되어 최종의 저항 TR17의 저항치는 128R(Ω)로 설정되어 있다.
각 스위치 SW10∼SW17은 대응하는 저항 TR10∼TR17에 병렬로 접속되고, 스위치 SW10∼SW17이 온됨으로써 상기 스위치가 접속되어 있는 저항이 바이패스된다.
스위치 SW10∼SW17에는 상기한 8비트의 제어 신호 d1∼d8이 각각 입력되고, 가변 저항 회로의 저항치가 0(Ω), R(Ω), 2R(Ω), …, 255R(Ω) 중 임의의 저항치로 설정된다.
상기한 바와 같이, 도 15에 도시한 가변 저항 회로에서는 8비트의 분해능을 실현하기 위해, 256개의 저항 TR0∼TR255 및 스위치 SW0∼SW255가 필요하고, 또한 8비트의 제어 신호 d1∼d8을 디코드하는 디코드 회로(300)도 필요하다. 따라서, 가변 저항 회로의 회로 면적이 매우 커지고, 이와 같이 회로 면적이 큰 가변 저항 회로를 다른 회로와 집적화하는 경우, 집적 회로의 면적이 증대한다.
또한, 도 16에 도시한 가변 저항 회로에서는 스위치 SW10∼SW17의 기생 저항에 의해 가변 저항 회로의 저항치의 선형성이 열화되게 된다. 즉, 각 스위치 SW10∼SW17의 기생 저항의 저항치를 r(Ω)로 하면, 스위치 SW10∼SW17이 전부 오프되어 있는 경우, 가변 저항 회로의 저항치는 255R(Ω)이 되고, 스위치 SW10이 온되고, 스위치 SW11∼SW17이 오프되어 있는 경우, 254R+r×R/(r+R)(Ω)이 되고, 스위치 SW11이 온되고, 스위치 SW10, SW12∼SW17이 오프되어 있는 경우, 253R+ 2r×R/(r+2R)(Ω)이 되고, 스위치 SW10, SW11이 온되고, 스위치 SW12∼SW17이 오프되어 있는 경우, 252R+r×R/(r+R)+2r×R/(r+2R)(Ω)이 된다.
이와 같이, 가변 저항 회로의 저항치의 변화량은 R-r×R/(r+ R)(Ω), R+r×R/(r+R)-2r×R/(r+2R)(Ω), R-r×R/(r+R)(Ω)이 되고, 저항 TR10∼TR17에 의한 저항치의 변화량을 일정하게 하여도 스위치 SW10∼SW17의 기생 저항에 의한 저항치의 변화량은 일정하게 되지 않는다. 따라서, 변화량이 일정량이 되지 않고, 스위치 SW10∼SW17의 기생 저항에 의해 가변 저항 회로의 저항치의 선형성이 열화된다.
또한, 가변 저항 회로의 저항치의 선형성을 확보하려고 하면, 스위치 SW10∼SW17의 기생 저항이 가변 저항 회로의 저항치에 거의 영향을 미치지 않도록 하기 위해, 스위치 SW10∼SW17의 사이즈를 충분히 크게 해야만 한다. 이 때문에, 가변 저항 회로의 회로 면적이 커지고, 이와 같이 회로 면적이 큰 가변 저항 회로를 다른 회로와 집적화하는 경우, 집적 회로의 면적이 증대된다.
상기한 바와 같이, 종래의 가변 저항 회로에서는 회로의 면적을 축소하는 것이 곤란하거나, 또는, 면적을 축소하는 것은 가능하지만, 저항치의 고정 밀도화가 곤란하기 때문에, 면적을 축소하는 것과 고정밀도화를 양립할 수 없다.
도 17에 종래의 필터 등에 이용하는 시상수 전환 회로를 나타낸다. 도 17에서는 8개의 용량을 전환하여 시상수를 가변으로 하는 경우에 관해 나타내고 있다. 저항(1)의 한쪽의 단자를 입력 단자(2) 및 다른쪽의 단자를 출력 단자(3), 출력 단자(3)에는 복수의 스위치(4a∼4h)가 병렬로 접속되어 있고, 각각의 스위치의 다른쪽의 단자에는 용량치가 다른 접지 용량 쌍(5a∼5h)이 접속되어 있고, 그 용량치는 C(5a)<C( 5b)<C(5c)…<C(5h)의 관계를 갖는다. 또한, 각각의 스위치는 제어 신호(6a∼6h)에서 ON/OFF 제어된다.
도 17에 도시한 회로에서는 저항(1)의 저항치와 출력 단자(3)에 접속되는 용량치의 합계의 곱에 의해 시상수가 결정된다. 따라서, 스위치(4a∼4h)를 제어함으로써, 출력 단자에 접속되는 용량치를 변경하여 시상수를 가변으로 하는 것이 가능해진다.
예를 들면, 가장 작은 용량(5a)을 선택하는 경우, 제어 신호(6a)만이 “ON” 레벨로서 스위치(4a)만을 ON한다. 이 때, 그 밖의 스위치의 제어 신호는 “OFF”로 한다. 따라서, 출력 단자에는 용량(5a)만이 접속되고, 저항(1)의 저항치와 용량(5a)의 용량치의 곱으로 결정되는 시상수가 실현된다. 또한, 복수의 용량을 접속하는 경우, 예를 들면, 용량(5a)과 용량(5b)을 접속하는 경우에는 스위치(4a)와 스위치(4b)가 ON, 그 밖의 스위치가 OFF로 된다.
그러나, 종래예의 구성에서는 시상수가 스위치의 기생 용량의 영향을 받는다. 도 18에 Nch 트랜지스터로 구성되는 스위치를 나타낸다. 도 18에서는 스위치의 입출력 단자(8, 9)는 Nch 트랜지스터(7)의 소스 단자 및 드레인 단자로 되어 있 다. 또한, 스위치의 제어 단자(10)는 트랜지스터(7)의 게이트 단자로 되어 있다. 이와 같이 Nch 트랜지스터로 스위치를 구성한 경우, 스위치의 입출력 단자(8, 9)에는 각각 확산 용량(11, 12)이 기생 용량으로서 존재한다. 또한, 스위치 ON인 경우에는 전기의 확산 용량 이외에 게이트 용량(13, 14)이 기생 용량으로서 존재한다.
따라서, 예를 들면 도 17에 있어서, 용량(5a)만을 접속하는 경우, ON되는 스위치(4a)의 기생 용량 외, OFF되는 스위치(4b∼4h)의 기생 용량(확산 용량)도 출력단자에 부가되기 때문에, 시상수가 커져 필터 특성이 열화된다고 하는 문제가 있었다. 특히 작은 용량을 사용하는 경우, 즉, 시상수가 작은 경우에 그 영향이 현저해지는 경향이 있었다.
본 발명의 목적은 회로 면적을 작게 할 수 있음과 함께, 고정밀도로 저항치를 설정할 수 있는 가변 저항 회로, 이 저항 회로를 이용한 연산 증폭 회로 및 이 연산 증폭 회로를 이용한 반도체 집적 회로를 제공하는 것이다.
본 발명의 다른 목적은 회로 면적을 작게 할 수 있음과 함께, 주파수 특성에 뛰어난 연산 증폭 회로 및 이 연산 증폭 회로를 이용한 반도체 집적 회로를 제공하는 것에 있다.
본 발명의 또 다른 목적은 필터의 시상수를 결정하는 용량치를 가변으로 하기 위한 스위치부에 있어서의 기생 용량에 의한 필터 특성의 열화를 억제하는 필터 시상수 전환 회로를 제공하는 것이다.
본 발명의 일 국면에 따른 가변 저항 회로는 직렬로 접속되는 N(N은 2 이상의 정수)개의 저항과, N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 구비하고, 적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고, 온되었을 때의 N개의 스위치의 각각의 기생 저항의 저항치는 상기 스위치가 병렬로 접속되는 저항의 저항치에 비례하거나 혹은 비례에 유사한 정(正)의 상관을 갖는다.
그 가변 저항 회로에서는 N개의 저항이 직렬로 접속되고, 스위치가 N개의 저항의 각각에 병렬로 접속되고, 스위치를 온함으로써 온된 스위치에 접속되는 저항이 바이패스되어 저항치가 변화한다. 이 때, N개의 저항 중 적어도 한개의 저항의 저항치가 다르기 때문에, 바이패스되는 저항의 조합을 변경함으로써 저항의 수 이상의 여러 가지 저항치를 설정할 수 있고, 작은 회로 면적에서 많은 저항치를 설정할 수 있다. 또한, 온되었을 때의 스위치의 기생 저항의 저항치가 상기 스위치가 병렬로 접속되는 저항의 저항치에 비례하거나 혹은 비례에 유사한 정의 상관을 갖기 때문에, 스위치의 기생 저항과 저항과의 합성 저항치가 저항의 저항치에 비례하고, 가변 저항 회로의 저항치의 선형성을 확보할 수 있다. 이 결과, 가변 저항 회로의 회로 면적을 작게 할 수 있음과 함께, 고정밀도로 저항치를 설정할 수 있다.
N개의 스위치의 각각은 저항에 병렬로 접속되는 트랜지스터를 포함하고, 저항(1)의 저항치는 그 저항에 병렬로 접속되는 트랜지스터의 게이트 폭에 역비례하거나 혹은 역비례에 유사한 부(負)의 상관을 가져도 좋다.
이 경우, 저항의 저항치가 트랜지스터의 게이트 폭에 역비례하거나 혹은 역 비례에 유사한 부의 상관을 갖음으로써 트랜지스터의 기생 저항의 저항치를 저항의 저항치에 비례시킬 수 있기 때문에, 게이트 폭을 변경하는 것만으로 기생 저항을 조정할 수 있어 용이하게 가변 저항 회로를 제조할 수 있다.
N개의 저항의 각 저항치는 R×2i(i는 0∼(N-1)의 정수)(Ω)로 설정되고, N개의 스위치의 각 기생 저항의 저항치는 r×2i(Ω)로 설정되어도 좋다.
이 경우, N개의 저항에 의해 2N개의 저항치를 설정할 수 있기 때문에, 가변 저항 회로의 회로 면적을 매우 작게 할 수 있음과 함께, N비트의 제어 신호에 의해 2N개의 저항치 중 임의의 저항치로 설정할 수 있기 때문에, 가변 저항 회로의 제어가 용이해진다.
스위치는 CMOS 스위치로 이루어져도 좋다. 이 경우, 가변 저항 회로를 포함하는 회로를 CMOS 집적 회로에 의해 구성할 수 있다.
본 발명의 다른 국면에 따른 연산 증폭 회로는 가변 저항 회로와, 가변 저항 회로가 접속되고, 가변 저항 회로의 저항치에 따라 변화하는 증폭율을 갖는 연산 증폭기를 구비하고, 가변 저항 회로는 직렬로 접속되는 N(N은 2 이상의 정수)개의 저항과, N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 구비하고, 적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고, 온되었을 때의 N개의 스위치의 각각의 기생 저항의 저항치는 상기 스위치가 병렬로 접속되는 저항의 저항치에 대해 비례하거나 혹은 비례에 유사한 정의 상관을 갖는 다.
그 연산 증폭 회로에서는 상기한 가변 저항 회로가 연산 증폭기에 접속되고, 고정밀도로 저항치를 변화시킬 수 있는 가변 저항 회로의 저항치에 따라 증폭율을 변화시키고 있기 때문에, 고정밀도로 증폭율을 설정할 수 있음과 함께 가변 저항 회로의 회로 면적이 작기 때문에, 연산 증폭 회로의 회로 면적도 작게 할 수 있다.
가변 저항 회로는 연산 증폭기의 입력 단자에 접속되고, N개의 저항 중 가장 저항치가 큰 저항이 입력 단자에 접속되어도 좋다.
이 경우, 스위치에 의해 각 저항을 결합하는 노드에 기생 용량이 형성되고, 이 기생 용량과 각 저항에 의한 CR시상수에 의한 영향을 받지만, 입력 단자에 접속되는 저항의 저항치가 가장 크기 때문에, 가장 저항치가 큰 저항에 작용하는 기생 용량이 가장 작아지고, 토탈로서 가변 저항 회로 자체의 CR시상수를 작게 할 수 있어 주파수 특성이 양호한 연산 증폭 회로를 실현할 수 있다.
본 발명의 또 다른 국면에 따른 반도체 집적 회로는 광 픽업으로부터의 출력 신호를 받는 반도체 집적 회로에 있어서, 광 픽업으로부터의 출력 신호를 증폭하는 연산 증폭 회로와 다른 회로를 구비하고, 연산 증폭 회로와 다른 회로가 CMOS 집적 회로에 의해 1칩화되어 형성되고, 연산 증폭 회로는 가변 저항 회로와, 가변 저항 회로가 접속되고, 가변 저항 회로의 저항치에 따라 변화하는 증폭율을 갖는 연산 증폭기를 구비하고, 가변 저항 회로는 직렬로 접속되는 N(N은 2이상의 정수)개의 저항과, N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 구비하고, 적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고, 온되었을 때의 N개의 스위치의 각각의 기생 저항의 저항치는 상기 스위치가 병렬로 접속되는 저항의 저항치에 비례하거나 혹은 비례에 유사한 정의 상관을 갖는다.
그 반도체 집적 회로에서는 광 픽업으로부터의 출력 신호를 증폭하는 증폭 회로에 고정밀도로 증폭율을 설정할 수 있음과 함께, 회로 면적을 작게 할 수 있는 상기한 연산 증폭 회로를 이용하여 증폭 회로를 다른 회로와 CMOS 집적 회로에 의해 1칩화하여 형성하고 있기 때문에, 고정밀도 또한 면적이 축소된 증폭 회로를 포함하는 광 디스크 드라이브 장치용의 1칩 CMOS 집적 회로를 실현할 수 있다.
본 발명의 또 다른 국면에 따른 연산 증폭 회로는 연산 증폭기와, 연산 증폭기의 입력 단자에 접속되는 가변 저항 회로를 구비하고, 가변 저항 회로는 직렬로 접속되는 N(N은 2이상의 정수)개의 저항과, N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 포함하고, 적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고, N개의 저항 중 가장 저항치가 큰 저항이 입력 단자측에 배치된다.
즉, N개의 저항이 직렬로 접속되어 스위치가 N개의 저항의 각각에 병렬로 접속되고, 스위치를 온함으로써 온된 스위치에 접속되는 저항이 바이패스되어 저항치가 변화된다. 이 때, N개의 저항 중 적어도 한개의 저항의 저항치가 다르기 때문에, 바이패스되는 저항의 조합을 변경함으로써 저항 수 이상의 여러 가지의 저항치를 설정할 수 있어 작은 회로 면적에서 많은 저항치를 설정할 수 있다.
또한, 스위치에 의해 각 저항을 결합하는 노드에 기생 용량이 형성되고, 이 기생 용량과 각 저항에 의한 CR시상수에 의한 영향을 받지만, 입력 단자에 접속되 는 저항의 저항치가 가장 크기 때문에, 가장 저항치가 큰 저항에 작용하는 기생 용량이 가장 작아지고, 토탈로서 가변 저항 회로 자체의 CR시상수를 작게 할 수 있어 주파수 특성이 양호한 연산 증폭 회로를 실현할 수 있다.
이 경우, N개의 저항이 저항치의 순으로 배열되는 것이 바람직하다. 이렇게 함으로써, 스위치의 기생 요령과 저항에 의한 CR시상수의 영향을 경감하고, 주파수 특성의 열화를 막을 수 있다.
또한, N개의 저항의 각 저항치는 R×2i(Ω)(i는 0∼(N-1)의 정수)로 설정되는 것이 바람직하다.
이렇게 함으로써, N개의 저항에 의해 2N개의 저항치를 설정할 수 있기 때문에, 가변 저항 회로의 회로 면적을 매우 작게 할 수 있음과 함께 N비트의 제어 신호에 의해 2N개의 저항치 중 임의의 저항치로 설정할 수 있기 때문에, 가변 저항 회로의 제어가 용이해진다.
여기서, 가변 저항 회로는 가장 저항치가 큰 저항과 입력 단자 사이에 배치된 고정 저항을 포함하는 것이 바람직하다.
또한, 스위치는 CMOS 스위치로 이루어지는 것이 바람직하다.
또한, 가변 저항 회로는 연산 증폭기의 귀환 루프를 구성하는 저항 회로로서 사용되고, 연산 증폭기의 증폭율은 가변 저항 회로의 저항치에 따라 변화되는 것이 바람직하다.
이렇게 함으로써, 주파수 특성이 양호한 가변 저항 회로의 저항치에 따라 증 폭율을 변화시키고 있기 때문에, 고정밀도로 증폭율을 설정할 수 있음과 함께 가변 저항 회로의 회로 면적이 작기 때문에, 연산 증폭 회로의 회로 면적도 작게 할 수 있다.
연산 증폭기의 귀환 루프를 구성하고 고정 저항으로 이루어지는 저항 회로를 또한 구비하고, 가변 저항 회로를 통해 연산 증폭기에 입력 신호가 입력되고, 연산 증폭기, 가변 저항 회로 및 저항 회로는 프로그래머블 게인 증폭기를 구성하여도 좋다.
이렇게 함으로써, 귀환 루프에 있어서 스위치에 의한 특성 악화의 영향이 없어져 고주파에서의 부스트를 억제할 수 있다.
본 발명의 또 다른 국면에 따른 반도체 집적 회로는 광 픽업으로부터의 출력 신호를 받는 반도체 집적 회로에 있어서, 광 픽업으로부터의 출력 신호를 증폭하는 연산 증폭 회로와 다른 회로를 구비하고, 연산 증폭 회로와 다른 회로가 CMOS 집적 회로에 의해 1칩화되어 형성되고, 연산 증폭 회로는 연산 증폭기와, 연산 증폭기의 입력 단자에 접속되는 가변 저항 회로를 구비하고, 가변 저항 회로는 직렬로 접속되는 N(N은 2 이상의 정수)개의 저항과, N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 포함하고, 적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고, N개의 저항 중 가장 저항치가 큰 저항이 입력 단자측에 배치된다.
이렇게 함으로써, 광 픽업으로부터의 출력 신호를 증폭하는 증폭 회로의 주파수 특성이 양호해짐과 함께 회로 면적을 작게 할 수 있을 뿐만 아니라, 주파수 특성이 양호하고 또한 면적이 축소된 증폭 회로를 포함하는 광 디스크 드라이브 장치용의 1칩 CMOS 집적 회로를 실현할 수 있다.
본 발명의 또 다른 국면에 따른 시상수 전환 회로는 입력 단자가 되는 한쪽의 단자와 출력 단자가 되는 다른쪽의 단자를 갖는 저항과, 출력 단자에 접속되는 용량치를 가변으로 하기 위한 복수의 시상수 전환용 용량과, 시상수 제어 신호로 제어되고, 출력 단자에 접속되는 용량치를 변화시키는 제1 스위치와 제2 스위치를 구비하고, 복수의 시상수 전환용 용량은 복수의 그룹으로 분할되고, 가장 작은 용량치를 갖는 용량을 포함하는 그룹이 직접 출력 단자에 접속되고, 그 밖의 그룹은 제2 스위치를 통해 출력 단자에 접속된다.
이렇게 함으로써, 보다 작은 시상수를 실현하는 경우에 출력 단자에 접속되는 스위치 수를 감소시킬 수 있고, 스위치의 기생 용량을 감소시켜 기생 용량에 의한 특성 열화를 억제할 수 있다.
가장 작은 용량 그룹은 1개의 용량으로 구성되어도 좋다. 그것에 따라, 가장 작은 시상수를 실현하는 경우에 출력 단자에 접속되는 OFF 스위치수가 1개로 되기 때문에, 기생 용량에 의한 특성 열화를 억제할 수 있다.
복수의 용량 그룹은 용량치가 작은 순으로 출력 단자로부터 접속되어도 좋다. 그것에 따라, 보다 작은 시상수를 실현하는 경우만큼 스위치의 기생 용량을 삭감할 수 있기 때문에, 기생 용량에 의한 특성 열화를 억제할 수 있다.
본 발명의 또 다른 국면에 따른 파형 성형 회로는 입력을 받는 한쪽의 단자와 다른쪽의 단자를 갖는 저항과, 저항의 다른쪽의 단자에 접속되는 반전 입력 단 자를 갖는 차동 증폭기와, 차동 증폭기의 반전 입력 단자와 출력 단자 사이에 직렬 접속된 저항과, 직렬 접속된 저항의 접속점에 접속된 시상수 전환 회로를 구비하고, 시상수 전환 회로는 입력 단자가 되는 한쪽의 단자와 출력 단자가 되는 다른쪽의 단자를 갖는 저항과, 출력 단자에 접속되는 용량치를 가변으로 하기 위한 복수의 시상수 전환용 용량과, 시상수 제어 신호로 제어되고, 출력 단자에 접속되는 용량치를 변화시키는 제1 스위치와, 제2 스위치를 구비하고, 복수의 시상수 전환용 용량은 복수의 그룹으로 분할되고, 가장 작은 용량치를 갖는 용량을 포함하는 그룹이 직접 출력 단자에 접속되고, 그 밖의 그룹은 제2 스위치를 통해 출력 단자에 접속된다. 그것에 따라, 기생 용량에 의한 특성 열화가 작은 파형 성형 회로를 실현할 수 있다.
<바람직한 실시 형태>
(제1 실시 형태)
본 발명을 구체화한 제1 실시 형태를 도면에 기초하여 설명한다.
도 1은 본 발명의 일실시 형태에 의한 가변 저항 회로의 구성을 나타내는 회로도이다.
도 1에 있어서, 가변 저항 회로 VT는 저항 T1∼T8 및 스위치 S1∼S8을 포함한다. 저항 T1은 단자 N1과 저항 T2 사이에 접속되고, 저항 T1에는 병렬로 스위치 S1이 접속된다. 이후 마찬가지로, 병렬로 접속된 저항 T2∼T8 및 스위치 S1∼S8이 직렬로 접속된다. 스위치 S1∼S8에는 8비트의 제어 신호 d1∼d8이 입력되고, 제어 신호 d1∼d8에 따라 스위치 S1∼S8이 온/오프된다.
저항 T1의 저항치는 R(Ω)이고, 저항 T2의 저항치는 2R(Ω)이고, 이후, 저항 T3∼T8의 각 저항치는 순차 2배로 설정된다. 즉, 저항 T1∼T8의 각 저항치는 R× 2i(i=0∼7)(Ω)로 설정된다. 또한, 온되었을 때의 스위치 S1∼S8의 각 기생 저항의 저항치는 r×2i(i=0∼7)(Ω)로 설정된다. 따라서, 각 저항 T1∼T8의 저항치와 상기 저항에 병렬로 접속되는 스위치 S1∼S8의 기생 저항의 저항치는 비례한다.
제어 신호 d1∼d8은 8비트의 데이터에 대응하고, 제어 신호 d1이 최하위 비트에 대응하는 신호이고, 제어 신호 d8이 최상위 비트에 대응하는 신호이고, 제어 신호 d1∼d8에 의해 0∼255의 각 값을 나타낼 수 있다. 제어 신호 d1∼d8이 1일 때, 스위치 S1∼S8은 오프되고, 0일 때 스위치 S1∼S8은 온되고, 온된 스위치에 접속되는 저항이 바이패스된다.
예를 들면, 제어 신호 d1∼d8로서 1, 1, 1, 1, 1, 1, 1, 1이 스위치 S1∼S8에 입력되면, 스위치 S1∼S8은 전부 오프되고, 가변 저항 회로 VT의 저항치는 저항 T1∼T8의 저항치가 가산되어 255R(Ω)이 된다.
제어 신호 d1∼d8로서 0, 1, 1, 1, 1, 1, 1, 1이 입력되면, 스위치 S1이 온되고, 스위치 S2∼S8은 오프된다. 이 때, 저항 T2∼T8은 직렬로 접속되고, 이 부분의 저항치는 254R(Ω)이 되고, 스위치 S1 및 저항 T1의 합성 저항치는 r×R/(r+R)(Ω)이 되고, 가변 저항 회로 VT의 저항치는 254R+r×R/(r+R)(Ω)이 된다.
제어 신호 d1∼d8로서 1, 0, 1, 1, 1, 1, 1, 1이 입력되면, 가변 저항 회로 VT의 저항치는 253R+2r×R/(r+R)(Ω)이 되고, 이후 마찬가지로 제어 신호 d1∼d8에 따라 가변 저항 회로 VT의 저항치가 변화되고, 1, 0, 0, 0, 0, 0, 0, 0이 입력되면, 가변 저항 회로 VT의 저항치는 R+254r×R/(r+R)(Ω)이 되고, 0, 0, 0, 0, 0, 0, 0, 0이 입력되면, 가변 저항 회로 VT의 저항치는 255r×R/(r+R)(Ω)이 된다.
상기한 바와 같이, 가변 저항 회로 VT의 저항치는 제어 신호 d1∼d8에 따라 R-r×R/(r+R)(Ω)씩 변화된다. 이와 같이, 가변 저항 회로 VT의 저항치는 R-r×R/(r+R)(Ω)의 일정한 비율로 변화되어 선형성을 확보할 수 있다.
또한, 8개의 저항 T1∼T8에 의해 28개의 저항치를 설정할 수 있기 때문에, 가변 저항 회로 VT의 회로 면적을 매우 작게 할 수 있음과 함께, 8비트의 제어 신호 d1∼d8에 의해 28개의 저항치 중 임의의 저항치로 설정할 수 있기 때문에, 가변 저항 회로 VT의 저항치를 용이하게 제어할 수 있다.
또, 상기한 설명에서는 8개의 저항 및 스위치를 이용하였지만, 직렬로 접속되는 저항 및 스위치의 수는 상기한 예에 특히 한정되지 않고, 가변해야 할 저항치 등에 따라 다른 수의 저항 및 스위치를 이용하여도 좋다. 또한, 각 저항의 저항치도 상기한 예에 특히 한정되지 않고, 가변해야 할 저항치 등에 따라 여러 가지의 저항치를 이용할 수 있고, 그 배열도 상기한 바와 같이 단자 N1로부터 단자 N2로 순차 증가시키는 배열로 특히 한정되지 않고, 각 저항을 다른 위치로 배열하여도 좋다. 또한, 기생 저항의 저항치는 저항의 저항치에 완전히 비례하지 않아도, 저항의 저항치에 대해 비례에 유사한 정의 상관을 갖도록 하여도 좋다.
도 2는 도 1에 도시한 스위치 S1∼S8의 일례를 나타내는 회로도이다. 도 2에 도시한 스위치 Si는 N채널형 MOS 전계 효과 트랜지스터(이하, NMOS 트랜지스터로 함) Q1, P채널형 MOS 전계 효과 트랜지스터(이하, PMOS 트랜지스터로 함) Q2 및 인버터 I1을 포함한다.
NMOS 트랜지스터 Q1 및 PMOS 트랜지스터 Q2는 단자 N11과 단자 N12 사이에 접속되고, NMOS 트랜지스터 Q1의 게이트에는 인버터 I1을 통해 제어 신호 di(i=1∼8)가 입력되고, PMOS 트랜지스터 Q2의 게이트에는 제어 신호 di가 입력되어 CMOS 스위치가 구성된다. 따라서, 제어 신호 di로서 1이 입력되면, NMOS 트랜지스터 Q1 및 PMOS 트랜지스터 Q2가 오프되고, 0이 입력되면 온된다.
상기한 바와 같이 구성된 CMOS 스위치를 도 1에 도시한 스위치 S1∼S8에 이용하는 경우, NMOS 트랜지스터 Q1 및 PMOS 트랜지스터 Q2의 게이트 길이는 일정해지고, 게이트 폭 W를 변화시켜 스위치의 기생 저항의 저항치를 상기한 바와 같이 설정하고 있다.
즉, 스위치 S1의 NMOS 트랜지스터 Q1 및 PMOS 트랜지스터 Q2의 게이트 폭을 W로 한 경우, 스위치 S2의 NMOS 트랜지스터 Q1 및 PMOS 트랜지스터 Q2의 게이트 폭은 W/2로 설정되고, 스위치 S3의 NMOS 트랜지스터 Q1 및 PMOS 트랜지스터 Q2의 게이트 폭은 W/4로 설정되고, 이후 마찬가지로 게이트 폭이 순차 2분의 1로 설정된다. 이와 같이 게이트 폭을 변화시킴으로써, 각 CMOS 스위치의 기생 저항의 저항치를 r×2i(i=0∼7)(Ω)로 설정할 수 있다.
또한, 상기한 바와 같이, 스위치 S1∼S8을 트랜지스터로 구성하는 경우, 가변 저항 회로 VT의 선형성은 기생 저항의 저항치의 크기에 의존하지 않기 때문에, 트랜지스터 사이즈를 특별히 크게 할 필요가 없어져 가변 저항 회로의 회로 면적을 작게 할 수 있다.
또, 스위치 S1∼S8은 상기한 CMOS 스위치에 특히 한정되지 않고, 온되었을 때의 기생 저항의 저항치를 접속되는 저항의 저항치에 따라 설정할 수 있는 것이면, 다른 스위치를 이용하여도 좋다. 또한, 트랜지스터의 게이트 폭은 저항의 저항치에 완전히 역비례하지 않더라도, 저항의 저항치에 대해 역비례에 유사한 부의 상관을 갖도록 하여도 좋다.
도 3은 도 1에 도시한 가변 저항 회로를 이용한 연산 증폭 회로의 일례를 나타내는 도면이다. 도 3에 도시한 연산 증폭 회로는 가변 저항 회로 VT, 연산 증폭기(1) 및 저항 T9를 포함한다.
도 3에 있어서, 연산 증폭기(1)의 반전 입력 단자와 단자 N1 사이에는 저항 T9가 접속되고, 비반전 입력 단자는 소정의 기준 전압을 받는다. 또한, 연산 증폭기(1)의 반전 입력 단자와 출력 단자 사이에는 부귀환(負歸還) 루프를 구성하는 도 1에 도시한 가변 저항 회로 VT가 접속되고, 저항 T1 및 스위치 S1이 출력 단자에 접속되고, 저항 T8 및 스위치 S8이 반전 입력 단자에 접속되어 있다.
상기한 구성에 의해, 도 3에 도시한 연산 증폭 회로에서는 가변 저항 회로 VT의 저항치를 VR로 하고, 저항 T9의 저항치를 Rf로 하면, 단자 N1에 입력되는 신호는 VR/Rf의 증폭율로 증폭되어 단자 N3으로부터 출력된다. 이 때, 가변 저항 회 로 VT는 제어 신호 d1∼d8에 따라 256단계에서 저항치 VR를 양호한 선형성으로 변화시킬 수 있기 때문에, 단자 N1로부터 입력되는 신호를 고정밀도로 증폭하여 단자 N3으로부터 출력할 수 있다.
또한, 단자 N3측으로부터 저항 T1∼T8의 저항치가 순차 커지고, 반전 입력 단자에 접속되는 저항 T8의 저항치가 가장 커져 있다. 이 때, 각 저항 T1∼T8을 결합하는 노드에 각 스위치 S1∼S8에 의해 기생 용량이 형성되고, 저항의 저항치가 크면 CR시상수가 커져 연산 증폭 회로의 주파수 특성이 악화된다.
그러나, 도 3에 도시한 연산 증폭 회로에서는 상기한 바와 같이 각 저항 T1∼T8이 배열되어 있기 때문에, 연산 증폭기의 출력 단자로부터 귀환되는 신호는 저항치가 작은 저항(1)으로부터 순서적으로 전달되어 간다. 이 때, 최초의 저항 T1 앞에는 복수의 노드가 존재하고 기생 용량이 가장 커지지만, 최후의 저항 T8 앞에는 하나의 노드밖에 존재하지 않고 기생 용량도 가장 작아진다. 따라서, 저항치가 가장 큰 저항 T8에 작용하는 기생 용량을 가장 작게 할 수 있고, 토탈로서 가변 저항 회로 자체의 CR시상수를 작게 할 수 있어 연산 증폭 회로의 주파수 특성을 향상시킬 수 있다.
도 4는 가변 저항 회로 VT에 있어서, 최후의 저항(연산 증폭기의 반전 입력 단자에 접속되는 저항)을 저항치가 가장 작은 저항 T1로 한 경우(종래)와, 저항치가 가장 큰 저항 T8로 한 경우(본 발명)와의 주파수 특성을 측정한 결과를 나타내고 있다. 도 4로부터 분명해진 바와 같이, 본 발명에 있어서는 고주파 영역에 있어서의 특성 열화가 개선된다.
도 5는 도 3에 도시한 연산 증폭 회로를 이용한 RF증폭기의 트랙킹계의 신호 처리부의 구성을 나타내는 회로도이다.
또, 도 5에서는 비점수차법을 이용한 포커스 서보를 행하기 위해 중심부에 설치된 4분할 광 검출부와, 3빔법에 의한 트랙킹 서보를 행하기 위해서 4분할 광 검출부의 양측에 설치된 2개의 광 검출부로 이루어지는 광 검출부를 이용한 광 픽업으로부터 출력되는 각 신호를 처리하는 CD-ROM 드라이브용의 RF증폭기 중, 트랙킹 서보를 행하기 위해 트랙킹 서보용의 한쪽의 광 검출부로부터의 트랙킹 신호 E에서 다른쪽의 광 검출부의 트랙킹 신호 F를 감산하여 트랙킹 에러 신호 TE를 출력하는 부분을 나타내고 있다.
도 5에 도시한 RF증폭기는 저항 T11∼T23, 연산 증폭기(11∼18), 가변 저항 회로 VT11∼VT15, 컨덴서 C11, C12 및 가변 컨덴서 VC11을 포함한다.
저항 T11의 일단은 단자 N11에 접속되고, 한쪽의 광 검출부로부터 트랙킹 신호 E를 받는다. 연산 증폭기(11)의 반전 입력 단자는 저항 T11의 타단에 접속되고, 비반전 입력 단자는 시프트 전압 VREF1을 받는 단자 N13에 접속되고, 반전 입력 단자와 출력 단자 사이에는 저항 T13이 접속된다. 이에 따라, 단자 N11로부터 입력되는 트랙킹 신호 E를 시프트 전압 VREF1에 의해 5V계의 신호로부터 3V계의 신호로 시프트하는 레벨 시프트 회로가 구성된다.
연산 증폭기(11)의 출력 단자와 연산 증폭기(13)의 반전 입력 단자 사이에는 가변 저항 회로 VT11이 접속되어 연산 증폭기(13)의 비반전 입력 단자는 소정의 기준 전압을 받고, 연산 증폭기(13)의 반전 입력 단자와 출력 단자 사이에는 저항 T 15가 접속된다. 가변 저항 회로 VT11은 복수의 저항을 이용하여 도 1에 도시한 가변 저항 회로와 마찬가지로 구성되고, 가변 저항 회로 VT11의 저항치로서 4종류의 저항치를 설정할 수 있다.
이에 따라, 프로그래머블 게인 증폭기가 구성되고, 프로그래머블 게인 증폭기의 증폭율로서 0㏈, 6㏈, 14㏈, 20㏈의 증폭율을 설정할 수 있다. 따라서, 도 5에 도시한 RF증폭기에서는 증폭율을 6㏈로 전환함으로써 300㎷ 및 600㎷의 신호를 출력하는 2종류의 광 픽업에 대응할 수 있음과 함께, 증폭율을 14㏈로 전환함으로써 CD-RW 드라이브용의 광 픽업에도 대응할 수 있다.
연산 증폭기(13)의 출력 단자와 연산 증폭기(15)의 반전 입력 단자 사이에는 저항 T17이 접속되어 연산 증폭기(15)의 비반전 입력 단자는 소정의 기준 전압을 받고, 연산 증폭기(15)의 반전 입력 단자와 출력 단자 사이에는 가변 저항 회로 VT13이 접속되어 있다. 가변 저항 회로 VT13은 도 1에 도시한 가변 저항 회로와 마찬가지로 구성되고, 8비트의 제어 신호에 따라 저항치를 256단계 전환할 수 있다. 이에 따라, 밸런스 회로가 구성되고, 8비트의 제어 신호에 따라 0㏈∼6㏈의 범위를 256단계로 전환할 수 있다.
저항 T12의 일단은 단자 N12에 접속되고, 다른쪽의 광 검출부로부터 트랙킹 신호 F를 받는다. 연산 증폭기(12)의 반전 입력 단자는 저항 T12의 타단에 접속되고, 비반전 입력 단자는 시프트 전압 VREF1을 받는 단자 N13에 접속되고, 반전 입력 단자와 출력 단자 사이에는 저항 T14가 접속된다. 이에 따라, 단자 N12로부터 입력되는 트랙킹 신호 F를 시프트 전압 VREF1에 의해 5V계의 신호로부터 3V계의 신 호로 시프트하는 레벨 시프트 회로가 구성된다.
연산 증폭기(12)의 출력 단자와 연산 증폭기(14)의 반전 입력 단자 사이에는 가변 저항 회로 VT12가 접속되어 연산 증폭기(14)의 비반전 입력 단자는 소정의 기준 전압을 받고, 연산 증폭기(14)의 반전 입력 단자와 출력 단자 사이에는 저항 T 16이 접속된다. 가변 저항 회로 VT12는 가변 저항 회로 VT11과 마찬가지로 구성되고, 가변 저항 회로 VT12의 저항치로서 4종류의 저항치를 설정할 수 있다. 이에 따라, 프로그래머블 게인 증폭기가 구성되고, 프로그래머블 게인 증폭기의 증폭율로서 0㏈, 6㏈, 14㏈, 20㏈의 증폭율을 설정할 수 있다.
연산 증폭기(14)의 출력 단자와 연산 증폭기(16)의 반전 입력 단자 사이에는 저항 T18이 접속되고, 연산 증폭기(16)의 비반전 입력 단자는 외부로부터 설정 가능한 기준 전압 VDA2를 받는 단자 N25에 접속되고, 연산 증폭기(16)의 반전 입력 단자와 출력 단자 사이에는 가변 저항 회로 VT14가 접속되어 있다. 가변 저항 회로 VT14는 가변 저항 회로 VT13과 마찬가지로 구성되고, 8비트의 제어 신호에 따라 저항치를 256단계 전환할 수 있다. 이에 따라, 밸런스 회로가 구성되고, 8비트의 제어 신호에 따라 0㏈∼6㏈의 범위를 256단계로 전환할 수 있다.
연산 증폭기(15)의 출력 단자와 연산 증폭기(17)의 비반전 입력 단자 사이에는 저항 T19가 접속되고, 연산 증폭기(17)의 반전 입력 단자와 비반전 출력 단자 사이에는 컨덴서 C11 및 저항 T21이 접속되고, 연산 증폭기(16)의 출력 단자와 연산 증폭기(17)의 비반전 입력 단자 사이에는 저항 T20이 접속되고, 연산 증폭기(17)의 비반전 입력 단자와 반전 출력 단자 사이에는 저항 T22 및 컨덴서 C12가 접속되고, 연산 증폭기(17)의 반전 출력 단자는 소정의 기준 전압을 받는다. 이에 따라, 감산 회로가 구성되고, 연산 증폭기(16)의 출력으로부터 연산 증폭기(15)의 출력을 감산한 신호가 연산 증폭기(17)의 비반전 출력 단자로부터 출력된다.
연산 증폭기(17)의 비반전 출력 단자와 연산 증폭기(18)의 반전 입력 단자 사이에는 가변 저항 회로 VT15가 접속되고, 연산 증폭기(18)의 비반전 입력 단자는 소정의 기준 전압을 받고, 연산 증폭기(18)의 반전 입력 단자와 출력 단자 사이에는 가변 컨덴서 VC11 및 저항 T23이 접속된다.
가변 저항 회로 VT15는 복수의 저항을 이용하여 도 1에 도시한 가변 저항 회로와 같이 구성되고, 4비트의 제어 신호에 따라 저항치를 16단계 전환할 수 있다. 또한, 가변 컨덴서 VC11은 그 용량으로서 2종류의 용량을 설정할 수 있도록 구성되어 있다.
이에 따라, 프로그래머블 게인 증폭기가 구성되고, 4비트의 제어 신호에 따라-6㏈∼6㏈의 범위를 16단계로 전환할 수 있음과 함께, 2종류의 주파수 특성을 설정할 수 있다.
상기한 구성에 의해, 한쪽의 광 검출부의 트랙킹 신호 E는 레벨 시프트 회로로서 기능하는 연산 증폭기(11)에 의해 시프트 전압 VREF1에 의해 5V계의 신호로부터 3V계의 신호로 시프트되고, 프로그래머블 게인 증폭기로서 기능하는 연산 증폭기(13)에 의해 0㏈, 6㏈, 14㏈, 20㏈ 중 어느 하나의 증폭율에 의해 증폭되고, 밸런스 회로로서 기능하는 연산 증폭기(15)에 의해 0㏈∼6㏈의 범위에서 256단계 중 어느 하나의 레벨로 밸런스 조정되고, 다른쪽의 광 검출부의 출력 신호 F도 상기와 같이 처리된다.
이와 같이 하여, 레벨 등이 조정된 출력 신호 E, F는 감산 회로로서 기능하는 연산 증폭기(17)에 의해 감산되고, 마지막으로, 연산 증폭기(18)에 의해 -6㏈∼6㏈의 범위에서 16단계 중 어느 하나의 증폭율로 증폭되어 트랙킹 에러 신호 TE가 출력된다.
또한, 도시를 생략한 포커스계의 신호 처리부도 상기와 같이 구성되고, 4분할 광 검출부의 출력 신호 A, B, C, D를 이용하여 (A+C)-(B+D)를 연산하고, 포커스 에러 신호 FE가 출력된다.
상기한 바와 같이, 도 5에 도시한 RF증폭기에서는 많은 가변 저항 회로를 이용하고 있고, 본 발명의 가변 저항 회로를 이용함으로써, 가변 저항 회로의 면적을 축소할 수 있음과 함께 저항치를 고정밀도로 설정할 수 있다. 따라서, RF증폭기 자체의 면적을 축소할 수 있음과 함께 고정밀도화할 수 있다.
또한, 상기한 설명에서는 부귀환 루프를 구성하는 저항에 가변 저항 회로 VT를 이용하는 경우의 각 저항의 배열에 관해 설명하였지만, 상기와 마찬가지의 이유에 의해 입력 저항으로서 가변 저항 회로 VT를 이용하는 경우도 반전 입력 단자에 접속되는 저항의 저항치를 가장 크게 하는 것이 바람직하다. 즉, 도 5에 있어서의 가변 저항 회로 VT11, VT12, VT15에 있어서는 저항치가 가장 큰 저항 T8이 다음 단의 연산 증폭기의 반전 입력 단자에 접속되어 있다.
도 6은 도 5에 도시한 RF증폭기를 포함하는 CD-ROM 드라이브용 반도체 집적 회로의 구성을 나타내는 블록도이다.
도 6에 도시한 반도체 집적 회로(100)는 RF증폭기(101), DSP(102), DAC(103), 서보 회로(104), 마이크로컴퓨터(105), 오류 정정 회로(106) 및 DRAM(107)을 포함한다.
반도체 집적 회로(100)는 RF증폭기(101), DSP(102), DAC(103), 서보 회로(104), 마이크로컴퓨터(105), 오류 정정 회로(106) 및 DRAM(107)을 CMOS 프로세스에 의해 집적화하여 1칩화한 CMOS 집적 회로이다. 또, DRAM(107)은 비용적인 관점에서 다른 칩으로 하고, RF증폭기(101), DSP(102), DAC(103), 서보 회로(104), 마이크로컴퓨터(105) 및 오류 정정 회로(106)를 CMOS 집적 회로로서 1칩화하고, 이들을 동일 패키지 내에 밀봉하도록 하여도 좋다.
광 픽업(110)에 의해 CD-ROM 디스크 상에 기록된 데이터가 RF신호로 변환되어 RF증폭기(101)로 출력된다. RF증폭기(101)는 도 4에 도시한 RF증폭기와 마찬가지로 구성되고, 입력된 RF신호로부터 상기한 처리에 의해 포커스 에러 신호, 트랙킹 에러 신호 및 재생 신호[EFM(Eight to Fourteen Modulation) 신호] 등을 생성하여 DSP(102)로 출력한다.
DSP(102) 및 서보 회로(104)는 포커스 에러 신호 및 트랙킹 에러 신호 등으로부터 광 픽업(110)을 제어하기 위한 제어 신호를 작성하고, 구동 회로(120)로 출력한다. 구동 회로(120)는 입력된 제어 신호에 따라 광 픽업(110) 내의 액튜에이터를 구동하고, 양호한 RF신호를 재생하도록 광 픽업(110)이 제어된다.
오류 정정 회로(106)는 DRAM(107)을 이용하여 재생 데이터의 오류 정정을 행 하고, 음성 신호를 재생하는 경우에는 DAC(103)에 의해 재생 데이터를 아날로그 신호로 변환하여 출력한다.
마이크로컴퓨터(240)는 드라이브 전체의 동작을 제어하는 시스템 컨트롤러로서 기능하고, 필요에 따라 DSP(102) 등과 데이터 등을 송수신하고, CD-ROM 드라이브의 여러 가지 동작이 실행된다.
상기한 바와 같이, 도 6에 도시한 반도체 집적 회로(100)에서는 면적이 축소되고 또한 고정밀도인 RF증폭기(101)를 이용함으로써, 다른 블록을 포함해서 CMOS 프로세스에 의해 1칩화할 수 있고, 소형이며 또한 고성능인 CD-ROM용의 1칩 CMOS 집적 회로를 실현할 수 있다.
또, 상기한 설명에서는 CD-ROM 드라이브의 회로를 예로 설명하였지만, 본 발명의 가변 저항 회로 등이 적용되는 회로는 이 예에 특히 한정되지 않고, 면적이 축소되고 또한 고정밀도가 요구되는 여러 가지의 회로에 마찬가지로 적용할 수 있고,마찬가지의 효과를 얻을 수 있다.
(제2 실시 형태)
본 발명을 구체화한 제2 실시 형태를 도면에 기초하여 설명한다. 도 7은 본 제2 실시 형태에 의한 가변 저항 회로의 구성을 나타내는 회로도이다. 본 제2 실시 형태가 제1 실시 형태와 다른 것은 가변 저항 회로 VT에 있어서 저항 T8에 직렬로 저항 T0이 설치되어 있는 점뿐이고, 그 밖의 구성은 제1 실시 형태와 마찬가지이다. 또한, T0은 스위치가 병렬로 접속되어 있지 않은 고정 저항이다.
즉, 본 제2 실시 형태의 가변 저항 회로 VT를 도 3에 도시한 연산 증폭 회로 에 적용한 경우, 저항 T0은 저항 T8과 연산 증폭기(1)의 반전 입력 단자 사이에 위치한다. 이와 같이, 가변 저항 회로 VT에 고정 저항 T0을 포함시킴으로써, 게인의 최소 진폭을 고정 저항 T0에 의해 자유롭게 조정할 수 있다.
더구나, 저항 T0은 저항 T8과 연산 증폭기(1)의 반전 입력 단자 사이에 위치하기 때문에, 연산 증폭기(1)의 출력 단자 N3의 신호는 저항 T1부터 저항 T8을 경유한 후, 고정 저항 T0을 통해 연산 증폭기(1)의 반전 입력 단자로 귀환된다. 따라서, 고정 저항 T0 전에 스위치 S1∼S8의 기생 용량이 존재하게 되고, 고정 저항 T0의 후단에 발생하는 기생 용량이 매우 작아져 주파수 특성의 열화를 방지할 수 있다.
본 발명에 있어서는 회로 면적을 작게 할 수 있음과 함께, 주파수 특성에 뛰어난 연산 증폭 회로 및 이 연산 증폭 회로를 이용한 집적 회로를 제공할 수 있다.
(제3 실시 형태)
도 8에 본 발명의 제3 실시 형태에 따른 시상수 전환 회로(47)를 나타낸다. 또한, 종래예와 마찬가지의 구성 및 마찬가지의 부재에는 동일 부호를 이용하고, 그 상세한 설명은 생략한다. 도 8에서는 8개의 용량을 전환하여 시상수를 가변으로 하는 시상수 전환 회로(47)를 나타내고, 저항(1)의 한쪽의 단자가 입력 단자(2)에, 또한, 다른쪽의 단자가 출력 단자(3)로 되어 있다. 출력 단자(3)에는 스위치(15a∼15d)가 병렬로 접속되어 있고, 이 스위치의 다른쪽의 단자에는 각각 용량치가 다른 접지 용량 쌍(16a∼16d)이 접속되어 있고, 그 용량치는 C(16a)<C(16b)<C(16c)<C(16d)의 관계를 갖는다. 또한, 출력 단자(3)에는 스위치(18)가 직렬 접속되어 있고, 이 스위치(18)는 제어 신호(19)로 제어된다. 스위치(18)의 다른쪽의 단자(20)에는 스위치(21a∼21d)가 병렬로 접속되어 있다. 이들 스위치(21a∼21d)의 다른쪽의 단자에는 용량치가 다른 접지 용량 쌍(22a∼22d)이 접속되어 있고, 그 용량치는 C(16d)<C(22a)<C(22b)<C(22c)<C(22d)의 관계를 갖는다. 또한, 스위치(21a∼21d)는 각각 제어 신호(23a∼23D)로 ON/OFF 제어된다.
다음에 도 8에 도시한 시상수 전환 회로(47)의 동작을 진술한다. 가장 작은 시상수를 실현하기 위해 가장 작은 용량(16a)을 선택하는 경우에는 스위치(15a)를 ON하고, 스위치(15a) 이외의 스위치를 OFF로 한다. 이것에 의해, 저항(1)과 용량(16a)에 의해 결정되는 시상수를 얻을 수 있다. 또한, 용량(22a)을 선택하는 경우에는 스위치(18) 및 스위치(21a)를 ON하여 출력 단자(3)에 용량(22a)을 접속한다.
즉, 작은 시상수를 실현하기 위해, 접지 용량 쌍(16a∼16d) 중 어느 하나를 접속하는 경우에는 스위치(18)가 OFF되어 있기 때문에, 단자(20)에 접속되는 스위치(21a∼21d)의 기생 용량의 영향을 받지 않는다. 이 때문에, 시상수의 오차를 작게 할 수 있다. 한편, 용량(22a∼22d)을 접속하는 경우에는 스위치(18)가 ON되기 때문에, 모든 스위치의 기생 용량의 영향을 받지만, 시상수가 크기 때문에 문제가 되지 않는다.
(제4 실시 형태)
도 9에 본 발명의 제4 실시 형태에 따른 시상수 전환 회로(47)를 나타낸다. 또한, 종래예와 마찬가지의 구성 및 마찬가지의 부재에는 동일 부호를 이용하고, 그 상세한 설명은 생략한다.
도 9에서는 8개의 용량을 전환하여 시상수를 가변으로 하는 시상수 전환 회로(47)를 나타내고, 저항(1)의 한쪽의 단자가 입력 단자(2)에, 또한, 다른쪽의 단자가 출력 단자(3)로 되어 있다. 출력 단자(3)에는 스위치(24)가 접속되어 있고, 이 스위치(24)의 다른쪽의 단자에는 접지 용량 쌍(25)이 접속되어 있다. 이 스위치(24)는 제어 신호(26)로 ON/OFF 제어된다. 또한, 출력 단자(3)에는 스위치(27)가 접속되어 있고, 제어 신호(28)로 ON/OFF 제어된다. 스위치(27)의 다른쪽의 단자(29)에는 스위치(30a∼30g)가 병렬로 접속되어 있다. 이들 스위치(30a∼30g)의 다른쪽의 단자에는 용량치가 다른 접지 용량 쌍(31a∼31g)이 접속되어 있고, 그 용량치는 C(25)<C(31a)<C(31b)<C(31c)<C(31d)<C(31e)<C(31f)<C(31g)의 관계를 갖는다. 또한, 스위치(30a∼30g)는 각각 제어 신호(32a∼32g)로 ON/OFF 제어된다.
다음에 도 9에 도시한 시상수 전환 회로(47)의 동작을 진술한다. 가장 작은 시상수를 실현하기 위해 가장 작은 용량(25)을 선택하는 경우에는 스위치(24)를 ON하고, 스위치(24) 이외의 스위치를 OFF로 한다. 이것에 의해, 저항(1)과 용량(25)에 의해 결정되는 시상수를 얻을 수 있다. 또한, 용량(31a)을 선택하는 경우에는 스위치(27) 및 스위치(30a)를 ON하고, 출력 단자(3)에 용량(31a)을 접속한다.
즉, 가장 작은 시상수를 실현하기 위해, 용량(24)을 접속하는 경우에는 스위치(27)가 OFF되어 있기 때문에, 단자(29)에 접속되는 스위치(30a∼30g)의 기생 용량의 영향을 받지 않는다. 이 때문에, 기생 용량의 영향이 가장 크다고 생각되는 가장 작은 시상수를 얻는 경우에 시상수의 오차를 작게 할 수 있다. 한편, 용량(30a∼30g)을 접속하는 경우에는 스위치(27)가 ON되기 때문에, 모든 스위치의 기생 용량의 영향을 받지만, 시상수가 크기 때문에 문제가 되지 않는다.
도 10은 본 발명의 시상수 전환 회로를 포함하는 CD-ROM(Compact Disk Read Only Memory)용의 RF(Radio Frequency)증폭기의 RF계의 신호 처리부의 구성을 나타내는 회로도이다.
CD-ROM 등의 광 디스크에 기록된 신호의 재생에 있어서는 광 디스크로부터 판독되고, 얻어진 아날로그 RF(Radio Frequency)신호를 소정의 슬라이스 레벨을 기준으로서 2치의 RF신호, 즉 디지털 RF신호로 변환하는 처리가 행해지고 있다. 그리고, 광 디스크에 기록된 신호는 대부분의 경우, EFM(Eight to Fourteen Modulation) 신호이고, 신호의 직류 성분이 기본적으로 0이 되도록 설정되어 있다. 이 때문에, 디지털 변환에 있어서의 상기 슬라이스 레벨은 입력 아날로그 RF신호의 중심 전압 레벨이 되도록 제어되고 있다.
도 10에 도시한 회로는 이러한 아날로그 RF신호로부터 디지털 RF신호로 변환되는 디지털 변환부 및 슬라이스 레벨 컨트롤부로 구성되어 있다.
픽업에 의해, 광 디스크로부터 판독된 신호는 RF증폭기(33)에 의해 고주파(RF)증폭 및 파형 성형되고, 이것이 아날로그 RF신호로서 직류 성분 제거용의 입력 캐패시터(34)를 통해 비교기(35)의 반전 입력 단자에 공급된다. 이 비교기(35)는 디지털 변환부이고, 그 비반전 입력 단자에는 일정한 기준 전압 Vref가 공급되어 있고, 상기 아날로그 RF신호를 이 기준 전압 Vref와 비교하여 디지털 RF 신호로 변환하여 출력한다.
입력 캐패시터(34)와 비교기(35)의 반전 입력 단자 사이에는 저항(36)의 일단이 접속되고, 이 저항(36)의 타단에는 충방전에 의해 입력 아날로그 RF신호의 중심 전압 레벨을 시프트시키기 위한 적분 캐패시터(37)의 플러스측 전극이 접속되어 있다.
비교기(35)의 출력측과 적분 캐패시터(37)의 플러스측 전극 사이에는 차지 펌프 회로(38)가 설치되어 있다. 이 차지 펌프 회로(38)는 비교기(35)로부터 출력되는 디지털 RF신호의 출력 레벨에 따라 적분 캐패시터(37)의 충방전을 제어하기 때문에, 적분 캐패시터(37)의 충전량이 출력 디지털 RF신호의 평균 직류 레벨에 따라 제어되게 된다.
즉, 비교기(35)의 출력이 차지 펌프 회로(38)를 통해 적분 캐패시터(37)에서 적분되고, 디지털 RF신호의 평균치가 연산된다. 이 평균치는 저항(36)을 통해 아날로그 RF신호에 가해진다. 따라서, 아날로그 RF신호의 중심 전압 레벨이 적분 캐패시터(37)의 플러스측 전극의 전압 레벨, 즉, 디지털 RF신호의 평균 직류 레벨에 따라 조정되고, 슬라이스 레벨이 아날로그 RF신호의 중심 전압 레벨에 추종하여 제어된다.
도 11에 도 10에 있어서의 RF증폭기(33)의 상세한 회로 구성을 나타낸다. RF증폭기(33)는 제1 연산 증폭 회로(39), 파형 성형 회로(40) 및 제2 연산 증폭 회로(41)를 순차 직결한 구성으로 되어 있고, 아날로그 RF신호를 증폭 및 파형 성형을 행하여 다음 단의 비교기로 출력한다. 파형 성형 회로(40)는 픽업부의 레이저 의 열화에 의한 진폭의 감소를 보정할 목적으로 사용된다. 이 진폭의 감소는 CD-ROM 상에 형성된 비트의 길이가 짧을수록, 즉, 아날로그 RF신호의 주파수가 높을수록 진폭이 작아지는 경향이 있고, 다른 진폭의 아날로그 RF신호를 비교기로 2치화하기 때문에 지터 등 디지털 RF신호 성분이 열화된다고 하는 문제가 있다. 그래서, 파형 성형 회로(40)에서는 높은 주파수의 신호만을 증폭하고, 모든 주파수 영역에 걸쳐 아날로그 RF신호의 진폭을 맞추는 동작을 행하고 있다.
도 12에 파형 성형 회로의 상세한 회로 구성도를 나타낸다. 저항(42)의 한쪽의 단자를 EQ 입력으로 하고, 다른쪽의 단자를 차동 증폭기(43)의 반전 입력 단자와 접속한다. 차동 증폭기(43)의 반전 입력 단자와 차동 증폭기의 출력 단자 사이에는 직렬 접속된 저항(44, 45)이 삽입되어 있고, 차동 증폭기의 출력 단자가 EQ 출력으로 되어 있다. 또한, 저항(44, 45)의 접속점인 노드(46)에는 도 8에 도시한 시상수 전환 회로(47)가 배치되어 있다. 이러한 구성의 파형 성형 회로에서는 도 13에 도시한 바와 같이 시상수 전환 회로(47)에 의한 시상수의 전환에 의해 복수의 주파수 특성을 실현할 수 있다.
도 13은 도 12에 도시한 회로의 주파수-게인 특성을 시뮬레이션한 결과이다. 저주파 게인(48)은 저항(42, 43, 44)의 저항치에 의해 결정되는 값, 고주파 게인(49)은 저항(42∼45)의 값에 의해 결정되는 값이다. 도 13에는 증폭이 시작되는 주파수(부스트 주파수)가 다른 10종류의 주파수-게인 특성이 나타나 있다. 이것은 CD-ROM용 RF증폭기는 1배속, 4배속 등, 다른 주파수 성분을 갖는 RF 아날로그 신호를 취급할 필요가 있고, 각각의 배속에 대응하여 파형 성형 회로의 주파수 특 성을 전환해야만 하기 때문이다. 이 부스트 주파수는 저항(45)과, 용량 전환부(47)에서 선택되어 노드(46)에 접속되는 용량의 용량치에 의해 결정된다. 따라서, 본 발명의 시상수 전환 회로를 상기한 용량 전환부에 사용함으로써, 용량 전환부의 스위치의 기생 용량을 삭감할 수 있기 때문에, 양호한 고주파수 특성을 갖는 파형 성형 회로를 실현하는 것이 가능해진다.
상기한 바와 같이, 파형 성형 회로의 부스트 주파수의 전환에 본 발명의 시상수 전환 회로를 적용함으로써, 주파수 특성이 양호한 CD-ROM용 RF증폭기를 실현하는 것이 가능해진다.
또한, 상기한 설명에서는 CD-ROM용 RF증폭기를 예로 설명하였지만, 본 발명의 시상수 전환 회로는 이 예에 한정되지 않고, 양호한 주파 특성이 요구되는 여러 가지 회로에 마찬가지로 적용할 수 있고, 마찬가지의 효과를 얻을 수 있다.
이상, 상술한 바와 같이, 본 발명의 시상수 전환 회로에 있어서는 작은 시상수를 실현하는 경우, 스위치의 기생 용량의 영향을 억제할 수 있다. 따라서, 시상수의 오차를 작게 하고, 양호한 주파수 특성을 실현하는 것이 가능해진다.

Claims (27)

  1. 가변 저항 회로에 있어서,
    직렬로 접속되는 N(N은 2 이상의 정수)개의 저항과,
    상기 N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 포함하고,
    적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고,
    온되었을 때의 상기 N개의 스위치의 각각의 기생 저항의 저항치는 상기 스위치가 병렬로 접속되는 저항의 저항치에 비례하거나 혹은 비례와 유사한 가변 저항 회로.
  2. 제1항에 있어서,
    상기 N개의 스위치의 각각은 상기 저항에 병렬로 접속되는 트랜지스터를 포함하고,
    상기 저항의 저항치는 상기 저항에 병렬로 접속되는 상기 트랜지스터의 게이트 폭에 역비례하거나 혹은 역비례와 유사한 부의 상관인 가변 저항 회로.
  3. 제1항에 있어서,
    상기 N개의 저항의 각 저항치는 R×2i(Ω)(i는 0∼(N-1)의 정수)로 설정되 고, 상기 N개의 스위치의 각 기생 저항의 저항치는 r×2i(Ω)로 설정되는 가변 저항 회로.
  4. 제1항에 있어서,
    상기 스위치는 CMOS 스위치로 이루어지는 가변 저항 회로.
  5. 연산 증폭 회로에 있어서,
    가변 저항 회로와,
    상기 가변 저항 회로가 접속되고, 상기 가변 저항 회로의 저항치에 따라 변화하는 증폭율을 갖는 연산 증폭기를 포함하고,
    상기 가변 저항 회로는,
    직렬로 접속되는 N(N은 2이상의 정수)개의 저항과,
    상기 N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 포함하고,
    적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고,
    온되었을 때의 상기 N개의 스위치의 각각의 기생 저항의 저항치는 상기 스위치가 병렬로 접속되는 저항의 저항치에 대해 비례하거나 혹은 비례에 유사한 정의 상관인 연산 증폭 회로.
  6. 제5항에 있어서,
    상기 가변 저항 회로는 상기 연산 증폭기의 입력 단자에 접속되고, 상기 N개의 저항 중 가장 저항치가 큰 저항이 상기 입력 단자에 접속되는 연산 증폭 회로.
  7. 광 픽업으로부터의 출력 신호를 받는 반도체 집적 회로에 있어서,
    상기 광 픽업으로부터의 출력 신호를 증폭하는 연산 증폭 회로와,
    다른 회로를 포함하고,
    상기 연산 증폭 회로와 상기 다른 회로가 CMOS 집적 회로에 의해 1칩화되어 형성되고,
    상기 연산 증폭 회로는,
    가변 저항 회로와,
    상기 가변 저항 회로가 접속되고, 상기 가변 저항 회로의 저항치에 따라 변화하는 증폭율을 갖는 연산 증폭기를 포함하고,
    상기 가변 저항 회로는,
    직렬로 접속되는 N(N은 2 이상의 정수)개의 저항과,
    상기 N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 포함하고,
    적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고,
    온되었을 때의 상기 N개의 스위치의 각각의 기생 저항의 저항치는 상기 스위치가 병렬로 접속되는 저항의 저항치에 비례하거나혹은 비례에 유사한 정의 상관인 반도체 집적 회로.
  8. 연산 증폭 회로에 있어서,
    연산 증폭기와,
    상기 연산 증폭기의 입력 단자에 접속되는 가변 저항 회로를 포함하고,
    상기 가변 저항 회로는,
    직렬로 접속되는 N(N은 2 이상의 정수)개의 저항과,
    상기 N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 포함하고,
    적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고,
    상기 N개의 저항 중 가장 저항치가 큰 저항이 상기 입력 단자측에 배치되는 연산 증폭 회로.
  9. 제8항에 있어서,
    상기 N개의 저항이 저항치의 순으로 배열되는 연산 증폭 회로.
  10. 제8항에 있어서,
    상기 N개의 저항의 각 저항치는 R×2i(Ω)(i는 0∼(N-1)의 정수)로 설정되는 연산 증폭 회로.
  11. 제8항에 있어서,
    상기 가변 저항 회로는 상기 가장 저항치가 큰 저항과 상기 입력 단자 사이에 배치된 고정 저항을 포함하는 연산 증폭 회로.
  12. 제8항에 있어서,
    상기 스위치는 CMOS 스위치로 이루어지는 연산 증폭 회로.
  13. 제8항에 있어서,
    상기 가변 저항 회로는 상기 연산 증폭기의 귀환 루프를 구성하는 저항 회로로서 사용되고, 상기 연산 증폭기의 증폭율은 상기 가변 저항 회로의 저항치에 따라 변화되는 연산 증폭 회로.
  14. 제8항에 있어서,
    상기 연산 증폭기의 귀환 루프를 구성하고 고정 저항으로 이루어지는 저항 회로를 더 포함하고,
    상기 가변 저항 회로를 통해 상기 연산 증폭기에 입력 신호가 입력되고, 상기 연산 증폭기, 상기 가변 저항 회로 및 상기 저항 회로는 프로그래머블 게인 증폭기를 구성하는 연산 증폭 회로.
  15. 광 픽업으로부터의 출력 신호를 받는 반도체 집적 회로에 있어서,
    상기 광 픽업으로부터의 출력 신호를 증폭하는 연산 증폭 회로와,
    다른 회로
    를 포함하고,
    상기 연산 증폭 회로와 상기 다른 회로가 CMOS 집적 회로에 의해 1칩화되어 형성되고,
    상기 연산 증폭 회로는,
    연산 증폭기와,
    상기 연산 증폭기의 입력 단자에 접속되는 가변 저항 회로를 포함하고,
    상기 가변 저항 회로는,
    직렬로 접속되는 N(N은 2 이상의 정수)개의 저항과,
    상기 N개의 저항의 각각에 병렬로 접속되어 선택적으로 온 또는 오프되는 N개의 스위치를 포함하고,
    적어도 한개의 저항의 저항치가 다른 저항의 저항치와 다르고,
    상기 N개의 저항 중 가장 저항치가 큰 저항이 상기 입력 단자측에 배치되는 반도체 집적 회로.
  16. 시상수 전환 회로에 있어서,
    입력 단자가 되는 한쪽의 단자와 출력 단자가 되는 다른쪽의 단자를 포함하는 저항과,
    상기 출력 단자에 접속되는 용량치를 가변으로 하기 위한 복수의 시상수 전환용 용량과,
    시상수 제어 신호로 제어되고, 상기 출력 단자에 접속되는 상기 용량치를 변화시키는 제1 스위치와,
    제2 스위치
    를 포함하고,
    상기 복수의 시상수 전환용 용량은 복수의 그룹으로 분할되고, 가장 작은 용량치를 갖는 용량을 포함하는 그룹이 직접 상기 출력 단자에 접속되고, 그 밖의 그룹은 상기 제2 스위치를 통해 상기 출력 단자에 접속되는 시상수 전환 회로.
  17. 제16항에 있어서,
    상기 가장 작은 용량의 그룹은 1개의 용량으로 구성되는 시상수 전환 회로.
  18. 제16항에 있어서,
    상기 복수의 용량의 그룹은 용량치가 작은 순으로 접속되는 시상수 전환 회로.
  19. 파형 성형 회로에 있어서,
    입력을 받는 한쪽의 단자와 다른쪽의 단자를 포함하는 저항과,
    상기 저항의 다른쪽의 단자에 접속되는 반전 입력 단자를 포함하는 차동 증 폭기와,
    상기 차동 증폭기의 반전 입력 단자와 출력 단자 사이에 직렬 접속된 저항과,
    상기 직렬 접속된 저항의 접속점에 접속된 시상수 전환 회로
    를 포함하고,
    상기 시상수 전환 회로는,
    입력 단자가 되는 한쪽의 단자와 출력 단자가 되는 다른쪽의 단자를 포함하는 저항과,
    상기 출력 단자에 접속되는 용량치를 가변으로 하기 위한 복수의 시상수 전환용 용량과,
    시상수 제어 신호로 제어되고, 상기 출력 단자에 접속되는 상기 용량치를 변화시키는 제1 스위치와,
    제2 스위치를 포함하고,
    상기 복수의 시상수 전환용 용량은 복수의 그룹으로 분할되고, 가장 작은 용량치를 갖는 용량을 포함하는 그룹이 직접 상기 출력 단자에 접속되고, 그 밖의 그룹은 상기 제2 스위치를 통해 상기 출력 단자에 접속되는 파형 성형 회로.
  20. 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속되는 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 상기 복수의 저항중 선택된 하나 또는 복수의 저항을 바이패스시키는 바이패스 회로를 포함하고,
    상기 바이패스 회로는 선택적으로 온 또는 오프되는 복수의 트랜지스터를 구비하고,
    상기 가변 저항치는, 온된 하나 또는 복수의 트랜지스터의 기생 저항과 바이패스된 하나 또는 복수의 저항의 합성 저항치와, 바이패스되지 않은 하나 또는 복수의 저항의 합성 저항치에 의해 정해지며,
    상기 가변 저항치가 거의 일정치씩 변화하도록 상기 복수의 트랜지스터의 게이트 폭이 각각 설정되는 가변 저항 회로.
  21. 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속되는 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 상기 복수의 저항중 선택된 하나 또는 복수의 저항을 바이패스시키는 스위치 회로를 포함하고,
    상기 스위치 회로는, 선택적으로 온 또는 오프되는 복수의 스위치를 구비하고,
    상기 가변 저항치는, 온된 하나 또는 복수의 스위치의 기생 저항과 바이패스된 하나 또는 복수의 저항의 합성 저항치와, 바이패스되지 않은 하나 또는 복수의 저항의 합성 저항치에 의해 결정되며,
    상기 가변 저항치가 거의 일정치씩 변화하도록 상기 복수의 스위치의 온 상태의 기생 저항치가 각각 설정되는 가변 저항 회로.
  22. 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속되는 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 상기 복수의 저항중 선택된 하나 또는 복수의 저항을 바이패스시키는 바이패스 회로를 포함하고,
    상기 바이패스 회로는, 선택적으로 온 또는 오프되는 복수의 트랜지스터를 구비하고,
    상기 복수의 트랜지스터는 상기 복수의 저항의 단부에 각각 접속되며,
    상기 가변 저항치가 거의 일정치씩 변화하도록 상기 복수의 트랜지스터의 게이트 폭이 각각 설정되는 가변 저항 회로.
  23. 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속되는 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 상기 복수의 저항중 선택된 하나 또는 복수의 저항을 바이패스시키는 스위치 회로를 포함하고,
    상기 스위치 회로는 선택적으로 온 또는 오프되는 복수의 스위치를 구비하며,
    상기 복수의 스위치는 상기 복수의 저항의 단부에 각각 접속되고,
    상기 가변 저항치가 거의 일정치씩 변화하도록 상기 복수의 스위치의 온 상태의 기생 저항치가 각각 설정되는 가변 저항 회로.
  24. 제어 신호에 기초하여 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속되는 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 상기 복수의 저항중 선택된 하나 또는 복수의 저항을 바이패스시키는 바이패스 회로를 포함하고,
    상기 바이패스 회로는 상기 제어 신호에 기초하여 선택적으로 온 또는 오프되는 복수의 트랜지스터를 구비하며,
    상기 가변 저항치는, 온된 하나 또는 복수의 트랜지스터의 기생 저항과 바이패스된 하나 또는 복수의 저항의 합성 저항치와, 바이패스되지 않은 하나 또는 복수의 저항의 합성 저항치에 의해 결정되고,
    상기 가변 저항치가 상기 제어 신호에 대하여 선형성을 갖도록 상기 복수의 트랜지스터의 게이트 폭이 각각 설정되는 가변 저항 회로.
  25. 제어 신호에 기초하여 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속되는 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 상기 복수의 저항중 선택된 하나 또는 복수의 저항을 바이패스시키는 스위치 회로를 포함하고,
    상기 스위치 회로는 상기 제어 신호에 기초하여 선택적으로 온 또는 오프되는 복수의 스위치를 구비하며,
    상기 가변 저항치는, 온된 하나 또는 복수의 스위치의 기생 저항과 바이패스된 하나 또는 복수의 저항의 합성 저항치와, 바이패스되지 않은 하나 또는 복수의 저항의 합성 저항치에 의해 결정되고,
    상기 가변 저항치가 상기 제어 신호에 대하여 선형성을 갖도록 상기 복수의 스위치의 기생 저항치가 각각 설정되는 가변 저항 회로.
  26. 제어 신호에 기초하여 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속된 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 상기 복수의 저항중 선택된 하나 또는 복수의 저항을 바이패스시키는 바이패스 회로를 포함하고,
    상기 바이패스 회로는 상기 제어 신호에 기초하여 선택적으로 온 또는 오프되는 복수의 트랜지스터를 구비하며,
    상기 복수의 트랜지스터는 상기 복수의 저항의 단부에 각각 접속되고,
    상기 가변 저항치가 상기 제어 신호에 대하여 선형성을 갖도록 상기 복수의 트랜지스터의 게이트 폭이 각각 설정되는 가변 저항 회로.
  27. 제어 신호에 기초하여 단계적으로 변화가능한 가변 저항치를 갖는 가변 저항 회로로서,
    직렬로 접속되는 복수의 저항을 갖는 저항 회로와,
    상기 저항 회로에 병렬로 접속되며, 선택된 하나 또는 복수의 저항을 바이패스시키는 스위치 회로를 포함하고,
    상기 스위치 회로는 상기 제어 신호에 응답하여 선택적으로 온 또는 오프되는 복수의 스위치를 구비하며,
    상기 복수의 스위치는 상기 복수의 저항의 단부에 각각 접속되고,
    상기 가변 저항치가 상기 제어 신호에 대하여 선형성을 갖도록 상기 복수의 스위치의 기생 저항치가 각각 설정되는 가변 저항 회로.
KR1020010010439A 2000-03-02 2001-02-28 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로 KR100676354B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000056771A JP3374115B2 (ja) 2000-03-02 2000-03-02 可変抵抗回路、演算増幅回路および集積回路
JP2000-056771 2000-03-02
JP2000-084804 2000-03-24
JP2000084804A JP2001274645A (ja) 2000-03-24 2000-03-24 演算増幅回路および集積回路
JP2000089806A JP3370045B2 (ja) 2000-03-28 2000-03-28 時定数切換回路および波形成形回路
JP2000-089806 2000-03-28

Publications (2)

Publication Number Publication Date
KR20010087243A KR20010087243A (ko) 2001-09-15
KR100676354B1 true KR100676354B1 (ko) 2007-01-31

Family

ID=27342560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010439A KR100676354B1 (ko) 2000-03-02 2001-02-28 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로

Country Status (2)

Country Link
US (3) US6403943B2 (ko)
KR (1) KR100676354B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011002A (ko) * 2011-12-23 2012-02-06 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 및 그 제어방법
WO2012015224A3 (en) * 2010-07-26 2012-05-24 Samsung Electronics Co., Ltd. Variable resister having resistance varying geometrically ratio and control method thereof
KR101356329B1 (ko) 2012-02-02 2014-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 가변 미앤더 라인 저항

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1311441B1 (it) * 1999-11-16 2002-03-12 St Microelectronics Srl Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello.
US6646509B2 (en) * 2002-01-23 2003-11-11 Broadcom Corporation Layout technique for matched resistors on an integrated circuit substrate
JP4107847B2 (ja) * 2002-02-01 2008-06-25 富士通株式会社 タイミング信号発生回路および受信回路
US6803680B2 (en) * 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US6730953B2 (en) * 2002-09-13 2004-05-04 Mia-Com, Inc. Apparatus, methods and articles of manufacture for a low control voltage switch
US7135376B2 (en) * 2003-12-24 2006-11-14 Oki Electric Industry Co., Ltd. Resistance dividing circuit and manufacturing method thereof
TWI237110B (en) * 2004-02-20 2005-08-01 Asia Optical Co Inc Optical power meter
US7106067B2 (en) 2004-02-27 2006-09-12 Invensys Systems, Inc. Calibration plug for invasive and non-invasive electrodeless conductivity sensors and methods of using the same calibration plug
JP4791700B2 (ja) * 2004-03-29 2011-10-12 株式会社リコー 半導体装置、半導体装置の調整方法および電子装置
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
JP4658786B2 (ja) * 2005-11-30 2011-03-23 株式会社日立製作所 電源装置
JP2007173926A (ja) * 2005-12-19 2007-07-05 Seiko Instruments Inc イメージセンサ
US20070296384A1 (en) * 2006-06-26 2007-12-27 Semiconductor Components Industries, Llc. Method of forming a feedback network and structure therefor
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100865327B1 (ko) * 2006-12-28 2008-10-27 삼성전자주식회사 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
US7656255B2 (en) * 2007-02-28 2010-02-02 Agere Systems Inc. Methods and apparatus for programmable active inductance
JP2008252251A (ja) * 2007-03-29 2008-10-16 Advantest Corp スイッチ回路、信号出力装置および試験装置
US8338192B2 (en) * 2008-05-13 2012-12-25 Stmicroelectronics, Inc. High precision semiconductor chip and a method to construct the semiconductor chip
US8471624B2 (en) * 2008-07-17 2013-06-25 International Business Machines Corporation Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
WO2013063212A1 (en) * 2011-10-27 2013-05-02 Marvell World Trade Ltd. Systems and methods for performing multi-modal power amplification
US8890222B2 (en) 2012-02-03 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Meander line resistor structure
JP2015220384A (ja) * 2014-05-20 2015-12-07 マイクロン テクノロジー， インク． 内部電圧発生回路及び半導体装置
KR102212597B1 (ko) 2014-05-21 2021-02-04 주식회사 실리콘웍스 신호 제어 회로 및 스위칭 장치
KR102123600B1 (ko) 2015-05-29 2020-06-15 삼성전기주식회사 프론트 엔드 회로
CN105187024A (zh) * 2015-08-06 2015-12-23 陆剑青 一种可记忆的acm增益放大电路及效果器
US9811205B2 (en) 2015-09-29 2017-11-07 Synaptics Incorporated Variable time anti-aliasing filter
CN105811908A (zh) * 2016-03-02 2016-07-27 上海交通大学 基于电阻开关调制的反相放大电路
CN105811906A (zh) * 2016-03-02 2016-07-27 上海交通大学 基于电阻开关调制的同相放大电路
JP6750558B2 (ja) * 2017-05-16 2020-09-02 株式会社オートネットワーク技術研究所 電源ボックス
KR102771901B1 (ko) 2020-06-19 2025-02-25 삼성전자주식회사 일 함수 층들을 갖는 반도체 소자들
KR20210158615A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 게이트 라인을 포함하는 집적회로 소자
US11362187B2 (en) 2020-06-24 2022-06-14 Samsung Electronics Co., Ltd. Semiconductor devices including capping layer
KR102611373B1 (ko) * 2021-10-08 2023-12-07 주식회사 지2터치 짧은 안정화 시간을 가지는 액티브 펜 센싱 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116224A (ja) * 1994-10-19 1996-05-07 Nippondenso Co Ltd 利得可変型増幅器
JPH08265076A (ja) * 1995-02-27 1996-10-11 Sgs Thomson Microelettronica Spa シグナル増幅システムの周波数及び／又はフェーズ応答のコントロール回路
KR970077973A (ko) * 1996-05-22 1997-12-12 김광호 자동 이득조절기
KR19990012727U (ko) * 1997-09-12 1999-04-15 유기범 스위칭 가변저항회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890631A (en) * 1973-12-26 1975-06-17 Gen Electric Variable capacitance semiconductor devices
CA1036678A (en) 1974-12-16 1978-08-15 United Technologies Corporation Electrical digital fade in and fade out circuit
JPS5494145A (en) 1978-01-10 1979-07-25 Kawasaki Heavy Ind Ltd Cooler
JPS5854714A (ja) 1981-09-28 1983-03-31 Ricoh Co Ltd アナログ信号増幅回路のゲイン調整装置
JPS59186411A (ja) 1983-04-08 1984-10-23 Hitachi Ltd 可変利得増幅回路
US5029203A (en) * 1988-11-30 1991-07-02 Rohm Co., Ltd. Side tone preventive circuit for telephone
JPH02206908A (ja) 1989-02-07 1990-08-16 Matsushita Electric Ind Co Ltd オペアンプ回路
JP2929688B2 (ja) 1990-09-12 1999-08-03 ソニー株式会社 光ディスク装置及びトラッキングオフセット調整方法
JP2553768B2 (ja) 1990-12-19 1996-11-13 サンユー工業株式会社 ディジタル可変抵抗器
JPH09139642A (ja) 1995-11-15 1997-05-27 Fuji Xerox Co Ltd 増幅器
JPH117639A (ja) 1997-06-13 1999-01-12 Victor Co Of Japan Ltd トラッキング制御装置
JPH11203691A (ja) 1997-12-29 1999-07-30 Sony Corp 光ディスク装置及びフォーカスサーボの引き込み方法
US6559676B1 (en) * 2001-11-30 2003-05-06 Oki Electric Industry Co., Ltd. Output buffer circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116224A (ja) * 1994-10-19 1996-05-07 Nippondenso Co Ltd 利得可変型増幅器
JPH08265076A (ja) * 1995-02-27 1996-10-11 Sgs Thomson Microelettronica Spa シグナル増幅システムの周波数及び／又はフェーズ応答のコントロール回路
KR970077973A (ko) * 1996-05-22 1997-12-12 김광호 자동 이득조절기
KR19990012727U (ko) * 1997-09-12 1999-04-15 유기범 스위칭 가변저항회로

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012015224A3 (en) * 2010-07-26 2012-05-24 Samsung Electronics Co., Ltd. Variable resister having resistance varying geometrically ratio and control method thereof
KR101174634B1 (ko) 2010-07-26 2012-08-20 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터
US8570139B2 (en) 2010-07-26 2013-10-29 Samsung Electronics Co., Ltd. Variable resister having resistance varying geometrically ratio and control method thereof
US9240264B2 (en) 2010-07-26 2016-01-19 Samsung Electronics Co., Ltd. Variable resistor having resistance varying geometrically ratio and control method thereof
KR20120011002A (ko) * 2011-12-23 2012-02-06 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 및 그 제어방법
KR101624136B1 (ko) 2011-12-23 2016-06-07 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 및 그 제어방법
KR101356329B1 (ko) 2012-02-02 2014-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 가변 미앤더 라인 저항

Also Published As

Publication number Publication date
US6403943B2 (en) 2002-06-11
US20010019288A1 (en) 2001-09-06
US20030122056A1 (en) 2003-07-03
US6538246B2 (en) 2003-03-25
US20020121591A1 (en) 2002-09-05
KR20010087243A (ko) 2001-09-15
US6696680B2 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
KR100676354B1 (ko) 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로
US5981936A (en) Photo detector circuit having a current mirror circuit
US7616062B2 (en) Received-light amplifier
JP2001274645A (ja) 演算増幅回路および集積回路
US6437723B1 (en) Signal processing circuit and semiconductor integrated circuit converting AC signal using two voltage reference values
US6710915B2 (en) Light amplifier device and optical pickup device employing it
KR100192197B1 (ko) 레벨 설정 회로
JP3374115B2 (ja) 可変抵抗回路、演算増幅回路および集積回路
JP2009094573A (ja) 受光増幅装置
KR100246757B1 (ko) 트랜스컨덕턴스 가변방법 및 회로와 그를 이용한 가변 대역 필터 및 가변 이득 증폭기
JP3370045B2 (ja) 時定数切換回路および波形成形回路
JPH11102575A (ja) フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路
US20060170504A1 (en) Photodiode integrated circuit having multiple gain states
KR100725881B1 (ko) 신호 처리 회로 및 반도체 집적 회로
WO2002052721A1 (en) Amplifier circuit and method for reducing stray feedback
JPH1125486A (ja) 光ディスク・ドライブ装置
KR20040041895A (ko) 트랙킹 에러 신호의 언밸런스 검출 오차를 감소시키는 광디스크 재생장치의 트랙 밸런스 조정 방법 및 장치
JPH03244206A (ja) 増幅装置
JPH05242481A (ja) 光情報記録媒体のドライブ装置
KR100207784B1 (ko) 전달 컨턱턴스를 이용한 시간 지연 장치
JP2613577B2 (ja) 光ピックアップ装置
US6628587B2 (en) Disk drive apparatus including compensation and error correction circuits for having a high accuracy reading capability
JPH09214341A (ja) デジタルオーディオ装置
JPS59157853A (ja) 光学式ピツクアツプにおける光量検出素子出力の高周波増幅用周波数特性補償回路
JP2001345676A (ja) 帯域制限回路およびこれを用いた光ディスク装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051125

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010228

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061121

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070124

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100111

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20111228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121227

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee