[go: up one dir, main page]

KR100674924B1 - 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법 - Google Patents

커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법 Download PDF

Info

Publication number
KR100674924B1
KR100674924B1 KR1020040101141A KR20040101141A KR100674924B1 KR 100674924 B1 KR100674924 B1 KR 100674924B1 KR 1020040101141 A KR1020040101141 A KR 1020040101141A KR 20040101141 A KR20040101141 A KR 20040101141A KR 100674924 B1 KR100674924 B1 KR 100674924B1
Authority
KR
South Korea
Prior art keywords
voltage
gamma
capacitor
digital
analog converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040101141A
Other languages
English (en)
Other versions
KR20060062335A (ko
Inventor
장일권
전용원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040101141A priority Critical patent/KR100674924B1/ko
Priority to TW094142420A priority patent/TWI321311B/zh
Priority to US11/291,977 priority patent/US20060119739A1/en
Publication of KR20060062335A publication Critical patent/KR20060062335A/ko
Application granted granted Critical
Publication of KR100674924B1 publication Critical patent/KR100674924B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/202—Gamma control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 커패시터 DAC를 이용하여 비선형 감마 특성을 구현하는 감마 보정 장치 및 그 감마 보정 방법에 대하여 개시된다. 본 발명의 감마 보정 장치는 스위칭부들과 커패시터 DAC를 포함한다. 스위칭부들은 공통 전압 이상의 제1 또는 제2 감마 전압과 공통 전압 이하의 제3 또는 제4 감마 전압을 수신한다. 그리고 스위칭부들은 제1 감마 전압과 제2 감마 전압 사이에 설정되는 적어도 하나 이상의 제1 감마 기준 전압과 제3 감마 전압과 제4 감마 전압 사이에 설정되는 적어도 하나 이상의 제2 감마 기준 전압을 더 수신한다. 커패시터 DAC는 제1 감마 기준 전압을 변곡점으로 하여 제1 감마 전압과 제1 감마 기준 전압 사이와 제1 감마 기준 전압과 제2 감마 전압과 사이의 전위차를 등분하고, 제2 감마 기준 전압을 변곡점으로 하여 제3 감마 전압과 제2 감마 기준 전압 또는 제2 감마 기준 전압과 제4 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성한다. 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성한다. 이에 따라 커패시터 DAC를 이용하더라도 LCD 패널의 비선형 감마 특성과 잘 부합하는 감마 특성 곡선을 구현한다.
감마 특성 곡선, 비선형, 커패시터 DAC, 감마 기준 전압들, 스위칭부

Description

커패시터 ＤＡＣ를 이용하여 비선형 감마 특성을 구현하는 감마 보정 장치 및 그 감마 보정 방법{Gamma correction means and method implementing non-linear gamma characteristic curve using capacitor digital-analog converter}
도 1은 LCD 패널과 커패시터 DAC의 감마 특성들을 나타내는 그래프이다.
도 2는 본 발명의 제1예에 따른 커패시터 DAC의 보정된 감마 특성을 설명하는 그래프이다.
도 3은 본 발명의 제2예에 따른 커패시터 DAC의 보정된 감마 특성을 설명하는 그래프이다.
도 4는 도 3의 보정된 감마 특성을 구현하는 본 발명의 감마 보정 장치를 설명하는 도면이다.
도 5는 도 4의 스위칭부를 설명하는 회로 다이어그램이다.
도 6은 도 4의 커패시터 DAC를 설명하는 회로 다이어드램이다.
도 7은 도 6의 커패시터 DAC의 동작을 설명하는 타이밍 다이어그램이다.
본 발명은 디스플레이 시스템에 관한 것으로, 특히 커패시터 DAC를 이용하여 비선형 감마 특성을 구현하는 감마 보정 장치 및 그 감마 보정 방법에 관한 것이다.
최근 들어, LCD나 PDP와 같은 디지털 비디오 디스플레이 장치들이 종래의 CRT와 더불어 광범위하게 사용되고 있다. 이들 비디오 디스플레이 장치들에 있어서, 입력 신호 레벨에 대한 출력 신호 레벨의 단계적 변화(gradation)가 선형적이지 않기 때문에, 비디오 디스플레이 장치들은 각각의 고유한 입출력 특성을 갖는다. 디스플레이 장치의 출력 휘도에 대한 입력 영상 신호 또는 RGB 신호의 휘도의 관계를 감마 특성이라고 한다. 디스플레이 장치들 중 LCD 패널는 도 1에 도시된 바와 같이, 비선형적인 감마 특성(10)을 나타낸다.
고계조의 LCD 시스템에서, 10 비트 이상의 해상도를 갖는 드라이버 IC는 칩 면적을 고려하여 기존의 저항 스트링으로 구성된 디지털 아날로그 변환기(이하 "R-DAC"라고 칭한다) 보다 커패시터로 구성된 디지털 아날로그 변환기(이하 "커패시터 DAC"라고 칭한다)를 많이 사용한다. 커패시터 DAC의 경우, 입력 디지털 데이터에 대한 출력 특성이 도 1에 도시된 바와 같이, 등간격으로 선형적인 특성(12)을 갖는다.
도 1에서, LCD 패널의 감마 특성(10)을 살펴보면, 중간 영역(A)의 감마 커브는 그레이 코드 개수는 많고 각 그레이 코드에 해당하는 Y축 전압 값의 범위가 작기 때문에, 인접한 그레이 코드 사이의 전압차가 매우 작다. 이에 따라, 10 비트 해상도에다가 2 비트를 더 추가하여 비선형 감마 특성을 선형 특성의 감마 코드에 맵핑시켜 사용한다. 그런데, 커패시터 DAC의 감마 특성(12)은 일정한 등간격 특성 을 나타내기 때문에, 확대된 영역(B)에 나타낸 바와 같이, 그레이 코드 불연속(Gray Code Discontinuity) 또는 그레이 코드 점핑(Gray Code Jumping) 현상이 발생된다. 즉, LCD 패널의 해당 그레이 코드를 인접한 커패시터 DAC 레벨과 맵핑시키게 되면, 커패시터 DAC 레벨로 표현하지 못하는 그레이 코드 발생으로 인해 고유의 계조가 아닌 오류 그레이 코드가 디스플레이되는 현상이 발생한다.
따라서, 칩 면적을 줄이기 위하여 커패시터 DAC를 채용하면서도 그레이 코드 불연속(또는 점핑) 현상을 해결할 수 있는 감마 보정 장치 및 감마 보정 방법의 존재가 요구된다.
본 발명은 커패시터 DAC의 그레이 코드 불연속(또는 점핑) 현상을 해결하는 감마 보정 장치를 제공하는 데 있다.
본 발명의 다른 목적은 커패시터 DAC를 이용한 감마 보정 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 감마 보정 장치는 공통 전압; 공통 전압 보다 높은 정(+)측의 제1 또는 제2 감마 전압을 수신하고, 제1 감마 전압과 제2 감마 전압 사이에 설정된 제1 감마 기준 전압과 제1 감마 전압 또는 제2 감마 전압을 선택적으로 전달하는 제1 스위칭부; 공통 전압 보다 낮은 부(-)측의 제3 또는 제4 감마 전압을 수신하고, 제3 감마 전압과 제4 감마 전압 사이에 설정된 제2 감마 기준 전압과 제3 감마 전압 또는 제4 감마 전압을 선택적으로 전달하는 제2 스위칭부; 제1 스위칭부를 통해 전달되는 정(+)측의 제1 감마 기준 전압과 제1 감마 전압 또는 제2 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들과 제2 스위칭부를 통해 전달되는 부(-)측의 제2 감마 기준 전압과 제3 감마 전압 또는 제4 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하고, 전압 전송 특성을 이용하여 수신되는 디지털 영상 신호를 아날로그 신호로 변환시키는 디지털 아날로그 변환기를 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명의 감마 보정 방법은 공통 전압 이상의 제1 또는 제2 감마 전압을, 그리고 제1 감마 전압과 제2 감마 전압 사이에 설정되는 적어도 하나 이상의 제1 감마 기준 전압을 수신하는 단계; 감마 기준 전압을 변곡점으로 하여 제1 감마 전압과 제1 감마 기준 전압 또는 제1 감마 기준 전압과 제2 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하는 단계; 및 전압 전송 특성을 이용하여 수신되는 디지털 영상 신호를 아날로그 신호로 변환시키는 단계를 포함한다.
바람직하기로, 공통 전압 이하의 제3 또는 제4 감마 전압을, 그리고 제3 감마 전압과 제4 감마 전압 사이에 설정되는 적어도 하나 이상의 제2 감마 기준 전압을 수신하는 단계; 제2 감마 기준 전압을 변곡점으로 하여 제3 감마 전압과 제2 감마 기준 전압 또는 제2 감마 기준 전압과 제4 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하는 단계를 더 포함한다.
따라서, 본 발명은 커패시터 DAC를 이용하고 정(+)측의 제1 및 제2 감마 전압 사이에 하나 또는 둘 이상의 감마 기준 전압들을 두어, 감마 기준 전압들을 변곡점으로 하여 서로 다른 기울기를 갖는 직선들로 이루어지는 감마 특성 곡선을 얻는다. 이에 따라 커패시터 DAC를 이용하더라도 LCD 패널의 비선형 감마 특성과 잘 부합하는 감마 특성 곡선을 구현한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 제1예에 따른 커패시터 DAC의 보정된 감마 특성을 설명하는 그래프이다. 이를 참조하면, 전원 전압(VDD)의 반에 해당하는 공통 전압(HVDD)을 기준으로 제1 감마 전압(VUH) 및 제2 감마 전압(VUL)과 제3 감마 전압(VLH ) 및 제4 감마 전압(VLL)이 나뉘어져 설정되어 있다. LCD 디스플레이 시스템의 극성 반전 특성에 따라, 공통 전압(HVDD) 보다 높은 제1 감마 전압(VUH)과 제2 감마 전압(VUL)은 정(+)측 전압이 되고, 공통 전압(HVDD) 보다 낮은 제3 감마 전압(VLH)와 제4 감마 전압(VLL)은 부(-)측 전압이 된다.
정(+)측 전압 커브를 살펴보면, 제1 감마 전압(VUH)과 제2 감마 전압(VUL) 사이의 중간 지점에 제1 감마 기준 전압(VMIDU)이 설정되어 있고, 제1 감마 전압(VUH )에서 제1 감마 기준 전압(VMIDU)까지의 직선(20a)과 제1 감마 기준 전압(VMIDU)에서 제2 감마 전압(VUL)까지의 직선(20b)으로 이루어진다. 즉, 기울기가 서로 다른 2개의 직선으로 이루어진 정(+)의 감마 특성 커브(20)를 나타낸다. 그리고, 부(-)측 전압 커브를 살펴보면, 제3 감마 전압(VLH)과 제4 감마 전압(VLL) 사이의 중간 지점에 제2 감마 기준 전압(VMIDL)이 설정되어 있고, 제3 감마 전압(VLH)에서 제2 감마 기준 전압(VMIDL)까지의 직선(20c)과 제2 감마 기준 전압(VMIDL)에서 제4 감마 전압(V LL)까지의 직선(20d)으로 이루어진다. 즉, 기울기가 서로 다른 2개의 직선으로 이루어진 부(-)의 감마 특성 커브(20)를 나타낸다.
여기에서, 제1 감마 전압(VUH)과 제2 감마 전압(VUL)은 간의 전압 차와 제3 감마 전압(VLH)과 제4 감마 전압(VLL)간의 전압 차는 동일하다. 보정된 감마 특성 커브(20)는 LCD 패널의 감마 특성 커브(10)에 유사하게 보여진다.
도 3은 본 발명의 제2 예에 따른 커패시터 DAC의 보정된 감마 특성을 설명하는 그래프이다. 이를 참조하면, LCD 패널의 감마 특성 커브(10)에 더욱 세밀하게 맞추기(fitting) 위해, 제1 감마 전압(VUH)과 제2 감마 전압(VUL) 사이에 제1 및 제2 감마 기준 전압(Vum 1, Vum 2)이 설정되고, 제3 감마 전압(V LH)과 제4 감마 전압(VLL) 사 이에 제3 및 제4 감마 기준 전압(VLm 1, VLm 2)이 설정된다. 제1 감마 전압(VUH)에서 제1 감마 기준 전압(Vum 1)까지의 직선(30a) 기울기와 제1 감마 기준 전압(Vum 1)에서 제2 감마 기준 전압(Vum 2)까지의 직선(30b) 기울기와 제2 감마 기준 전압(Vum 2)에서 제2 감마 전압(VUL)까지의 직선(30c) 기울기가 서로 다른 3개의 직선으로 정(+)의 감마 특성 커브(30)를 나타낸다. 그리고, 제3 감마 전압(VLH)과 제4 감마 전압(VLL) 사이에 제3 및 제4 감마 기준 전압(VLM 1, VLM 2)이 설정되고, 제3 감마 전압(VREFLH)에서 제3 감마 기준 전압(VLM 1)까지의 직선(30d) 기울기와 제3 감마 기준 전압(VLm 1)에서 제4 감마 기준 전압(VLm 2)까지의 직선(30e) 기울기와 제4 감마 기준 전압(VLM 2)에서 제4 감마 전압(VLL)까지의 직선(30f) 기울기가 서로 다른 3개의 직선으로 이루어진 부(-)의 감마 특성 커브(30)를 나타낸다. 보정된 감마 특성 커브(30)는 LCD 패널의 감마 특성 커브(10)에 더욱 세밀하게 맞춰진다.
전술한 보정된 감마 특성 커브(30)를 구현하는 LCD 디스플레이 시스템의 감마 보정 장치는 도 4에 도시되어 있다. 도 4를 참조하면, 감마 보정 장치(400)는 제1 내지 제3 제어 신호(Φ1, Φ2, Φ3)에 응답하여 제1 내지 제4 감마 전압(VUH. VUL, VLH, VLL)과 제1 내지 제4 감마 기준 전압(VUM1, V UM2, VLM1, VLM2)을 선택적으로 커패시터 DAC(420)로 전달하는 스위칭부(410)와, 스위칭부(410)에서 전달되는 제1 내 지 제4 감마 전압(VUH. VUL, VLH, VLL)과 제1 내지 제4 감마 기준 전압(VUM 1, VUM 2, VLM 1, VLM2)에 응답하여 디지털 영상 데이터(Data)를 아날로그 신호로 발생하는 커패시터 DAC(420)와 아날로그 신호를 증폭하는 증폭기(430)로 구성된다.
스위칭부(410)는 구체적으로 도 5에 도시되어 있다. 도 5를 참조하면, 스위칭부(410)는 제1 제어 신호(Φ1)에 응답하여 제1 감마 전압(VUH)과 제1 감마 기준 전압(VUM1)을 각각 커패시터 DAC(420)의 제1 및 제2 전압(V1, V2)으로 전달하는 제1 및 제2 스위치들(501, 502), 제2 제어 신호(Φ2)에 응답하여 제1 감마 기준 전압(VUM1)과 제2 감마 기준 전압(VUM2)을 각각 커패시터 DAC(420)의 제1 및 제2 전압(V1, V2)으로 전달하는 제3 및 제4 스위치들(503, 504), 그리고 제3 제어 신호(Φ3)에 응답하여 제2 감마 기준 전압(VUM2)와 제2 감마 전압(VUL)을 각가 커패시터 DAC(420)의 제1 및 제2 전압(V1, V2)으로 전달하는 제5 및 제6 스위치들(505, 506)을 포함한다.
커패시터 DAC(420)는 구체적으로 도 6에 도시되어 있다. 도 6을 참조하면, 커패시터 DAC(420)는 제1 내지 제5 스위치들(601-605)과 제1 및 제2 커패시터(606, 607)를 포함한다. 제1 및 제2 스위치들(601-603)은 디지털 영상 데이터(Data)에 응답하여 스위칭되고, 제3 및 제4 스위치들(603, 604)은 제4 및 제5 제어 신호들(Φ4, Φ5)에 응답하여 스위칭되고, 제5 스위치(605)는 초기 제어 신호(Φinit)에 응답하여 스위칭되어 제1 및 제2 커패시터(606, 607)를 차아징시킨다. 제1 커패시터(606)와 제2 커패시터(607)의 커패시턴스(C)는 동일하다. 제2 커패시터(607)의 차 아징 전압이 커패시터 DAC(420)의 출력 전압(Vo)으로 나타난다. 커패시터 DAC(420)의 동작 타이밍 다이어그램은 도 7에 도시되어 있다. 도 7과 연계하여 커패시터 DAC(420)의 동작을 설명하면 다음과 같다.
예를 들어, 10 비트의 디지털 영상 데이터(Data) 11001011가 수신된다고 가정하자. 초기 제어 신호(Φinit)가 "H"인 경우에는 출력 전압(Vo)은 0V로 초기화된다. 이 후, 디지털 영상 신호(Data)가 입력되는 시점에서 초기 제어 신호(Φinit)는 "L"가 된다.
디지털 영상 신호(Data)의 LSB가 1이므로, 제1 스위치(601)이 온된다. 제4 제어 신호(Φ4)가 "H"가 되어 제3 스위치(603)가 온되고 제1 커패시터(606)으로 제1 전압(V1)이 충전된다. 이 후, 제5 제어 신호(Φ5)가 "H"가 되고 제4 제어 신호(Φ4)가 'L"가 되면, 제1 및 제2 커패시터(606, 607)에는
Figure 112004057073875-pat00001
에 해당하는 전압으로 차아징된다.
디지털 영상 신호(Data)의 두번째 비트 "1"이 입력되면, 제1 스위치(601)이 온되고 제4 제어 신호(Φ4)가 "H"가 되어 제3 스위치(603)가 온되고 제1 커패시터(606)으로 제1 전압(V1)이 충전된다. 이 후, 제5 제어 신호(Φ5)가 "H"가 되고 제4 제어 신호(Φ4)가 'L"가 되면, 제1 및 제2 커패시터(606, 607)에는
Figure 112004057073875-pat00002
에 해당하는 전압으로 차아징된다.
디지털 영상 신호(Data)의 세번째 비트 "0"이 입력되면 제1 및 제2 커패시터 (606, 607)에는
Figure 112004057073875-pat00003
에 해당하는 전압으로 차아징된다.
이와 같은 방법으로, 디지털 영상 신호(Data)의 네번째 비트부터 10번째 비트까지 동일한 방법으로 진행하면, 최종적으로 커패시터 DAC(420)의 출력 전압(Vo)이 구해진다. 커패시터 DAC(420)은 제1 전압(V1)과 제2 전압(V2) 간의 전위차를 등분한다. 제1 및 제2 전압(V1, V2)은 LCD 패널의 전압 전송 곡선을 생성하도록 사용된다.
다시, 도 5와 연계하여 도 3을 살펴보면, 제1 제어 신호(Φ1)에 응답하여 커패시터 DAC(420)의 제1 및 제2 전압(V1, V2)으로 전달된 제1 감마 전압(VUH)과 제1 감마 기준 전압(VUM1)의 전위차가 등분되어 직선(30a)을 생성하고, 제2 제어 신호(Φ2)에 응답하여 커패시터 DAC(420)의 제1 및 제2 전압(V1, V2)으로 전달된 제1 감마 기준 전압(VUM1)과 제2 감마 기준 전압(VUM2)의 전위차가 등분되어 직선(30b)을 생성하고, 그리고 제3 제어 신호(Φ3)에 응답하여 커패시터 DAC(420)의 제1 및 제2 전압(V1, V2)으로 전달된 제2 감마 기준 전압(VUM2)와 제2 감마 전압(VUL)의 전위차가 등분되어 직선(30c)을 생성한다. 이에 따라, 정(+)측의 감마 특성 전압 커브(30)가 나타난다.
이와 유사하게, 감마 보정 장치(400)는 공통 전압(HVDD) 보다 낮은 부(-)측의 제3 또는 제4 감마 전압을 수신하고, 제3 감마 전압과 제4 감마 전압 사이에 설정된 제2 감마 기준 전압과 제3 감마 전압 또는 제4 감마 전압을 선택적으로 전달하는 제2 스위칭부(미도시)를 더 구비한다. 이에 따라 커패시터 DAC(420)는 제2 스 위칭부를 통해 전달되는 제2 감마 기준 전압과 제3 감마 전압 또는 제4 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 부(-)측의 감마 특성 전압 커브(30)를 생성한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 본 발명의 실시예들에서는 정(+)측 및 부(-)측 감마 전압들 사이에 하나 또는 둘의 감마 기준 전압들을 두고이들 감마 기준 전압들을 변곡점으로 하여 서로 다른 기울기를 갖는 직선들로 이루어지는 감마 특성 곡선을 LCD 패널의 비선형 감마 특성 곡선에 피팅하는 예들에 대하여 기술하였다. 이로부터, 정(+)측 및 부(-)측 감마 전압들 사이에 둘 이상의 다양한 개수의 감마 기준 전압들을 설정할 수 있음은 물론이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 감마 보정 장치는 커패시터 DAC를 이용하고 정(+)측의 제1 및 제2 감마 전압 사이에 하나 또는 둘 이상의 감마 기준 전압들을 두어, 감마 기준 전압들을 변곡점으로 하여 서로 다른 기울기를 갖는 직선들로 이루어지는 감마 특성 곡선을 얻는다. 이에 따라 커패시터 DAC를 이용하더라도 LCD 패널의 비선형 감마 특성과 잘 부합하는 감마 특성 곡선을 구현한다.

Claims (24)

  1. 제어 신호들에 응답하여 LCD 패널의 제1 또는 제2 감마 전압을 제1 전압으로, 그리고 상기 제1 감마 전압과 상기 제2 감마 전압 사이에 설정된 감마 기준 전압을 제2 전압으로 전달하는 스위칭부; 및
    상기 스위칭부를 통해 전달되는 상기 제1 감마 전압과 상기 감마 기준 전압까지의 전압을 등분하고, 상기 감마 기준 전압과 상기 제2 감마 전압까지의 전압을 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하고, 상기 전압 전송 특성을 이용하여 수신되는 디지털 영상 신호를 아날로그 신호로 변환시키는 디지털-아날로그 변환기를 구비하는 것을 특징으로 하는 감마 보정 장치.
  2. 제1항에 있어서, 상기 디지털-아날로그 변환기는
    다수개의 스위치군들과 복수개의 커패시터들을 구비하고, 상기 감마 기준 전압과 상기 제1 감마 전압 또는 상기 제2 감마 전압을 수신하며 상기 커패시터의 용량을 제어하는 스위치드 커패시터형 디지털-아날로그 변환기인 것을 특징으로 하는 감마 보정 장치.
  3. 제1항에 있어서, 상기 디지털-아날로그 변환기는
    상기 디지털 영상 신호에 응답하여 상기 제1 전압을 수신하는 제1 스위치;
    상기 디지털 영상 신호에 응답하여 상기 제2 전압을 수신하는 제2 스위치;
    제1 제어 신호에 응답하여 상기 제1 또는 상기 제2 스위치를 통해 전달되는 상기 제1 또는 상기 제2 전압을 제1 커패시터로 전달하는 제3 스위치; 및
    제2 제어 신호에 응답하여 상기 제1 커패시터에 저장된 전하를 제2 커패시터로 전달하는 제4 스위치를 구비하는 것을 특징으로 하는 감마 보정 장치.
  4. 제3항에 있어서, 상기 디지털-아날로그 변환기는
    상기 디지털-아날로그 변환기를 리셋시키는 초기 제어 신호에 응답하여, 상기 제2 커패시터를 접지 전압으로 방전시키는 제5 스위치를 구비하는 것을 특징으로 하는 감마 보정 장치.
  5. 제3항에 있어서, 상기 디지털-아날로그 변환기는
    상기 제1 커패시터와 상기 제2 커패시터의 용량이 동일하게 설정되는 것을 특징으로 하는 감마 보정 장치.
  6. 공통 전압;
    상기 공통 전압 보다 높은 정(+)측의 제1 또는 제2 감마 전압을 제1 전압으로 전달하고, 상기 제1 감마 전압과 상기 제2 감마 전압 사이에 설정된 제1 감마 기준 전압을 제2 전압으로 전달하는 제1 스위칭부;
    상기 공통 전압 보다 낮은 부(-)측의 제3 또는 제4 감마 전압을 상기 제1 전압으로 전달하고, 상기 제3 감마 전압과 상기 제4 감마 전압 사이에 설정된 제2 감마 기준 전압을 상기 제2 전압으로 전달하는 제2 스위칭부;
    상기 제1 스위칭부를 통해 전달되는 상기 제1 전압과 상기 제2 전압 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들과 상기 제2 스위칭부를 통해 전달되는 상기 제1 전압과 상기 제2 전압 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하고, 상기 전압 전송 특성을 이용하여 수신되는 디지털 영상 신호를 아날로그 신호로 변환시키는 디지털 아날로그 변환기를 구비하는 것을 특징으로 하는 감마 보정 장치.
  7. 제6항에 있어서, 상기 디지털-아날로그 변환기는
    다수개의 스위치군들과 복수개의 커패시터들을 구비하고, 상기 제1 전압과 상기 제2 전압을 수신하며 상기 커패시터의 용량을 제어하는 스위치드 커패시터형 디지털-아날로그 변환기인 것을 특징으로 하는 감마 보정 장치.
  8. 제6항에 있어서, 상기 디지털-아날로그 변환기는
    상기 디지털 영상 신호에 응답하여 상기 제1 전압을 수신하는 제1 스위치;
    상기 디지털 영상 신호에 응답하여 상기 제2 전압을 수신하는 제2 스위치;
    제1 제어 신호에 응답하여 제1 또는 제2 스위치를 통해 전달되는 상기 제1 전압 또는 상기 제2 전압을 제1 커패시터로 전달하는 제3 스위치; 및
    제2 제어 신호에 응답하여 상기 제1 커패시터에 저장된 전하를 제2 커패시터로 전달하는 제4 스위치를 구비하는 것을 특징으로 하는 감마 보정 장치.
  9. 제8항에 있어서, 상기 디지털-아날로그 변환기는
    상기 디지털-아날로그 변환기를 리셋시키는 초기 제어 신호에 응답하여, 상기 제2 커패시터를 접지 전압으로 방전시키는 제5 스위치를 구비하는 것을 특징으로 하는 감마 보정 장치.
  10. 제8항에 있어서, 상기 디지털-아날로그 변환기는
    상기 제1 커패시터와 상기 제2 커패시터의 용량이 동일하게 설정되는 것을 특징으로 하는 감마 보정 장치.
  11. 제6항에 있어서, 상기 감마 보정 장치는
    상기 제1 감마 전압과 상기 제2 감마 전압 사이의 전압 차와 상기 제3 감마 전압과 상기 제4 감마 전압 사이의 전압 차가 동일한 것을 특징으로 하는 감마 보정 장치.
  12. 공통 전압;
    상기 공통 전압 보다 높은 정(+)측의 제1 및 제2 감마 전압을 수신하고, 상기 제1 감마 전압과 상기 제2 감마 전압 사이에 설정된 제1 및 제2 감마 기준 전압을 수신하고, 상기 제1 감마 전압, 상기 제1 또는 제2 감마 기준 전압을 제1 전압으로 전달하고, 상기 제2 감마 전압, 상기 제1 또는 제2 감마 기준 전압을 제2 전압으로 전달하는 제1 스위칭부;
    상기 공통 전압 보다 낮은 부(-)측의 제3 및 제4 감마 전압을 수신하고, 상기 제3 감마 전압과 상기 제4 감마 전압 사이에 설정된 제3 및 제4 감마 기준 전압을 수신하고, 상기 제3 감마 전압, 상기 제3 또는 제4 감마 기준 전압을 상기 제1 전압으로 전달하고, 상기 제4 감마 전압, 상기 제3 또는 제4 감마 기준 전압을 상기 제2 전압으로 전달하는 제2 스위칭부;
    상기 제1 스위칭부를 통해 전달되는 상기 제1 전압과 상기 제2 전압 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들과 상기 제2 스위칭부를 통해 전달되는 상기 제1 전압과 상기 제2 전압 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하고, 상기 전압 전송 특성을 이용하여 수신되는 디지털 영상 신호를 아날로그 신호로 변환시키는 디지털 아날로그 변환기를 구비하는 것을 특징으로 하는 감마 보정 장치.
  13. 제12항에 있어서, 상기 디지털-아날로그 변환기는
    다수개의 스위치군들과 복수개의 커패시터들을 구비하고, 상기 제1 전압과 상기 제2 전압을 수신하며 상기 커패시터의 용량을 제어하는 스위치드 커패시터형 디지털-아날로그 변환기인 것을 특징으로 하는 감마 보정 장치.
  14. 제12항에 있어서, 상기 디지털-아날로그 변환기는
    상기 디지털 영상 신호에 응답하여 상기 제1 전압을 수신하는 제1 스위치;
    상기 디지털 영상 신호에 응답하여 상기 제2 전압을 수신하는 제2 스위치;
    제1 제어 신호에 응답하여 제1 또는 제2 스위치를 통해 전달되는 상기 제1 전압 또는 상기 제2 전압을 제1 커패시터로 전달하는 제3 스위치; 및
    제2 제어 신호에 응답하여 상기 제1 커패시터에 저장된 전하를 제2 커패시터로 전달하는 제4 스위치를 구비하는 것을 특징으로 하는 감마 보정 장치.
  15. 제14항에 있어서, 상기 디지털-아날로그 변환기는
    상기 디지털-아날로그 변환기를 리셋시키는 초기 제어 신호에 응답하여, 상기 제2 커패시터를 접지 전압으로 방전시키는 제5 스위치를 구비하는 것을 특징으로 하는 감마 보정 장치.
  16. 제14항에 있어서, 상기 디지털-아날로그 변환기는
    상기 제1 커패시터와 상기 제2 커패시터의 용량이 동일하게 설정되는 것을 특징으로 하는 감마 보정 장치.
  17. 제14항에 있어서, 상기 감마 보정 장치는
    상기 제1 감마 전압과 상기 제2 감마 전압 사이의 전압 차와 상기 제3 감마 전압과 상기 제4 감마 전압 사이의 전압 차가 동일한 것을 특징으로 하는 감마 보정 장치.
  18. 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법에 있어서,
    제1 또는 제2 감마 전압을, 그리고 상기 제1 감마 전압과 상기 제2 감마 전 압 사이에 설정되는 적어도 하나 이상의 제1 감마 기준 전압을 수신하는 단계;
    상기 감마 기준 전압을 변곡점으로 하여 상기 제1 감마 전압과 상기 제1 감마 기준 전압 또는 상기 제1 감마 기준 전압과 상기 제2 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하는 단계; 및
    상기 전압 전송 특성을 이용하여 수신되는 디지털 영상 신호를 아날로그 신호로 변환시키는 단계를 구비하는 것을 특징으로 하는 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법.
  19. 제18항에 있어서, 상기 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법은
    상기 제1 감마 전압과 상기 제2 감마 전압 사이에 설정되는 둘 이상의 상기 제1 감마 기준 전압을 수신하는 경우, 상기 제1 감마 기준 전압들 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하는 단계를 더 구비하는 것을 특징으로 하는 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법.
  20. 제18항에 있어서, 상기 제1 및 제2 감마 전압은
    공통 전압 이상의 전압 레벨을 갖는 것을 특징으로 하는 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법.
  21. 제20항에 있어서, 상기 공통 전압은
    전원 전압의 반에 해당하는 전압 레벨인 것을 특징으로 하는 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법.
  22. 제20항에 있어서, 상기 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법은
    상기 공통 전압 이하의 제3 또는 제4 감마 전압을, 그리고 상기 제3 감마 전압과 상기 제4 감마 전압 사이에 설정되는 적어도 하나 이상의 제2 감마 기준 전압을 수신하는 단계;
    상기 제2 감마 기준 전압을 변곡점으로 하여 상기 제3 감마 전압과 상기 제2 감마 기준 전압 또는 상기 제2 감마 기준 전압과 상기 제4 감마 전압과 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하는 단계; 및
    상기 전압 전송 특성을 이용하여 수신되는 디지털 영상 신호를 아날로그 신호로 변환시키는 단계를 구비하는 것을 특징으로 하는 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법.
  23. 제22항에 있어서, 상기 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법은
    상기 제3 감마 전압과 상기 제4 감마 전압 사이에 설정되는 둘 이상의 이상의 상기 제2 감마 기준 전압을 수신하는 경우, 상기 제2 감마 기준 전압들 사이의 전위차를 등분하여 서로 다른 기울기를 갖는 직선들로 이루어진 전압 전송 특성을 생성하는 단계를 더 구비하는 것을 특징으로 하는 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법.
  24. 제22항에 있어서, 상기 감마 보정 방법은
    상기 제1 감마 전압과 상기 제2 감마 전압 사이의 전압 차와 상기 제3 감마 전압과 상기 제4 감마 전압 사이의 전압 차가 동일한 것을 특징으로 하는 커패시터 디지털-아날로그 변환기를 이용한 감마 보정 방법.
KR1020040101141A 2004-12-03 2004-12-03 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법 Expired - Fee Related KR100674924B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040101141A KR100674924B1 (ko) 2004-12-03 2004-12-03 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법
TW094142420A TWI321311B (en) 2004-12-03 2005-12-02 Gamma correction apparatus and methods thereof
US11/291,977 US20060119739A1 (en) 2004-12-03 2005-12-02 Gamma correction apparatus and methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101141A KR100674924B1 (ko) 2004-12-03 2004-12-03 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법

Publications (2)

Publication Number Publication Date
KR20060062335A KR20060062335A (ko) 2006-06-12
KR100674924B1 true KR100674924B1 (ko) 2007-01-26

Family

ID=36573733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101141A Expired - Fee Related KR100674924B1 (ko) 2004-12-03 2004-12-03 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법

Country Status (3)

Country Link
US (1) US20060119739A1 (ko)
KR (1) KR100674924B1 (ko)
TW (1) TWI321311B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9863762B2 (en) 2015-04-30 2018-01-09 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display device and inspection device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684481B1 (ko) * 2009-12-31 2016-12-09 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR102119582B1 (ko) * 2012-12-28 2020-06-17 엘지디스플레이 주식회사 최적 감마전압 적용이 가능한 평판 디스플레이 장치
KR101461023B1 (ko) * 2013-02-28 2014-11-21 엘지디스플레이 주식회사 감마 보정 장치 및 감마 보정 방법
KR102196912B1 (ko) 2014-02-13 2020-12-31 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102416343B1 (ko) * 2015-09-24 2022-07-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN105511546B (zh) * 2015-12-01 2017-05-03 深圳市华星光电技术有限公司 gamma参考电压纹波过滤电路以及液晶显示器
JP6729670B2 (ja) * 2018-12-11 2020-07-22 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN114267280B (zh) * 2021-12-24 2023-10-13 绵阳惠科光电科技有限公司 伽马电压产生电路和显示设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772832A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd γ補正回路，液晶駆動装置，画像表示方法及び液晶表示装置
US6020921A (en) * 1997-05-05 2000-02-01 Ati Technologies Inc. Simple gamma correction circuit for multimedia
US5877717A (en) * 1997-12-15 1999-03-02 Industrial Technology Research Institute D/A converter with a Gamma correction circuit
KR100265762B1 (ko) * 1997-12-29 2000-09-15 윤종용 부분 선형 근사법을 이용한 디지탈 비 선형성 보정 방법 및 장치
US7061504B1 (en) * 1999-03-18 2006-06-13 Ati International Srl Method and apparatus for configurable gamma correction in a video graphics circuit
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP4986334B2 (ja) * 2001-05-07 2012-07-25 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9863762B2 (en) 2015-04-30 2018-01-09 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display device and inspection device

Also Published As

Publication number Publication date
TW200632857A (en) 2006-09-16
US20060119739A1 (en) 2006-06-08
TWI321311B (en) 2010-03-01
KR20060062335A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
US9171518B2 (en) Two-stage DAC achitecture for LCD source driver utilizing one-bit pipe DAC
EP2738757B1 (en) Error compensator and organic light emitting display device using the same
JP3781160B2 (ja) 非線形デジタル−アナログコンバータおよびディスプレイ
US20090066681A1 (en) Digital-to-analog converter including a source driver and display device and method for driving the digital-to-analog converter
EP2889857B1 (en) Gamma reference voltage generating circuit and display device including the same
CN112992035B (zh) 驱动显示器中布置的像素的数据驱动装置和伽马电压电路
US7880692B2 (en) Driver circuit of AMOLED with gamma correction
KR102621980B1 (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
JP2008160838A (ja) デジタル・アナログ変換器
CN111105752B (zh) 半导体装置
KR102694705B1 (ko) 디스플레이 장치의 소스 드라이버
KR100674924B1 (ko) 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법
JP6917178B2 (ja) 出力回路、データ線ドライバ及び表示装置
KR100753625B1 (ko) 계조전압 생성 회로 및 방법
KR100717658B1 (ko) 디지털/아날로그 컨버터, 디스플레이 드라이버 및디스플레이
US9633591B2 (en) Digital-to-analog converter, programmable gamma correction buffer circuit and display apparatus
US7605830B2 (en) Grayscale voltage generation device, display panel driver and display
CN109672443B (zh) 数模转换器以及显示装置
CN113678188A (zh) 显示装置的输出驱动器
KR20050000349A (ko) 표시 장치
KR102585457B1 (ko) 디지털 아날로그 변환기와 이를 이용한 표시장치
KR102626691B1 (ko) 비선형신호 생성장치 및 이를 이용한 표시장치
KR20180025393A (ko) 디지털 아날로그 변환기와 이를 이용한 표시장치
JPH10104569A (ja) 電源回路及び液晶装置及び電子機器
KR20180081377A (ko) 전압 생성 기능을 내장한 디스플레이 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041203

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060427

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20061017

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060427

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20061116

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20061017

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20061227

Appeal identifier: 2006101010129

Request date: 20061116

AMND Amendment
E701 Decision to grant or registration of patent right
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20061218

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20061116

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20060627

Patent event code: PB09011R02I

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100114

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140103

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151209