[go: up one dir, main page]

KR100670061B1 - Vertically Aligned Liquid Crystal Display - Google Patents

Vertically Aligned Liquid Crystal Display Download PDF

Info

Publication number
KR100670061B1
KR100670061B1 KR1020000050539A KR20000050539A KR100670061B1 KR 100670061 B1 KR100670061 B1 KR 100670061B1 KR 1020000050539 A KR1020000050539 A KR 1020000050539A KR 20000050539 A KR20000050539 A KR 20000050539A KR 100670061 B1 KR100670061 B1 KR 100670061B1
Authority
KR
South Korea
Prior art keywords
opening
layer
liquid crystal
pixel electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000050539A
Other languages
Korean (ko)
Other versions
KR20020017313A (en
Inventor
김재훈
송장근
최용우
최재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000050539A priority Critical patent/KR100670061B1/en
Publication of KR20020017313A publication Critical patent/KR20020017313A/en
Application granted granted Critical
Publication of KR100670061B1 publication Critical patent/KR100670061B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

하부 기판 위에 게이트 배선과 공통 전극 배선이 형성되어 있고, 게이트 배선 및 공통 전극 배선 위에는 절연막이 형성되어 있다. 절연막 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 절연 물질로 이루어진 화소 전극이 형성되어 있다. 화소 전극에는 개구부가 형성되어 있고, 화소 전극의 위에는 절연 돌기가 형성되어 있다. 이 때, 절연 돌기는 화소 전극의 개구부 중 일부를 덮고 있으며, 돌기가 덮고 있는 개구부와 그렇지 않은 개구부는 교대로 배치되어 있다. 또, 돌기에 의하여 덮이지 않은 개구부의 하부에는 공통 전극 배선이 배치되어서 개구부와 중첩되어 있다. 이렇게 하면, 전기장을 왜곡시킴으로써 프린지 필드를 강화할 수 있고, 이를 통해 액정 표시 장치의 응답 속도를 향상시킬 수 있고, 도메인을 안정화할 수 있다.The gate wiring and the common electrode wiring are formed on the lower substrate, and the insulating film is formed on the gate wiring and the common electrode wiring. A pixel electrode made of a transparent insulating material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the insulating film. Openings are formed in the pixel electrode, and insulating protrusions are formed on the pixel electrode. At this time, the insulating protrusions cover a part of the openings of the pixel electrode, and the openings covered by the protrusions and the openings which are not are alternately arranged. The common electrode wirings are arranged under the openings not covered by the projections and overlap the openings. In this case, the fringe field may be strengthened by distorting the electric field, thereby improving the response speed of the liquid crystal display and stabilizing the domain.

액정표시장치, 수직배향, 프린지필드, 개구패턴, 돌기LCD, vertical alignment, fringe field, opening pattern, projection

Description

수직 배향형 액정 표시 장치{A VERTICALLY ALIGNED MODE LIQUID CRYSTAL DISPLAY}Vertically oriented liquid crystal display {A VERTICALLY ALIGNED MODE LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 단면도이고,1 is a cross-sectional view of a liquid crystal display device according to a first embodiment of the present invention;

도 2는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 정면도이고,2 is a front view of a thin film transistor substrate for a liquid crystal display according to a second embodiment of the present invention;

도 3은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 정면도이고,3 is a front view of a thin film transistor substrate for a liquid crystal display according to a third embodiment of the present invention;

도 4는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고,4 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a fourth embodiment of the present invention;

도 5는 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 정면도이고,5 is a front view of a thin film transistor substrate for a liquid crystal display according to a fifth embodiment of the present invention;

도 6은 본 발명의 제4 실시예에 따른 액정 표시 장치의 시뮬레이션 결과이고,6 is a simulation result of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 7은 본 발명의 제6 실시예에 따른 액정 표시 장치의 단면도이고, 7 is a cross-sectional view of a liquid crystal display according to a sixth exemplary embodiment of the present invention.

도 8은 본 발명의 제6 실시예에 따른 액정 표시 장치의 시뮬레이션 결과이고,8 is a simulation result of a liquid crystal display according to a sixth exemplary embodiment of the present invention.

도 9는 본 발명의 제7 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기 판의 단면도이고,9 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a seventh embodiment of the present invention;

도 10은 본 발명의 제7 실시예에 따른 액정 표시 장치의 시뮬레이션 결과이고,10 is a simulation result of a liquid crystal display according to a seventh exemplary embodiment of the present invention.

도 11은 본 발명의 제8 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고, 11 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to an eighth embodiment of the present invention;

도 12는 본 발명의 제9 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고,12 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a ninth embodiment of the present invention;

도 13은 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다.13 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a tenth embodiment of the present invention.

본 발명은 액정 표시 장치에 관한 것으로서, 특히 전극에 개구 패턴을 형성하여 광시야각을 확보한 수직 배향 모드 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a vertical alignment mode liquid crystal display device having an opening pattern formed on an electrode to secure a wide viewing angle.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 기판 에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다. Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower substrates without an electric field is applied, and thus, the contrast ratio is large and the wide viewing angle is easily realized.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로 전극에 개구 패턴을 형성하는 방법이 있다. 이 방법은 프린지 필드(fringe field)를 이용하여 액정의 기우는 방향을 4방향으로 고르게 분산시킴으로써 광시야각을 확보하는 방법이다.There is a method of forming an opening pattern in an electrode as a means for implementing a wide viewing angle in a vertical alignment mode liquid crystal display. This method is a method of securing a wide viewing angle by evenly dispersing the tilting direction of the liquid crystal in four directions using a fringe field.

종래의 개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. In the conventional method of forming the opening pattern, an opening pattern is formed on the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. There is this.

그러나 이 경우에는 컬러 필터 위에 형성되어 있는 ITO(indium tin oxide)로 이루어진 공통 전극을 사진 식각(photolithography) 공정을 사용하여 패터닝(patterning)해야 하므로 사진 식각 공정이 추가된다. However, in this case, since the common electrode made of indium tin oxide (ITO) formed on the color filter is patterned by using photolithography, a photolithography process is added.

또 컬러 필터 위에 스퍼터링(sputtering)으로 증착된 ITO와 컬러 필터 수지(resin)와의 접착력이 좋지 않아서 공통 전극의 식각에 있어서 정밀도가 떨어진다. 또 ITO 식각시 컬러 필터가 노출되면서 손상을 입는 문제가 있어서 이를 방지하기 위하여는 컬러 필터 위에 신뢰성 있는 유기 절연막(overcoat 막)을 코팅(coating)해야 하는데 이 오버코트막의 가격이 비싼 문제점이 있다. 오버코트막을 형성하면 공통 전극이 크롬(Cr) 등으로 형성되는 블랙 매트릭스(black matrix)와 직접 접촉하지 못하므로 저항이 증가하여 플리커(flicker) 불량이 심해 지는 등의 문제도 발생한다.In addition, the adhesion between the ITO deposited on the color filter by sputtering and the color filter resin is not good, so that the precision of the common electrode is inferior. In addition, there is a problem that damage occurs when the color filter is exposed during ITO etching, in order to prevent this, a reliable organic insulating film (overcoat film) must be coated on the color filter. However, there is a problem that the overcoat film is expensive. When the overcoat layer is formed, the common electrode may not directly contact a black matrix formed of chromium (Cr), and so the resistance may increase, resulting in a serious flicker defect.

또한, 공통 전극에 개구 패턴이 형성되므로 공통 전극의 저항 증가가 가중된다.In addition, since an opening pattern is formed in the common electrode, an increase in resistance of the common electrode is increased.

한편 상하 기판의 정렬시 상판의 공통 전극에 형성된 개구 패턴과 하판의 화소 전극에 형성된 개구 패턴을 정확히 정렬해야하는 어려움도 따른다.On the other hand, when the upper and lower substrates are aligned, the opening pattern formed on the common electrode of the upper plate and the opening pattern formed on the pixel electrode of the lower plate also have difficulty in accurately aligning.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 제조 공정을 복잡하게 만들지 않으면서 시야각을 넓히기 위한 개구 패턴과 돌기를 형성하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming opening patterns and protrusions for widening a viewing angle without complicating a manufacturing process of a liquid crystal display device.

이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극에 제1 및 제2 개구부를 형성하고 제1 개구부에 중첩되도록 돌기를 형성한다. In order to solve this problem, in the present invention, first and second openings are formed in the pixel electrode, and protrusions are formed to overlap the first opening.

구체적으로는, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체 패턴, 게이트 절연막 및 반도체 패턴 위에 형성되어 있는 데이터 배선, 데이터 배선 위에 형성되어 있는 보호막 및 절연 기판 위에 형성되어 있으며 제1 개구부 및 제2 개구부를 가지는 화소 전극을 포함하고, 게이트 절연막과 보호막으로 이루어진 돌기가 제1 개구부를 덮고 있는 액정 표시 장치용 기판을 마련한다.Specifically, the gate wiring formed on the insulating substrate, the gate insulating film formed on the gate wiring, the semiconductor pattern formed on the gate insulating film, the data insulating film formed on the gate insulating film and the semiconductor pattern, and the protective film formed on the data wiring. And a pixel electrode formed on the insulating substrate, the pixel electrode having a first opening and a second opening, and having a projection made of a gate insulating film and a protective film covering the first opening.

또는, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체 패턴, 게이트 절연막 및 반도체 패턴 위에 형성되어 있는 데이터 배선, 데이터 배선 위에 형성되어 있는 보호막 및 절연 기판 위에 형성되어 있으며 제1 개구부 및 제2 개구부를 가지는 화소 전극을 포함하고, 게이트 절연막, 반도체 패턴층 및 보호막으로 이루어진 돌기가 제1 개구부를 덮고 있는 액정 표시 장치용 기판을 마련한다.Alternatively, the gate wiring formed on the insulating substrate, the gate insulating film formed on the gate wiring, the semiconductor pattern formed on the gate insulating film, the data wiring formed on the gate insulating film and the semiconductor pattern, the protective film formed on the data wiring and the insulation A substrate for a liquid crystal display device including a pixel electrode formed on a substrate and having a first opening and a second opening, and having a protrusion formed of a gate insulating film, a semiconductor pattern layer, and a protective film covering the first opening.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 단면도이다.1 is a cross-sectional view of a liquid crystal display according to a first exemplary embodiment of the present invention.

유리 등의 절연 물질로 이루어진 하부 기판(100) 위에 게이트 배선(도시하지 않음)과 공통 전극 배선(110)이 형성되어 있고, 게이트 배선 및 공통 전극 배선(110) 위에는 절연막(120)이 형성되어 있다. 절연막(120) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 절연 물질로 이루어진 화소 전극(130)이 형성되어 있다. 화소 전극(130)에는 개구부(131, 132)가 형성되어 있고, 화소 전극(130)의 위에는 절연 돌기(140)가 형성되어 있다. 이 때, 절연 돌기(140)는 화소 전극(130)의 개구부(131, 132) 중 일부(131)를 덮고 있으며, 돌기(140)가 덮고 있는 개구부(131)와 그렇지 않은 개구부(132)는 교대로 배치되어 있다. 또, 돌기(140)에 의하여 덮이지 않은 개구부(132)의 하부에는 공통 전극 배선(110)이 배치되어서 개구부(132)와 중첩되어 있다. A gate wiring (not shown) and a common electrode wiring 110 are formed on the lower substrate 100 made of an insulating material such as glass, and an insulating film 120 is formed on the gate wiring and the common electrode wiring 110. . The pixel electrode 130 made of a transparent insulating material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the insulating layer 120. Openings 131 and 132 are formed in the pixel electrode 130, and an insulating protrusion 140 is formed on the pixel electrode 130. In this case, the insulating protrusion 140 covers a portion 131 of the openings 131 and 132 of the pixel electrode 130, and the opening 131 covered by the protrusion 140 and the opening 132 which are not covered by the protrusion 140 alternately. It is arranged. The common electrode wiring 110 is disposed below the opening 132 not covered by the protrusion 140 to overlap the opening 132.

상부 기판(200)에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어진 공통 전극(210)이 형성되어 있다.The upper substrate 200 has a common electrode 210 made of a transparent conductive material such as ITO or IZO.

하부 기판(100)과 상부 기판(200)의 사이에는 음의 유전율 이방성을 가지는 액정 물질이 주입되어 액정층(300)을 이루고 있다. 여기서, 액정의

Figure 112000018199293-pat00001
은 0.75에서 0.1,
Figure 112000018199293-pat00002
는 -4에서 -6로 액정은 음의 유전율 이방성을 가진다.A liquid crystal material having negative dielectric anisotropy is injected between the lower substrate 100 and the upper substrate 200 to form the liquid crystal layer 300. Where liquid crystal
Figure 112000018199293-pat00001
Is 0.75 to 0.1,
Figure 112000018199293-pat00002
Is -4 to -6, the liquid crystal has negative dielectric anisotropy.

이상과 같이, 화소 전극(130)에 개구부(131, 132)를 형성하고 그 일부에 돌기(140)를 형성하면, 도 1에 나타낸 바와 같이, 돌기(140)와 개구부(132)를 중심으로 하여 도메인인 나뉘어 지며 안정된 액정 배열이 형성된다. 이 때, 돌기(140) 하부에 개구부(131)를 형성하는 것은 텍스쳐(texture)를 안정화시키는데 필수적이다. 이렇게 하면, 안정된 텍스쳐가 돌기 위에 형성된다. 또한, 도 1에서와 같이, 공통 전극 배선(110)을 화소 전극(130)의 돌기(140)가 형성되어 있지 않은 개구부(132) 하부에 배치하면 프린지 필드(fringe field)가 강화되어 도메인이 더욱 안정화되고 응답 속도가 증가한다. As described above, when the openings 131 and 132 are formed in the pixel electrode 130, and the protrusions 140 are formed in a part thereof, as shown in FIG. 1, the protrusions 140 and the openings 132 are centered. The domains are divided and a stable liquid crystal array is formed. At this time, forming the opening 131 under the protrusion 140 is essential to stabilize the texture (texture). This creates a stable texture on the protrusions. In addition, as shown in FIG. 1, when the common electrode wiring 110 is disposed below the opening 132 where the protrusion 140 of the pixel electrode 130 is not formed, the fringe field is strengthened to further increase the domain. It stabilizes and the response speed increases.

이상의 액정 표시 장치에서 중요한 요소로서 돌기의 유전 상수와 높이를 들 수 있다. 시뮬레이션(simulation) 결과에 의하면 유전 상수는 1

Figure 112000018199293-pat00003
에서 5
Figure 112000018199293-pat00004
사이, 높이는 1㎛에서 3㎛ 사이가 적합한 것으로 나타났다. 또한 돌기의 폭은 15㎛ 내지 25㎛가 바람직하다.An important factor in the above liquid crystal display device is the dielectric constant and height of the projections. Simulation results show that the dielectric constant is 1
Figure 112000018199293-pat00003
In 5
Figure 112000018199293-pat00004
In the meantime, it was found that the height was suitably between 1 µm and 3 µm. Moreover, as for the width of a processus | protrusion, 15 micrometers-25 micrometers are preferable.

이상과 같은 구조의 액정 표시 장치에서는 상판(200)의 공통 전극(210)을 패터닝하지 않으므로 공통 전극(210)을 패터닝하기 때문에 발생하는 모든 문제점이 해소된다. 또한, 전기장의 방향이 액정의 장축 방향과 큰 각도를 형성하고 있으므로 기존 대비 응답 속도의 향상을 기대할 수 있다.In the liquid crystal display having the above structure, since the common electrode 210 of the upper plate 200 is not patterned, all problems caused by patterning the common electrode 210 are solved. In addition, since the direction of the electric field forms a large angle with the long axis direction of the liquid crystal, it is expected to improve the response speed compared to the conventional.

도 2는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기 판의 정면도이고, 도 3은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 정면도이다.2 is a front view of a thin film transistor substrate for a liquid crystal display according to a second embodiment of the present invention, and FIG. 3 is a front view of a thin film transistor substrate for a liquid crystal display according to a third embodiment of the present invention.

도 2와 도 3은 모두 하나의 화소에서 개구부(131, 132)와 돌기(140)의 배치를 중심으로 표현한 도면으로서 본 발명의 제1 실시예에 따른 단면적 구조를 가지는 액정 표시 장치에 대한 것이다. 2 and 3 are views illustrating the arrangement of the openings 131 and 132 and the protrusions 140 in one pixel, and the liquid crystal display having the cross-sectional structure according to the first embodiment of the present invention.

도 2를 보면, 직사각형 화소 전극(130)의 상부면에는 세로 방향의 개구부(131, 132)가 형성되어 있고, 하부면에는 가로 방향의 개구부(131, 132)가 형성되어 있다. 이중 일부 개구부(131)는 돌기(140)가 덮고 있고, 나머지 개구부(132)에는 공통 전극 배선(110)이 통과하고 있다. 돌기(140)가 덮고 있는 개구부(131)와 그렇지 않은 개구부(132)는 서로 교대로 배치되어 있다.Referring to FIG. 2, openings 131 and 132 in a vertical direction are formed in an upper surface of the rectangular pixel electrode 130, and openings 131 and 132 in a horizontal direction are formed in a lower surface thereof. The protrusions 140 are covered by some of the openings 131, and the common electrode wiring 110 passes through the remaining openings 132. The openings 131 covered by the protrusions 140 and the openings 132 which are not, are alternately arranged.

도 3을 보면, 직사각형의 화소 전극(130)의 상부면과 하부면에 각각 사선 방향으로 개구부(131, 132)가 형성되어 있다. 이 때, 상부면의 개구부(131, 132)와 하부면의 개구부(131, 132)는 서로 수직을 이루고 있다. 도 2에서와 마찬가지로 일부 개구부(131)는 돌기(140)가 덮고 있고, 나머지 개구부(132)에는 공통 전극 배선(110)이 통과하고 있으며, 돌기(140)가 덮고 있는 개구부(131)와 그렇지 않은 개구부(132)는 서로 교대로 배치되어 있다.Referring to FIG. 3, openings 131 and 132 are formed in oblique directions on the upper and lower surfaces of the rectangular pixel electrode 130, respectively. At this time, the openings 131 and 132 of the upper surface and the openings 131 and 132 of the lower surface are perpendicular to each other. As in FIG. 2, the openings 131 are covered by the protrusions 140, and the common electrode wiring 110 passes through the remaining openings 132, and the openings 131 which are not covered by the protrusions 140 are not. The openings 132 are alternately arranged.

도 4는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다.4 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a fourth embodiment of the present invention.

절연 기판(100) 위에 알루미늄층(111)과 크롬층(112)의 이중층으로 이루어진 게이트 배선(113)과 금속 조각(114)이 형성되어 있다. 금속 조각(114)은 양편으로 분리되어 있는 나란한 띠 모양으로 형성되어 있다. 게이트 배선(113)과 금속 조각(114) 위에는 게이트 절연막(121)이 형성되어 있고, 게이트 절연막(121) 위에는 박막 트랜지스터의 채널부로 기능하는 비정질 규소층(150)이 형성되어 있고, 비정질 규소층(150) 위에는 저항성 접촉층인 n+비정질 규소층(160)이 형성되어 있다. n+비정질 규소층(160) 위에는 소스 전극과 드레인 전극을 비롯한 데이터 배선(170)이 형성되어 있고, 데이터 배선(170) 위에는 보호막(122)이 형성되어 있다. 이 때, 게이트 절연막(121)과 보호막(122)은 박막 트랜지스터 부분과 분리되어 있는 양편 금속 조각(114) 사이를 제외하고는 제거되어 기판을 드러내고 있다. 결국 금속 조각(114) 사이에 형성되어 있는 게이트 절연막(121)과 보호막(122)은 주위에 비하여 돌출되어 돌기로서 기능하게 된다. 노출되어 있는 기판(100) 위에는 ITO 등의 투명한 도전 물질로 이루어진 화소 전극(130)이 형성되어 있다. 화소 전극(130)은 박막 트랜지스터의 드레인 전극과 연결되어 있으며, 개구부를 가지고 있다. 화소 전극(130)의 개구부 중 일부는 금속 조각(114) 사이의 게이트 절연막(121)과 보호막(122)으로 이루어진 돌기를 노출시키고 있으며, 화소 전극(130)의 개구부 주변부는 금속 조각(114)과 일부 중첩되어 접촉하고 있다.The gate wiring 113 and the metal piece 114 formed of a double layer of the aluminum layer 111 and the chromium layer 112 are formed on the insulating substrate 100. The metal piece 114 is formed in the side by side strip | belt shape separated by both sides. A gate insulating film 121 is formed on the gate wiring 113 and the metal piece 114, and an amorphous silicon layer 150 serving as a channel portion of the thin film transistor is formed on the gate insulating film 121, and an amorphous silicon layer ( The n + amorphous silicon layer 160, which is an ohmic contact layer, is formed on the 150. A data line 170 including a source electrode and a drain electrode is formed on the n + amorphous silicon layer 160, and a passivation layer 122 is formed on the data line 170. At this time, the gate insulating film 121 and the protective film 122 are removed except for the two pieces of metal 114 separated from the thin film transistor portion to expose the substrate. As a result, the gate insulating film 121 and the protective film 122 formed between the metal pieces 114 protrude relative to the surroundings to function as protrusions. The pixel electrode 130 made of a transparent conductive material such as ITO is formed on the exposed substrate 100. The pixel electrode 130 is connected to the drain electrode of the thin film transistor and has an opening. A portion of the opening of the pixel electrode 130 exposes a protrusion formed of the gate insulating layer 121 and the passivation layer 122 between the metal piece 114, and the periphery of the opening of the pixel electrode 130 may be formed of the metal piece 114. Some overlapping contacts.

이러한 액정 표시 장치용 기판의 평면적 배치는 도 5를 통해 명확히 이해할 수 있다. The planar arrangement of the liquid crystal display substrate may be clearly understood through FIG. 5.

도 5는 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 정면도로서 제4 실시예에 따른 액정 표시 장치용 기판의 평면적 배치의 한 예이다. 5 is a front view of a thin film transistor substrate for a liquid crystal display according to a fifth embodiment of the present invention, and is an example of a planar arrangement of the substrate for a liquid crystal display according to the fourth embodiment.                     

직사각형의 화소 전극(130)의 상부면과 하부면에 각각 사선 방향으로 개구부(131, 132)가 형성되어 있다. 이 때, 상부면의 개구부(131, 132)와 하부면의 개구부(131, 132)는 서로 수직을 이루고 있다. 도 2에서와 마찬가지로 일부 개구부(131)는 돌기(140)가 덮고 있고, 돌기(140)가 덮고 있는 개구부(131)와 그렇지 않은 개구부(132)는 서로 교대로 배치되어 있다. 돌기(140)가 덮고 있는 개구부(131)의 양편에는 띠 모양의 금속 조각(110)이 나란히 배치되어 있다.Openings 131 and 132 are formed in diagonal directions on the top and bottom surfaces of the rectangular pixel electrode 130, respectively. At this time, the openings 131 and 132 of the upper surface and the openings 131 and 132 of the lower surface are perpendicular to each other. As in FIG. 2, some of the openings 131 are covered by the protrusions 140, and the openings 131 and the openings 132 which are not covered by the protrusions 140 are alternately disposed. On both sides of the opening 131 covered by the protrusion 140, strip-shaped metal pieces 110 are arranged side by side.

이상과 같은 구조로 액정 표시 장치용 기판을 형성하면 도 6에 나타낸 바와 같이, 돌기와 개구부를 중심으로 하여 안정된 도메인을 형성할 수 있고, 응답 속도를 향상시킬 수 있다. 또한 돌기 형성을 위한 추가적인 공정을 필요로 하지 않아 공정 단순화에도 유리하다.When the substrate for a liquid crystal display device is formed in the above structure, as shown in FIG. 6, a stable domain can be formed centering on the projection and the opening, and the response speed can be improved. In addition, it does not require an additional process for forming protrusions, which is advantageous for process simplification.

그러면 제4 실시예에 따른 액정 표시 장치용 기판을 제조하는 공정을 설명한다.Next, a process of manufacturing the liquid crystal display substrate according to the fourth embodiment will be described.

먼저, 기판(100) 위에 알루미늄과 크롬의 이중층을 연속 증착하고 사진 식각하여 게이트 배선(113)과 금속 조각(114)을 형성한다.First, a double layer of aluminum and chromium is sequentially deposited on the substrate 100 and photo-etched to form the gate wiring 113 and the metal piece 114.

다음, 게이트 절연막(121), 비정질 규소층(150), n+ 비정질 규소층(160)을 연속으로 증착하고 사진 식각하여 반도체 패턴(150, 160)을 형성한다.Next, the gate insulating layer 121, the amorphous silicon layer 150, and the n + amorphous silicon layer 160 are successively deposited and photo-etched to form the semiconductor patterns 150 and 160.

n+ 비정질 규소층(160) 위에 크롬 등의 금속을 증착하고 사진 식각하여 소스 전극과 드레인 전극을 비롯한 데이터 배선을 형성한 다음, 소스 전극과 드레인 전극 사이의 노출되어 있는 n+ 비정질 규소층(160)을 식각하여 제거한다.A metal such as chromium is deposited on the n + amorphous silicon layer 160 and photo-etched to form a data line including a source electrode and a drain electrode, and then the exposed n + amorphous silicon layer 160 between the source electrode and the drain electrode is formed. Etch and remove

다음, 데이터 배선 위에 보호막(122)을 증착하고 사진 식각하여 드레인 전극 을 노출시키는 접촉구를 형성함과 동시에 화소 영역의 보호막(122)과 게이트 절연막(121)을 패터닝하여 돌기를 형성한다.Next, the protective layer 122 is deposited on the data line and photo-etched to form a contact hole for exposing the drain electrode, and the protective layer 122 and the gate insulating layer 121 of the pixel region are patterned to form protrusions.

마지막으로, 투명한 도전 물질을 증착하고 사진 식각하여 개구부를 가지는 화소 전극(130)을 형성한다.Finally, the transparent conductive material is deposited and photo-etched to form the pixel electrode 130 having an opening.

이상과 같이, 접촉구를 형성하는 공정에서 돌기를 함께 형성함으로써 돌기 형성을 위한 공정 추가를 방지한다.As described above, by forming the projections together in the step of forming the contact hole, the addition of the step for forming the projections is prevented.

도 7은 본 발명의 제6 실시예에 따른 액정 표시 장치의 단면도이고, 도 8은 본 발명의 제6 실시예에 따른 액정 표시 장치의 시뮬레이션 결과이다.7 is a cross-sectional view of a liquid crystal display according to a sixth embodiment of the present invention, and FIG. 8 is a simulation result of the liquid crystal display according to the sixth embodiment of the present invention.

도 7을 보면, 하부 기판(100) 위에 절연 돌기(140)가 형성되어 있고, 화소 전극(130)이 절연 돌기(140)를 덮고 있다. 여기서, 화소 전극(130)에는 개구부(131, 132)가 형성되어 있는데, 이들 개구부 중 일부(131)는 돌기(140) 상부에 위치하여 돌기(140)의 일부를 노출시키고 있고, 나머지(132)는 돌기(140)와 돌기 사이의 영역에 위치하고 있다. 이 때, 후자의 개구부(132)에는 공통 전극 배선(110)이 형성되어 있다.Referring to FIG. 7, an insulating protrusion 140 is formed on the lower substrate 100, and the pixel electrode 130 covers the insulating protrusion 140. Here, the openings 131 and 132 are formed in the pixel electrode 130, and some of the openings 131 are positioned above the protrusions 140 to expose a portion of the protrusions 140, and the remaining portions 132 are exposed. Is located in the region between the protrusion 140 and the protrusion. At this time, a common electrode wiring 110 is formed in the latter opening 132.

상부 기판(200)에는 공통 전극(210)이 형성되어 있다.The common electrode 210 is formed on the upper substrate 200.

상부 기판(200)과 하부 기판(100)의 사이에는 액정 물질이 주입되어 액정층(300)을 이루고 있다. A liquid crystal material is injected between the upper substrate 200 and the lower substrate 100 to form the liquid crystal layer 300.

이상의 구조에서 돌기(140) 위에 개구부(131)를 위치시키는 것은 텍스쳐를 안정화시키는데 필수적이다. 이러한 구조에서는 등전위 곡선이 계단 모양으로 형성되어 개구부와 돌기 사이의 영역에서 액정 방향자를 한 방향으로 기울어지도록 한다. 또한 그림에서와 같이 개구부(132)에 공통 전극(110)을 배치하면 프린지 필드가 강화되어 도메인이 안정화되고 응답 속도가 향상된다. 이렇한 구조에서 중요한 인자로는 화소 전극(130) 개구부(131, 132)의 폭과 돌기 경사면에서 액정의 선경사각(pretilt angle)이 있는데, 시뮬레이션 결과 개구부(131, 132)의 폭은 4㎛에서 10㎛ 사이, 선경사각은 70°에서 90°사이가 적당한 것으로 나타났다.Positioning the opening 131 on the protrusion 140 in the above structure is essential to stabilize the texture. In such a structure, an equipotential curve is formed in a step shape to tilt the liquid crystal director in one direction in the region between the opening and the protrusion. In addition, as shown in the figure, when the common electrode 110 is disposed in the opening 132, the fringe field is strengthened to stabilize the domain and improve the response speed. Important factors in this structure include the width of the openings 131 and 132 of the pixel electrode 130 and the pretilt angle of the liquid crystals on the projection inclined planes. As a result of the simulation, the width of the openings 131 and 132 is 4 μm. Between 10 μm, the pretilt angle was found to be suitable between 70 ° and 90 °.

도 9는 본 발명의 제7 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고, 도 10은 본 발명의 제7 실시예에 따른 액정 표시 장치의 시뮬레이션 결과이다.9 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a seventh embodiment of the present invention, and FIG. 10 is a simulation result of the liquid crystal display according to the seventh embodiment of the present invention.

절연 기판(100) 위에 알루미늄층(111)과 크롬층(112)의 이중층으로 이루어진 게이트 배선(113)이 형성되어 있다. 게이트 배선(113) 위에는 게이트 절연막(121)이 형성되어 있고, 게이트 절연막(121) 위에는 박막 트랜지스터의 채널부로 기능하는 비정질 규소층(150)이 형성되어 있고, 비정질 규소층(150) 위에는 저항성 접촉층인 n+비정질 규소층(160)이 형성되어 있다. n+비정질 규소층(160) 위에는 소스 전극과 드레인 전극을 비롯한 데이터 배선(170)이 형성되어 있고, 화소 영역의 게이트 절연막(121) 위에는 금속 조각(171)이 형성되어 있다. 이 때, 금속 조각(171)은 양편으로 분리되어 있는 나란한 띠 모양으로 형성되어 있다. 데이터 배선(170) 위에는 보호막(122)이 형성되어 있다. 이 때, 게이트 절연막(121)과 보호막(122)은 박막 트랜지스터 부분과 분리되어 있는 양편 금속 조각(171) 사이를 제외하고는 제거되어 기판(100)을 드러내고 있다. 결국 금속 조각(171) 사이에 형성되어 있는 게이트 절연막(121)과 보호막(122)은 주위에 비하여 돌출되어 돌기로 서 기능하게 된다. 또한 금속 조각(171)은 게이트 절연막(121)과 보호막(122) 사이에 위치하며, 게이트 절연막(121)의 외곽선은 금속 조각(171)의 좌우 바깥쪽 외곽선과 일치하나 보호막(122)의 외곽선은 양측 금속 조각(171)과 일부 중첩되어 첩촉하고 있다. 노출되어 있는 기판(100) 위에는 ITO 등의 투명한 도전 물질로 이루어진 화소 전극(130)이 형성되어 있다. 화소 전극(130)은 박막 트랜지스터의 드레인 전극과 연결되어 있으며, 개구부를 가지고 있다. 화소 전극(130)의 개구부 중 일부는 금속 조각(171) 사이의 보호막(122)으로 이루어진 돌기를 노출시키고 있으며, 화소 전극(130)의 개구부 주변부는 양측 금속 조각(171) 일부와 각각 중첩되어 접촉하고 있다.A gate wiring 113 formed of a double layer of an aluminum layer 111 and a chromium layer 112 is formed on the insulating substrate 100. A gate insulating layer 121 is formed on the gate wiring 113, an amorphous silicon layer 150 serving as a channel portion of the thin film transistor is formed on the gate insulating layer 121, and an ohmic contact layer is formed on the amorphous silicon layer 150. Phosphorus n + amorphous silicon layer 160 is formed. A data line 170 including a source electrode and a drain electrode is formed on the n + amorphous silicon layer 160, and a metal piece 171 is formed on the gate insulating layer 121 in the pixel region. At this time, the metal piece 171 is formed in the side by side strip shape separated by both sides. The passivation layer 122 is formed on the data line 170. At this time, the gate insulating layer 121 and the passivation layer 122 are removed except for the two pieces of metal 171 separated from the thin film transistor portion to expose the substrate 100. As a result, the gate insulating film 121 and the protective film 122 formed between the metal pieces 171 protrude relative to the surroundings to function as protrusions. In addition, the metal piece 171 is positioned between the gate insulating film 121 and the passivation layer 122, and the outline of the gate insulating layer 121 coincides with the left and right outer outlines of the metal piece 171, but the outline of the passivation layer 122 is Partly overlaps with both metal pieces 171 and contacts. The pixel electrode 130 made of a transparent conductive material such as ITO is formed on the exposed substrate 100. The pixel electrode 130 is connected to the drain electrode of the thin film transistor and has an opening. Some of the openings of the pixel electrode 130 expose the projections formed of the passivation layer 122 between the metal pieces 171, and the periphery of the opening of the pixel electrode 130 overlaps with portions of both metal pieces 171, respectively. Doing.

이와 같이 돌기 아래의 금속 조각을 게이트 배선(113) 층으로 형성하지 않고 데이터 배선(170) 층으로 형성하면 화소 전극(130) 형성 과정에서 돌기 하부에 빈 공간이 형성되는 것을 방지할 수 있고, 돌기를 2단으로 형성함으로써 돌기와 화소 전극의 단차에 의한 효과를 동시에 얻을 수 있어서 텍스쳐를 더욱 안정화할 수 있다. 도 10을 보면, 이러한 효과를 알 수 있다.As such, when the metal pieces under the protrusions are not formed as the gate wiring 113 layer but the data wires 170 layer, an empty space may be prevented from being formed under the protrusions during the pixel electrode 130 formation process. By forming in two stages, the effect due to the step between the protrusion and the pixel electrode can be simultaneously obtained, and the texture can be further stabilized. Looking at Figure 10, this effect can be seen.

그런데 이러한 구조에서는 돌기 상부에서 텍스쳐가 발생하여 도메인 내부로 침범하게 되는 문제가 발생할 수 있다. 그 원인으로는 돌기 상부에서의 기판에 대한 수직 방향 전계가 너무 큰 것을 들 수 있다. 이러한 수직 방향 전계에 의하여 액정 분자가 눕게 되면 스플레이되면서 도메인 내부로 텍스쳐가 침범하게 된다.However, in such a structure, a texture may occur in the upper part of the protrusion and may invade the domain. The reason for this is that the vertical electric field with respect to the substrate in the upper part of the protrusion is too large. When the liquid crystal molecules lie down by the vertical electric field, the texture splats and invades the domain.

이를 방지하기 위한 한 방법으로 돌기의 유전율을 액정의 유전율보다 작게 만드는 것이 있다. 이렇게 하면 돌기 위쪽의 전기장 세기가 약해지고, 배향 규제 력이 강화되어 액정이 눕는 것을 막을 수 있다. 시뮬레이션에서도 절연막의 유전율을 3으로 하면 아주 안정한 도메인을 얻을 수 있었다. 무기 절연막 중에서 SiOx는 유전율이 약 3.4 정도로 위의 용도로 쓰기에 적합하다. 공통 전극의 폭을 6㎛로 하고 유전율 3.0인 절연막을 이용하여 돌기를 전극 위에 1㎛로 형성하였을 때 430㎳까지 안정한 상태를 얻었다. One way to prevent this is to make the dielectric constant of the projections smaller than that of the liquid crystal. This weakens the strength of the electric field above the projections and enhances the alignment control force, which prevents the liquid crystals from lying down. In the simulation, when the dielectric constant of the insulating film was 3, a very stable domain was obtained. Among the inorganic insulating films, SiOx is suitable for use for the above applications with a dielectric constant of about 3.4. When the width of the common electrode was set to 6 mu m and the protrusions were formed on the electrode at 1 mu m using an insulating film having a dielectric constant of 3.0, a stable state was obtained up to 430 kPa.

또 다른 방법으로는 돌기 상부에 위치하는 화소 전극의 개구부 폭을 10㎛ 이상을 넓게 형성하고 돌기 중앙에 홈을 형성하여 액정 분자에 선경사각을 갖도록 하는 것이다. 이러한 방법이 도 11 및 도 12에 나타나 있다.In another method, the opening width of the pixel electrode positioned on the protrusion is wider than 10 μm and a groove is formed in the center of the protrusion to have a pretilt angle on the liquid crystal molecules. This method is illustrated in FIGS. 11 and 12.

도 11은 본 발명의 제8 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고, 도 12는 본 발명의 제9 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다.11 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to an eighth embodiment of the present invention, and FIG. 12 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a ninth embodiment of the present invention.

도 11은 도 9에서와 동일한 구조이나 돌기의 보호막(122) 층에 홈이 형성되어 있다. 이는 양측 금속 조각(171) 위에 걸치도록 보호막(122)을 형성함으로써 가능한 것이다.In FIG. 11, grooves are formed in the protective film 122 layer of the same structure or protrusion as in FIG. 9. This is possible by forming the protective film 122 so as to extend over the two metal pieces 171.

도 12는 데이터 배선층인 금속 조각(171) 하부에 반도체층(150, 160)을 남겨 둠으로써 홈의 깊이를 증가시킨 것이다.FIG. 12 increases the depth of the groove by leaving the semiconductor layers 150 and 160 under the metal piece 171 as the data wiring layer.

그러면 본 발명의 제7 및 제8 실시예에 따른 액정 표시 장치용 기판을 제조하는 방법을 설명한다.Next, a method of manufacturing the liquid crystal display substrates according to the seventh and eighth embodiments of the present invention will be described.

먼저, 기판(100) 위에 알루미늄과 크롬의 이중층을 연속 증착하고 사진 식각하여 게이트 배선(113)과 금속 조각(114)을 형성한다. First, a double layer of aluminum and chromium is sequentially deposited on the substrate 100 and photo-etched to form the gate wiring 113 and the metal piece 114.                     

다음, 게이트 절연막(121), 비정질 규소층(150), n+ 비정질 규소층(160)을 연속으로 증착하고 사진 식각하여 반도체 패턴(150, 160)을 형성한다.Next, the gate insulating layer 121, the amorphous silicon layer 150, and the n + amorphous silicon layer 160 are successively deposited and photo-etched to form the semiconductor patterns 150 and 160.

n+ 비정질 규소층(160) 위에 크롬 등의 금속을 증착하고 사진 식각하여 소스 전극과 드레인 전극을 비롯한 데이터 배선(170)과 금속 조각(171)을 형성한 다음, 소스 전극과 드레인 전극 사이의 노출되어 있는 n+ 비정질 규소층(160)을 식각하여 제거한다.A metal such as chromium is deposited on the n + amorphous silicon layer 160 and photo-etched to form the data wiring 170 and the metal piece 171 including the source electrode and the drain electrode, and then exposed between the source electrode and the drain electrode. The n + amorphous silicon layer 160 is etched and removed.

다음, 데이터 배선 위에 보호막(122)을 증착하고 사진 식각하여 드레인 전극을 노출시키는 접촉구를 형성함과 동시에 화소 영역의 보호막(122)과 게이트 절연막(121)을 패터닝하여 돌기를 형성한다. 이 때, 돌기를 형성하기 위한 감광막 패턴은 양측 금속 조각(171)의 바깥쪽 일부가 노출될 수 있도록 감광막 패턴의 폭을 조절하여야 한다. 이렇게 하면, 감광막 패턴을 식각 마스크로 하여 보호막(122)과 게이트 절연막(121)을 식각할 때, 금속 조각(171)도 식각 마스크로 작용하여 게이트 절연막(121)의 폭이 보호막(122)의 폭에 비하여 넓게 형성된다. Next, the protective layer 122 is deposited on the data line and photo-etched to form a contact hole for exposing the drain electrode, and the projection layer is formed by patterning the protective layer 122 and the gate insulating layer 121 in the pixel region. At this time, the photoresist pattern for forming the projections should be adjusted to the width of the photoresist pattern so that the outer portion of the both sides of the metal piece 171 can be exposed. In this case, when the protective film 122 and the gate insulating film 121 are etched using the photoresist pattern as an etching mask, the metal piece 171 also acts as an etching mask so that the width of the gate insulating film 121 is the width of the protective film 122. It is wider than that.

마지막으로, 투명한 도전 물질을 증착하고 사진 식각하여 개구부를 가지는 화소 전극(130)을 형성한다.Finally, the transparent conductive material is deposited and photo-etched to form the pixel electrode 130 having an opening.

본 발명의 제9 실시예에 따른 액정 표시 장치용 기판은 제7 및 제8 실시예에 따른 액정 표시 장치용 기판을 제조하는 방법 중 반도체 패턴(150, 160)을 형성하는 단계에서 돌기 부분에도 반도체층을 남김으로써 제조할 수 있다.The liquid crystal display substrate according to the ninth embodiment of the present invention is a semiconductor in the protrusion part in the step of forming the semiconductor pattern (150, 160) in the method for manufacturing the liquid crystal display substrate according to the seventh and eighth embodiment It can be prepared by leaving a layer.

도 13은 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다. 13 is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a tenth embodiment of the present invention.                     

제10 실시예는 도 7의 제6 실시예와 돌기 하부에 공통 전극 배선(115)을 형성하는 것을 제외하고는 동일하다.The tenth embodiment is the same as the sixth embodiment of FIG. 7 except that the common electrode wiring 115 is formed under the protrusion.

이상과 같이, 일부 개구부와 중첩하도록 돌기를 형성하여 전기장을 왜곡시킴으로써 프린지 필드를 강화할 수 있고, 이를 통해 액정 표시 장치의 응답 속도를 향상시킬 수 있고, 도메인을 안정화할 수 있다.As described above, the fringe field may be strengthened by distorting the electric field by forming protrusions to overlap some openings, thereby improving the response speed of the liquid crystal display and stabilizing the domain.

Claims (26)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있으며 제1 및 제2 개구부를 가지는 화소 전극,A pixel electrode formed on the insulating substrate and having first and second openings; 상기 화소 전극 위에 형성되어 있으며 상기 제1 개구부를 덮고 있는 절연 돌기An insulating protrusion formed on the pixel electrode and covering the first opening; 를 포함하고 있는 액정 표시 장치용 기판.A substrate for a liquid crystal display device comprising a. 제1항에서,In claim 1, 상기 제1 개구부와 상기 제2 개구부는 교대로 배치되어 있는 액정 표시 장치용 기판.The substrate for the liquid crystal display device of which the first opening portion and the second opening portion are alternately disposed. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 제2 개구부와 중첩되어 있는 부분을 가지는 공통 전극 배선을 더 포함하는 액정 표시 장치용 기판.And a common electrode wiring having a portion overlapping with the second opening. 제1항에서,In claim 1, 상기 제1 및 제2 개구부의 일부는 제1 방향으로 형성되어 있고, 나머지는 제2 방향으로 형성되어 있는 액정 표시 장치용 기판.A part of the first and second openings is formed in the first direction, and the other part is formed in the second direction. 제1항에서,In claim 1, 상기 돌기의 높이는 1㎛에서 3㎛ 사이인 액정 표시 장치용 기판.The height of the projection is 1㎛ 3㎛ substrate for liquid crystal display device. 제1항에서,In claim 1, 상기 돌기를 이루는 물질의 유전 상수는 1
Figure 112000018199293-pat00005
에서 5
Figure 112000018199293-pat00006
사이인 액정 표시 장치용 기판.
The dielectric constant of the material forming the protrusions is 1
Figure 112000018199293-pat00005
In 5
Figure 112000018199293-pat00006
Substrate for liquid crystal display device.
제1항에서,In claim 1, 상기 화소 전극은 상기 제1 개구부 주위에 형성되어 있는 금속막 패턴을 가지며, 상기 돌기는 상기 금속막 패턴과 중첩되어 있는 액정 표시 장치용 기판.And the pixel electrode has a metal film pattern formed around the first opening, and the protrusion overlaps with the metal film pattern. 제7항에서,In claim 7, 상기 금속막 패턴은 게이트 배선과 동일한 층에 동일한 물질로 형성되어 있으며, 상기 돌기는 게이트 절연막 및 보호막으로 이루어져 있는 액정 표시 장치용 기판.And the metal layer pattern is formed of the same material on the same layer as the gate line, and the protrusion is formed of a gate insulating layer and a protective layer. 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트 배선,A gate wiring formed on the insulating substrate, 상기 게이트 배선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate wiring, 상기 게이트 절연막 위에 형성되어 있는 반도체 패턴,A semiconductor pattern formed on the gate insulating film, 상기 게이트 절연막 및 상기 반도체 패턴 위에 형성되어 있는 데이터 배선,A data line formed on the gate insulating film and the semiconductor pattern; 상기 데이터 배선 위에 형성되어 있는 보호막, 및A protective film formed on the data wiring, and 상기 절연 기판 위에 형성되어 있으며 제1 개구부 및 제2 개구부를 가지는 화소 전극을 포함하고,A pixel electrode formed on the insulating substrate and having a first opening and a second opening; 상기 게이트 절연막과 상기 보호막으로 이루어진 돌기가 상기 제1 개구부를 덮고 있는 액정 표시 장치용 기판.A projection formed of the gate insulating film and the protective film covers the first opening. 제9항에서,In claim 9, 상기 절연 기판 위에 형성되어 있으며 상기 게이트 배선과 동일한 물질로 이루어져 있으며 상기 돌기와 중첩되어 있는 제1 금속막 패턴을 더 포함하는 액정 표시 장치용 기판.And a first metal layer pattern formed on the insulating substrate and made of the same material as the gate wiring and overlapping the protrusion. 제10항에서,In claim 10, 상기 제1 금속막 패턴은 알루미늄과 크롬의 이중층으로 형성되어 있는 액정 표시 장치용 기판.The first metal film pattern is a substrate for a liquid crystal display device formed of a double layer of aluminum and chromium. 제9항 또는 제10항에서,The method of claim 9 or 10, 상기 게이트 절연막 위에 형성되어 있으며, 상기 데이터 배선과 동일한 물질로 이루어져 있으며 상기 돌기와 중첩되어 있는 제2 금속막 패턴을 더 포함하는 액정 표시 장치용 기판.And a second metal layer pattern formed on the gate insulating layer and made of the same material as the data line and overlapping the protrusion. 제12항에서,In claim 12, 상기 화소 전극은 상기 제2 금속막 패턴과 일부가 접촉되어 있는 액정 표시 장치용 기판.And the pixel electrode is in contact with the second metal film pattern. 제13항에서,In claim 13, 상기 돌기의 보호막층은 상기 제2 금속막 패턴과 일부가 중첩되어 있고 상기 화소 전극과는 분리되어 있는 액정 표시 장치용 기판.The protective film layer of the protrusion is partially overlapped with the second metal film pattern and separated from the pixel electrode. 제9항에서,In claim 9, 상기 제1 개구부와 상기 제2 개구부는 서로 교대로 배치되어 있는 액정 표시 장치.And the first opening and the second opening are alternately disposed. 제15항에서,The method of claim 15, 상기 제2 개구부와 중첩되어 있는 부분을 가지는 공통 전극 배선을 더 포함하는 액정 표시 장치.And a common electrode wiring having a portion overlapping with the second opening. 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 절연 돌기,An insulating protrusion formed on the insulating substrate, 상기 절연 돌기 위에 형성되어 있으며 상기 제1 개구부 및 제2 개구부를 가지는 화소 전극A pixel electrode formed on the insulating protrusion and having the first opening and the second opening; 을 포함하고, Including, 상기 제1 개구부는 상기 절연 돌기의 일부를 노출시키고 있는 액정 표시 장치용 기판.And the first opening exposes a portion of the insulating protrusion. 제17항에서,The method of claim 17, 상기 제2 개구부와 중첩되어 있는 부분을 가지는 공통 전극 배선을 더 포함하는 액정 표시 장치용 기판.And a common electrode wiring having a portion overlapping with the second opening. 제17항에서,The method of claim 17, 상기 제1 개구부와 중첩되어 있는 부분을 가지는 공통 전극 배선을 더 포함하는 액정 표시 장치용 기판.And a common electrode wiring having a portion overlapping with the first opening. 제17항에서,The method of claim 17, 상기 제1 및 제2 개구부의 폭은 4㎛에서 10㎛ 사이인 액정 표시 장치용 기판.The first and second openings have a width of 4 μm to 10 μm. 제17항에서,The method of claim 17, 상기 돌기는 게이트 절연막과 보호막으로 이루어져 있는 액정 표시 장치용 기판.The projection is a substrate for a liquid crystal display device consisting of a gate insulating film and a protective film. 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트 배선,A gate wiring formed on the insulating substrate, 상기 게이트 배선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate wiring, 상기 게이트 절연막 위에 형성되어 있는 반도체 패턴,A semiconductor pattern formed on the gate insulating film, 상기 게이트 절연막 및 상기 반도체 패턴 위에 형성되어 있는 데이터 배선,A data line formed on the gate insulating film and the semiconductor pattern; 상기 데이터 배선 위에 형성되어 있는 보호막, 및A protective film formed on the data wiring, and 상기 절연 기판 위에 형성되어 있으며 제1 개구부 및 제2 개구부를 가지는 화소 전극을 포함하고,A pixel electrode formed on the insulating substrate and having a first opening and a second opening; 상기 게이트 절연막, 상기 반도체 패턴층 및 상기 보호막으로 이루어진 돌기가 상기 제1 개구부를 덮고 있는 액정 표시 장치용 기판.A projection comprising the gate insulating film, the semiconductor pattern layer, and the protective film covers the first opening. 제22항에서,The method of claim 22, 상기 반도체 패턴층 위에 형성되어 있으며, 상기 데이터 배선과 동일한 물질로 이루어져 있으며 상기 돌기와 중첩되어 있는 제2 금속막 패턴을 더 포함하는 액정 표시 장치용 기판.And a second metal layer pattern formed on the semiconductor pattern layer and made of the same material as the data line and overlapping the protrusion. 제23항에서,The method of claim 23, 상기 화소 전극은 상기 제2 금속막 패턴과 일부가 접촉되어 있는 액정 표시 장치용 기판.And the pixel electrode is in contact with the second metal film pattern. 제24항에서,The method of claim 24, 상기 돌기의 보호막층은 상기 제2 금속막 패턴과 일부가 중첩되어 있고 상기 화소 전극과는 분리되어 있는 액정 표시 장치용 기판.The protective film layer of the protrusion is partially overlapped with the second metal film pattern and separated from the pixel electrode. 제24항에서,The method of claim 24, 상기 돌기의 반도체 패턴층과 상기 제2 금속막 패턴은 양측으로 분리되어 있고 상기 보호막층은 상기 제2 금속막 패턴의 분리된 양측에 걸쳐 형성되어 있어서 중앙이 함몰되어 있는 액정 표시 장치용 기판.The semiconductor pattern layer and the second metal film pattern of the protrusion are separated on both sides, and the protective film layer is formed over the separated both sides of the second metal film pattern, the center is recessed substrate.
KR1020000050539A 2000-08-29 2000-08-29 Vertically Aligned Liquid Crystal Display Expired - Fee Related KR100670061B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000050539A KR100670061B1 (en) 2000-08-29 2000-08-29 Vertically Aligned Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000050539A KR100670061B1 (en) 2000-08-29 2000-08-29 Vertically Aligned Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20020017313A KR20020017313A (en) 2002-03-07
KR100670061B1 true KR100670061B1 (en) 2007-01-16

Family

ID=19685955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000050539A Expired - Fee Related KR100670061B1 (en) 2000-08-29 2000-08-29 Vertically Aligned Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100670061B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213209B2 (en) 2012-08-07 2015-12-15 Samsung Display Co., Ltd. Liquid crystal display
US9547203B2 (en) 2014-05-02 2017-01-17 Samsung Display Co., Ltd. Liquid crystal display
US10078249B2 (en) 2015-06-29 2018-09-18 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697096B2 (en) 2003-12-03 2010-04-13 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258265A (en) * 1996-03-19 1997-10-03 Sharp Corp Liquid crystal display device
KR19990079887A (en) * 1998-04-10 1999-11-05 윤종용 Wide viewing angle liquid crystal display device and manufacturing method thereof
KR20000002546A (en) * 1998-06-22 2000-01-15 윤종용 Vertically aligned tn(twisted nematic)-lcd(liquid crystal display)
KR20000014528A (en) * 1998-08-21 2000-03-15 윤종용 Light visual field angle liquid crystal display apparatus
KR20000035709A (en) * 1998-11-27 2000-06-26 다카노 야스아키 Liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258265A (en) * 1996-03-19 1997-10-03 Sharp Corp Liquid crystal display device
KR19990079887A (en) * 1998-04-10 1999-11-05 윤종용 Wide viewing angle liquid crystal display device and manufacturing method thereof
KR20000002546A (en) * 1998-06-22 2000-01-15 윤종용 Vertically aligned tn(twisted nematic)-lcd(liquid crystal display)
KR20000014528A (en) * 1998-08-21 2000-03-15 윤종용 Light visual field angle liquid crystal display apparatus
KR20000035709A (en) * 1998-11-27 2000-06-26 다카노 야스아키 Liquid crystal display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213209B2 (en) 2012-08-07 2015-12-15 Samsung Display Co., Ltd. Liquid crystal display
US9329442B2 (en) 2012-08-07 2016-05-03 Samsung Display Co., Ltd. Liquid crystal display
US9651834B2 (en) 2012-08-07 2017-05-16 Samsung Display Co., Ltd. Liquid crystal display comprising a pixel electrode having a transverse stem, a longitudinal stem, and a plurality of minute branches
US10520777B2 (en) 2012-08-07 2019-12-31 Samsung Display Co., Ltd. Liquid crystal display comprising a first sub pixel electrode and a second sub pixel electrode each having a transverse stem, a longitudinal stem, and a plurality of minute branches
US9547203B2 (en) 2014-05-02 2017-01-17 Samsung Display Co., Ltd. Liquid crystal display
US10078249B2 (en) 2015-06-29 2018-09-18 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR20020017313A (en) 2002-03-07

Similar Documents

Publication Publication Date Title
JP4625561B2 (en) Liquid crystal display device
US7247411B2 (en) Liquid crystal display
KR100220854B1 (en) TFT plate of liquid crystal display device and manufacturing method thereof
KR20030011985A (en) array panel for a liquid crystal display device and manufacturing method of the same
KR20050001707A (en) Thin film transistor array panel and liquid crystal display including the panel
US20030043309A1 (en) Active matrix substrate and manufacturing method thereof
US7312840B1 (en) Active matrix liquid crystal display with 5MM contact hole in color filter and manufacturing method thereof
KR100670061B1 (en) Vertically Aligned Liquid Crystal Display
KR100345959B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100960686B1 (en) Multi-domain structure liquid crystal display device and manufacturing method thereof
KR100650400B1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR20020017320A (en) a panel for liquid crystal display
KR100612993B1 (en) Wide viewing angle liquid crystal display device and substrate used therein
KR20010005224A (en) a vertically-aligned liquid crystal display and a manufacturing method thereof
KR100325667B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100623985B1 (en) Wide viewing angle liquid crystal display device and substrate used therein
KR100870000B1 (en) Thin Film Transistor Substrate and Liquid Crystal Display
KR100483525B1 (en) Manufacturing method of liquid crystal display device using organic insulating film
KR101071253B1 (en) Multi-domain liquid crystal display and thin film transistor panel thereof
KR100956337B1 (en) Liquid crystal display with improved viewing angle and manufacturing method thereof
KR100956342B1 (en) Thin film transistor substrate
KR100811641B1 (en) Liquid crystal display device and manufacturing method thereof
KR20020006612A (en) a vertically-aligned liquid crystal display and a manufacturing method thereof
KR100646789B1 (en) Thin film transistor substrate and liquid crystal display including the same
JP2007072040A (en) Liquid crystal device, and method for manufacturing the liquid crystal device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000829

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050818

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000829

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060822

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061219

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070110

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091215

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101215

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111214

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121214

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191021